SAFE public projects git trees. - safe/jmp/linux-2.6/blob - drivers/net/sfc/net_driver.h

   1 /****************************************************************************
   2  * Driver for Solarflare Solarstorm network controllers and boards
   3  * Copyright 2005-2006 Fen Systems Ltd.
   4  * Copyright 2005-2009 Solarflare Communications Inc.
   5  *
   6  * This program is free software; you can redistribute it and/or modify it
   7  * under the terms of the GNU General Public License version 2 as published
   8  * by the Free Software Foundation, incorporated herein by reference.
   9  */
  10
  11 /* Common definitions for all Efx net driver code */
  12
  13 #ifndef EFX_NET_DRIVER_H
  14 #define EFX_NET_DRIVER_H
  15
  16 #include <linux/version.h>
  17 #include <linux/netdevice.h>
  18 #include <linux/etherdevice.h>
  19 #include <linux/ethtool.h>
  20 #include <linux/if_vlan.h>
  21 #include <linux/timer.h>
  22 #include <linux/mdio.h>
  23 #include <linux/list.h>
  24 #include <linux/pci.h>
  25 #include <linux/device.h>
  26 #include <linux/highmem.h>
  27 #include <linux/workqueue.h>
  28 #include <linux/i2c.h>
  29
  30 #include "enum.h"
  31 #include "bitfield.h"
  32
  33 /**************************************************************************
  34  *
  35  * Build definitions
  36  *
  37  **************************************************************************/
  38 #ifndef EFX_DRIVER_NAME
  39 #define EFX_DRIVER_NAME "sfc"
  40 #endif
  41 #define EFX_DRIVER_VERSION      "3.0"
  42
  43 #ifdef EFX_ENABLE_DEBUG
  44 #define EFX_BUG_ON_PARANOID(x) BUG_ON(x)
  45 #define EFX_WARN_ON_PARANOID(x) WARN_ON(x)
  46 #else
  47 #define EFX_BUG_ON_PARANOID(x) do {} while (0)
  48 #define EFX_WARN_ON_PARANOID(x) do {} while (0)
  49 #endif
  50
  51 /* Un-rate-limited logging */
  52 #define EFX_ERR(efx, fmt, args...) \
  53 dev_err(&((efx)->pci_dev->dev), "ERR: %s " fmt, efx_dev_name(efx), ##args)
  54
  55 #define EFX_INFO(efx, fmt, args...) \
  56 dev_info(&((efx)->pci_dev->dev), "INFO: %s " fmt, efx_dev_name(efx), ##args)
  57
  58 #ifdef EFX_ENABLE_DEBUG
  59 #define EFX_LOG(efx, fmt, args...) \
  60 dev_info(&((efx)->pci_dev->dev), "DBG: %s " fmt, efx_dev_name(efx), ##args)
  61 #else
  62 #define EFX_LOG(efx, fmt, args...) \
  63 dev_dbg(&((efx)->pci_dev->dev), "DBG: %s " fmt, efx_dev_name(efx), ##args)
  64 #endif
  65
  66 #define EFX_TRACE(efx, fmt, args...) do {} while (0)
  67
  68 #define EFX_REGDUMP(efx, fmt, args...) do {} while (0)
  69
  70 /* Rate-limited logging */
  71 #define EFX_ERR_RL(efx, fmt, args...) \
  72 do {if (net_ratelimit()) EFX_ERR(efx, fmt, ##args); } while (0)
  73
  74 #define EFX_INFO_RL(efx, fmt, args...) \
  75 do {if (net_ratelimit()) EFX_INFO(efx, fmt, ##args); } while (0)
  76
  77 #define EFX_LOG_RL(efx, fmt, args...) \
  78 do {if (net_ratelimit()) EFX_LOG(efx, fmt, ##args); } while (0)
  79
  80 /**************************************************************************
  81  *
  82  * Efx data structures
  83  *
  84  **************************************************************************/
  85
  86 #define EFX_MAX_CHANNELS 32
  87 #define EFX_MAX_RX_QUEUES EFX_MAX_CHANNELS
  88
  89 #define EFX_TX_QUEUE_OFFLOAD_CSUM       0
  90 #define EFX_TX_QUEUE_NO_CSUM            1
  91 #define EFX_TX_QUEUE_COUNT              2
  92
  93 /**
  94  * struct efx_special_buffer - An Efx special buffer
  95  * @addr: CPU base address of the buffer
  96  * @dma_addr: DMA base address of the buffer
  97  * @len: Buffer length, in bytes
  98  * @index: Buffer index within controller;s buffer table
  99  * @entries: Number of buffer table entries
 100  *
 101  * Special buffers are used for the event queues and the TX and RX
 102  * descriptor queues for each channel.  They are *not* used for the
 103  * actual transmit and receive buffers.
 104  */
 105 struct efx_special_buffer {
 106         void *addr;
 107         dma_addr_t dma_addr;
 108         unsigned int len;
 109         int index;
 110         int entries;
 111 };
 112
 113 enum efx_flush_state {
 114         FLUSH_NONE,
 115         FLUSH_PENDING,
 116         FLUSH_FAILED,
 117         FLUSH_DONE,
 118 };
 119
 120 /**
 121  * struct efx_tx_buffer - An Efx TX buffer
 122  * @skb: The associated socket buffer.
 123  *      Set only on the final fragment of a packet; %NULL for all other
 124  *      fragments.  When this fragment completes, then we can free this
 125  *      skb.
 126  * @tsoh: The associated TSO header structure, or %NULL if this
 127  *      buffer is not a TSO header.
 128  * @dma_addr: DMA address of the fragment.
 129  * @len: Length of this fragment.
 130  *      This field is zero when the queue slot is empty.
 131  * @continuation: True if this fragment is not the end of a packet.
 132  * @unmap_single: True if pci_unmap_single should be used.
 133  * @unmap_len: Length of this fragment to unmap
 134  */
 135 struct efx_tx_buffer {
 136         const struct sk_buff *skb;
 137         struct efx_tso_header *tsoh;
 138         dma_addr_t dma_addr;
 139         unsigned short len;
 140         bool continuation;
 141         bool unmap_single;
 142         unsigned short unmap_len;
 143 };
 144
 145 /**
 146  * struct efx_tx_queue - An Efx TX queue
 147  *
 148  * This is a ring buffer of TX fragments.
 149  * Since the TX completion path always executes on the same
 150  * CPU and the xmit path can operate on different CPUs,
 151  * performance is increased by ensuring that the completion
 152  * path and the xmit path operate on different cache lines.
 153  * This is particularly important if the xmit path is always
 154  * executing on one CPU which is different from the completion
 155  * path.  There is also a cache line for members which are
 156  * read but not written on the fast path.
 157  *
 158  * @efx: The associated Efx NIC
 159  * @queue: DMA queue number
 160  * @channel: The associated channel
 161  * @buffer: The software buffer ring
 162  * @txd: The hardware descriptor ring
 163  * @flushed: Used when handling queue flushing
 164  * @read_count: Current read pointer.
 165  *      This is the number of buffers that have been removed from both rings.
 166  * @stopped: Stopped count.
 167  *      Set if this TX queue is currently stopping its port.
 168  * @insert_count: Current insert pointer
 169  *      This is the number of buffers that have been added to the
 170  *      software ring.
 171  * @write_count: Current write pointer
 172  *      This is the number of buffers that have been added to the
 173  *      hardware ring.
 174  * @old_read_count: The value of read_count when last checked.
 175  *      This is here for performance reasons.  The xmit path will
 176  *      only get the up-to-date value of read_count if this
 177  *      variable indicates that the queue is full.  This is to
 178  *      avoid cache-line ping-pong between the xmit path and the
 179  *      completion path.
 180  * @tso_headers_free: A list of TSO headers allocated for this TX queue
 181  *      that are not in use, and so available for new TSO sends. The list
 182  *      is protected by the TX queue lock.
 183  * @tso_bursts: Number of times TSO xmit invoked by kernel
 184  * @tso_long_headers: Number of packets with headers too long for standard
 185  *      blocks
 186  * @tso_packets: Number of packets via the TSO xmit path
 187  */
 188 struct efx_tx_queue {
 189         /* Members which don't change on the fast path */
 190         struct efx_nic *efx ____cacheline_aligned_in_smp;
 191         int queue;
 192         struct efx_channel *channel;
 193         struct efx_nic *nic;
 194         struct efx_tx_buffer *buffer;
 195         struct efx_special_buffer txd;
 196         enum efx_flush_state flushed;
 197
 198         /* Members used mainly on the completion path */
 199         unsigned int read_count ____cacheline_aligned_in_smp;
 200         int stopped;
 201
 202         /* Members used only on the xmit path */
 203         unsigned int insert_count ____cacheline_aligned_in_smp;
 204         unsigned int write_count;
 205         unsigned int old_read_count;
 206         struct efx_tso_header *tso_headers_free;
 207         unsigned int tso_bursts;
 208         unsigned int tso_long_headers;
 209         unsigned int tso_packets;
 210 };
 211
 212 /**
 213  * struct efx_rx_buffer - An Efx RX data buffer
 214  * @dma_addr: DMA base address of the buffer
 215  * @skb: The associated socket buffer, if any.
 216  *      If both this and page are %NULL, the buffer slot is currently free.
 217  * @page: The associated page buffer, if any.
 218  *      If both this and skb are %NULL, the buffer slot is currently free.
 219  * @data: Pointer to ethernet header
 220  * @len: Buffer length, in bytes.
 221  * @unmap_addr: DMA address to unmap
 222  */
 223 struct efx_rx_buffer {
 224         dma_addr_t dma_addr;
 225         struct sk_buff *skb;
 226         struct page *page;
 227         char *data;
 228         unsigned int len;
 229         dma_addr_t unmap_addr;
 230 };
 231
 232 /**
 233  * struct efx_rx_queue - An Efx RX queue
 234  * @efx: The associated Efx NIC
 235  * @queue: DMA queue number
 236  * @channel: The associated channel
 237  * @buffer: The software buffer ring
 238  * @rxd: The hardware descriptor ring
 239  * @added_count: Number of buffers added to the receive queue.
 240  * @notified_count: Number of buffers given to NIC (<= @added_count).
 241  * @removed_count: Number of buffers removed from the receive queue.
 242  * @add_lock: Receive queue descriptor add spin lock.
 243  *      This lock must be held in order to add buffers to the RX
 244  *      descriptor ring (rxd and buffer) and to update added_count (but
 245  *      not removed_count).
 246  * @max_fill: RX descriptor maximum fill level (<= ring size)
 247  * @fast_fill_trigger: RX descriptor fill level that will trigger a fast fill
 248  *      (<= @max_fill)
 249  * @fast_fill_limit: The level to which a fast fill will fill
 250  *      (@fast_fill_trigger <= @fast_fill_limit <= @max_fill)
 251  * @min_fill: RX descriptor minimum non-zero fill level.
 252  *      This records the minimum fill level observed when a ring
 253  *      refill was triggered.
 254  * @min_overfill: RX descriptor minimum overflow fill level.
 255  *      This records the minimum fill level at which RX queue
 256  *      overflow was observed.  It should never be set.
 257  * @alloc_page_count: RX allocation strategy counter.
 258  * @alloc_skb_count: RX allocation strategy counter.
 259  * @work: Descriptor push work thread
 260  * @buf_page: Page for next RX buffer.
 261  *      We can use a single page for multiple RX buffers. This tracks
 262  *      the remaining space in the allocation.
 263  * @buf_dma_addr: Page's DMA address.
 264  * @buf_data: Page's host address.
 265  * @flushed: Use when handling queue flushing
 266  */
 267 struct efx_rx_queue {
 268         struct efx_nic *efx;
 269         int queue;
 270         struct efx_channel *channel;
 271         struct efx_rx_buffer *buffer;
 272         struct efx_special_buffer rxd;
 273
 274         int added_count;
 275         int notified_count;
 276         int removed_count;
 277         spinlock_t add_lock;
 278         unsigned int max_fill;
 279         unsigned int fast_fill_trigger;
 280         unsigned int fast_fill_limit;
 281         unsigned int min_fill;
 282         unsigned int min_overfill;
 283         unsigned int alloc_page_count;
 284         unsigned int alloc_skb_count;
 285         struct delayed_work work;
 286         unsigned int slow_fill_count;
 287
 288         struct page *buf_page;
 289         dma_addr_t buf_dma_addr;
 290         char *buf_data;
 291         enum efx_flush_state flushed;
 292 };
 293
 294 /**
 295  * struct efx_buffer - An Efx general-purpose buffer
 296  * @addr: host base address of the buffer
 297  * @dma_addr: DMA base address of the buffer
 298  * @len: Buffer length, in bytes
 299  *
 300  * The NIC uses these buffers for its interrupt status registers and
 301  * MAC stats dumps.
 302  */
 303 struct efx_buffer {
 304         void *addr;
 305         dma_addr_t dma_addr;
 306         unsigned int len;
 307 };
 308
 309
 310 /* Flags for channel->used_flags */
 311 #define EFX_USED_BY_RX 1
 312 #define EFX_USED_BY_TX 2
 313 #define EFX_USED_BY_RX_TX (EFX_USED_BY_RX | EFX_USED_BY_TX)
 314
 315 enum efx_rx_alloc_method {
 316         RX_ALLOC_METHOD_AUTO = 0,
 317         RX_ALLOC_METHOD_SKB = 1,
 318         RX_ALLOC_METHOD_PAGE = 2,
 319 };
 320
 321 /**
 322  * struct efx_channel - An Efx channel
 323  *
 324  * A channel comprises an event queue, at least one TX queue, at least
 325  * one RX queue, and an associated tasklet for processing the event
 326  * queue.
 327  *
 328  * @efx: Associated Efx NIC
 329  * @channel: Channel instance number
 330  * @name: Name for channel and IRQ
 331  * @used_flags: Channel is used by net driver
 332  * @enabled: Channel enabled indicator
 333  * @irq: IRQ number (MSI and MSI-X only)
 334  * @irq_moderation: IRQ moderation value (in hardware ticks)
 335  * @napi_dev: Net device used with NAPI
 336  * @napi_str: NAPI control structure
 337  * @reset_work: Scheduled reset work thread
 338  * @work_pending: Is work pending via NAPI?
 339  * @eventq: Event queue buffer
 340  * @eventq_read_ptr: Event queue read pointer
 341  * @last_eventq_read_ptr: Last event queue read pointer value.
 342  * @eventq_magic: Event queue magic value for driver-generated test events
 343  * @irq_count: Number of IRQs since last adaptive moderation decision
 344  * @irq_mod_score: IRQ moderation score
 345  * @rx_alloc_level: Watermark based heuristic counter for pushing descriptors
 346  *      and diagnostic counters
 347  * @rx_alloc_push_pages: RX allocation method currently in use for pushing
 348  *      descriptors
 349  * @n_rx_tobe_disc: Count of RX_TOBE_DISC errors
 350  * @n_rx_ip_hdr_chksum_err: Count of RX IP header checksum errors
 351  * @n_rx_tcp_udp_chksum_err: Count of RX TCP and UDP checksum errors
 352  * @n_rx_mcast_mismatch: Count of unmatched multicast frames
 353  * @n_rx_frm_trunc: Count of RX_FRM_TRUNC errors
 354  * @n_rx_overlength: Count of RX_OVERLENGTH errors
 355  * @n_skbuff_leaks: Count of skbuffs leaked due to RX overrun
 356  */
 357 struct efx_channel {
 358         struct efx_nic *efx;
 359         int channel;
 360         char name[IFNAMSIZ + 6];
 361         int used_flags;
 362         bool enabled;
 363         int irq;
 364         unsigned int irq_moderation;
 365         struct net_device *napi_dev;
 366         struct napi_struct napi_str;
 367         bool work_pending;
 368         struct efx_special_buffer eventq;
 369         unsigned int eventq_read_ptr;
 370         unsigned int last_eventq_read_ptr;
 371         unsigned int eventq_magic;
 372
 373         unsigned int irq_count;
 374         unsigned int irq_mod_score;
 375
 376         int rx_alloc_level;
 377         int rx_alloc_push_pages;
 378
 379         unsigned n_rx_tobe_disc;
 380         unsigned n_rx_ip_hdr_chksum_err;
 381         unsigned n_rx_tcp_udp_chksum_err;
 382         unsigned n_rx_mcast_mismatch;
 383         unsigned n_rx_frm_trunc;
 384         unsigned n_rx_overlength;
 385         unsigned n_skbuff_leaks;
 386
 387         /* Used to pipeline received packets in order to optimise memory
 388          * access with prefetches.
 389          */
 390         struct efx_rx_buffer *rx_pkt;
 391         bool rx_pkt_csummed;
 392
 393 };
 394
 395 enum efx_led_mode {
 396         EFX_LED_OFF     = 0,
 397         EFX_LED_ON      = 1,
 398         EFX_LED_DEFAULT = 2
 399 };
 400
 401 #define STRING_TABLE_LOOKUP(val, member) \
 402         ((val) < member ## _max) ? member ## _names[val] : "(invalid)"
 403
 404 extern const char *efx_loopback_mode_names[];
 405 extern const unsigned int efx_loopback_mode_max;
 406 #define LOOPBACK_MODE(efx) \
 407         STRING_TABLE_LOOKUP((efx)->loopback_mode, efx_loopback_mode)
 408
 409 extern const char *efx_interrupt_mode_names[];
 410 extern const unsigned int efx_interrupt_mode_max;
 411 #define INT_MODE(efx) \
 412         STRING_TABLE_LOOKUP(efx->interrupt_mode, efx_interrupt_mode)
 413
 414 extern const char *efx_reset_type_names[];
 415 extern const unsigned int efx_reset_type_max;
 416 #define RESET_TYPE(type) \
 417         STRING_TABLE_LOOKUP(type, efx_reset_type)
 418
 419 enum efx_int_mode {
 420         /* Be careful if altering to correct macro below */
 421         EFX_INT_MODE_MSIX = 0,
 422         EFX_INT_MODE_MSI = 1,
 423         EFX_INT_MODE_LEGACY = 2,
 424         EFX_INT_MODE_MAX        /* Insert any new items before this */
 425 };
 426 #define EFX_INT_MODE_USE_MSI(x) (((x)->interrupt_mode) <= EFX_INT_MODE_MSI)
 427
 428 #define EFX_IS10G(efx) ((efx)->link_state.speed == 10000)
 429
 430 enum nic_state {
 431         STATE_INIT = 0,
 432         STATE_RUNNING = 1,
 433         STATE_FINI = 2,
 434         STATE_DISABLED = 3,
 435         STATE_MAX,
 436 };
 437
 438 /*
 439  * Alignment of page-allocated RX buffers
 440  *
 441  * Controls the number of bytes inserted at the start of an RX buffer.
 442  * This is the equivalent of NET_IP_ALIGN [which controls the alignment
 443  * of the skb->head for hardware DMA].
 444  */
 445 #ifdef CONFIG_HAVE_EFFICIENT_UNALIGNED_ACCESS
 446 #define EFX_PAGE_IP_ALIGN 0
 447 #else
 448 #define EFX_PAGE_IP_ALIGN NET_IP_ALIGN
 449 #endif
 450
 451 /*
 452  * Alignment of the skb->head which wraps a page-allocated RX buffer
 453  *
 454  * The skb allocated to wrap an rx_buffer can have this alignment. Since
 455  * the data is memcpy'd from the rx_buf, it does not need to be equal to
 456  * EFX_PAGE_IP_ALIGN.
 457  */
 458 #define EFX_PAGE_SKB_ALIGN 2
 459
 460 /* Forward declaration */
 461 struct efx_nic;
 462
 463 /* Pseudo bit-mask flow control field */
 464 enum efx_fc_type {
 465         EFX_FC_RX = FLOW_CTRL_RX,
 466         EFX_FC_TX = FLOW_CTRL_TX,
 467         EFX_FC_AUTO = 4,
 468 };
 469
 470 /**
 471  * struct efx_link_state - Current state of the link
 472  * @up: Link is up
 473  * @fd: Link is full-duplex
 474  * @fc: Actual flow control flags
 475  * @speed: Link speed (Mbps)
 476  */
 477 struct efx_link_state {
 478         bool up;
 479         bool fd;
 480         enum efx_fc_type fc;
 481         unsigned int speed;
 482 };
 483
 484 static inline bool efx_link_state_equal(const struct efx_link_state *left,
 485                                         const struct efx_link_state *right)
 486 {
 487         return left->up == right->up && left->fd == right->fd &&
 488                 left->fc == right->fc && left->speed == right->speed;
 489 }
 490
 491 /**
 492  * struct efx_mac_operations - Efx MAC operations table
 493  * @reconfigure: Reconfigure MAC. Serialised by the mac_lock
 494  * @update_stats: Update statistics
 495  * @check_fault: Check fault state. True if fault present.
 496  */
 497 struct efx_mac_operations {
 498         int (*reconfigure) (struct efx_nic *efx);
 499         void (*update_stats) (struct efx_nic *efx);
 500         bool (*check_fault)(struct efx_nic *efx);
 501 };
 502
 503 /**
 504  * struct efx_phy_operations - Efx PHY operations table
 505  * @probe: Probe PHY and initialise efx->mdio.mode_support, efx->mdio.mmds,
 506  *      efx->loopback_modes.
 507  * @init: Initialise PHY
 508  * @fini: Shut down PHY
 509  * @reconfigure: Reconfigure PHY (e.g. for new link parameters)
 510  * @poll: Update @link_state and report whether it changed.
 511  *      Serialised by the mac_lock.
 512  * @get_settings: Get ethtool settings. Serialised by the mac_lock.
 513  * @set_settings: Set ethtool settings. Serialised by the mac_lock.
 514  * @set_npage_adv: Set abilities advertised in (Extended) Next Page
 515  *      (only needed where AN bit is set in mmds)
 516  * @test_alive: Test that PHY is 'alive' (online)
 517  * @test_name: Get the name of a PHY-specific test/result
 518  * @run_tests: Run tests and record results as appropriate (offline).
 519  *      Flags are the ethtool tests flags.
 520  */
 521 struct efx_phy_operations {
 522         int (*probe) (struct efx_nic *efx);
 523         int (*init) (struct efx_nic *efx);
 524         void (*fini) (struct efx_nic *efx);
 525         void (*remove) (struct efx_nic *efx);
 526         int (*reconfigure) (struct efx_nic *efx);
 527         bool (*poll) (struct efx_nic *efx);
 528         void (*get_settings) (struct efx_nic *efx,
 529                               struct ethtool_cmd *ecmd);
 530         int (*set_settings) (struct efx_nic *efx,
 531                              struct ethtool_cmd *ecmd);
 532         void (*set_npage_adv) (struct efx_nic *efx, u32);
 533         int (*test_alive) (struct efx_nic *efx);
 534         const char *(*test_name) (struct efx_nic *efx, unsigned int index);
 535         int (*run_tests) (struct efx_nic *efx, int *results, unsigned flags);
 536 };
 537
 538 /**
 539  * @enum efx_phy_mode - PHY operating mode flags
 540  * @PHY_MODE_NORMAL: on and should pass traffic
 541  * @PHY_MODE_TX_DISABLED: on with TX disabled
 542  * @PHY_MODE_LOW_POWER: set to low power through MDIO
 543  * @PHY_MODE_OFF: switched off through external control
 544  * @PHY_MODE_SPECIAL: on but will not pass traffic
 545  */
 546 enum efx_phy_mode {
 547         PHY_MODE_NORMAL         = 0,
 548         PHY_MODE_TX_DISABLED    = 1,
 549         PHY_MODE_LOW_POWER      = 2,
 550         PHY_MODE_OFF            = 4,
 551         PHY_MODE_SPECIAL        = 8,
 552 };
 553
 554 static inline bool efx_phy_mode_disabled(enum efx_phy_mode mode)
 555 {
 556         return !!(mode & ~PHY_MODE_TX_DISABLED);
 557 }
 558
 559 /*
 560  * Efx extended statistics
 561  *
 562  * Not all statistics are provided by all supported MACs.  The purpose
 563  * is this structure is to contain the raw statistics provided by each
 564  * MAC.
 565  */
 566 struct efx_mac_stats {
 567         u64 tx_bytes;
 568         u64 tx_good_bytes;
 569         u64 tx_bad_bytes;
 570         unsigned long tx_packets;
 571         unsigned long tx_bad;
 572         unsigned long tx_pause;
 573         unsigned long tx_control;
 574         unsigned long tx_unicast;
 575         unsigned long tx_multicast;
 576         unsigned long tx_broadcast;
 577         unsigned long tx_lt64;
 578         unsigned long tx_64;
 579         unsigned long tx_65_to_127;
 580         unsigned long tx_128_to_255;
 581         unsigned long tx_256_to_511;
 582         unsigned long tx_512_to_1023;
 583         unsigned long tx_1024_to_15xx;
 584         unsigned long tx_15xx_to_jumbo;
 585         unsigned long tx_gtjumbo;
 586         unsigned long tx_collision;
 587         unsigned long tx_single_collision;
 588         unsigned long tx_multiple_collision;
 589         unsigned long tx_excessive_collision;
 590         unsigned long tx_deferred;
 591         unsigned long tx_late_collision;
 592         unsigned long tx_excessive_deferred;
 593         unsigned long tx_non_tcpudp;
 594         unsigned long tx_mac_src_error;
 595         unsigned long tx_ip_src_error;
 596         u64 rx_bytes;
 597         u64 rx_good_bytes;
 598         u64 rx_bad_bytes;
 599         unsigned long rx_packets;
 600         unsigned long rx_good;
 601         unsigned long rx_bad;
 602         unsigned long rx_pause;
 603         unsigned long rx_control;
 604         unsigned long rx_unicast;
 605         unsigned long rx_multicast;
 606         unsigned long rx_broadcast;
 607         unsigned long rx_lt64;
 608         unsigned long rx_64;
 609         unsigned long rx_65_to_127;
 610         unsigned long rx_128_to_255;
 611         unsigned long rx_256_to_511;
 612         unsigned long rx_512_to_1023;
 613         unsigned long rx_1024_to_15xx;
 614         unsigned long rx_15xx_to_jumbo;
 615         unsigned long rx_gtjumbo;
 616         unsigned long rx_bad_lt64;
 617         unsigned long rx_bad_64_to_15xx;
 618         unsigned long rx_bad_15xx_to_jumbo;
 619         unsigned long rx_bad_gtjumbo;
 620         unsigned long rx_overflow;
 621         unsigned long rx_missed;
 622         unsigned long rx_false_carrier;
 623         unsigned long rx_symbol_error;
 624         unsigned long rx_align_error;
 625         unsigned long rx_length_error;
 626         unsigned long rx_internal_error;
 627         unsigned long rx_good_lt64;
 628 };
 629
 630 /* Number of bits used in a multicast filter hash address */
 631 #define EFX_MCAST_HASH_BITS 8
 632
 633 /* Number of (single-bit) entries in a multicast filter hash */
 634 #define EFX_MCAST_HASH_ENTRIES (1 << EFX_MCAST_HASH_BITS)
 635
 636 /* An Efx multicast filter hash */
 637 union efx_multicast_hash {
 638         u8 byte[EFX_MCAST_HASH_ENTRIES / 8];
 639         efx_oword_t oword[EFX_MCAST_HASH_ENTRIES / sizeof(efx_oword_t) / 8];
 640 };
 641
 642 /**
 643  * struct efx_nic - an Efx NIC
 644  * @name: Device name (net device name or bus id before net device registered)
 645  * @pci_dev: The PCI device
 646  * @type: Controller type attributes
 647  * @legacy_irq: IRQ number
 648  * @workqueue: Workqueue for port reconfigures and the HW monitor.
 649  *      Work items do not hold and must not acquire RTNL.
 650  * @workqueue_name: Name of workqueue
 651  * @reset_work: Scheduled reset workitem
 652  * @monitor_work: Hardware monitor workitem
 653  * @membase_phys: Memory BAR value as physical address
 654  * @membase: Memory BAR value
 655  * @biu_lock: BIU (bus interface unit) lock
 656  * @interrupt_mode: Interrupt mode
 657  * @irq_rx_adaptive: Adaptive IRQ moderation enabled for RX event queues
 658  * @irq_rx_moderation: IRQ moderation time for RX event queues
 659  * @state: Device state flag. Serialised by the rtnl_lock.
 660  * @reset_pending: Pending reset method (normally RESET_TYPE_NONE)
 661  * @tx_queue: TX DMA queues
 662  * @rx_queue: RX DMA queues
 663  * @channel: Channels
 664  * @next_buffer_table: First available buffer table id
 665  * @n_rx_queues: Number of RX queues
 666  * @n_channels: Number of channels in use
 667  * @rx_buffer_len: RX buffer length
 668  * @rx_buffer_order: Order (log2) of number of pages for each RX buffer
 669  * @int_error_count: Number of internal errors seen recently
 670  * @int_error_expire: Time at which error count will be expired
 671  * @irq_status: Interrupt status buffer
 672  * @last_irq_cpu: Last CPU to handle interrupt.
 673  *      This register is written with the SMP processor ID whenever an
 674  *      interrupt is handled.  It is used by efx_nic_test_interrupt()
 675  *      to verify that an interrupt has occurred.
 676  * @spi_flash: SPI flash device
 677  *      This field will be %NULL if no flash device is present (or for Siena).
 678  * @spi_eeprom: SPI EEPROM device
 679  *      This field will be %NULL if no EEPROM device is present (or for Siena).
 680  * @spi_lock: SPI bus lock
 681  * @mtd_list: List of MTDs attached to the NIC
 682  * @n_rx_nodesc_drop_cnt: RX no descriptor drop count
 683  * @nic_data: Hardware dependant state
 684  * @mac_lock: MAC access lock. Protects @port_enabled, @phy_mode,
 685  *      @port_inhibited, efx_monitor() and efx_reconfigure_port()
 686  * @port_enabled: Port enabled indicator.
 687  *      Serialises efx_stop_all(), efx_start_all(), efx_monitor() and
 688  *      efx_mac_work() with kernel interfaces. Safe to read under any
 689  *      one of the rtnl_lock, mac_lock, or netif_tx_lock, but all three must
 690  *      be held to modify it.
 691  * @port_inhibited: If set, the netif_carrier is always off. Hold the mac_lock
 692  * @port_initialized: Port initialized?
 693  * @net_dev: Operating system network device. Consider holding the rtnl lock
 694  * @rx_checksum_enabled: RX checksumming enabled
 695  * @netif_stop_count: Port stop count
 696  * @netif_stop_lock: Port stop lock
 697  * @mac_stats: MAC statistics. These include all statistics the MACs
 698  *      can provide.  Generic code converts these into a standard
 699  *      &struct net_device_stats.
 700  * @stats_buffer: DMA buffer for statistics
 701  * @stats_lock: Statistics update lock. Serialises statistics fetches
 702  * @mac_op: MAC interface
 703  * @mac_address: Permanent MAC address
 704  * @phy_type: PHY type
 705  * @mdio_lock: MDIO lock
 706  * @phy_op: PHY interface
 707  * @phy_data: PHY private data (including PHY-specific stats)
 708  * @mdio: PHY MDIO interface
 709  * @mdio_bus: PHY MDIO bus ID (only used by Siena)
 710  * @phy_mode: PHY operating mode. Serialised by @mac_lock.
 711  * @xmac_poll_required: XMAC link state needs polling
 712  * @link_advertising: Autonegotiation advertising flags
 713  * @link_state: Current state of the link
 714  * @n_link_state_changes: Number of times the link has changed state
 715  * @promiscuous: Promiscuous flag. Protected by netif_tx_lock.
 716  * @multicast_hash: Multicast hash table
 717  * @wanted_fc: Wanted flow control flags
 718  * @mac_work: Work item for changing MAC promiscuity and multicast hash
 719  * @loopback_mode: Loopback status
 720  * @loopback_modes: Supported loopback mode bitmask
 721  * @loopback_selftest: Offline self-test private state
 722  *
 723  * This is stored in the private area of the &struct net_device.
 724  */
 725 struct efx_nic {
 726         char name[IFNAMSIZ];
 727         struct pci_dev *pci_dev;
 728         const struct efx_nic_type *type;
 729         int legacy_irq;
 730         struct workqueue_struct *workqueue;
 731         char workqueue_name[16];
 732         struct work_struct reset_work;
 733         struct delayed_work monitor_work;
 734         resource_size_t membase_phys;
 735         void __iomem *membase;
 736         spinlock_t biu_lock;
 737         enum efx_int_mode interrupt_mode;
 738         bool irq_rx_adaptive;
 739         unsigned int irq_rx_moderation;
 740
 741         enum nic_state state;
 742         enum reset_type reset_pending;
 743
 744         struct efx_tx_queue tx_queue[EFX_TX_QUEUE_COUNT];
 745         struct efx_rx_queue rx_queue[EFX_MAX_RX_QUEUES];
 746         struct efx_channel channel[EFX_MAX_CHANNELS];
 747
 748         unsigned next_buffer_table;
 749         int n_rx_queues;
 750         int n_channels;
 751         unsigned int rx_buffer_len;
 752         unsigned int rx_buffer_order;
 753
 754         unsigned int_error_count;
 755         unsigned long int_error_expire;
 756
 757         struct efx_buffer irq_status;
 758         volatile signed int last_irq_cpu;
 759         unsigned long irq_zero_count;
 760
 761         struct efx_spi_device *spi_flash;
 762         struct efx_spi_device *spi_eeprom;
 763         struct mutex spi_lock;
 764 #ifdef CONFIG_SFC_MTD
 765         struct list_head mtd_list;
 766 #endif
 767
 768         unsigned n_rx_nodesc_drop_cnt;
 769
 770         void *nic_data;
 771
 772         struct mutex mac_lock;
 773         struct work_struct mac_work;
 774         bool port_enabled;
 775         bool port_inhibited;
 776
 777         bool port_initialized;
 778         struct net_device *net_dev;
 779         bool rx_checksum_enabled;
 780
 781         atomic_t netif_stop_count;
 782         spinlock_t netif_stop_lock;
 783
 784         struct efx_mac_stats mac_stats;
 785         struct efx_buffer stats_buffer;
 786         spinlock_t stats_lock;
 787
 788         struct efx_mac_operations *mac_op;
 789         unsigned char mac_address[ETH_ALEN];
 790
 791         unsigned int phy_type;
 792         struct mutex mdio_lock;
 793         struct efx_phy_operations *phy_op;
 794         void *phy_data;
 795         struct mdio_if_info mdio;
 796         unsigned int mdio_bus;
 797         enum efx_phy_mode phy_mode;
 798
 799         bool xmac_poll_required;
 800         u32 link_advertising;
 801         struct efx_link_state link_state;
 802         unsigned int n_link_state_changes;
 803
 804         bool promiscuous;
 805         union efx_multicast_hash multicast_hash;
 806         enum efx_fc_type wanted_fc;
 807
 808         atomic_t rx_reset;
 809         enum efx_loopback_mode loopback_mode;
 810         u64 loopback_modes;
 811
 812         void *loopback_selftest;
 813 };
 814
 815 static inline int efx_dev_registered(struct efx_nic *efx)
 816 {
 817         return efx->net_dev->reg_state == NETREG_REGISTERED;
 818 }
 819
 820 /* Net device name, for inclusion in log messages if it has been registered.
 821  * Use efx->name not efx->net_dev->name so that races with (un)registration
 822  * are harmless.
 823  */
 824 static inline const char *efx_dev_name(struct efx_nic *efx)
 825 {
 826         return efx_dev_registered(efx) ? efx->name : "";
 827 }
 828
 829 static inline unsigned int efx_port_num(struct efx_nic *efx)
 830 {
 831         return PCI_FUNC(efx->pci_dev->devfn);
 832 }
 833
 834 /**
 835  * struct efx_nic_type - Efx device type definition
 836  * @probe: Probe the controller
 837  * @remove: Free resources allocated by probe()
 838  * @init: Initialise the controller
 839  * @fini: Shut down the controller
 840  * @monitor: Periodic function for polling link state and hardware monitor
 841  * @reset: Reset the controller hardware and possibly the PHY.  This will
 842  *      be called while the controller is uninitialised.
 843  * @probe_port: Probe the MAC and PHY
 844  * @remove_port: Free resources allocated by probe_port()
 845  * @prepare_flush: Prepare the hardware for flushing the DMA queues
 846  * @update_stats: Update statistics not provided by event handling
 847  * @start_stats: Start the regular fetching of statistics
 848  * @stop_stats: Stop the regular fetching of statistics
 849  * @set_id_led: Set state of identifying LED or revert to automatic function
 850  * @push_irq_moderation: Apply interrupt moderation value
 851  * @push_multicast_hash: Apply multicast hash table
 852  * @reconfigure_port: Push loopback/power/txdis changes to the MAC and PHY
 853  * @get_wol: Get WoL configuration from driver state
 854  * @set_wol: Push WoL configuration to the NIC
 855  * @resume_wol: Synchronise WoL state between driver and MC (e.g. after resume)
 856  * @test_registers: Test read/write functionality of control registers
 857  * @test_nvram: Test validity of NVRAM contents
 858  * @default_mac_ops: efx_mac_operations to set at startup
 859  * @revision: Hardware architecture revision
 860  * @mem_map_size: Memory BAR mapped size
 861  * @txd_ptr_tbl_base: TX descriptor ring base address
 862  * @rxd_ptr_tbl_base: RX descriptor ring base address
 863  * @buf_tbl_base: Buffer table base address
 864  * @evq_ptr_tbl_base: Event queue pointer table base address
 865  * @evq_rptr_tbl_base: Event queue read-pointer table base address
 866  * @max_dma_mask: Maximum possible DMA mask
 867  * @rx_buffer_padding: Padding added to each RX buffer
 868  * @max_interrupt_mode: Highest capability interrupt mode supported
 869  *      from &enum efx_init_mode.
 870  * @phys_addr_channels: Number of channels with physically addressed
 871  *      descriptors
 872  * @tx_dc_base: Base address in SRAM of TX queue descriptor caches
 873  * @rx_dc_base: Base address in SRAM of RX queue descriptor caches
 874  * @offload_features: net_device feature flags for protocol offload
 875  *      features implemented in hardware
 876  * @reset_world_flags: Flags for additional components covered by
 877  *      reset method RESET_TYPE_WORLD
 878  */
 879 struct efx_nic_type {
 880         int (*probe)(struct efx_nic *efx);
 881         void (*remove)(struct efx_nic *efx);
 882         int (*init)(struct efx_nic *efx);
 883         void (*fini)(struct efx_nic *efx);
 884         void (*monitor)(struct efx_nic *efx);
 885         int (*reset)(struct efx_nic *efx, enum reset_type method);
 886         int (*probe_port)(struct efx_nic *efx);
 887         void (*remove_port)(struct efx_nic *efx);
 888         void (*prepare_flush)(struct efx_nic *efx);
 889         void (*update_stats)(struct efx_nic *efx);
 890         void (*start_stats)(struct efx_nic *efx);
 891         void (*stop_stats)(struct efx_nic *efx);
 892         void (*set_id_led)(struct efx_nic *efx, enum efx_led_mode mode);
 893         void (*push_irq_moderation)(struct efx_channel *channel);
 894         void (*push_multicast_hash)(struct efx_nic *efx);
 895         int (*reconfigure_port)(struct efx_nic *efx);
 896         void (*get_wol)(struct efx_nic *efx, struct ethtool_wolinfo *wol);
 897         int (*set_wol)(struct efx_nic *efx, u32 type);
 898         void (*resume_wol)(struct efx_nic *efx);
 899         int (*test_registers)(struct efx_nic *efx);
 900         int (*test_nvram)(struct efx_nic *efx);
 901         struct efx_mac_operations *default_mac_ops;
 902
 903         int revision;
 904         unsigned int mem_map_size;
 905         unsigned int txd_ptr_tbl_base;
 906         unsigned int rxd_ptr_tbl_base;
 907         unsigned int buf_tbl_base;
 908         unsigned int evq_ptr_tbl_base;
 909         unsigned int evq_rptr_tbl_base;
 910         u64 max_dma_mask;
 911         unsigned int rx_buffer_padding;
 912         unsigned int max_interrupt_mode;
 913         unsigned int phys_addr_channels;
 914         unsigned int tx_dc_base;
 915         unsigned int rx_dc_base;
 916         unsigned long offload_features;
 917         u32 reset_world_flags;
 918 };
 919
 920 /**************************************************************************
 921  *
 922  * Prototypes and inline functions
 923  *
 924  *************************************************************************/
 925
 926 /* Iterate over all used channels */
 927 #define efx_for_each_channel(_channel, _efx)                            \
 928         for (_channel = &_efx->channel[0];                              \
 929              _channel < &_efx->channel[EFX_MAX_CHANNELS];               \
 930              _channel++)                                                \
 931                 if (!_channel->used_flags)                              \
 932                         continue;                                       \
 933                 else
 934
 935 /* Iterate over all used TX queues */
 936 #define efx_for_each_tx_queue(_tx_queue, _efx)                          \
 937         for (_tx_queue = &_efx->tx_queue[0];                            \
 938              _tx_queue < &_efx->tx_queue[EFX_TX_QUEUE_COUNT];           \
 939              _tx_queue++)
 940
 941 /* Iterate over all TX queues belonging to a channel */
 942 #define efx_for_each_channel_tx_queue(_tx_queue, _channel)              \
 943         for (_tx_queue = &_channel->efx->tx_queue[0];                   \
 944              _tx_queue < &_channel->efx->tx_queue[EFX_TX_QUEUE_COUNT];  \
 945              _tx_queue++)                                               \
 946                 if (_tx_queue->channel != _channel)                     \
 947                         continue;                                       \
 948                 else
 949
 950 /* Iterate over all used RX queues */
 951 #define efx_for_each_rx_queue(_rx_queue, _efx)                          \
 952         for (_rx_queue = &_efx->rx_queue[0];                            \
 953              _rx_queue < &_efx->rx_queue[_efx->n_rx_queues];            \
 954              _rx_queue++)
 955
 956 /* Iterate over all RX queues belonging to a channel */
 957 #define efx_for_each_channel_rx_queue(_rx_queue, _channel)              \
 958         for (_rx_queue = &_channel->efx->rx_queue[_channel->channel];   \
 959              _rx_queue;                                                 \
 960              _rx_queue = NULL)                                          \
 961                 if (_rx_queue->channel != _channel)                     \
 962                         continue;                                       \
 963                 else
 964
 965 /* Returns a pointer to the specified receive buffer in the RX
 966  * descriptor queue.
 967  */
 968 static inline struct efx_rx_buffer *efx_rx_buffer(struct efx_rx_queue *rx_queue,
 969                                                   unsigned int index)
 970 {
 971         return (&rx_queue->buffer[index]);
 972 }
 973
 974 /* Set bit in a little-endian bitfield */
 975 static inline void set_bit_le(unsigned nr, unsigned char *addr)
 976 {
 977         addr[nr / 8] |= (1 << (nr % 8));
 978 }
 979
 980 /* Clear bit in a little-endian bitfield */
 981 static inline void clear_bit_le(unsigned nr, unsigned char *addr)
 982 {
 983         addr[nr / 8] &= ~(1 << (nr % 8));
 984 }
 985
 986
 987 /**
 988  * EFX_MAX_FRAME_LEN - calculate maximum frame length
 989  *
 990  * This calculates the maximum frame length that will be used for a
 991  * given MTU.  The frame length will be equal to the MTU plus a
 992  * constant amount of header space and padding.  This is the quantity
 993  * that the net driver will program into the MAC as the maximum frame
 994  * length.
 995  *
 996  * The 10G MAC requires 8-byte alignment on the frame
 997  * length, so we round up to the nearest 8.
 998  *
 999  * Re-clocking by the XGXS on RX can reduce an IPG to 32 bits (half an
1000  * XGMII cycle).  If the frame length reaches the maximum value in the
1001  * same cycle, the XMAC can miss the IPG altogether.  We work around
1002  * this by adding a further 16 bytes.
1003  */
1004 #define EFX_MAX_FRAME_LEN(mtu) \
1005         ((((mtu) + ETH_HLEN + VLAN_HLEN + 4/* FCS */ + 7) & ~7) + 16)
1006
1007
1008 #endif /* EFX_NET_DRIVER_H */