SAFE public projects git trees. - safe/jmp/linux-2.6/blob - drivers/net/wireless/iwlwifi/iwl-tx.c

   1 /******************************************************************************
   2  *
   3  * Copyright(c) 2003 - 2009 Intel Corporation. All rights reserved.
   4  *
   5  * Portions of this file are derived from the ipw3945 project, as well
   6  * as portions of the ieee80211 subsystem header files.
   7  *
   8  * This program is free software; you can redistribute it and/or modify it
   9  * under the terms of version 2 of the GNU General Public License as
  10  * published by the Free Software Foundation.
  11  *
  12  * This program is distributed in the hope that it will be useful, but WITHOUT
  13  * ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
  14  * FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for
  15  * more details.
  16  *
  17  * You should have received a copy of the GNU General Public License along with
  18  * this program; if not, write to the Free Software Foundation, Inc.,
  19  * 51 Franklin Street, Fifth Floor, Boston, MA 02110, USA
  20  *
  21  * The full GNU General Public License is included in this distribution in the
  22  * file called LICENSE.
  23  *
  24  * Contact Information:
  25  *  Intel Linux Wireless <ilw@linux.intel.com>
  26  * Intel Corporation, 5200 N.E. Elam Young Parkway, Hillsboro, OR 97124-6497
  27  *
  28  *****************************************************************************/
  29
  30 #include <linux/etherdevice.h>
  31 #include <linux/sched.h>
  32 #include <net/mac80211.h>
  33 #include "iwl-eeprom.h"
  34 #include "iwl-dev.h"
  35 #include "iwl-core.h"
  36 #include "iwl-sta.h"
  37 #include "iwl-io.h"
  38 #include "iwl-helpers.h"
  39
  40 static const u16 default_tid_to_tx_fifo[] = {
  41         IWL_TX_FIFO_AC1,
  42         IWL_TX_FIFO_AC0,
  43         IWL_TX_FIFO_AC0,
  44         IWL_TX_FIFO_AC1,
  45         IWL_TX_FIFO_AC2,
  46         IWL_TX_FIFO_AC2,
  47         IWL_TX_FIFO_AC3,
  48         IWL_TX_FIFO_AC3,
  49         IWL_TX_FIFO_NONE,
  50         IWL_TX_FIFO_NONE,
  51         IWL_TX_FIFO_NONE,
  52         IWL_TX_FIFO_NONE,
  53         IWL_TX_FIFO_NONE,
  54         IWL_TX_FIFO_NONE,
  55         IWL_TX_FIFO_NONE,
  56         IWL_TX_FIFO_NONE,
  57         IWL_TX_FIFO_AC3
  58 };
  59
  60 static inline int iwl_alloc_dma_ptr(struct iwl_priv *priv,
  61                                     struct iwl_dma_ptr *ptr, size_t size)
  62 {
  63         ptr->addr = pci_alloc_consistent(priv->pci_dev, size, &ptr->dma);
  64         if (!ptr->addr)
  65                 return -ENOMEM;
  66         ptr->size = size;
  67         return 0;
  68 }
  69
  70 static inline void iwl_free_dma_ptr(struct iwl_priv *priv,
  71                                     struct iwl_dma_ptr *ptr)
  72 {
  73         if (unlikely(!ptr->addr))
  74                 return;
  75
  76         pci_free_consistent(priv->pci_dev, ptr->size, ptr->addr, ptr->dma);
  77         memset(ptr, 0, sizeof(*ptr));
  78 }
  79
  80 /**
  81  * iwl_txq_update_write_ptr - Send new write index to hardware
  82  */
  83 int iwl_txq_update_write_ptr(struct iwl_priv *priv, struct iwl_tx_queue *txq)
  84 {
  85         u32 reg = 0;
  86         int ret = 0;
  87         int txq_id = txq->q.id;
  88
  89         if (txq->need_update == 0)
  90                 return ret;
  91
  92         /* if we're trying to save power */
  93         if (test_bit(STATUS_POWER_PMI, &priv->status)) {
  94                 /* wake up nic if it's powered down ...
  95                  * uCode will wake up, and interrupt us again, so next
  96                  * time we'll skip this part. */
  97                 reg = iwl_read32(priv, CSR_UCODE_DRV_GP1);
  98
  99                 if (reg & CSR_UCODE_DRV_GP1_BIT_MAC_SLEEP) {
 100                         IWL_DEBUG_INFO(priv, "Tx queue %d requesting wakeup, GP1 = 0x%x\n",
 101                                       txq_id, reg);
 102                         iwl_set_bit(priv, CSR_GP_CNTRL,
 103                                     CSR_GP_CNTRL_REG_FLAG_MAC_ACCESS_REQ);
 104                         return ret;
 105                 }
 106
 107                 iwl_write_direct32(priv, HBUS_TARG_WRPTR,
 108                                      txq->q.write_ptr | (txq_id << 8));
 109
 110         /* else not in power-save mode, uCode will never sleep when we're
 111          * trying to tx (during RFKILL, we're not trying to tx). */
 112         } else
 113                 iwl_write32(priv, HBUS_TARG_WRPTR,
 114                             txq->q.write_ptr | (txq_id << 8));
 115
 116         txq->need_update = 0;
 117
 118         return ret;
 119 }
 120 EXPORT_SYMBOL(iwl_txq_update_write_ptr);
 121
 122
 123 /**
 124  * iwl_tx_queue_free - Deallocate DMA queue.
 125  * @txq: Transmit queue to deallocate.
 126  *
 127  * Empty queue by removing and destroying all BD's.
 128  * Free all buffers.
 129  * 0-fill, but do not free "txq" descriptor structure.
 130  */
 131 void iwl_tx_queue_free(struct iwl_priv *priv, int txq_id)
 132 {
 133         struct iwl_tx_queue *txq = &priv->txq[txq_id];
 134         struct iwl_queue *q = &txq->q;
 135         struct pci_dev *dev = priv->pci_dev;
 136         int i;
 137
 138         if (q->n_bd == 0)
 139                 return;
 140
 141         /* first, empty all BD's */
 142         for (; q->write_ptr != q->read_ptr;
 143              q->read_ptr = iwl_queue_inc_wrap(q->read_ptr, q->n_bd))
 144                 priv->cfg->ops->lib->txq_free_tfd(priv, txq);
 145
 146         /* De-alloc array of command/tx buffers */
 147         for (i = 0; i < TFD_TX_CMD_SLOTS; i++)
 148                 kfree(txq->cmd[i]);
 149
 150         /* De-alloc circular buffer of TFDs */
 151         if (txq->q.n_bd)
 152                 pci_free_consistent(dev, priv->hw_params.tfd_size *
 153                                     txq->q.n_bd, txq->tfds, txq->q.dma_addr);
 154
 155         /* De-alloc array of per-TFD driver data */
 156         kfree(txq->txb);
 157         txq->txb = NULL;
 158
 159         /* deallocate arrays */
 160         kfree(txq->cmd);
 161         kfree(txq->meta);
 162         txq->cmd = NULL;
 163         txq->meta = NULL;
 164
 165         /* 0-fill queue descriptor structure */
 166         memset(txq, 0, sizeof(*txq));
 167 }
 168 EXPORT_SYMBOL(iwl_tx_queue_free);
 169
 170 /**
 171  * iwl_cmd_queue_free - Deallocate DMA queue.
 172  * @txq: Transmit queue to deallocate.
 173  *
 174  * Empty queue by removing and destroying all BD's.
 175  * Free all buffers.
 176  * 0-fill, but do not free "txq" descriptor structure.
 177  */
 178 void iwl_cmd_queue_free(struct iwl_priv *priv)
 179 {
 180         struct iwl_tx_queue *txq = &priv->txq[IWL_CMD_QUEUE_NUM];
 181         struct iwl_queue *q = &txq->q;
 182         struct pci_dev *dev = priv->pci_dev;
 183         int i;
 184
 185         if (q->n_bd == 0)
 186                 return;
 187
 188         /* De-alloc array of command/tx buffers */
 189         for (i = 0; i <= TFD_CMD_SLOTS; i++)
 190                 kfree(txq->cmd[i]);
 191
 192         /* De-alloc circular buffer of TFDs */
 193         if (txq->q.n_bd)
 194                 pci_free_consistent(dev, priv->hw_params.tfd_size *
 195                                     txq->q.n_bd, txq->tfds, txq->q.dma_addr);
 196
 197         /* deallocate arrays */
 198         kfree(txq->cmd);
 199         kfree(txq->meta);
 200         txq->cmd = NULL;
 201         txq->meta = NULL;
 202
 203         /* 0-fill queue descriptor structure */
 204         memset(txq, 0, sizeof(*txq));
 205 }
 206 EXPORT_SYMBOL(iwl_cmd_queue_free);
 207
 208 /*************** DMA-QUEUE-GENERAL-FUNCTIONS  *****
 209  * DMA services
 210  *
 211  * Theory of operation
 212  *
 213  * A Tx or Rx queue resides in host DRAM, and is comprised of a circular buffer
 214  * of buffer descriptors, each of which points to one or more data buffers for
 215  * the device to read from or fill.  Driver and device exchange status of each
 216  * queue via "read" and "write" pointers.  Driver keeps minimum of 2 empty
 217  * entries in each circular buffer, to protect against confusing empty and full
 218  * queue states.
 219  *
 220  * The device reads or writes the data in the queues via the device's several
 221  * DMA/FIFO channels.  Each queue is mapped to a single DMA channel.
 222  *
 223  * For Tx queue, there are low mark and high mark limits. If, after queuing
 224  * the packet for Tx, free space become < low mark, Tx queue stopped. When
 225  * reclaiming packets (on 'tx done IRQ), if free space become > high mark,
 226  * Tx queue resumed.
 227  *
 228  * See more detailed info in iwl-4965-hw.h.
 229  ***************************************************/
 230
 231 int iwl_queue_space(const struct iwl_queue *q)
 232 {
 233         int s = q->read_ptr - q->write_ptr;
 234
 235         if (q->read_ptr > q->write_ptr)
 236                 s -= q->n_bd;
 237
 238         if (s <= 0)
 239                 s += q->n_window;
 240         /* keep some reserve to not confuse empty and full situations */
 241         s -= 2;
 242         if (s < 0)
 243                 s = 0;
 244         return s;
 245 }
 246 EXPORT_SYMBOL(iwl_queue_space);
 247
 248
 249 /**
 250  * iwl_queue_init - Initialize queue's high/low-water and read/write indexes
 251  */
 252 static int iwl_queue_init(struct iwl_priv *priv, struct iwl_queue *q,
 253                           int count, int slots_num, u32 id)
 254 {
 255         q->n_bd = count;
 256         q->n_window = slots_num;
 257         q->id = id;
 258
 259         /* count must be power-of-two size, otherwise iwl_queue_inc_wrap
 260          * and iwl_queue_dec_wrap are broken. */
 261         BUG_ON(!is_power_of_2(count));
 262
 263         /* slots_num must be power-of-two size, otherwise
 264          * get_cmd_index is broken. */
 265         BUG_ON(!is_power_of_2(slots_num));
 266
 267         q->low_mark = q->n_window / 4;
 268         if (q->low_mark < 4)
 269                 q->low_mark = 4;
 270
 271         q->high_mark = q->n_window / 8;
 272         if (q->high_mark < 2)
 273                 q->high_mark = 2;
 274
 275         q->write_ptr = q->read_ptr = 0;
 276
 277         return 0;
 278 }
 279
 280 /**
 281  * iwl_tx_queue_alloc - Alloc driver data and TFD CB for one Tx/cmd queue
 282  */
 283 static int iwl_tx_queue_alloc(struct iwl_priv *priv,
 284                               struct iwl_tx_queue *txq, u32 id)
 285 {
 286         struct pci_dev *dev = priv->pci_dev;
 287         size_t tfd_sz = priv->hw_params.tfd_size * TFD_QUEUE_SIZE_MAX;
 288
 289         /* Driver private data, only for Tx (not command) queues,
 290          * not shared with device. */
 291         if (id != IWL_CMD_QUEUE_NUM) {
 292                 txq->txb = kmalloc(sizeof(txq->txb[0]) *
 293                                    TFD_QUEUE_SIZE_MAX, GFP_KERNEL);
 294                 if (!txq->txb) {
 295                         IWL_ERR(priv, "kmalloc for auxiliary BD "
 296                                   "structures failed\n");
 297                         goto error;
 298                 }
 299         } else {
 300                 txq->txb = NULL;
 301         }
 302
 303         /* Circular buffer of transmit frame descriptors (TFDs),
 304          * shared with device */
 305         txq->tfds = pci_alloc_consistent(dev, tfd_sz, &txq->q.dma_addr);
 306
 307         if (!txq->tfds) {
 308                 IWL_ERR(priv, "pci_alloc_consistent(%zd) failed\n", tfd_sz);
 309                 goto error;
 310         }
 311         txq->q.id = id;
 312
 313         return 0;
 314
 315  error:
 316         kfree(txq->txb);
 317         txq->txb = NULL;
 318
 319         return -ENOMEM;
 320 }
 321
 322 /**
 323  * iwl_tx_queue_init - Allocate and initialize one tx/cmd queue
 324  */
 325 int iwl_tx_queue_init(struct iwl_priv *priv, struct iwl_tx_queue *txq,
 326                       int slots_num, u32 txq_id)
 327 {
 328         int i, len;
 329         int ret;
 330         int actual_slots = slots_num;
 331
 332         /*
 333          * Alloc buffer array for commands (Tx or other types of commands).
 334          * For the command queue (#4), allocate command space + one big
 335          * command for scan, since scan command is very huge; the system will
 336          * not have two scans at the same time, so only one is needed.
 337          * For normal Tx queues (all other queues), no super-size command
 338          * space is needed.
 339          */
 340         if (txq_id == IWL_CMD_QUEUE_NUM)
 341                 actual_slots++;
 342
 343         txq->meta = kzalloc(sizeof(struct iwl_cmd_meta) * actual_slots,
 344                             GFP_KERNEL);
 345         txq->cmd = kzalloc(sizeof(struct iwl_device_cmd *) * actual_slots,
 346                            GFP_KERNEL);
 347
 348         if (!txq->meta || !txq->cmd)
 349                 goto out_free_arrays;
 350
 351         len = sizeof(struct iwl_device_cmd);
 352         for (i = 0; i < actual_slots; i++) {
 353                 /* only happens for cmd queue */
 354                 if (i == slots_num)
 355                         len += IWL_MAX_SCAN_SIZE;
 356
 357                 txq->cmd[i] = kmalloc(len, GFP_KERNEL);
 358                 if (!txq->cmd[i])
 359                         goto err;
 360         }
 361
 362         /* Alloc driver data array and TFD circular buffer */
 363         ret = iwl_tx_queue_alloc(priv, txq, txq_id);
 364         if (ret)
 365                 goto err;
 366
 367         txq->need_update = 0;
 368
 369         /*
 370          * Aggregation TX queues will get their ID when aggregation begins;
 371          * they overwrite the setting done here. The command FIFO doesn't
 372          * need an swq_id so don't set one to catch errors, all others can
 373          * be set up to the identity mapping.
 374          */
 375         if (txq_id != IWL_CMD_QUEUE_NUM)
 376                 txq->swq_id = txq_id;
 377
 378         /* TFD_QUEUE_SIZE_MAX must be power-of-two size, otherwise
 379          * iwl_queue_inc_wrap and iwl_queue_dec_wrap are broken. */
 380         BUILD_BUG_ON(TFD_QUEUE_SIZE_MAX & (TFD_QUEUE_SIZE_MAX - 1));
 381
 382         /* Initialize queue's high/low-water marks, and head/tail indexes */
 383         iwl_queue_init(priv, &txq->q, TFD_QUEUE_SIZE_MAX, slots_num, txq_id);
 384
 385         /* Tell device where to find queue */
 386         priv->cfg->ops->lib->txq_init(priv, txq);
 387
 388         return 0;
 389 err:
 390         for (i = 0; i < actual_slots; i++)
 391                 kfree(txq->cmd[i]);
 392 out_free_arrays:
 393         kfree(txq->meta);
 394         kfree(txq->cmd);
 395
 396         return -ENOMEM;
 397 }
 398 EXPORT_SYMBOL(iwl_tx_queue_init);
 399
 400 /**
 401  * iwl_hw_txq_ctx_free - Free TXQ Context
 402  *
 403  * Destroy all TX DMA queues and structures
 404  */
 405 void iwl_hw_txq_ctx_free(struct iwl_priv *priv)
 406 {
 407         int txq_id;
 408
 409         /* Tx queues */
 410         if (priv->txq)
 411                 for (txq_id = 0; txq_id < priv->hw_params.max_txq_num;
 412                      txq_id++)
 413                         if (txq_id == IWL_CMD_QUEUE_NUM)
 414                                 iwl_cmd_queue_free(priv);
 415                         else
 416                                 iwl_tx_queue_free(priv, txq_id);
 417         iwl_free_dma_ptr(priv, &priv->kw);
 418
 419         iwl_free_dma_ptr(priv, &priv->scd_bc_tbls);
 420
 421         /* free tx queue structure */
 422         iwl_free_txq_mem(priv);
 423 }
 424 EXPORT_SYMBOL(iwl_hw_txq_ctx_free);
 425
 426 /**
 427  * iwl_txq_ctx_reset - Reset TX queue context
 428  * Destroys all DMA structures and initialize them again
 429  *
 430  * @param priv
 431  * @return error code
 432  */
 433 int iwl_txq_ctx_reset(struct iwl_priv *priv)
 434 {
 435         int ret = 0;
 436         int txq_id, slots_num;
 437         unsigned long flags;
 438
 439         /* Free all tx/cmd queues and keep-warm buffer */
 440         iwl_hw_txq_ctx_free(priv);
 441
 442         ret = iwl_alloc_dma_ptr(priv, &priv->scd_bc_tbls,
 443                                 priv->hw_params.scd_bc_tbls_size);
 444         if (ret) {
 445                 IWL_ERR(priv, "Scheduler BC Table allocation failed\n");
 446                 goto error_bc_tbls;
 447         }
 448         /* Alloc keep-warm buffer */
 449         ret = iwl_alloc_dma_ptr(priv, &priv->kw, IWL_KW_SIZE);
 450         if (ret) {
 451                 IWL_ERR(priv, "Keep Warm allocation failed\n");
 452                 goto error_kw;
 453         }
 454
 455         /* allocate tx queue structure */
 456         ret = iwl_alloc_txq_mem(priv);
 457         if (ret)
 458                 goto error;
 459
 460         spin_lock_irqsave(&priv->lock, flags);
 461
 462         /* Turn off all Tx DMA fifos */
 463         priv->cfg->ops->lib->txq_set_sched(priv, 0);
 464
 465         /* Tell NIC where to find the "keep warm" buffer */
 466         iwl_write_direct32(priv, FH_KW_MEM_ADDR_REG, priv->kw.dma >> 4);
 467
 468         spin_unlock_irqrestore(&priv->lock, flags);
 469
 470         /* Alloc and init all Tx queues, including the command queue (#4) */
 471         for (txq_id = 0; txq_id < priv->hw_params.max_txq_num; txq_id++) {
 472                 slots_num = (txq_id == IWL_CMD_QUEUE_NUM) ?
 473                                         TFD_CMD_SLOTS : TFD_TX_CMD_SLOTS;
 474                 ret = iwl_tx_queue_init(priv, &priv->txq[txq_id], slots_num,
 475                                        txq_id);
 476                 if (ret) {
 477                         IWL_ERR(priv, "Tx %d queue init failed\n", txq_id);
 478                         goto error;
 479                 }
 480         }
 481
 482         return ret;
 483
 484  error:
 485         iwl_hw_txq_ctx_free(priv);
 486         iwl_free_dma_ptr(priv, &priv->kw);
 487  error_kw:
 488         iwl_free_dma_ptr(priv, &priv->scd_bc_tbls);
 489  error_bc_tbls:
 490         return ret;
 491 }
 492
 493 /**
 494  * iwl_txq_ctx_stop - Stop all Tx DMA channels, free Tx queue memory
 495  */
 496 void iwl_txq_ctx_stop(struct iwl_priv *priv)
 497 {
 498         int ch;
 499         unsigned long flags;
 500
 501         /* Turn off all Tx DMA fifos */
 502         spin_lock_irqsave(&priv->lock, flags);
 503
 504         priv->cfg->ops->lib->txq_set_sched(priv, 0);
 505
 506         /* Stop each Tx DMA channel, and wait for it to be idle */
 507         for (ch = 0; ch < priv->hw_params.dma_chnl_num; ch++) {
 508                 iwl_write_direct32(priv, FH_TCSR_CHNL_TX_CONFIG_REG(ch), 0x0);
 509                 iwl_poll_direct_bit(priv, FH_TSSR_TX_STATUS_REG,
 510                                     FH_TSSR_TX_STATUS_REG_MSK_CHNL_IDLE(ch),
 511                                     1000);
 512         }
 513         spin_unlock_irqrestore(&priv->lock, flags);
 514
 515         /* Deallocate memory for all Tx queues */
 516         iwl_hw_txq_ctx_free(priv);
 517 }
 518 EXPORT_SYMBOL(iwl_txq_ctx_stop);
 519
 520 /*
 521  * handle build REPLY_TX command notification.
 522  */
 523 static void iwl_tx_cmd_build_basic(struct iwl_priv *priv,
 524                                   struct iwl_tx_cmd *tx_cmd,
 525                                   struct ieee80211_tx_info *info,
 526                                   struct ieee80211_hdr *hdr,
 527                                   u8 std_id)
 528 {
 529         __le16 fc = hdr->frame_control;
 530         __le32 tx_flags = tx_cmd->tx_flags;
 531
 532         tx_cmd->stop_time.life_time = TX_CMD_LIFE_TIME_INFINITE;
 533         if (!(info->flags & IEEE80211_TX_CTL_NO_ACK)) {
 534                 tx_flags |= TX_CMD_FLG_ACK_MSK;
 535                 if (ieee80211_is_mgmt(fc))
 536                         tx_flags |= TX_CMD_FLG_SEQ_CTL_MSK;
 537                 if (ieee80211_is_probe_resp(fc) &&
 538                     !(le16_to_cpu(hdr->seq_ctrl) & 0xf))
 539                         tx_flags |= TX_CMD_FLG_TSF_MSK;
 540         } else {
 541                 tx_flags &= (~TX_CMD_FLG_ACK_MSK);
 542                 tx_flags |= TX_CMD_FLG_SEQ_CTL_MSK;
 543         }
 544
 545         if (ieee80211_is_back_req(fc))
 546                 tx_flags |= TX_CMD_FLG_ACK_MSK | TX_CMD_FLG_IMM_BA_RSP_MASK;
 547
 548
 549         tx_cmd->sta_id = std_id;
 550         if (ieee80211_has_morefrags(fc))
 551                 tx_flags |= TX_CMD_FLG_MORE_FRAG_MSK;
 552
 553         if (ieee80211_is_data_qos(fc)) {
 554                 u8 *qc = ieee80211_get_qos_ctl(hdr);
 555                 tx_cmd->tid_tspec = qc[0] & 0xf;
 556                 tx_flags &= ~TX_CMD_FLG_SEQ_CTL_MSK;
 557         } else {
 558                 tx_flags |= TX_CMD_FLG_SEQ_CTL_MSK;
 559         }
 560
 561         priv->cfg->ops->utils->rts_tx_cmd_flag(info, &tx_flags);
 562
 563         if ((tx_flags & TX_CMD_FLG_RTS_MSK) || (tx_flags & TX_CMD_FLG_CTS_MSK))
 564                 tx_flags |= TX_CMD_FLG_FULL_TXOP_PROT_MSK;
 565
 566         tx_flags &= ~(TX_CMD_FLG_ANT_SEL_MSK);
 567         if (ieee80211_is_mgmt(fc)) {
 568                 if (ieee80211_is_assoc_req(fc) || ieee80211_is_reassoc_req(fc))
 569                         tx_cmd->timeout.pm_frame_timeout = cpu_to_le16(3);
 570                 else
 571                         tx_cmd->timeout.pm_frame_timeout = cpu_to_le16(2);
 572         } else {
 573                 tx_cmd->timeout.pm_frame_timeout = 0;
 574         }
 575
 576         tx_cmd->driver_txop = 0;
 577         tx_cmd->tx_flags = tx_flags;
 578         tx_cmd->next_frame_len = 0;
 579 }
 580
 581 #define RTS_HCCA_RETRY_LIMIT            3
 582 #define RTS_DFAULT_RETRY_LIMIT          60
 583
 584 static void iwl_tx_cmd_build_rate(struct iwl_priv *priv,
 585                               struct iwl_tx_cmd *tx_cmd,
 586                               struct ieee80211_tx_info *info,
 587                               __le16 fc, int is_hcca)
 588 {
 589         u32 rate_flags;
 590         int rate_idx;
 591         u8 rts_retry_limit;
 592         u8 data_retry_limit;
 593         u8 rate_plcp;
 594
 595         /* Set retry limit on DATA packets and Probe Responses*/
 596         if (ieee80211_is_probe_resp(fc))
 597                 data_retry_limit = 3;
 598         else
 599                 data_retry_limit = IWL_DEFAULT_TX_RETRY;
 600         tx_cmd->data_retry_limit = data_retry_limit;
 601
 602         /* Set retry limit on RTS packets */
 603         rts_retry_limit = (is_hcca) ?  RTS_HCCA_RETRY_LIMIT :
 604                 RTS_DFAULT_RETRY_LIMIT;
 605         if (data_retry_limit < rts_retry_limit)
 606                 rts_retry_limit = data_retry_limit;
 607         tx_cmd->rts_retry_limit = rts_retry_limit;
 608
 609         /* DATA packets will use the uCode station table for rate/antenna
 610          * selection */
 611         if (ieee80211_is_data(fc)) {
 612                 tx_cmd->initial_rate_index = 0;
 613                 tx_cmd->tx_flags |= TX_CMD_FLG_STA_RATE_MSK;
 614                 return;
 615         }
 616
 617         /**
 618          * If the current TX rate stored in mac80211 has the MCS bit set, it's
 619          * not really a TX rate.  Thus, we use the lowest supported rate for
 620          * this band.  Also use the lowest supported rate if the stored rate
 621          * index is invalid.
 622          */
 623         rate_idx = info->control.rates[0].idx;
 624         if (info->control.rates[0].flags & IEEE80211_TX_RC_MCS ||
 625                         (rate_idx < 0) || (rate_idx > IWL_RATE_COUNT_LEGACY))
 626                 rate_idx = rate_lowest_index(&priv->bands[info->band],
 627                                 info->control.sta);
 628         /* For 5 GHZ band, remap mac80211 rate indices into driver indices */
 629         if (info->band == IEEE80211_BAND_5GHZ)
 630                 rate_idx += IWL_FIRST_OFDM_RATE;
 631         /* Get PLCP rate for tx_cmd->rate_n_flags */
 632         rate_plcp = iwl_rates[rate_idx].plcp;
 633         /* Zero out flags for this packet */
 634         rate_flags = 0;
 635
 636         /* Set CCK flag as needed */
 637         if ((rate_idx >= IWL_FIRST_CCK_RATE) && (rate_idx <= IWL_LAST_CCK_RATE))
 638                 rate_flags |= RATE_MCS_CCK_MSK;
 639
 640         /* Set up RTS and CTS flags for certain packets */
 641         switch (fc & cpu_to_le16(IEEE80211_FCTL_STYPE)) {
 642         case cpu_to_le16(IEEE80211_STYPE_AUTH):
 643         case cpu_to_le16(IEEE80211_STYPE_DEAUTH):
 644         case cpu_to_le16(IEEE80211_STYPE_ASSOC_REQ):
 645         case cpu_to_le16(IEEE80211_STYPE_REASSOC_REQ):
 646                 if (tx_cmd->tx_flags & TX_CMD_FLG_RTS_MSK) {
 647                         tx_cmd->tx_flags &= ~TX_CMD_FLG_RTS_MSK;
 648                         tx_cmd->tx_flags |= TX_CMD_FLG_CTS_MSK;
 649                 }
 650                 break;
 651         default:
 652                 break;
 653         }
 654
 655         /* Set up antennas */
 656         priv->mgmt_tx_ant = iwl_toggle_tx_ant(priv, priv->mgmt_tx_ant);
 657         rate_flags |= iwl_ant_idx_to_flags(priv->mgmt_tx_ant);
 658
 659         /* Set the rate in the TX cmd */
 660         tx_cmd->rate_n_flags = iwl_hw_set_rate_n_flags(rate_plcp, rate_flags);
 661 }
 662
 663 static void iwl_tx_cmd_build_hwcrypto(struct iwl_priv *priv,
 664                                       struct ieee80211_tx_info *info,
 665                                       struct iwl_tx_cmd *tx_cmd,
 666                                       struct sk_buff *skb_frag,
 667                                       int sta_id)
 668 {
 669         struct ieee80211_key_conf *keyconf = info->control.hw_key;
 670
 671         switch (keyconf->alg) {
 672         case ALG_CCMP:
 673                 tx_cmd->sec_ctl = TX_CMD_SEC_CCM;
 674                 memcpy(tx_cmd->key, keyconf->key, keyconf->keylen);
 675                 if (info->flags & IEEE80211_TX_CTL_AMPDU)
 676                         tx_cmd->tx_flags |= TX_CMD_FLG_AGG_CCMP_MSK;
 677                 IWL_DEBUG_TX(priv, "tx_cmd with AES hwcrypto\n");
 678                 break;
 679
 680         case ALG_TKIP:
 681                 tx_cmd->sec_ctl = TX_CMD_SEC_TKIP;
 682                 ieee80211_get_tkip_key(keyconf, skb_frag,
 683                         IEEE80211_TKIP_P2_KEY, tx_cmd->key);
 684                 IWL_DEBUG_TX(priv, "tx_cmd with tkip hwcrypto\n");
 685                 break;
 686
 687         case ALG_WEP:
 688                 tx_cmd->sec_ctl |= (TX_CMD_SEC_WEP |
 689                         (keyconf->keyidx & TX_CMD_SEC_MSK) << TX_CMD_SEC_SHIFT);
 690
 691                 if (keyconf->keylen == WEP_KEY_LEN_128)
 692                         tx_cmd->sec_ctl |= TX_CMD_SEC_KEY128;
 693
 694                 memcpy(&tx_cmd->key[3], keyconf->key, keyconf->keylen);
 695
 696                 IWL_DEBUG_TX(priv, "Configuring packet for WEP encryption "
 697                              "with key %d\n", keyconf->keyidx);
 698                 break;
 699
 700         default:
 701                 IWL_ERR(priv, "Unknown encode alg %d\n", keyconf->alg);
 702                 break;
 703         }
 704 }
 705
 706 /*
 707  * start REPLY_TX command process
 708  */
 709 int iwl_tx_skb(struct iwl_priv *priv, struct sk_buff *skb)
 710 {
 711         struct ieee80211_hdr *hdr = (struct ieee80211_hdr *)skb->data;
 712         struct ieee80211_tx_info *info = IEEE80211_SKB_CB(skb);
 713         struct ieee80211_sta *sta = info->control.sta;
 714         struct iwl_station_priv *sta_priv = NULL;
 715         struct iwl_tx_queue *txq;
 716         struct iwl_queue *q;
 717         struct iwl_device_cmd *out_cmd;
 718         struct iwl_cmd_meta *out_meta;
 719         struct iwl_tx_cmd *tx_cmd;
 720         int swq_id, txq_id;
 721         dma_addr_t phys_addr;
 722         dma_addr_t txcmd_phys;
 723         dma_addr_t scratch_phys;
 724         u16 len, len_org, firstlen, secondlen;
 725         u16 seq_number = 0;
 726         __le16 fc;
 727         u8 hdr_len;
 728         u8 sta_id;
 729         u8 wait_write_ptr = 0;
 730         u8 tid = 0;
 731         u8 *qc = NULL;
 732         unsigned long flags;
 733         int ret;
 734
 735         spin_lock_irqsave(&priv->lock, flags);
 736         if (iwl_is_rfkill(priv)) {
 737                 IWL_DEBUG_DROP(priv, "Dropping - RF KILL\n");
 738                 goto drop_unlock;
 739         }
 740
 741         fc = hdr->frame_control;
 742
 743 #ifdef CONFIG_IWLWIFI_DEBUG
 744         if (ieee80211_is_auth(fc))
 745                 IWL_DEBUG_TX(priv, "Sending AUTH frame\n");
 746         else if (ieee80211_is_assoc_req(fc))
 747                 IWL_DEBUG_TX(priv, "Sending ASSOC frame\n");
 748         else if (ieee80211_is_reassoc_req(fc))
 749                 IWL_DEBUG_TX(priv, "Sending REASSOC frame\n");
 750 #endif
 751
 752         /* drop all non-injected data frame if we are not associated */
 753         if (ieee80211_is_data(fc) &&
 754             !(info->flags & IEEE80211_TX_CTL_INJECTED) &&
 755             (!iwl_is_associated(priv) ||
 756              ((priv->iw_mode == NL80211_IFTYPE_STATION) && !priv->assoc_id) ||
 757              !priv->assoc_station_added)) {
 758                 IWL_DEBUG_DROP(priv, "Dropping - !iwl_is_associated\n");
 759                 goto drop_unlock;
 760         }
 761
 762         hdr_len = ieee80211_hdrlen(fc);
 763
 764         /* Find (or create) index into station table for destination station */
 765         if (info->flags & IEEE80211_TX_CTL_INJECTED)
 766                 sta_id = priv->hw_params.bcast_sta_id;
 767         else
 768                 sta_id = iwl_get_sta_id(priv, hdr);
 769         if (sta_id == IWL_INVALID_STATION) {
 770                 IWL_DEBUG_DROP(priv, "Dropping - INVALID STATION: %pM\n",
 771                                hdr->addr1);
 772                 goto drop_unlock;
 773         }
 774
 775         IWL_DEBUG_TX(priv, "station Id %d\n", sta_id);
 776
 777         if (sta)
 778                 sta_priv = (void *)sta->drv_priv;
 779
 780         if (sta_priv && sta_id != priv->hw_params.bcast_sta_id &&
 781             sta_priv->asleep) {
 782                 WARN_ON(!(info->flags & IEEE80211_TX_CTL_PSPOLL_RESPONSE));
 783                 /*
 784                  * This sends an asynchronous command to the device,
 785                  * but we can rely on it being processed before the
 786                  * next frame is processed -- and the next frame to
 787                  * this station is the one that will consume this
 788                  * counter.
 789                  * For now set the counter to just 1 since we do not
 790                  * support uAPSD yet.
 791                  */
 792                 iwl_sta_modify_sleep_tx_count(priv, sta_id, 1);
 793         }
 794
 795         txq_id = skb_get_queue_mapping(skb);
 796         if (ieee80211_is_data_qos(fc)) {
 797                 qc = ieee80211_get_qos_ctl(hdr);
 798                 tid = qc[0] & IEEE80211_QOS_CTL_TID_MASK;
 799                 if (unlikely(tid >= MAX_TID_COUNT))
 800                         goto drop_unlock;
 801                 seq_number = priv->stations[sta_id].tid[tid].seq_number;
 802                 seq_number &= IEEE80211_SCTL_SEQ;
 803                 hdr->seq_ctrl = hdr->seq_ctrl &
 804                                 cpu_to_le16(IEEE80211_SCTL_FRAG);
 805                 hdr->seq_ctrl |= cpu_to_le16(seq_number);
 806                 seq_number += 0x10;
 807                 /* aggregation is on for this <sta,tid> */
 808                 if (info->flags & IEEE80211_TX_CTL_AMPDU)
 809                         txq_id = priv->stations[sta_id].tid[tid].agg.txq_id;
 810         }
 811
 812         txq = &priv->txq[txq_id];
 813         swq_id = txq->swq_id;
 814         q = &txq->q;
 815
 816         if (unlikely(iwl_queue_space(q) < q->high_mark))
 817                 goto drop_unlock;
 818
 819         if (ieee80211_is_data_qos(fc))
 820                 priv->stations[sta_id].tid[tid].tfds_in_queue++;
 821
 822         /* Set up driver data for this TFD */
 823         memset(&(txq->txb[q->write_ptr]), 0, sizeof(struct iwl_tx_info));
 824         txq->txb[q->write_ptr].skb[0] = skb;
 825
 826         /* Set up first empty entry in queue's array of Tx/cmd buffers */
 827         out_cmd = txq->cmd[q->write_ptr];
 828         out_meta = &txq->meta[q->write_ptr];
 829         tx_cmd = &out_cmd->cmd.tx;
 830         memset(&out_cmd->hdr, 0, sizeof(out_cmd->hdr));
 831         memset(tx_cmd, 0, sizeof(struct iwl_tx_cmd));
 832
 833         /*
 834          * Set up the Tx-command (not MAC!) header.
 835          * Store the chosen Tx queue and TFD index within the sequence field;
 836          * after Tx, uCode's Tx response will return this value so driver can
 837          * locate the frame within the tx queue and do post-tx processing.
 838          */
 839         out_cmd->hdr.cmd = REPLY_TX;
 840         out_cmd->hdr.sequence = cpu_to_le16((u16)(QUEUE_TO_SEQ(txq_id) |
 841                                 INDEX_TO_SEQ(q->write_ptr)));
 842
 843         /* Copy MAC header from skb into command buffer */
 844         memcpy(tx_cmd->hdr, hdr, hdr_len);
 845
 846
 847         /* Total # bytes to be transmitted */
 848         len = (u16)skb->len;
 849         tx_cmd->len = cpu_to_le16(len);
 850
 851         if (info->control.hw_key)
 852                 iwl_tx_cmd_build_hwcrypto(priv, info, tx_cmd, skb, sta_id);
 853
 854         /* TODO need this for burst mode later on */
 855         iwl_tx_cmd_build_basic(priv, tx_cmd, info, hdr, sta_id);
 856         iwl_dbg_log_tx_data_frame(priv, len, hdr);
 857
 858         /* set is_hcca to 0; it probably will never be implemented */
 859         iwl_tx_cmd_build_rate(priv, tx_cmd, info, fc, 0);
 860
 861         iwl_update_stats(priv, true, fc, len);
 862         /*
 863          * Use the first empty entry in this queue's command buffer array
 864          * to contain the Tx command and MAC header concatenated together
 865          * (payload data will be in another buffer).
 866          * Size of this varies, due to varying MAC header length.
 867          * If end is not dword aligned, we'll have 2 extra bytes at the end
 868          * of the MAC header (device reads on dword boundaries).
 869          * We'll tell device about this padding later.
 870          */
 871         len = sizeof(struct iwl_tx_cmd) +
 872                 sizeof(struct iwl_cmd_header) + hdr_len;
 873
 874         len_org = len;
 875         firstlen = len = (len + 3) & ~3;
 876
 877         if (len_org != len)
 878                 len_org = 1;
 879         else
 880                 len_org = 0;
 881
 882         /* Tell NIC about any 2-byte padding after MAC header */
 883         if (len_org)
 884                 tx_cmd->tx_flags |= TX_CMD_FLG_MH_PAD_MSK;
 885
 886         /* Physical address of this Tx command's header (not MAC header!),
 887          * within command buffer array. */
 888         txcmd_phys = pci_map_single(priv->pci_dev,
 889                                     &out_cmd->hdr, len,
 890                                     PCI_DMA_BIDIRECTIONAL);
 891         pci_unmap_addr_set(out_meta, mapping, txcmd_phys);
 892         pci_unmap_len_set(out_meta, len, len);
 893         /* Add buffer containing Tx command and MAC(!) header to TFD's
 894          * first entry */
 895         priv->cfg->ops->lib->txq_attach_buf_to_tfd(priv, txq,
 896                                                    txcmd_phys, len, 1, 0);
 897
 898         if (!ieee80211_has_morefrags(hdr->frame_control)) {
 899                 txq->need_update = 1;
 900                 if (qc)
 901                         priv->stations[sta_id].tid[tid].seq_number = seq_number;
 902         } else {
 903                 wait_write_ptr = 1;
 904                 txq->need_update = 0;
 905         }
 906
 907         /* Set up TFD's 2nd entry to point directly to remainder of skb,
 908          * if any (802.11 null frames have no payload). */
 909         secondlen = len = skb->len - hdr_len;
 910         if (len) {
 911                 phys_addr = pci_map_single(priv->pci_dev, skb->data + hdr_len,
 912                                            len, PCI_DMA_TODEVICE);
 913                 priv->cfg->ops->lib->txq_attach_buf_to_tfd(priv, txq,
 914                                                            phys_addr, len,
 915                                                            0, 0);
 916         }
 917
 918         scratch_phys = txcmd_phys + sizeof(struct iwl_cmd_header) +
 919                                 offsetof(struct iwl_tx_cmd, scratch);
 920
 921         len = sizeof(struct iwl_tx_cmd) +
 922                 sizeof(struct iwl_cmd_header) + hdr_len;
 923         /* take back ownership of DMA buffer to enable update */
 924         pci_dma_sync_single_for_cpu(priv->pci_dev, txcmd_phys,
 925                                     len, PCI_DMA_BIDIRECTIONAL);
 926         tx_cmd->dram_lsb_ptr = cpu_to_le32(scratch_phys);
 927         tx_cmd->dram_msb_ptr = iwl_get_dma_hi_addr(scratch_phys);
 928
 929         IWL_DEBUG_TX(priv, "sequence nr = 0X%x \n",
 930                      le16_to_cpu(out_cmd->hdr.sequence));
 931         IWL_DEBUG_TX(priv, "tx_flags = 0X%x \n", le32_to_cpu(tx_cmd->tx_flags));
 932         iwl_print_hex_dump(priv, IWL_DL_TX, (u8 *)tx_cmd, sizeof(*tx_cmd));
 933         iwl_print_hex_dump(priv, IWL_DL_TX, (u8 *)tx_cmd->hdr, hdr_len);
 934
 935         /* Set up entry for this TFD in Tx byte-count array */
 936         if (info->flags & IEEE80211_TX_CTL_AMPDU)
 937                 priv->cfg->ops->lib->txq_update_byte_cnt_tbl(priv, txq,
 938                                                      le16_to_cpu(tx_cmd->len));
 939
 940         pci_dma_sync_single_for_device(priv->pci_dev, txcmd_phys,
 941                                        len, PCI_DMA_BIDIRECTIONAL);
 942
 943         trace_iwlwifi_dev_tx(priv,
 944                              &((struct iwl_tfd *)txq->tfds)[txq->q.write_ptr],
 945                              sizeof(struct iwl_tfd),
 946                              &out_cmd->hdr, firstlen,
 947                              skb->data + hdr_len, secondlen);
 948
 949         /* Tell device the write index *just past* this latest filled TFD */
 950         q->write_ptr = iwl_queue_inc_wrap(q->write_ptr, q->n_bd);
 951         ret = iwl_txq_update_write_ptr(priv, txq);
 952         spin_unlock_irqrestore(&priv->lock, flags);
 953
 954         /*
 955          * At this point the frame is "transmitted" successfully
 956          * and we will get a TX status notification eventually,
 957          * regardless of the value of ret. "ret" only indicates
 958          * whether or not we should update the write pointer.
 959          */
 960
 961         /* avoid atomic ops if it isn't an associated client */
 962         if (sta_priv && sta_priv->client)
 963                 atomic_inc(&sta_priv->pending_frames);
 964
 965         if (ret)
 966                 return ret;
 967
 968         if ((iwl_queue_space(q) < q->high_mark) && priv->mac80211_registered) {
 969                 if (wait_write_ptr) {
 970                         spin_lock_irqsave(&priv->lock, flags);
 971                         txq->need_update = 1;
 972                         iwl_txq_update_write_ptr(priv, txq);
 973                         spin_unlock_irqrestore(&priv->lock, flags);
 974                 } else {
 975                         iwl_stop_queue(priv, txq->swq_id);
 976                 }
 977         }
 978
 979         return 0;
 980
 981 drop_unlock:
 982         spin_unlock_irqrestore(&priv->lock, flags);
 983         return -1;
 984 }
 985 EXPORT_SYMBOL(iwl_tx_skb);
 986
 987 /*************** HOST COMMAND QUEUE FUNCTIONS   *****/
 988
 989 /**
 990  * iwl_enqueue_hcmd - enqueue a uCode command
 991  * @priv: device private data point
 992  * @cmd: a point to the ucode command structure
 993  *
 994  * The function returns < 0 values to indicate the operation is
 995  * failed. On success, it turns the index (> 0) of command in the
 996  * command queue.
 997  */
 998 int iwl_enqueue_hcmd(struct iwl_priv *priv, struct iwl_host_cmd *cmd)
 999 {
1000         struct iwl_tx_queue *txq = &priv->txq[IWL_CMD_QUEUE_NUM];
1001         struct iwl_queue *q = &txq->q;
1002         struct iwl_device_cmd *out_cmd;
1003         struct iwl_cmd_meta *out_meta;
1004         dma_addr_t phys_addr;
1005         unsigned long flags;
1006         int len, ret;
1007         u32 idx;
1008         u16 fix_size;
1009
1010         cmd->len = priv->cfg->ops->utils->get_hcmd_size(cmd->id, cmd->len);
1011         fix_size = (u16)(cmd->len + sizeof(out_cmd->hdr));
1012
1013         /* If any of the command structures end up being larger than
1014          * the TFD_MAX_PAYLOAD_SIZE, and it sent as a 'small' command then
1015          * we will need to increase the size of the TFD entries */
1016         BUG_ON((fix_size > TFD_MAX_PAYLOAD_SIZE) &&
1017                !(cmd->flags & CMD_SIZE_HUGE));
1018
1019         if (iwl_is_rfkill(priv) || iwl_is_ctkill(priv)) {
1020                 IWL_WARN(priv, "Not sending command - %s KILL\n",
1021                          iwl_is_rfkill(priv) ? "RF" : "CT");
1022                 return -EIO;
1023         }
1024
1025         if (iwl_queue_space(q) < ((cmd->flags & CMD_ASYNC) ? 2 : 1)) {
1026                 IWL_ERR(priv, "No space in command queue\n");
1027                 if (iwl_within_ct_kill_margin(priv))
1028                         iwl_tt_enter_ct_kill(priv);
1029                 else {
1030                         IWL_ERR(priv, "Restarting adapter due to queue full\n");
1031                         queue_work(priv->workqueue, &priv->restart);
1032                 }
1033                 return -ENOSPC;
1034         }
1035
1036         spin_lock_irqsave(&priv->hcmd_lock, flags);
1037
1038         idx = get_cmd_index(q, q->write_ptr, cmd->flags & CMD_SIZE_HUGE);
1039         out_cmd = txq->cmd[idx];
1040         out_meta = &txq->meta[idx];
1041
1042         memset(out_meta, 0, sizeof(*out_meta)); /* re-initialize to NULL */
1043         out_meta->flags = cmd->flags;
1044         if (cmd->flags & CMD_WANT_SKB)
1045                 out_meta->source = cmd;
1046         if (cmd->flags & CMD_ASYNC)
1047                 out_meta->callback = cmd->callback;
1048
1049         out_cmd->hdr.cmd = cmd->id;
1050         memcpy(&out_cmd->cmd.payload, cmd->data, cmd->len);
1051
1052         /* At this point, the out_cmd now has all of the incoming cmd
1053          * information */
1054
1055         out_cmd->hdr.flags = 0;
1056         out_cmd->hdr.sequence = cpu_to_le16(QUEUE_TO_SEQ(IWL_CMD_QUEUE_NUM) |
1057                         INDEX_TO_SEQ(q->write_ptr));
1058         if (cmd->flags & CMD_SIZE_HUGE)
1059                 out_cmd->hdr.sequence |= SEQ_HUGE_FRAME;
1060         len = sizeof(struct iwl_device_cmd);
1061         len += (idx == TFD_CMD_SLOTS) ?  IWL_MAX_SCAN_SIZE : 0;
1062
1063
1064 #ifdef CONFIG_IWLWIFI_DEBUG
1065         switch (out_cmd->hdr.cmd) {
1066         case REPLY_TX_LINK_QUALITY_CMD:
1067         case SENSITIVITY_CMD:
1068                 IWL_DEBUG_HC_DUMP(priv, "Sending command %s (#%x), seq: 0x%04X, "
1069                                 "%d bytes at %d[%d]:%d\n",
1070                                 get_cmd_string(out_cmd->hdr.cmd),
1071                                 out_cmd->hdr.cmd,
1072                                 le16_to_cpu(out_cmd->hdr.sequence), fix_size,
1073                                 q->write_ptr, idx, IWL_CMD_QUEUE_NUM);
1074                                 break;
1075         default:
1076                 IWL_DEBUG_HC(priv, "Sending command %s (#%x), seq: 0x%04X, "
1077                                 "%d bytes at %d[%d]:%d\n",
1078                                 get_cmd_string(out_cmd->hdr.cmd),
1079                                 out_cmd->hdr.cmd,
1080                                 le16_to_cpu(out_cmd->hdr.sequence), fix_size,
1081                                 q->write_ptr, idx, IWL_CMD_QUEUE_NUM);
1082         }
1083 #endif
1084         txq->need_update = 1;
1085
1086         if (priv->cfg->ops->lib->txq_update_byte_cnt_tbl)
1087                 /* Set up entry in queue's byte count circular buffer */
1088                 priv->cfg->ops->lib->txq_update_byte_cnt_tbl(priv, txq, 0);
1089
1090         phys_addr = pci_map_single(priv->pci_dev, &out_cmd->hdr,
1091                                    fix_size, PCI_DMA_BIDIRECTIONAL);
1092         pci_unmap_addr_set(out_meta, mapping, phys_addr);
1093         pci_unmap_len_set(out_meta, len, fix_size);
1094
1095         trace_iwlwifi_dev_hcmd(priv, &out_cmd->hdr, fix_size, cmd->flags);
1096
1097         priv->cfg->ops->lib->txq_attach_buf_to_tfd(priv, txq,
1098                                                    phys_addr, fix_size, 1,
1099                                                    U32_PAD(cmd->len));
1100
1101         /* Increment and update queue's write index */
1102         q->write_ptr = iwl_queue_inc_wrap(q->write_ptr, q->n_bd);
1103         ret = iwl_txq_update_write_ptr(priv, txq);
1104
1105         spin_unlock_irqrestore(&priv->hcmd_lock, flags);
1106         return ret ? ret : idx;
1107 }
1108
1109 static void iwl_tx_status(struct iwl_priv *priv, struct sk_buff *skb)
1110 {
1111         struct ieee80211_hdr *hdr = (struct ieee80211_hdr *) skb->data;
1112         struct ieee80211_sta *sta;
1113         struct iwl_station_priv *sta_priv;
1114
1115         sta = ieee80211_find_sta(priv->vif, hdr->addr1);
1116         if (sta) {
1117                 sta_priv = (void *)sta->drv_priv;
1118                 /* avoid atomic ops if this isn't a client */
1119                 if (sta_priv->client &&
1120                     atomic_dec_return(&sta_priv->pending_frames) == 0)
1121                         ieee80211_sta_block_awake(priv->hw, sta, false);
1122         }
1123
1124         ieee80211_tx_status_irqsafe(priv->hw, skb);
1125 }
1126
1127 int iwl_tx_queue_reclaim(struct iwl_priv *priv, int txq_id, int index)
1128 {
1129         struct iwl_tx_queue *txq = &priv->txq[txq_id];
1130         struct iwl_queue *q = &txq->q;
1131         struct iwl_tx_info *tx_info;
1132         int nfreed = 0;
1133
1134         if ((index >= q->n_bd) || (iwl_queue_used(q, index) == 0)) {
1135                 IWL_ERR(priv, "Read index for DMA queue txq id (%d), index %d, "
1136                           "is out of range [0-%d] %d %d.\n", txq_id,
1137                           index, q->n_bd, q->write_ptr, q->read_ptr);
1138                 return 0;
1139         }
1140
1141         for (index = iwl_queue_inc_wrap(index, q->n_bd);
1142              q->read_ptr != index;
1143              q->read_ptr = iwl_queue_inc_wrap(q->read_ptr, q->n_bd)) {
1144
1145                 tx_info = &txq->txb[txq->q.read_ptr];
1146                 iwl_tx_status(priv, tx_info->skb[0]);
1147                 tx_info->skb[0] = NULL;
1148
1149                 if (priv->cfg->ops->lib->txq_inval_byte_cnt_tbl)
1150                         priv->cfg->ops->lib->txq_inval_byte_cnt_tbl(priv, txq);
1151
1152                 priv->cfg->ops->lib->txq_free_tfd(priv, txq);
1153                 nfreed++;
1154         }
1155         return nfreed;
1156 }
1157 EXPORT_SYMBOL(iwl_tx_queue_reclaim);
1158
1159
1160 /**
1161  * iwl_hcmd_queue_reclaim - Reclaim TX command queue entries already Tx'd
1162  *
1163  * When FW advances 'R' index, all entries between old and new 'R' index
1164  * need to be reclaimed. As result, some free space forms.  If there is
1165  * enough free space (> low mark), wake the stack that feeds us.
1166  */
1167 static void iwl_hcmd_queue_reclaim(struct iwl_priv *priv, int txq_id,
1168                                    int idx, int cmd_idx)
1169 {
1170         struct iwl_tx_queue *txq = &priv->txq[txq_id];
1171         struct iwl_queue *q = &txq->q;
1172         int nfreed = 0;
1173
1174         if ((idx >= q->n_bd) || (iwl_queue_used(q, idx) == 0)) {
1175                 IWL_ERR(priv, "Read index for DMA queue txq id (%d), index %d, "
1176                           "is out of range [0-%d] %d %d.\n", txq_id,
1177                           idx, q->n_bd, q->write_ptr, q->read_ptr);
1178                 return;
1179         }
1180
1181         for (idx = iwl_queue_inc_wrap(idx, q->n_bd); q->read_ptr != idx;
1182              q->read_ptr = iwl_queue_inc_wrap(q->read_ptr, q->n_bd)) {
1183
1184                 if (nfreed++ > 0) {
1185                         IWL_ERR(priv, "HCMD skipped: index (%d) %d %d\n", idx,
1186                                         q->write_ptr, q->read_ptr);
1187                         queue_work(priv->workqueue, &priv->restart);
1188                 }
1189
1190         }
1191 }
1192
1193 /**
1194  * iwl_tx_cmd_complete - Pull unused buffers off the queue and reclaim them
1195  * @rxb: Rx buffer to reclaim
1196  *
1197  * If an Rx buffer has an async callback associated with it the callback
1198  * will be executed.  The attached skb (if present) will only be freed
1199  * if the callback returns 1
1200  */
1201 void iwl_tx_cmd_complete(struct iwl_priv *priv, struct iwl_rx_mem_buffer *rxb)
1202 {
1203         struct iwl_rx_packet *pkt = rxb_addr(rxb);
1204         u16 sequence = le16_to_cpu(pkt->hdr.sequence);
1205         int txq_id = SEQ_TO_QUEUE(sequence);
1206         int index = SEQ_TO_INDEX(sequence);
1207         int cmd_index;
1208         bool huge = !!(pkt->hdr.sequence & SEQ_HUGE_FRAME);
1209         struct iwl_device_cmd *cmd;
1210         struct iwl_cmd_meta *meta;
1211
1212         /* If a Tx command is being handled and it isn't in the actual
1213          * command queue then there a command routing bug has been introduced
1214          * in the queue management code. */
1215         if (WARN(txq_id != IWL_CMD_QUEUE_NUM,
1216                  "wrong command queue %d, sequence 0x%X readp=%d writep=%d\n",
1217                   txq_id, sequence,
1218                   priv->txq[IWL_CMD_QUEUE_NUM].q.read_ptr,
1219                   priv->txq[IWL_CMD_QUEUE_NUM].q.write_ptr)) {
1220                 iwl_print_hex_error(priv, pkt, 32);
1221                 return;
1222         }
1223
1224         cmd_index = get_cmd_index(&priv->txq[IWL_CMD_QUEUE_NUM].q, index, huge);
1225         cmd = priv->txq[IWL_CMD_QUEUE_NUM].cmd[cmd_index];
1226         meta = &priv->txq[IWL_CMD_QUEUE_NUM].meta[cmd_index];
1227
1228         pci_unmap_single(priv->pci_dev,
1229                          pci_unmap_addr(meta, mapping),
1230                          pci_unmap_len(meta, len),
1231                          PCI_DMA_BIDIRECTIONAL);
1232
1233         /* Input error checking is done when commands are added to queue. */
1234         if (meta->flags & CMD_WANT_SKB) {
1235                 meta->source->reply_page = (unsigned long)rxb_addr(rxb);
1236                 rxb->page = NULL;
1237         } else if (meta->callback)
1238                 meta->callback(priv, cmd, pkt);
1239
1240         iwl_hcmd_queue_reclaim(priv, txq_id, index, cmd_index);
1241
1242         if (!(meta->flags & CMD_ASYNC)) {
1243                 clear_bit(STATUS_HCMD_ACTIVE, &priv->status);
1244                 wake_up_interruptible(&priv->wait_command_queue);
1245         }
1246 }
1247 EXPORT_SYMBOL(iwl_tx_cmd_complete);
1248
1249 /*
1250  * Find first available (lowest unused) Tx Queue, mark it "active".
1251  * Called only when finding queue for aggregation.
1252  * Should never return anything < 7, because they should already
1253  * be in use as EDCA AC (0-3), Command (4), HCCA (5, 6).
1254  */
1255 static int iwl_txq_ctx_activate_free(struct iwl_priv *priv)
1256 {
1257         int txq_id;
1258
1259         for (txq_id = 0; txq_id < priv->hw_params.max_txq_num; txq_id++)
1260                 if (!test_and_set_bit(txq_id, &priv->txq_ctx_active_msk))
1261                         return txq_id;
1262         return -1;
1263 }
1264
1265 int iwl_tx_agg_start(struct iwl_priv *priv, const u8 *ra, u16 tid, u16 *ssn)
1266 {
1267         int sta_id;
1268         int tx_fifo;
1269         int txq_id;
1270         int ret;
1271         unsigned long flags;
1272         struct iwl_tid_data *tid_data;
1273
1274         if (likely(tid < ARRAY_SIZE(default_tid_to_tx_fifo)))
1275                 tx_fifo = default_tid_to_tx_fifo[tid];
1276         else
1277                 return -EINVAL;
1278
1279         IWL_WARN(priv, "%s on ra = %pM tid = %d\n",
1280                         __func__, ra, tid);
1281
1282         sta_id = iwl_find_station(priv, ra);
1283         if (sta_id == IWL_INVALID_STATION) {
1284                 IWL_ERR(priv, "Start AGG on invalid station\n");
1285                 return -ENXIO;
1286         }
1287         if (unlikely(tid >= MAX_TID_COUNT))
1288                 return -EINVAL;
1289
1290         if (priv->stations[sta_id].tid[tid].agg.state != IWL_AGG_OFF) {
1291                 IWL_ERR(priv, "Start AGG when state is not IWL_AGG_OFF !\n");
1292                 return -ENXIO;
1293         }
1294
1295         txq_id = iwl_txq_ctx_activate_free(priv);
1296         if (txq_id == -1) {
1297                 IWL_ERR(priv, "No free aggregation queue available\n");
1298                 return -ENXIO;
1299         }
1300
1301         spin_lock_irqsave(&priv->sta_lock, flags);
1302         tid_data = &priv->stations[sta_id].tid[tid];
1303         *ssn = SEQ_TO_SN(tid_data->seq_number);
1304         tid_data->agg.txq_id = txq_id;
1305         priv->txq[txq_id].swq_id = iwl_virtual_agg_queue_num(tx_fifo, txq_id);
1306         spin_unlock_irqrestore(&priv->sta_lock, flags);
1307
1308         ret = priv->cfg->ops->lib->txq_agg_enable(priv, txq_id, tx_fifo,
1309                                                   sta_id, tid, *ssn);
1310         if (ret)
1311                 return ret;
1312
1313         if (tid_data->tfds_in_queue == 0) {
1314                 IWL_DEBUG_HT(priv, "HW queue is empty\n");
1315                 tid_data->agg.state = IWL_AGG_ON;
1316                 ieee80211_start_tx_ba_cb_irqsafe(priv->vif, ra, tid);
1317         } else {
1318                 IWL_DEBUG_HT(priv, "HW queue is NOT empty: %d packets in HW queue\n",
1319                              tid_data->tfds_in_queue);
1320                 tid_data->agg.state = IWL_EMPTYING_HW_QUEUE_ADDBA;
1321         }
1322         return ret;
1323 }
1324 EXPORT_SYMBOL(iwl_tx_agg_start);
1325
1326 int iwl_tx_agg_stop(struct iwl_priv *priv , const u8 *ra, u16 tid)
1327 {
1328         int tx_fifo_id, txq_id, sta_id, ssn = -1;
1329         struct iwl_tid_data *tid_data;
1330         int ret, write_ptr, read_ptr;
1331         unsigned long flags;
1332
1333         if (!ra) {
1334                 IWL_ERR(priv, "ra = NULL\n");
1335                 return -EINVAL;
1336         }
1337
1338         if (unlikely(tid >= MAX_TID_COUNT))
1339                 return -EINVAL;
1340
1341         if (likely(tid < ARRAY_SIZE(default_tid_to_tx_fifo)))
1342                 tx_fifo_id = default_tid_to_tx_fifo[tid];
1343         else
1344                 return -EINVAL;
1345
1346         sta_id = iwl_find_station(priv, ra);
1347
1348         if (sta_id == IWL_INVALID_STATION) {
1349                 IWL_ERR(priv, "Invalid station for AGG tid %d\n", tid);
1350                 return -ENXIO;
1351         }
1352
1353         if (priv->stations[sta_id].tid[tid].agg.state ==
1354                                 IWL_EMPTYING_HW_QUEUE_ADDBA) {
1355                 IWL_DEBUG_HT(priv, "AGG stop before setup done\n");
1356                 ieee80211_stop_tx_ba_cb_irqsafe(priv->hw, ra, tid);
1357                 priv->stations[sta_id].tid[tid].agg.state = IWL_AGG_OFF;
1358                 return 0;
1359         }
1360
1361         if (priv->stations[sta_id].tid[tid].agg.state != IWL_AGG_ON)
1362                 IWL_WARN(priv, "Stopping AGG while state not ON or starting\n");
1363
1364         tid_data = &priv->stations[sta_id].tid[tid];
1365         ssn = (tid_data->seq_number & IEEE80211_SCTL_SEQ) >> 4;
1366         txq_id = tid_data->agg.txq_id;
1367         write_ptr = priv->txq[txq_id].q.write_ptr;
1368         read_ptr = priv->txq[txq_id].q.read_ptr;
1369
1370         /* The queue is not empty */
1371         if (write_ptr != read_ptr) {
1372                 IWL_DEBUG_HT(priv, "Stopping a non empty AGG HW QUEUE\n");
1373                 priv->stations[sta_id].tid[tid].agg.state =
1374                                 IWL_EMPTYING_HW_QUEUE_DELBA;
1375                 return 0;
1376         }
1377
1378         IWL_DEBUG_HT(priv, "HW queue is empty\n");
1379         priv->stations[sta_id].tid[tid].agg.state = IWL_AGG_OFF;
1380
1381         spin_lock_irqsave(&priv->lock, flags);
1382         ret = priv->cfg->ops->lib->txq_agg_disable(priv, txq_id, ssn,
1383                                                    tx_fifo_id);
1384         spin_unlock_irqrestore(&priv->lock, flags);
1385
1386         if (ret)
1387                 return ret;
1388
1389         ieee80211_stop_tx_ba_cb_irqsafe(priv->vif, ra, tid);
1390
1391         return 0;
1392 }
1393 EXPORT_SYMBOL(iwl_tx_agg_stop);
1394
1395 int iwl_txq_check_empty(struct iwl_priv *priv, int sta_id, u8 tid, int txq_id)
1396 {
1397         struct iwl_queue *q = &priv->txq[txq_id].q;
1398         u8 *addr = priv->stations[sta_id].sta.sta.addr;
1399         struct iwl_tid_data *tid_data = &priv->stations[sta_id].tid[tid];
1400
1401         switch (priv->stations[sta_id].tid[tid].agg.state) {
1402         case IWL_EMPTYING_HW_QUEUE_DELBA:
1403                 /* We are reclaiming the last packet of the */
1404                 /* aggregated HW queue */
1405                 if ((txq_id  == tid_data->agg.txq_id) &&
1406                     (q->read_ptr == q->write_ptr)) {
1407                         u16 ssn = SEQ_TO_SN(tid_data->seq_number);
1408                         int tx_fifo = default_tid_to_tx_fifo[tid];
1409                         IWL_DEBUG_HT(priv, "HW queue empty: continue DELBA flow\n");
1410                         priv->cfg->ops->lib->txq_agg_disable(priv, txq_id,
1411                                                              ssn, tx_fifo);
1412                         tid_data->agg.state = IWL_AGG_OFF;
1413                         ieee80211_stop_tx_ba_cb_irqsafe(priv->vif, addr, tid);
1414                 }
1415                 break;
1416         case IWL_EMPTYING_HW_QUEUE_ADDBA:
1417                 /* We are reclaiming the last packet of the queue */
1418                 if (tid_data->tfds_in_queue == 0) {
1419                         IWL_DEBUG_HT(priv, "HW queue empty: continue ADDBA flow\n");
1420                         tid_data->agg.state = IWL_AGG_ON;
1421                         ieee80211_start_tx_ba_cb_irqsafe(priv->vif, addr, tid);
1422                 }
1423                 break;
1424         }
1425         return 0;
1426 }
1427 EXPORT_SYMBOL(iwl_txq_check_empty);
1428
1429 /**
1430  * iwl_tx_status_reply_compressed_ba - Update tx status from block-ack
1431  *
1432  * Go through block-ack's bitmap of ACK'd frames, update driver's record of
1433  * ACK vs. not.  This gets sent to mac80211, then to rate scaling algo.
1434  */
1435 static int iwl_tx_status_reply_compressed_ba(struct iwl_priv *priv,
1436                                  struct iwl_ht_agg *agg,
1437                                  struct iwl_compressed_ba_resp *ba_resp)
1438
1439 {
1440         int i, sh, ack;
1441         u16 seq_ctl = le16_to_cpu(ba_resp->seq_ctl);
1442         u16 scd_flow = le16_to_cpu(ba_resp->scd_flow);
1443         u64 bitmap;
1444         int successes = 0;
1445         struct ieee80211_tx_info *info;
1446
1447         if (unlikely(!agg->wait_for_ba))  {
1448                 IWL_ERR(priv, "Received BA when not expected\n");
1449                 return -EINVAL;
1450         }
1451
1452         /* Mark that the expected block-ack response arrived */
1453         agg->wait_for_ba = 0;
1454         IWL_DEBUG_TX_REPLY(priv, "BA %d %d\n", agg->start_idx, ba_resp->seq_ctl);
1455
1456         /* Calculate shift to align block-ack bits with our Tx window bits */
1457         sh = agg->start_idx - SEQ_TO_INDEX(seq_ctl >> 4);
1458         if (sh < 0) /* tbw something is wrong with indices */
1459                 sh += 0x100;
1460
1461         /* don't use 64-bit values for now */
1462         bitmap = le64_to_cpu(ba_resp->bitmap) >> sh;
1463
1464         if (agg->frame_count > (64 - sh)) {
1465                 IWL_DEBUG_TX_REPLY(priv, "more frames than bitmap size");
1466                 return -1;
1467         }
1468
1469         /* check for success or failure according to the
1470          * transmitted bitmap and block-ack bitmap */
1471         bitmap &= agg->bitmap;
1472
1473         /* For each frame attempted in aggregation,
1474          * update driver's record of tx frame's status. */
1475         for (i = 0; i < agg->frame_count ; i++) {
1476                 ack = bitmap & (1ULL << i);
1477                 successes += !!ack;
1478                 IWL_DEBUG_TX_REPLY(priv, "%s ON i=%d idx=%d raw=%d\n",
1479                         ack ? "ACK" : "NACK", i, (agg->start_idx + i) & 0xff,
1480                         agg->start_idx + i);
1481         }
1482
1483         info = IEEE80211_SKB_CB(priv->txq[scd_flow].txb[agg->start_idx].skb[0]);
1484         memset(&info->status, 0, sizeof(info->status));
1485         info->flags |= IEEE80211_TX_STAT_ACK;
1486         info->flags |= IEEE80211_TX_STAT_AMPDU;
1487         info->status.ampdu_ack_map = successes;
1488         info->status.ampdu_ack_len = agg->frame_count;
1489         iwl_hwrate_to_tx_control(priv, agg->rate_n_flags, info);
1490
1491         IWL_DEBUG_TX_REPLY(priv, "Bitmap %llx\n", (unsigned long long)bitmap);
1492
1493         return 0;
1494 }
1495
1496 /**
1497  * iwl_rx_reply_compressed_ba - Handler for REPLY_COMPRESSED_BA
1498  *
1499  * Handles block-acknowledge notification from device, which reports success
1500  * of frames sent via aggregation.
1501  */
1502 void iwl_rx_reply_compressed_ba(struct iwl_priv *priv,
1503                                            struct iwl_rx_mem_buffer *rxb)
1504 {
1505         struct iwl_rx_packet *pkt = rxb_addr(rxb);
1506         struct iwl_compressed_ba_resp *ba_resp = &pkt->u.compressed_ba;
1507         struct iwl_tx_queue *txq = NULL;
1508         struct iwl_ht_agg *agg;
1509         int index;
1510         int sta_id;
1511         int tid;
1512
1513         /* "flow" corresponds to Tx queue */
1514         u16 scd_flow = le16_to_cpu(ba_resp->scd_flow);
1515
1516         /* "ssn" is start of block-ack Tx window, corresponds to index
1517          * (in Tx queue's circular buffer) of first TFD/frame in window */
1518         u16 ba_resp_scd_ssn = le16_to_cpu(ba_resp->scd_ssn);
1519
1520         if (scd_flow >= priv->hw_params.max_txq_num) {
1521                 IWL_ERR(priv,
1522                         "BUG_ON scd_flow is bigger than number of queues\n");
1523                 return;
1524         }
1525
1526         txq = &priv->txq[scd_flow];
1527         sta_id = ba_resp->sta_id;
1528         tid = ba_resp->tid;
1529         agg = &priv->stations[sta_id].tid[tid].agg;
1530
1531         /* Find index just before block-ack window */
1532         index = iwl_queue_dec_wrap(ba_resp_scd_ssn & 0xff, txq->q.n_bd);
1533
1534         /* TODO: Need to get this copy more safely - now good for debug */
1535
1536         IWL_DEBUG_TX_REPLY(priv, "REPLY_COMPRESSED_BA [%d] Received from %pM, "
1537                            "sta_id = %d\n",
1538                            agg->wait_for_ba,
1539                            (u8 *) &ba_resp->sta_addr_lo32,
1540                            ba_resp->sta_id);
1541         IWL_DEBUG_TX_REPLY(priv, "TID = %d, SeqCtl = %d, bitmap = 0x%llx, scd_flow = "
1542                            "%d, scd_ssn = %d\n",
1543                            ba_resp->tid,
1544                            ba_resp->seq_ctl,
1545                            (unsigned long long)le64_to_cpu(ba_resp->bitmap),
1546                            ba_resp->scd_flow,
1547                            ba_resp->scd_ssn);
1548         IWL_DEBUG_TX_REPLY(priv, "DAT start_idx = %d, bitmap = 0x%llx \n",
1549                            agg->start_idx,
1550                            (unsigned long long)agg->bitmap);
1551
1552         /* Update driver's record of ACK vs. not for each frame in window */
1553         iwl_tx_status_reply_compressed_ba(priv, agg, ba_resp);
1554
1555         /* Release all TFDs before the SSN, i.e. all TFDs in front of
1556          * block-ack window (we assume that they've been successfully
1557          * transmitted ... if not, it's too late anyway). */
1558         if (txq->q.read_ptr != (ba_resp_scd_ssn & 0xff)) {
1559                 /* calculate mac80211 ampdu sw queue to wake */
1560                 int freed = iwl_tx_queue_reclaim(priv, scd_flow, index);
1561                 priv->stations[sta_id].tid[tid].tfds_in_queue -= freed;
1562
1563                 if ((iwl_queue_space(&txq->q) > txq->q.low_mark) &&
1564                     priv->mac80211_registered &&
1565                     (agg->state != IWL_EMPTYING_HW_QUEUE_DELBA))
1566                         iwl_wake_queue(priv, txq->swq_id);
1567
1568                 iwl_txq_check_empty(priv, sta_id, tid, scd_flow);
1569         }
1570 }
1571 EXPORT_SYMBOL(iwl_rx_reply_compressed_ba);
1572
1573 #ifdef CONFIG_IWLWIFI_DEBUG
1574 #define TX_STATUS_ENTRY(x) case TX_STATUS_FAIL_ ## x: return #x
1575
1576 const char *iwl_get_tx_fail_reason(u32 status)
1577 {
1578         switch (status & TX_STATUS_MSK) {
1579         case TX_STATUS_SUCCESS:
1580                 return "SUCCESS";
1581                 TX_STATUS_ENTRY(SHORT_LIMIT);
1582                 TX_STATUS_ENTRY(LONG_LIMIT);
1583                 TX_STATUS_ENTRY(FIFO_UNDERRUN);
1584                 TX_STATUS_ENTRY(MGMNT_ABORT);
1585                 TX_STATUS_ENTRY(NEXT_FRAG);
1586                 TX_STATUS_ENTRY(LIFE_EXPIRE);
1587                 TX_STATUS_ENTRY(DEST_PS);
1588                 TX_STATUS_ENTRY(ABORTED);
1589                 TX_STATUS_ENTRY(BT_RETRY);
1590                 TX_STATUS_ENTRY(STA_INVALID);
1591                 TX_STATUS_ENTRY(FRAG_DROPPED);
1592                 TX_STATUS_ENTRY(TID_DISABLE);
1593                 TX_STATUS_ENTRY(FRAME_FLUSHED);
1594                 TX_STATUS_ENTRY(INSUFFICIENT_CF_POLL);
1595                 TX_STATUS_ENTRY(TX_LOCKED);
1596                 TX_STATUS_ENTRY(NO_BEACON_ON_RADAR);
1597         }
1598
1599         return "UNKNOWN";
1600 }
1601 EXPORT_SYMBOL(iwl_get_tx_fail_reason);
1602 #endif /* CONFIG_IWLWIFI_DEBUG */