git://ftp.safe.ca / safe / jmp / linux-2.6 / blob
? search:


bd5fbb4ce8650d6fcd5c35bd4d4f0875f486b6ef
[safe/jmp/linux-2.6] / drivers / net / netxen / netxen_nic.h
1 /*
2  * Copyright (C) 2003 - 2009 NetXen, Inc.
3  * All rights reserved.
4  *
5  * This program is free software; you can redistribute it and/or
6  * modify it under the terms of the GNU General Public License
7  * as published by the Free Software Foundation; either version 2
8  * of the License, or (at your option) any later version.
9  *
10  * This program is distributed in the hope that it will be useful, but
11  * WITHOUT ANY WARRANTY; without even the implied warranty of
12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
13  * GNU General Public License for more details.
14  *
15  * You should have received a copy of the GNU General Public License
16  * along with this program; if not, write to the Free Software
17  * Foundation, Inc., 59 Temple Place - Suite 330, Boston,
18  * MA  02111-1307, USA.
19  *
20  * The full GNU General Public License is included in this distribution
21  * in the file called LICENSE.
22  *
23  * Contact Information:
24  *    info@netxen.com
25  * NetXen Inc,
26  * 18922 Forge Drive
27  * Cupertino, CA 95014-0701
28  *
29  */
30
31 #ifndef _NETXEN_NIC_H_
32 #define _NETXEN_NIC_H_
33
34 #include <linux/module.h>
35 #include <linux/kernel.h>
36 #include <linux/types.h>
37 #include <linux/compiler.h>
38 #include <linux/slab.h>
39 #include <linux/delay.h>
40 #include <linux/init.h>
41 #include <linux/ioport.h>
42 #include <linux/pci.h>
43 #include <linux/netdevice.h>
44 #include <linux/etherdevice.h>
45 #include <linux/ip.h>
46 #include <linux/in.h>
47 #include <linux/tcp.h>
48 #include <linux/skbuff.h>
49
50 #include <linux/ethtool.h>
51 #include <linux/mii.h>
52 #include <linux/interrupt.h>
53 #include <linux/timer.h>
54
55 #include <linux/mm.h>
56 #include <linux/mman.h>
57 #include <linux/vmalloc.h>
58
59 #include <asm/system.h>
60 #include <asm/io.h>
61 #include <asm/byteorder.h>
62 #include <asm/uaccess.h>
63 #include <asm/pgtable.h>
64
65 #include "netxen_nic_hw.h"
66
67 #define _NETXEN_NIC_LINUX_MAJOR 4
68 #define _NETXEN_NIC_LINUX_MINOR 0
69 #define _NETXEN_NIC_LINUX_SUBVERSION 11
70 #define NETXEN_NIC_LINUX_VERSIONID  "4.0.11"
71
72 #define NETXEN_VERSION_CODE(a, b, c)    (((a) << 16) + ((b) << 8) + (c))
73
74 #define NETXEN_NUM_FLASH_SECTORS (64)
75 #define NETXEN_FLASH_SECTOR_SIZE (64 * 1024)
76 #define NETXEN_FLASH_TOTAL_SIZE  (NETXEN_NUM_FLASH_SECTORS \
77                                         * NETXEN_FLASH_SECTOR_SIZE)
78
79 #define PHAN_VENDOR_ID 0x4040
80
81 #define RCV_DESC_RINGSIZE       \
82         (sizeof(struct rcv_desc) * adapter->max_rx_desc_count)
83 #define STATUS_DESC_RINGSIZE    \
84         (sizeof(struct status_desc)* adapter->max_rx_desc_count)
85 #define LRO_DESC_RINGSIZE       \
86         (sizeof(rcvDesc_t) * adapter->max_lro_rx_desc_count)
87 #define TX_RINGSIZE     \
88         (sizeof(struct netxen_cmd_buffer) * adapter->max_tx_desc_count)
89 #define RCV_BUFFSIZE    \
90         (sizeof(struct netxen_rx_buffer) * rds_ring->max_rx_desc_count)
91 #define find_diff_among(a,b,range) ((a)<(b)?((b)-(a)):((b)+(range)-(a)))
92
93 #define NETXEN_NETDEV_STATUS            0x1
94 #define NETXEN_RCV_PRODUCER_OFFSET      0
95 #define NETXEN_RCV_PEG_DB_ID            2
96 #define NETXEN_HOST_DUMMY_DMA_SIZE 1024
97 #define FLASH_SUCCESS 0
98
99 #define ADDR_IN_WINDOW1(off)    \
100         ((off > NETXEN_CRB_PCIX_HOST2) && (off < NETXEN_CRB_MAX)) ? 1 : 0
101
102 /*
103  * normalize a 64MB crb address to 32MB PCI window
104  * To use NETXEN_CRB_NORMALIZE, window _must_ be set to 1
105  */
106 #define NETXEN_CRB_NORMAL(reg)  \
107         ((reg) - NETXEN_CRB_PCIX_HOST2 + NETXEN_CRB_PCIX_HOST)
108
109 #define NETXEN_CRB_NORMALIZE(adapter, reg) \
110         pci_base_offset(adapter, NETXEN_CRB_NORMAL(reg))
111
112 #define DB_NORMALIZE(adapter, off) \
113         (adapter->ahw.db_base + (off))
114
115 #define NX_P2_C0                0x24
116 #define NX_P2_C1                0x25
117 #define NX_P3_A0                0x30
118 #define NX_P3_A2                0x30
119 #define NX_P3_B0                0x40
120 #define NX_P3_B1                0x41
121
122 #define NX_IS_REVISION_P2(REVISION)     (REVISION <= NX_P2_C1)
123 #define NX_IS_REVISION_P3(REVISION)     (REVISION >= NX_P3_A0)
124
125 #define FIRST_PAGE_GROUP_START  0
126 #define FIRST_PAGE_GROUP_END    0x100000
127
128 #define SECOND_PAGE_GROUP_START 0x6000000
129 #define SECOND_PAGE_GROUP_END   0x68BC000
130
131 #define THIRD_PAGE_GROUP_START  0x70E4000
132 #define THIRD_PAGE_GROUP_END    0x8000000
133
134 #define FIRST_PAGE_GROUP_SIZE  FIRST_PAGE_GROUP_END - FIRST_PAGE_GROUP_START
135 #define SECOND_PAGE_GROUP_SIZE SECOND_PAGE_GROUP_END - SECOND_PAGE_GROUP_START
136 #define THIRD_PAGE_GROUP_SIZE  THIRD_PAGE_GROUP_END - THIRD_PAGE_GROUP_START
137
138 #define P2_MAX_MTU                     (8000)
139 #define P3_MAX_MTU                     (9600)
140 #define NX_ETHERMTU                    1500
141 #define NX_MAX_ETHERHDR                32 /* This contains some padding */
142
143 #define NX_RX_NORMAL_BUF_MAX_LEN       (NX_MAX_ETHERHDR + NX_ETHERMTU)
144 #define NX_P2_RX_JUMBO_BUF_MAX_LEN     (NX_MAX_ETHERHDR + P2_MAX_MTU)
145 #define NX_P3_RX_JUMBO_BUF_MAX_LEN     (NX_MAX_ETHERHDR + P3_MAX_MTU)
146 #define NX_CT_DEFAULT_RX_BUF_LEN        2048
147
148 #define MAX_RX_BUFFER_LENGTH            1760
149 #define MAX_RX_JUMBO_BUFFER_LENGTH      8062
150 #define MAX_RX_LRO_BUFFER_LENGTH        (8062)
151 #define RX_DMA_MAP_LEN                  (MAX_RX_BUFFER_LENGTH - 2)
152 #define RX_JUMBO_DMA_MAP_LEN    \
153         (MAX_RX_JUMBO_BUFFER_LENGTH - 2)
154 #define RX_LRO_DMA_MAP_LEN              (MAX_RX_LRO_BUFFER_LENGTH - 2)
155
156 /*
157  * Maximum number of ring contexts
158  */
159 #define MAX_RING_CTX 1
160
161 /* Opcodes to be used with the commands */
162 #define TX_ETHER_PKT    0x01
163 #define TX_TCP_PKT      0x02
164 #define TX_UDP_PKT      0x03
165 #define TX_IP_PKT       0x04
166 #define TX_TCP_LSO      0x05
167 #define TX_TCP_LSO6     0x06
168 #define TX_IPSEC        0x07
169 #define TX_IPSEC_CMD    0x0a
170 #define TX_TCPV6_PKT    0x0b
171 #define TX_UDPV6_PKT    0x0c
172
173 /* The following opcodes are for internal consumption. */
174 #define NETXEN_CONTROL_OP       0x10
175 #define PEGNET_REQUEST          0x11
176
177 #define MAX_NUM_CARDS           4
178
179 #define MAX_BUFFERS_PER_CMD     32
180
181 /*
182  * Following are the states of the Phantom. Phantom will set them and
183  * Host will read to check if the fields are correct.
184  */
185 #define PHAN_INITIALIZE_START           0xff00
186 #define PHAN_INITIALIZE_FAILED          0xffff
187 #define PHAN_INITIALIZE_COMPLETE        0xff01
188
189 /* Host writes the following to notify that it has done the init-handshake */
190 #define PHAN_INITIALIZE_ACK     0xf00f
191
192 #define NUM_RCV_DESC_RINGS      3       /* No of Rcv Descriptor contexts */
193
194 /* descriptor types */
195 #define RCV_DESC_NORMAL         0x01
196 #define RCV_DESC_JUMBO          0x02
197 #define RCV_DESC_LRO            0x04
198 #define RCV_DESC_NORMAL_CTXID   0
199 #define RCV_DESC_JUMBO_CTXID    1
200 #define RCV_DESC_LRO_CTXID      2
201
202 #define RCV_DESC_TYPE(ID) \
203         ((ID == RCV_DESC_JUMBO_CTXID)   \
204                 ? RCV_DESC_JUMBO        \
205                 : ((ID == RCV_DESC_LRO_CTXID)   \
206                         ? RCV_DESC_LRO :        \
207                         (RCV_DESC_NORMAL)))
208
209 #define MAX_CMD_DESCRIPTORS             4096
210 #define MAX_RCV_DESCRIPTORS             16384
211 #define MAX_CMD_DESCRIPTORS_HOST        1024
212 #define MAX_RCV_DESCRIPTORS_1G          2048
213 #define MAX_RCV_DESCRIPTORS_10G         4096
214 #define MAX_JUMBO_RCV_DESCRIPTORS       1024
215 #define MAX_LRO_RCV_DESCRIPTORS         8
216 #define MAX_RCVSTATUS_DESCRIPTORS       MAX_RCV_DESCRIPTORS
217 #define MAX_JUMBO_RCV_DESC      MAX_JUMBO_RCV_DESCRIPTORS
218 #define MAX_RCV_DESC            MAX_RCV_DESCRIPTORS
219 #define MAX_RCVSTATUS_DESC      MAX_RCV_DESCRIPTORS
220 #define MAX_EPG_DESCRIPTORS     (MAX_CMD_DESCRIPTORS * 8)
221 #define NUM_RCV_DESC            (MAX_RCV_DESC + MAX_JUMBO_RCV_DESCRIPTORS + \
222                                  MAX_LRO_RCV_DESCRIPTORS)
223 #define MIN_TX_COUNT    4096
224 #define MIN_RX_COUNT    4096
225 #define NETXEN_CTX_SIGNATURE    0xdee0
226 #define NETXEN_RCV_PRODUCER(ringid)     (ringid)
227 #define MAX_FRAME_SIZE  0x10000 /* 64K MAX size for LSO */
228
229 #define PHAN_PEG_RCV_INITIALIZED        0xff01
230 #define PHAN_PEG_RCV_START_INITIALIZE   0xff00
231
232 #define get_next_index(index, length)   \
233         (((index) + 1) & ((length) - 1))
234
235 #define get_index_range(index,length,count)     \
236         (((index) + (count)) & ((length) - 1))
237
238 #define MPORT_SINGLE_FUNCTION_MODE 0x1111
239 #define MPORT_MULTI_FUNCTION_MODE 0x2222
240
241 #include "netxen_nic_phan_reg.h"
242
243 /*
244  * NetXen host-peg signal message structure
245  *
246  *      Bit 0-1         : peg_id => 0x2 for tx and 01 for rx
247  *      Bit 2           : priv_id => must be 1
248  *      Bit 3-17        : count => for doorbell
249  *      Bit 18-27       : ctx_id => Context id
250  *      Bit 28-31       : opcode
251  */
252
253 typedef u32 netxen_ctx_msg;
254
255 #define netxen_set_msg_peg_id(config_word, val) \
256         ((config_word) &= ~3, (config_word) |= val & 3)
257 #define netxen_set_msg_privid(config_word)      \
258         ((config_word) |= 1 << 2)
259 #define netxen_set_msg_count(config_word, val)  \
260         ((config_word) &= ~(0x7fff<<3), (config_word) |= (val & 0x7fff) << 3)
261 #define netxen_set_msg_ctxid(config_word, val)  \
262         ((config_word) &= ~(0x3ff<<18), (config_word) |= (val & 0x3ff) << 18)
263 #define netxen_set_msg_opcode(config_word, val) \
264         ((config_word) &= ~(0xf<<28), (config_word) |= (val & 0xf) << 28)
265
266 struct netxen_rcv_context {
267         __le64 rcv_ring_addr;
268         __le32 rcv_ring_size;
269         __le32 rsrvd;
270 };
271
272 struct netxen_ring_ctx {
273
274         /* one command ring */
275         __le64 cmd_consumer_offset;
276         __le64 cmd_ring_addr;
277         __le32 cmd_ring_size;
278         __le32 rsrvd;
279
280         /* three receive rings */
281         struct netxen_rcv_context rcv_ctx[3];
282
283         /* one status ring */
284         __le64 sts_ring_addr;
285         __le32 sts_ring_size;
286
287         __le32 ctx_id;
288 } __attribute__ ((aligned(64)));
289
290 /*
291  * Following data structures describe the descriptors that will be used.
292  * Added fileds of tcpHdrSize and ipHdrSize, The driver needs to do it only when
293  * we are doing LSO (above the 1500 size packet) only.
294  */
295
296 /*
297  * The size of reference handle been changed to 16 bits to pass the MSS fields
298  * for the LSO packet
299  */
300
301 #define FLAGS_CHECKSUM_ENABLED  0x01
302 #define FLAGS_LSO_ENABLED       0x02
303 #define FLAGS_IPSEC_SA_ADD      0x04
304 #define FLAGS_IPSEC_SA_DELETE   0x08
305 #define FLAGS_VLAN_TAGGED       0x10
306
307 #define netxen_set_cmd_desc_port(cmd_desc, var) \
308         ((cmd_desc)->port_ctxid |= ((var) & 0x0F))
309 #define netxen_set_cmd_desc_ctxid(cmd_desc, var)        \
310         ((cmd_desc)->port_ctxid |= ((var) << 4 & 0xF0))
311
312 #define netxen_set_tx_port(_desc, _port) \
313         (_desc)->port_ctxid = ((_port) & 0xf) | (((_port) << 4) & 0xf0)
314
315 #define netxen_set_tx_flags_opcode(_desc, _flags, _opcode) \
316         (_desc)->flags_opcode = \
317         cpu_to_le16(((_flags) & 0x7f) | (((_opcode) & 0x3f) << 7))
318
319 #define netxen_set_tx_frags_len(_desc, _frags, _len) \
320         (_desc)->num_of_buffers_total_length = \
321         cpu_to_le32(((_frags) & 0xff) | (((_len) & 0xffffff) << 8))
322
323 struct cmd_desc_type0 {
324         u8 tcp_hdr_offset;      /* For LSO only */
325         u8 ip_hdr_offset;       /* For LSO only */
326         /* Bit pattern: 0-6 flags, 7-12 opcode, 13-15 unused */
327         __le16 flags_opcode;
328         /* Bit pattern: 0-7 total number of segments,
329            8-31 Total size of the packet */
330         __le32 num_of_buffers_total_length;
331         union {
332                 struct {
333                         __le32 addr_low_part2;
334                         __le32 addr_high_part2;
335                 };
336                 __le64 addr_buffer2;
337         };
338
339         __le16 reference_handle;        /* changed to u16 to add mss */
340         __le16 mss;             /* passed by NDIS_PACKET for LSO */
341         /* Bit pattern 0-3 port, 0-3 ctx id */
342         u8 port_ctxid;
343         u8 total_hdr_length;    /* LSO only : MAC+IP+TCP Hdr size */
344         __le16 conn_id;         /* IPSec offoad only */
345
346         union {
347                 struct {
348                         __le32 addr_low_part3;
349                         __le32 addr_high_part3;
350                 };
351                 __le64 addr_buffer3;
352         };
353         union {
354                 struct {
355                         __le32 addr_low_part1;
356                         __le32 addr_high_part1;
357                 };
358                 __le64 addr_buffer1;
359         };
360
361         __le16 buffer1_length;
362         __le16 buffer2_length;
363         __le16 buffer3_length;
364         __le16 buffer4_length;
365
366         union {
367                 struct {
368                         __le32 addr_low_part4;
369                         __le32 addr_high_part4;
370                 };
371                 __le64 addr_buffer4;
372         };
373
374         __le64 unused;
375
376 } __attribute__ ((aligned(64)));
377
378 /* Note: sizeof(rcv_desc) should always be a mutliple of 2 */
379 struct rcv_desc {
380         __le16 reference_handle;
381         __le16 reserved;
382         __le32 buffer_length;   /* allocated buffer length (usually 2K) */
383         __le64 addr_buffer;
384 };
385
386 /* opcode field in status_desc */
387 #define NETXEN_NIC_RXPKT_DESC  0x04
388 #define NETXEN_OLD_RXPKT_DESC  0x3f
389
390 /* for status field in status_desc */
391 #define STATUS_NEED_CKSUM       (1)
392 #define STATUS_CKSUM_OK         (2)
393
394 /* owner bits of status_desc */
395 #define STATUS_OWNER_HOST       (0x1)
396 #define STATUS_OWNER_PHANTOM    (0x2)
397
398 #define NETXEN_PROT_IP          (1)
399 #define NETXEN_PROT_UNKNOWN     (0)
400
401 /* Note: sizeof(status_desc) should always be a mutliple of 2 */
402
403 #define netxen_get_sts_desc_lro_cnt(status_desc)        \
404         ((status_desc)->lro & 0x7F)
405 #define netxen_get_sts_desc_lro_last_frag(status_desc)  \
406         (((status_desc)->lro & 0x80) >> 7)
407
408 #define netxen_get_sts_port(sts_data)   \
409         ((sts_data) & 0x0F)
410 #define netxen_get_sts_status(sts_data) \
411         (((sts_data) >> 4) & 0x0F)
412 #define netxen_get_sts_type(sts_data)   \
413         (((sts_data) >> 8) & 0x0F)
414 #define netxen_get_sts_totallength(sts_data)    \
415         (((sts_data) >> 12) & 0xFFFF)
416 #define netxen_get_sts_refhandle(sts_data)      \
417         (((sts_data) >> 28) & 0xFFFF)
418 #define netxen_get_sts_prot(sts_data)   \
419         (((sts_data) >> 44) & 0x0F)
420 #define netxen_get_sts_pkt_offset(sts_data)     \
421         (((sts_data) >> 48) & 0x1F)
422 #define netxen_get_sts_opcode(sts_data) \
423         (((sts_data) >> 58) & 0x03F)
424
425 #define netxen_get_sts_owner(status_desc)       \
426         ((le64_to_cpu((status_desc)->status_desc_data) >> 56) & 0x03)
427 #define netxen_set_sts_owner(status_desc, val)  { \
428         (status_desc)->status_desc_data = \
429                 ((status_desc)->status_desc_data & \
430                 ~cpu_to_le64(0x3ULL << 56)) | \
431                 cpu_to_le64((u64)((val) & 0x3) << 56); \
432 }
433
434 struct status_desc {
435         /* Bit pattern: 0-3 port, 4-7 status, 8-11 type, 12-27 total_length
436            28-43 reference_handle, 44-47 protocol, 48-52 pkt_offset
437            53-55 desc_cnt, 56-57 owner, 58-63 opcode
438          */
439         __le64 status_desc_data;
440         union {
441                 struct {
442                         __le32 hash_value;
443                         u8 hash_type;
444                         u8 msg_type;
445                         u8 unused;
446                         union {
447                                 /* Bit pattern: 0-6 lro_count indicates frag
448                                  * sequence, 7 last_frag indicates last frag
449                                  */
450                                 u8 lro;
451
452                                 /* chained buffers */
453                                 u8 nr_frags;
454                         };
455                 };
456                 struct {
457                         __le16 frag_handles[4];
458                 };
459         };
460 } __attribute__ ((aligned(16)));
461
462 enum {
463         NETXEN_RCV_PEG_0 = 0,
464         NETXEN_RCV_PEG_1
465 };
466 /* The version of the main data structure */
467 #define NETXEN_BDINFO_VERSION 1
468
469 /* Magic number to let user know flash is programmed */
470 #define NETXEN_BDINFO_MAGIC 0x12345678
471
472 /* Max number of Gig ports on a Phantom board */
473 #define NETXEN_MAX_PORTS 4
474
475 typedef enum {
476         NETXEN_BRDTYPE_P1_BD = 0x0000,
477         NETXEN_BRDTYPE_P1_SB = 0x0001,
478         NETXEN_BRDTYPE_P1_SMAX = 0x0002,
479         NETXEN_BRDTYPE_P1_SOCK = 0x0003,
480
481         NETXEN_BRDTYPE_P2_SOCK_31 = 0x0008,
482         NETXEN_BRDTYPE_P2_SOCK_35 = 0x0009,
483         NETXEN_BRDTYPE_P2_SB35_4G = 0x000a,
484         NETXEN_BRDTYPE_P2_SB31_10G = 0x000b,
485         NETXEN_BRDTYPE_P2_SB31_2G = 0x000c,
486
487         NETXEN_BRDTYPE_P2_SB31_10G_IMEZ = 0x000d,
488         NETXEN_BRDTYPE_P2_SB31_10G_HMEZ = 0x000e,
489         NETXEN_BRDTYPE_P2_SB31_10G_CX4 = 0x000f,
490
491         NETXEN_BRDTYPE_P3_REF_QG = 0x0021,
492         NETXEN_BRDTYPE_P3_HMEZ = 0x0022,
493         NETXEN_BRDTYPE_P3_10G_CX4_LP = 0x0023,
494         NETXEN_BRDTYPE_P3_4_GB = 0x0024,
495         NETXEN_BRDTYPE_P3_IMEZ = 0x0025,
496         NETXEN_BRDTYPE_P3_10G_SFP_PLUS = 0x0026,
497         NETXEN_BRDTYPE_P3_10000_BASE_T = 0x0027,
498         NETXEN_BRDTYPE_P3_XG_LOM = 0x0028,
499         NETXEN_BRDTYPE_P3_4_GB_MM = 0x0029,
500         NETXEN_BRDTYPE_P3_10G_SFP_CT = 0x002a,
501         NETXEN_BRDTYPE_P3_10G_SFP_QT = 0x002b,
502         NETXEN_BRDTYPE_P3_10G_CX4 = 0x0031,
503         NETXEN_BRDTYPE_P3_10G_XFP = 0x0032,
504         NETXEN_BRDTYPE_P3_10G_TP = 0x0080
505
506 } netxen_brdtype_t;
507
508 typedef enum {
509         NETXEN_BRDMFG_INVENTEC = 1
510 } netxen_brdmfg;
511
512 typedef enum {
513         MEM_ORG_128Mbx4 = 0x0,  /* DDR1 only */
514         MEM_ORG_128Mbx8 = 0x1,  /* DDR1 only */
515         MEM_ORG_128Mbx16 = 0x2, /* DDR1 only */
516         MEM_ORG_256Mbx4 = 0x3,
517         MEM_ORG_256Mbx8 = 0x4,
518         MEM_ORG_256Mbx16 = 0x5,
519         MEM_ORG_512Mbx4 = 0x6,
520         MEM_ORG_512Mbx8 = 0x7,
521         MEM_ORG_512Mbx16 = 0x8,
522         MEM_ORG_1Gbx4 = 0x9,
523         MEM_ORG_1Gbx8 = 0xa,
524         MEM_ORG_1Gbx16 = 0xb,
525         MEM_ORG_2Gbx4 = 0xc,
526         MEM_ORG_2Gbx8 = 0xd,
527         MEM_ORG_2Gbx16 = 0xe,
528         MEM_ORG_128Mbx32 = 0x10002,     /* GDDR only */
529         MEM_ORG_256Mbx32 = 0x10005      /* GDDR only */
530 } netxen_mn_mem_org_t;
531
532 typedef enum {
533         MEM_ORG_512Kx36 = 0x0,
534         MEM_ORG_1Mx36 = 0x1,
535         MEM_ORG_2Mx36 = 0x2
536 } netxen_sn_mem_org_t;
537
538 typedef enum {
539         MEM_DEPTH_4MB = 0x1,
540         MEM_DEPTH_8MB = 0x2,
541         MEM_DEPTH_16MB = 0x3,
542         MEM_DEPTH_32MB = 0x4,
543         MEM_DEPTH_64MB = 0x5,
544         MEM_DEPTH_128MB = 0x6,
545         MEM_DEPTH_256MB = 0x7,
546         MEM_DEPTH_512MB = 0x8,
547         MEM_DEPTH_1GB = 0x9,
548         MEM_DEPTH_2GB = 0xa,
549         MEM_DEPTH_4GB = 0xb,
550         MEM_DEPTH_8GB = 0xc,
551         MEM_DEPTH_16GB = 0xd,
552         MEM_DEPTH_32GB = 0xe
553 } netxen_mem_depth_t;
554
555 struct netxen_board_info {
556         u32 header_version;
557
558         u32 board_mfg;
559         u32 board_type;
560         u32 board_num;
561         u32 chip_id;
562         u32 chip_minor;
563         u32 chip_major;
564         u32 chip_pkg;
565         u32 chip_lot;
566
567         u32 port_mask;          /* available niu ports */
568         u32 peg_mask;           /* available pegs */
569         u32 icache_ok;          /* can we run with icache? */
570         u32 dcache_ok;          /* can we run with dcache? */
571         u32 casper_ok;
572
573         u32 mac_addr_lo_0;
574         u32 mac_addr_lo_1;
575         u32 mac_addr_lo_2;
576         u32 mac_addr_lo_3;
577
578         /* MN-related config */
579         u32 mn_sync_mode;       /* enable/ sync shift cclk/ sync shift mclk */
580         u32 mn_sync_shift_cclk;
581         u32 mn_sync_shift_mclk;
582         u32 mn_wb_en;
583         u32 mn_crystal_freq;    /* in MHz */
584         u32 mn_speed;           /* in MHz */
585         u32 mn_org;
586         u32 mn_depth;
587         u32 mn_ranks_0;         /* ranks per slot */
588         u32 mn_ranks_1;         /* ranks per slot */
589         u32 mn_rd_latency_0;
590         u32 mn_rd_latency_1;
591         u32 mn_rd_latency_2;
592         u32 mn_rd_latency_3;
593         u32 mn_rd_latency_4;
594         u32 mn_rd_latency_5;
595         u32 mn_rd_latency_6;
596         u32 mn_rd_latency_7;
597         u32 mn_rd_latency_8;
598         u32 mn_dll_val[18];
599         u32 mn_mode_reg;        /* MIU DDR Mode Register */
600         u32 mn_ext_mode_reg;    /* MIU DDR Extended Mode Register */
601         u32 mn_timing_0;        /* MIU Memory Control Timing Rgister */
602         u32 mn_timing_1;        /* MIU Extended Memory Ctrl Timing Register */
603         u32 mn_timing_2;        /* MIU Extended Memory Ctrl Timing2 Register */
604
605         /* SN-related config */
606         u32 sn_sync_mode;       /* enable/ sync shift cclk / sync shift mclk */
607         u32 sn_pt_mode;         /* pass through mode */
608         u32 sn_ecc_en;
609         u32 sn_wb_en;
610         u32 sn_crystal_freq;
611         u32 sn_speed;
612         u32 sn_org;
613         u32 sn_depth;
614         u32 sn_dll_tap;
615         u32 sn_rd_latency;
616
617         u32 mac_addr_hi_0;
618         u32 mac_addr_hi_1;
619         u32 mac_addr_hi_2;
620         u32 mac_addr_hi_3;
621
622         u32 magic;              /* indicates flash has been initialized */
623
624         u32 mn_rdimm;
625         u32 mn_dll_override;
626
627 };
628
629 #define FLASH_NUM_PORTS         (4)
630
631 struct netxen_flash_mac_addr {
632         u32 flash_addr[32];
633 };
634
635 struct netxen_user_old_info {
636         u8 flash_md5[16];
637         u8 crbinit_md5[16];
638         u8 brdcfg_md5[16];
639         /* bootloader */
640         u32 bootld_version;
641         u32 bootld_size;
642         u8 bootld_md5[16];
643         /* image */
644         u32 image_version;
645         u32 image_size;
646         u8 image_md5[16];
647         /* primary image status */
648         u32 primary_status;
649         u32 secondary_present;
650
651         /* MAC address , 4 ports */
652         struct netxen_flash_mac_addr mac_addr[FLASH_NUM_PORTS];
653 };
654 #define FLASH_NUM_MAC_PER_PORT  32
655 struct netxen_user_info {
656         u8 flash_md5[16 * 64];
657         /* bootloader */
658         u32 bootld_version;
659         u32 bootld_size;
660         /* image */
661         u32 image_version;
662         u32 image_size;
663         /* primary image status */
664         u32 primary_status;
665         u32 secondary_present;
666
667         /* MAC address , 4 ports, 32 address per port */
668         u64 mac_addr[FLASH_NUM_PORTS * FLASH_NUM_MAC_PER_PORT];
669         u32 sub_sys_id;
670         u8 serial_num[32];
671
672         /* Any user defined data */
673 };
674
675 /*
676  * Flash Layout - new format.
677  */
678 struct netxen_new_user_info {
679         u8 flash_md5[16 * 64];
680         /* bootloader */
681         u32 bootld_version;
682         u32 bootld_size;
683         /* image */
684         u32 image_version;
685         u32 image_size;
686         /* primary image status */
687         u32 primary_status;
688         u32 secondary_present;
689
690         /* MAC address , 4 ports, 32 address per port */
691         u64 mac_addr[FLASH_NUM_PORTS * FLASH_NUM_MAC_PER_PORT];
692         u32 sub_sys_id;
693         u8 serial_num[32];
694
695         /* Any user defined data */
696 };
697
698 #define SECONDARY_IMAGE_PRESENT 0xb3b4b5b6
699 #define SECONDARY_IMAGE_ABSENT  0xffffffff
700 #define PRIMARY_IMAGE_GOOD      0x5a5a5a5a
701 #define PRIMARY_IMAGE_BAD       0xffffffff
702
703 /* Flash memory map */
704 typedef enum {
705         NETXEN_CRBINIT_START = 0,       /* Crbinit section */
706         NETXEN_BRDCFG_START = 0x4000,   /* board config */
707         NETXEN_INITCODE_START = 0x6000, /* pegtune code */
708         NETXEN_BOOTLD_START = 0x10000,  /* bootld */
709         NETXEN_IMAGE_START = 0x43000,   /* compressed image */
710         NETXEN_SECONDARY_START = 0x200000,      /* backup images */
711         NETXEN_PXE_START = 0x3E0000,    /* user defined region */
712         NETXEN_USER_START = 0x3E8000,   /* User defined region for new boards */
713         NETXEN_FIXED_START = 0x3F0000   /* backup of crbinit */
714 } netxen_flash_map_t;
715
716 #define NX_FW_VERSION_OFFSET    (NETXEN_USER_START+0x408)
717 #define NX_FW_SIZE_OFFSET       (NETXEN_USER_START+0x40c)
718 #define NX_BIOS_VERSION_OFFSET  (NETXEN_USER_START+0x83c)
719 #define NX_FW_MAGIC_OFFSET      (NETXEN_BRDCFG_START+0x128)
720 #define NX_FW_MIN_SIZE          (0x3fffff)
721 #define NX_P2_MN_ROMIMAGE       "nxromimg.bin"
722 #define NX_P3_CT_ROMIMAGE       "nx3fwct.bin"
723 #define NX_P3_MN_ROMIMAGE       "nx3fwmn.bin"
724
725 #define NETXEN_USER_START_OLD NETXEN_PXE_START  /* for backward compatibility */
726
727 #define NETXEN_FLASH_START              (NETXEN_CRBINIT_START)
728 #define NETXEN_INIT_SECTOR              (0)
729 #define NETXEN_PRIMARY_START            (NETXEN_BOOTLD_START)
730 #define NETXEN_FLASH_CRBINIT_SIZE       (0x4000)
731 #define NETXEN_FLASH_BRDCFG_SIZE        (sizeof(struct netxen_board_info))
732 #define NETXEN_FLASH_USER_SIZE          (sizeof(struct netxen_user_info)/sizeof(u32))
733 #define NETXEN_FLASH_SECONDARY_SIZE     (NETXEN_USER_START-NETXEN_SECONDARY_START)
734 #define NETXEN_NUM_PRIMARY_SECTORS      (0x20)
735 #define NETXEN_NUM_CONFIG_SECTORS       (1)
736 #define PFX "NetXen: "
737 extern char netxen_nic_driver_name[];
738
739 /* Note: Make sure to not call this before adapter->port is valid */
740 #if !defined(NETXEN_DEBUG)
741 #define DPRINTK(klevel, fmt, args...)   do { \
742         } while (0)
743 #else
744 #define DPRINTK(klevel, fmt, args...)   do { \
745         printk(KERN_##klevel PFX "%s: %s: " fmt, __func__,\
746                 (adapter != NULL && adapter->netdev != NULL) ? \
747                 adapter->netdev->name : NULL, \
748                 ## args); } while(0)
749 #endif
750
751 /* Number of status descriptors to handle per interrupt */
752 #define MAX_STATUS_HANDLE       (128)
753
754 /*
755  * netxen_skb_frag{} is to contain mapping info for each SG list. This
756  * has to be freed when DMA is complete. This is part of netxen_tx_buffer{}.
757  */
758 struct netxen_skb_frag {
759         u64 dma;
760         ulong length;
761 };
762
763 #define _netxen_set_bits(config_word, start, bits, val) {\
764         unsigned long long __tmask = (((1ULL << (bits)) - 1) << (start));\
765         unsigned long long __tvalue = (val);    \
766         (config_word) &= ~__tmask;      \
767         (config_word) |= (((__tvalue) << (start)) & __tmask); \
768 }
769
770 #define _netxen_clear_bits(config_word, start, bits) {\
771         unsigned long long __tmask = (((1ULL << (bits)) - 1) << (start));  \
772         (config_word) &= ~__tmask; \
773 }
774
775 /*    Following defines are for the state of the buffers    */
776 #define NETXEN_BUFFER_FREE      0
777 #define NETXEN_BUFFER_BUSY      1
778
779 /*
780  * There will be one netxen_buffer per skb packet.    These will be
781  * used to save the dma info for pci_unmap_page()
782  */
783 struct netxen_cmd_buffer {
784         struct sk_buff *skb;
785         struct netxen_skb_frag frag_array[MAX_BUFFERS_PER_CMD + 1];
786         u32 frag_count;
787 };
788
789 /* In rx_buffer, we do not need multiple fragments as is a single buffer */
790 struct netxen_rx_buffer {
791         struct list_head list;
792         struct sk_buff *skb;
793         u64 dma;
794         u16 ref_handle;
795         u16 state;
796         u32 lro_expected_frags;
797         u32 lro_current_frags;
798         u32 lro_length;
799 };
800
801 /* Board types */
802 #define NETXEN_NIC_GBE  0x01
803 #define NETXEN_NIC_XGBE 0x02
804
805 /*
806  * One hardware_context{} per adapter
807  * contains interrupt info as well shared hardware info.
808  */
809 struct netxen_hardware_context {
810         void __iomem *pci_base0;
811         void __iomem *pci_base1;
812         void __iomem *pci_base2;
813         unsigned long first_page_group_end;
814         unsigned long first_page_group_start;
815         void __iomem *db_base;
816         unsigned long db_len;
817         unsigned long pci_len0;
818
819         u8 cut_through;
820         int qdr_sn_window;
821         int ddr_mn_window;
822         unsigned long mn_win_crb;
823         unsigned long ms_win_crb;
824
825         u8 revision_id;
826         u16 board_type;
827         struct netxen_board_info boardcfg;
828         u32 linkup;
829         /* Address of cmd ring in Phantom */
830         struct cmd_desc_type0 *cmd_desc_head;
831         dma_addr_t cmd_desc_phys_addr;
832         struct netxen_adapter *adapter;
833         int pci_func;
834 };
835
836 #define RCV_RING_LRO    RCV_DESC_LRO
837
838 #define MINIMUM_ETHERNET_FRAME_SIZE     64      /* With FCS */
839 #define ETHERNET_FCS_SIZE               4
840
841 struct netxen_adapter_stats {
842         u64  rcvdbadskb;
843         u64  xmitcalled;
844         u64  xmitedframes;
845         u64  xmitfinished;
846         u64  badskblen;
847         u64  nocmddescriptor;
848         u64  polled;
849         u64  rxdropped;
850         u64  txdropped;
851         u64  csummed;
852         u64  no_rcv;
853         u64  rxbytes;
854         u64  txbytes;
855         u64  ints;
856 };
857
858 /*
859  * Rcv Descriptor Context. One such per Rcv Descriptor. There may
860  * be one Rcv Descriptor for normal packets, one for jumbo and may be others.
861  */
862 struct nx_host_rds_ring {
863         u32 flags;
864         u32 producer;
865         dma_addr_t phys_addr;
866         u32 crb_rcv_producer;   /* reg offset */
867         struct rcv_desc *desc_head;     /* address of rx ring in Phantom */
868         u32 max_rx_desc_count;
869         u32 dma_size;
870         u32 skb_size;
871         struct netxen_rx_buffer *rx_buf_arr;    /* rx buffers for receive   */
872         struct list_head free_list;
873 };
874
875 /*
876  * Receive context. There is one such structure per instance of the
877  * receive processing. Any state information that is relevant to
878  * the receive, and is must be in this structure. The global data may be
879  * present elsewhere.
880  */
881 struct netxen_recv_context {
882         u32 state;
883         u16 context_id;
884         u16 virt_port;
885
886         struct nx_host_rds_ring rds_rings[NUM_RCV_DESC_RINGS];
887         u32 status_rx_consumer;
888         u32 crb_sts_consumer;   /* reg offset */
889         dma_addr_t rcv_status_desc_phys_addr;
890         struct status_desc *rcv_status_desc_head;
891 };
892
893 /* New HW context creation */
894
895 #define NX_OS_CRB_RETRY_COUNT   4000
896 #define NX_CDRP_SIGNATURE_MAKE(pcifn, version) \
897         (((pcifn) & 0xff) | (((version) & 0xff) << 8) | (0xcafe << 16))
898
899 #define NX_CDRP_CLEAR           0x00000000
900 #define NX_CDRP_CMD_BIT         0x80000000
901
902 /*
903  * All responses must have the NX_CDRP_CMD_BIT cleared
904  * in the crb NX_CDRP_CRB_OFFSET.
905  */
906 #define NX_CDRP_FORM_RSP(rsp)   (rsp)
907 #define NX_CDRP_IS_RSP(rsp)     (((rsp) & NX_CDRP_CMD_BIT) == 0)
908
909 #define NX_CDRP_RSP_OK          0x00000001
910 #define NX_CDRP_RSP_FAIL        0x00000002
911 #define NX_CDRP_RSP_TIMEOUT     0x00000003
912
913 /*
914  * All commands must have the NX_CDRP_CMD_BIT set in
915  * the crb NX_CDRP_CRB_OFFSET.
916  */
917 #define NX_CDRP_FORM_CMD(cmd)   (NX_CDRP_CMD_BIT | (cmd))
918 #define NX_CDRP_IS_CMD(cmd)     (((cmd) & NX_CDRP_CMD_BIT) != 0)
919
920 #define NX_CDRP_CMD_SUBMIT_CAPABILITIES     0x00000001
921 #define NX_CDRP_CMD_READ_MAX_RDS_PER_CTX    0x00000002
922 #define NX_CDRP_CMD_READ_MAX_SDS_PER_CTX    0x00000003
923 #define NX_CDRP_CMD_READ_MAX_RULES_PER_CTX  0x00000004
924 #define NX_CDRP_CMD_READ_MAX_RX_CTX         0x00000005
925 #define NX_CDRP_CMD_READ_MAX_TX_CTX         0x00000006
926 #define NX_CDRP_CMD_CREATE_RX_CTX           0x00000007
927 #define NX_CDRP_CMD_DESTROY_RX_CTX          0x00000008
928 #define NX_CDRP_CMD_CREATE_TX_CTX           0x00000009
929 #define NX_CDRP_CMD_DESTROY_TX_CTX          0x0000000a
930 #define NX_CDRP_CMD_SETUP_STATISTICS        0x0000000e
931 #define NX_CDRP_CMD_GET_STATISTICS          0x0000000f
932 #define NX_CDRP_CMD_DELETE_STATISTICS       0x00000010
933 #define NX_CDRP_CMD_SET_MTU                 0x00000012
934 #define NX_CDRP_CMD_MAX                     0x00000013
935
936 #define NX_RCODE_SUCCESS                0
937 #define NX_RCODE_NO_HOST_MEM            1
938 #define NX_RCODE_NO_HOST_RESOURCE       2
939 #define NX_RCODE_NO_CARD_CRB            3
940 #define NX_RCODE_NO_CARD_MEM            4
941 #define NX_RCODE_NO_CARD_RESOURCE       5
942 #define NX_RCODE_INVALID_ARGS           6
943 #define NX_RCODE_INVALID_ACTION         7
944 #define NX_RCODE_INVALID_STATE          8
945 #define NX_RCODE_NOT_SUPPORTED          9
946 #define NX_RCODE_NOT_PERMITTED          10
947 #define NX_RCODE_NOT_READY              11
948 #define NX_RCODE_DOES_NOT_EXIST         12
949 #define NX_RCODE_ALREADY_EXISTS         13
950 #define NX_RCODE_BAD_SIGNATURE          14
951 #define NX_RCODE_CMD_NOT_IMPL           15
952 #define NX_RCODE_CMD_INVALID            16
953 #define NX_RCODE_TIMEOUT                17
954 #define NX_RCODE_CMD_FAILED             18
955 #define NX_RCODE_MAX_EXCEEDED           19
956 #define NX_RCODE_MAX                    20
957
958 #define NX_DESTROY_CTX_RESET            0
959 #define NX_DESTROY_CTX_D3_RESET         1
960 #define NX_DESTROY_CTX_MAX              2
961
962 /*
963  * Capabilities
964  */
965 #define NX_CAP_BIT(class, bit)          (1 << bit)
966 #define NX_CAP0_LEGACY_CONTEXT          NX_CAP_BIT(0, 0)
967 #define NX_CAP0_MULTI_CONTEXT           NX_CAP_BIT(0, 1)
968 #define NX_CAP0_LEGACY_MN               NX_CAP_BIT(0, 2)
969 #define NX_CAP0_LEGACY_MS               NX_CAP_BIT(0, 3)
970 #define NX_CAP0_CUT_THROUGH             NX_CAP_BIT(0, 4)
971 #define NX_CAP0_LRO                     NX_CAP_BIT(0, 5)
972 #define NX_CAP0_LSO                     NX_CAP_BIT(0, 6)
973 #define NX_CAP0_JUMBO_CONTIGUOUS        NX_CAP_BIT(0, 7)
974 #define NX_CAP0_LRO_CONTIGUOUS          NX_CAP_BIT(0, 8)
975
976 /*
977  * Context state
978  */
979 #define NX_HOST_CTX_STATE_FREED         0
980 #define NX_HOST_CTX_STATE_ALLOCATED     1
981 #define NX_HOST_CTX_STATE_ACTIVE        2
982 #define NX_HOST_CTX_STATE_DISABLED      3
983 #define NX_HOST_CTX_STATE_QUIESCED      4
984 #define NX_HOST_CTX_STATE_MAX           5
985
986 /*
987  * Rx context
988  */
989
990 typedef struct {
991         __le64 host_phys_addr;  /* Ring base addr */
992         __le32 ring_size;               /* Ring entries */
993         __le16 msi_index;
994         __le16 rsvd;            /* Padding */
995 } nx_hostrq_sds_ring_t;
996
997 typedef struct {
998         __le64 host_phys_addr;  /* Ring base addr */
999         __le64 buff_size;               /* Packet buffer size */
1000         __le32 ring_size;               /* Ring entries */
1001         __le32 ring_kind;               /* Class of ring */
1002 } nx_hostrq_rds_ring_t;
1003
1004 typedef struct {
1005         __le64 host_rsp_dma_addr;       /* Response dma'd here */
1006         __le32 capabilities[4]; /* Flag bit vector */
1007         __le32 host_int_crb_mode;       /* Interrupt crb usage */
1008         __le32 host_rds_crb_mode;       /* RDS crb usage */
1009         /* These ring offsets are relative to data[0] below */
1010         __le32 rds_ring_offset; /* Offset to RDS config */
1011         __le32 sds_ring_offset; /* Offset to SDS config */
1012         __le16 num_rds_rings;   /* Count of RDS rings */
1013         __le16 num_sds_rings;   /* Count of SDS rings */
1014         __le16 rsvd1;           /* Padding */
1015         __le16 rsvd2;           /* Padding */
1016         u8  reserved[128];      /* reserve space for future expansion*/
1017         /* MUST BE 64-bit aligned.
1018            The following is packed:
1019            - N hostrq_rds_rings
1020            - N hostrq_sds_rings */
1021         char data[0];
1022 } nx_hostrq_rx_ctx_t;
1023
1024 typedef struct {
1025         __le32 host_producer_crb;       /* Crb to use */
1026         __le32 rsvd1;           /* Padding */
1027 } nx_cardrsp_rds_ring_t;
1028
1029 typedef struct {
1030         __le32 host_consumer_crb;       /* Crb to use */
1031         __le32 interrupt_crb;   /* Crb to use */
1032 } nx_cardrsp_sds_ring_t;
1033
1034 typedef struct {
1035         /* These ring offsets are relative to data[0] below */
1036         __le32 rds_ring_offset; /* Offset to RDS config */
1037         __le32 sds_ring_offset; /* Offset to SDS config */
1038         __le32 host_ctx_state;  /* Starting State */
1039         __le32 num_fn_per_port; /* How many PCI fn share the port */
1040         __le16 num_rds_rings;   /* Count of RDS rings */
1041         __le16 num_sds_rings;   /* Count of SDS rings */
1042         __le16 context_id;              /* Handle for context */
1043         u8  phys_port;          /* Physical id of port */
1044         u8  virt_port;          /* Virtual/Logical id of port */
1045         u8  reserved[128];      /* save space for future expansion */
1046         /*  MUST BE 64-bit aligned.
1047            The following is packed:
1048            - N cardrsp_rds_rings
1049            - N cardrs_sds_rings */
1050         char data[0];
1051 } nx_cardrsp_rx_ctx_t;
1052
1053 #define SIZEOF_HOSTRQ_RX(HOSTRQ_RX, rds_rings, sds_rings)       \
1054         (sizeof(HOSTRQ_RX) +                                    \
1055         (rds_rings)*(sizeof(nx_hostrq_rds_ring_t)) +            \
1056         (sds_rings)*(sizeof(nx_hostrq_sds_ring_t)))
1057
1058 #define SIZEOF_CARDRSP_RX(CARDRSP_RX, rds_rings, sds_rings)     \
1059         (sizeof(CARDRSP_RX) +                                   \
1060         (rds_rings)*(sizeof(nx_cardrsp_rds_ring_t)) +           \
1061         (sds_rings)*(sizeof(nx_cardrsp_sds_ring_t)))
1062
1063 /*
1064  * Tx context
1065  */
1066
1067 typedef struct {
1068         __le64 host_phys_addr;  /* Ring base addr */
1069         __le32 ring_size;               /* Ring entries */
1070         __le32 rsvd;            /* Padding */
1071 } nx_hostrq_cds_ring_t;
1072
1073 typedef struct {
1074         __le64 host_rsp_dma_addr;       /* Response dma'd here */
1075         __le64 cmd_cons_dma_addr;       /*  */
1076         __le64 dummy_dma_addr;  /*  */
1077         __le32 capabilities[4]; /* Flag bit vector */
1078         __le32 host_int_crb_mode;       /* Interrupt crb usage */
1079         __le32 rsvd1;           /* Padding */
1080         __le16 rsvd2;           /* Padding */
1081         __le16 interrupt_ctl;
1082         __le16 msi_index;
1083         __le16 rsvd3;           /* Padding */
1084         nx_hostrq_cds_ring_t cds_ring;  /* Desc of cds ring */
1085         u8  reserved[128];      /* future expansion */
1086 } nx_hostrq_tx_ctx_t;
1087
1088 typedef struct {
1089         __le32 host_producer_crb;       /* Crb to use */
1090         __le32 interrupt_crb;   /* Crb to use */
1091 } nx_cardrsp_cds_ring_t;
1092
1093 typedef struct {
1094         __le32 host_ctx_state;  /* Starting state */
1095         __le16 context_id;              /* Handle for context */
1096         u8  phys_port;          /* Physical id of port */
1097         u8  virt_port;          /* Virtual/Logical id of port */
1098         nx_cardrsp_cds_ring_t cds_ring; /* Card cds settings */
1099         u8  reserved[128];      /* future expansion */
1100 } nx_cardrsp_tx_ctx_t;
1101
1102 #define SIZEOF_HOSTRQ_TX(HOSTRQ_TX)     (sizeof(HOSTRQ_TX))
1103 #define SIZEOF_CARDRSP_TX(CARDRSP_TX)   (sizeof(CARDRSP_TX))
1104
1105 /* CRB */
1106
1107 #define NX_HOST_RDS_CRB_MODE_UNIQUE     0
1108 #define NX_HOST_RDS_CRB_MODE_SHARED     1
1109 #define NX_HOST_RDS_CRB_MODE_CUSTOM     2
1110 #define NX_HOST_RDS_CRB_MODE_MAX        3
1111
1112 #define NX_HOST_INT_CRB_MODE_UNIQUE     0
1113 #define NX_HOST_INT_CRB_MODE_SHARED     1
1114 #define NX_HOST_INT_CRB_MODE_NORX       2
1115 #define NX_HOST_INT_CRB_MODE_NOTX       3
1116 #define NX_HOST_INT_CRB_MODE_NORXTX     4
1117
1118
1119 /* MAC */
1120
1121 #define MC_COUNT_P2     16
1122 #define MC_COUNT_P3     38
1123
1124 #define NETXEN_MAC_NOOP 0
1125 #define NETXEN_MAC_ADD  1
1126 #define NETXEN_MAC_DEL  2
1127
1128 typedef struct nx_mac_list_s {
1129         struct nx_mac_list_s *next;
1130         uint8_t mac_addr[MAX_ADDR_LEN];
1131 } nx_mac_list_t;
1132
1133 /*
1134  * Interrupt coalescing defaults. The defaults are for 1500 MTU. It is
1135  * adjusted based on configured MTU.
1136  */
1137 #define NETXEN_DEFAULT_INTR_COALESCE_RX_TIME_US 3
1138 #define NETXEN_DEFAULT_INTR_COALESCE_RX_PACKETS 256
1139 #define NETXEN_DEFAULT_INTR_COALESCE_TX_PACKETS 64
1140 #define NETXEN_DEFAULT_INTR_COALESCE_TX_TIME_US 4
1141
1142 #define NETXEN_NIC_INTR_DEFAULT                 0x04
1143
1144 typedef union {
1145         struct {
1146                 uint16_t        rx_packets;
1147                 uint16_t        rx_time_us;
1148                 uint16_t        tx_packets;
1149                 uint16_t        tx_time_us;
1150         } data;
1151         uint64_t                word;
1152 } nx_nic_intr_coalesce_data_t;
1153
1154 typedef struct {
1155         uint16_t                        stats_time_us;
1156         uint16_t                        rate_sample_time;
1157         uint16_t                        flags;
1158         uint16_t                        rsvd_1;
1159         uint32_t                        low_threshold;
1160         uint32_t                        high_threshold;
1161         nx_nic_intr_coalesce_data_t     normal;
1162         nx_nic_intr_coalesce_data_t     low;
1163         nx_nic_intr_coalesce_data_t     high;
1164         nx_nic_intr_coalesce_data_t     irq;
1165 } nx_nic_intr_coalesce_t;
1166
1167 #define NX_HOST_REQUEST         0x13
1168 #define NX_NIC_REQUEST          0x14
1169
1170 #define NX_MAC_EVENT            0x1
1171
1172 enum {
1173         NX_NIC_H2C_OPCODE_START = 0,
1174         NX_NIC_H2C_OPCODE_CONFIG_RSS,
1175         NX_NIC_H2C_OPCODE_CONFIG_RSS_TBL,
1176         NX_NIC_H2C_OPCODE_CONFIG_INTR_COALESCE,
1177         NX_NIC_H2C_OPCODE_CONFIG_LED,
1178         NX_NIC_H2C_OPCODE_CONFIG_PROMISCUOUS,
1179         NX_NIC_H2C_OPCODE_CONFIG_L2_MAC,
1180         NX_NIC_H2C_OPCODE_LRO_REQUEST,
1181         NX_NIC_H2C_OPCODE_GET_SNMP_STATS,
1182         NX_NIC_H2C_OPCODE_PROXY_START_REQUEST,
1183         NX_NIC_H2C_OPCODE_PROXY_STOP_REQUEST,
1184         NX_NIC_H2C_OPCODE_PROXY_SET_MTU,
1185         NX_NIC_H2C_OPCODE_PROXY_SET_VPORT_MISS_MODE,
1186         NX_H2P_OPCODE_GET_FINGER_PRINT_REQUEST,
1187         NX_H2P_OPCODE_INSTALL_LICENSE_REQUEST,
1188         NX_H2P_OPCODE_GET_LICENSE_CAPABILITY_REQUEST,
1189         NX_NIC_H2C_OPCODE_GET_NET_STATS,
1190         NX_NIC_H2C_OPCODE_LAST
1191 };
1192
1193 #define VPORT_MISS_MODE_DROP            0 /* drop all unmatched */
1194 #define VPORT_MISS_MODE_ACCEPT_ALL      1 /* accept all packets */
1195 #define VPORT_MISS_MODE_ACCEPT_MULTI    2 /* accept unmatched multicast */
1196
1197 typedef struct {
1198         __le64 qhdr;
1199         __le64 req_hdr;
1200         __le64 words[6];
1201 } nx_nic_req_t;
1202
1203 typedef struct {
1204         u8 op;
1205         u8 tag;
1206         u8 mac_addr[6];
1207 } nx_mac_req_t;
1208
1209 #define MAX_PENDING_DESC_BLOCK_SIZE     64
1210
1211 #define NETXEN_NIC_MSI_ENABLED          0x02
1212 #define NETXEN_NIC_MSIX_ENABLED         0x04
1213 #define NETXEN_IS_MSI_FAMILY(adapter) \
1214         ((adapter)->flags & (NETXEN_NIC_MSI_ENABLED | NETXEN_NIC_MSIX_ENABLED))
1215
1216 #define MSIX_ENTRIES_PER_ADAPTER        1
1217 #define NETXEN_MSIX_TBL_SPACE           8192
1218 #define NETXEN_PCI_REG_MSIX_TBL         0x44
1219
1220 #define NETXEN_DB_MAPSIZE_BYTES         0x1000
1221
1222 #define NETXEN_NETDEV_WEIGHT 120
1223 #define NETXEN_ADAPTER_UP_MAGIC 777
1224 #define NETXEN_NIC_PEG_TUNE 0
1225
1226 struct netxen_dummy_dma {
1227         void *addr;
1228         dma_addr_t phys_addr;
1229 };
1230
1231 struct netxen_adapter {
1232         struct netxen_hardware_context ahw;
1233
1234         struct net_device *netdev;
1235         struct pci_dev *pdev;
1236         int pci_using_dac;
1237         struct napi_struct napi;
1238         struct net_device_stats net_stats;
1239         int mtu;
1240         int portnum;
1241         u8 physical_port;
1242         u16 tx_context_id;
1243
1244         uint8_t         mc_enabled;
1245         uint8_t         max_mc_count;
1246         nx_mac_list_t   *mac_list;
1247
1248         struct netxen_legacy_intr_set legacy_intr;
1249         u32     crb_intr_mask;
1250
1251         struct work_struct watchdog_task;
1252         struct timer_list watchdog_timer;
1253         struct work_struct  tx_timeout_task;
1254
1255         u32 curr_window;
1256         u32 crb_win;
1257         rwlock_t adapter_lock;
1258
1259         u32 cmd_producer;
1260         __le32 *cmd_consumer;
1261         u32 last_cmd_consumer;
1262         u32 crb_addr_cmd_producer;
1263         u32 crb_addr_cmd_consumer;
1264
1265         u32 max_tx_desc_count;
1266         u32 max_rx_desc_count;
1267         u32 max_jumbo_rx_desc_count;
1268         u32 max_lro_rx_desc_count;
1269
1270         int max_rds_rings;
1271
1272         u32 flags;
1273         u32 irq;
1274         int driver_mismatch;
1275         u32 temp;
1276
1277         u32 fw_major;
1278
1279         u8 msix_supported;
1280         u8 max_possible_rss_rings;
1281         struct msix_entry msix_entries[MSIX_ENTRIES_PER_ADAPTER];
1282
1283         struct netxen_adapter_stats stats;
1284
1285         u16 link_speed;
1286         u16 link_duplex;
1287         u16 state;
1288         u16 link_autoneg;
1289         int rx_csum;
1290         int status;
1291
1292         struct netxen_cmd_buffer *cmd_buf_arr;  /* Command buffers for xmit */
1293
1294         /*
1295          * Receive instances. These can be either one per port,
1296          * or one per peg, etc.
1297          */
1298         struct netxen_recv_context recv_ctx[MAX_RCV_CTX];
1299
1300         int is_up;
1301         struct netxen_dummy_dma dummy_dma;
1302         nx_nic_intr_coalesce_t coal;
1303
1304         /* Context interface shared between card and host */
1305         struct netxen_ring_ctx *ctx_desc;
1306         dma_addr_t ctx_desc_phys_addr;
1307         int intr_scheme;
1308         int msi_mode;
1309         int (*enable_phy_interrupts) (struct netxen_adapter *);
1310         int (*disable_phy_interrupts) (struct netxen_adapter *);
1311         int (*macaddr_set) (struct netxen_adapter *, netxen_ethernet_macaddr_t);
1312         int (*set_mtu) (struct netxen_adapter *, int);
1313         int (*set_promisc) (struct netxen_adapter *, u32);
1314         int (*phy_read) (struct netxen_adapter *, long reg, u32 *);
1315         int (*phy_write) (struct netxen_adapter *, long reg, u32 val);
1316         int (*init_port) (struct netxen_adapter *, int);
1317         int (*stop_port) (struct netxen_adapter *);
1318
1319         int (*hw_read_wx)(struct netxen_adapter *, ulong, void *, int);
1320         int (*hw_write_wx)(struct netxen_adapter *, ulong, void *, int);
1321         int (*pci_mem_read)(struct netxen_adapter *, u64, void *, int);
1322         int (*pci_mem_write)(struct netxen_adapter *, u64, void *, int);
1323         int (*pci_write_immediate)(struct netxen_adapter *, u64, u32);
1324         u32 (*pci_read_immediate)(struct netxen_adapter *, u64);
1325         void (*pci_write_normalize)(struct netxen_adapter *, u64, u32);
1326         u32 (*pci_read_normalize)(struct netxen_adapter *, u64);
1327         unsigned long (*pci_set_window)(struct netxen_adapter *,
1328                         unsigned long long);
1329 };                              /* netxen_adapter structure */
1330
1331 /*
1332  * NetXen dma watchdog control structure
1333  *
1334  *      Bit 0           : enabled => R/O: 1 watchdog active, 0 inactive
1335  *      Bit 1           : disable_request => 1 req disable dma watchdog
1336  *      Bit 2           : enable_request =>  1 req enable dma watchdog
1337  *      Bit 3-31        : unused
1338  */
1339
1340 #define netxen_set_dma_watchdog_disable_req(config_word) \
1341         _netxen_set_bits(config_word, 1, 1, 1)
1342 #define netxen_set_dma_watchdog_enable_req(config_word) \
1343         _netxen_set_bits(config_word, 2, 1, 1)
1344 #define netxen_get_dma_watchdog_enabled(config_word) \
1345         ((config_word) & 0x1)
1346 #define netxen_get_dma_watchdog_disabled(config_word) \
1347         (((config_word) >> 1) & 0x1)
1348
1349 /* Max number of xmit producer threads that can run simultaneously */
1350 #define MAX_XMIT_PRODUCERS              16
1351
1352 #define PCI_OFFSET_FIRST_RANGE(adapter, off)    \
1353         ((adapter)->ahw.pci_base0 + (off))
1354 #define PCI_OFFSET_SECOND_RANGE(adapter, off)   \
1355         ((adapter)->ahw.pci_base1 + (off) - SECOND_PAGE_GROUP_START)
1356 #define PCI_OFFSET_THIRD_RANGE(adapter, off)    \
1357         ((adapter)->ahw.pci_base2 + (off) - THIRD_PAGE_GROUP_START)
1358
1359 static inline void __iomem *pci_base_offset(struct netxen_adapter *adapter,
1360                                             unsigned long off)
1361 {
1362         if ((off < FIRST_PAGE_GROUP_END) && (off >= FIRST_PAGE_GROUP_START)) {
1363                 return (adapter->ahw.pci_base0 + off);
1364         } else if ((off < SECOND_PAGE_GROUP_END) &&
1365                    (off >= SECOND_PAGE_GROUP_START)) {
1366                 return (adapter->ahw.pci_base1 + off - SECOND_PAGE_GROUP_START);
1367         } else if ((off < THIRD_PAGE_GROUP_END) &&
1368                    (off >= THIRD_PAGE_GROUP_START)) {
1369                 return (adapter->ahw.pci_base2 + off - THIRD_PAGE_GROUP_START);
1370         }
1371         return NULL;
1372 }
1373
1374 static inline void __iomem *pci_base(struct netxen_adapter *adapter,
1375                                      unsigned long off)
1376 {
1377         if ((off < FIRST_PAGE_GROUP_END) && (off >= FIRST_PAGE_GROUP_START)) {
1378                 return adapter->ahw.pci_base0;
1379         } else if ((off < SECOND_PAGE_GROUP_END) &&
1380                    (off >= SECOND_PAGE_GROUP_START)) {
1381                 return adapter->ahw.pci_base1;
1382         } else if ((off < THIRD_PAGE_GROUP_END) &&
1383                    (off >= THIRD_PAGE_GROUP_START)) {
1384                 return adapter->ahw.pci_base2;
1385         }
1386         return NULL;
1387 }
1388
1389 int netxen_niu_xgbe_enable_phy_interrupts(struct netxen_adapter *adapter);
1390 int netxen_niu_gbe_enable_phy_interrupts(struct netxen_adapter *adapter);
1391 int netxen_niu_xgbe_disable_phy_interrupts(struct netxen_adapter *adapter);
1392 int netxen_niu_gbe_disable_phy_interrupts(struct netxen_adapter *adapter);
1393 int netxen_niu_gbe_phy_read(struct netxen_adapter *adapter, long reg,
1394                             __u32 * readval);
1395 int netxen_niu_gbe_phy_write(struct netxen_adapter *adapter,
1396                              long reg, __u32 val);
1397
1398 /* Functions available from netxen_nic_hw.c */
1399 int netxen_nic_set_mtu_xgb(struct netxen_adapter *adapter, int new_mtu);
1400 int netxen_nic_set_mtu_gb(struct netxen_adapter *adapter, int new_mtu);
1401 void netxen_nic_reg_write(struct netxen_adapter *adapter, u64 off, u32 val);
1402 int netxen_nic_reg_read(struct netxen_adapter *adapter, u64 off);
1403 void netxen_nic_write_w0(struct netxen_adapter *adapter, u32 index, u32 value);
1404 void netxen_nic_read_w0(struct netxen_adapter *adapter, u32 index, u32 *value);
1405 void netxen_nic_write_w1(struct netxen_adapter *adapter, u32 index, u32 value);
1406 void netxen_nic_read_w1(struct netxen_adapter *adapter, u32 index, u32 *value);
1407
1408 int netxen_nic_get_board_info(struct netxen_adapter *adapter);
1409
1410 int netxen_nic_hw_read_wx_128M(struct netxen_adapter *adapter,
1411                 ulong off, void *data, int len);
1412 int netxen_nic_hw_write_wx_128M(struct netxen_adapter *adapter,
1413                 ulong off, void *data, int len);
1414 int netxen_nic_pci_mem_read_128M(struct netxen_adapter *adapter,
1415                 u64 off, void *data, int size);
1416 int netxen_nic_pci_mem_write_128M(struct netxen_adapter *adapter,
1417                 u64 off, void *data, int size);
1418 int netxen_nic_pci_write_immediate_128M(struct netxen_adapter *adapter,
1419                 u64 off, u32 data);
1420 u32 netxen_nic_pci_read_immediate_128M(struct netxen_adapter *adapter, u64 off);
1421 void netxen_nic_pci_write_normalize_128M(struct netxen_adapter *adapter,
1422                 u64 off, u32 data);
1423 u32 netxen_nic_pci_read_normalize_128M(struct netxen_adapter *adapter, u64 off);
1424 unsigned long netxen_nic_pci_set_window_128M(struct netxen_adapter *adapter,
1425                 unsigned long long addr);
1426 void netxen_nic_pci_change_crbwindow_128M(struct netxen_adapter *adapter,
1427                 u32 wndw);
1428
1429 int netxen_nic_hw_read_wx_2M(struct netxen_adapter *adapter,
1430                 ulong off, void *data, int len);
1431 int netxen_nic_hw_write_wx_2M(struct netxen_adapter *adapter,
1432                 ulong off, void *data, int len);
1433 int netxen_nic_pci_mem_read_2M(struct netxen_adapter *adapter,
1434                 u64 off, void *data, int size);
1435 int netxen_nic_pci_mem_write_2M(struct netxen_adapter *adapter,
1436                 u64 off, void *data, int size);
1437 void netxen_crb_writelit_adapter(struct netxen_adapter *adapter,
1438                                  unsigned long off, int data);
1439 int netxen_nic_pci_write_immediate_2M(struct netxen_adapter *adapter,
1440                 u64 off, u32 data);
1441 u32 netxen_nic_pci_read_immediate_2M(struct netxen_adapter *adapter, u64 off);
1442 void netxen_nic_pci_write_normalize_2M(struct netxen_adapter *adapter,
1443                 u64 off, u32 data);
1444 u32 netxen_nic_pci_read_normalize_2M(struct netxen_adapter *adapter, u64 off);
1445 unsigned long netxen_nic_pci_set_window_2M(struct netxen_adapter *adapter,
1446                 unsigned long long addr);
1447
1448 /* Functions from netxen_nic_init.c */
1449 void netxen_free_adapter_offload(struct netxen_adapter *adapter);
1450 int netxen_initialize_adapter_offload(struct netxen_adapter *adapter);
1451 int netxen_phantom_init(struct netxen_adapter *adapter, int pegtune_val);
1452 int netxen_receive_peg_ready(struct netxen_adapter *adapter);
1453 int netxen_load_firmware(struct netxen_adapter *adapter);
1454 int netxen_pinit_from_rom(struct netxen_adapter *adapter, int verbose);
1455
1456 int netxen_rom_fast_read(struct netxen_adapter *adapter, int addr, int *valp);
1457 int netxen_rom_fast_read_words(struct netxen_adapter *adapter, int addr,
1458                                 u8 *bytes, size_t size);
1459 int netxen_rom_fast_write_words(struct netxen_adapter *adapter, int addr,
1460                                 u8 *bytes, size_t size);
1461 int netxen_flash_unlock(struct netxen_adapter *adapter);
1462 int netxen_backup_crbinit(struct netxen_adapter *adapter);
1463 int netxen_flash_erase_secondary(struct netxen_adapter *adapter);
1464 int netxen_flash_erase_primary(struct netxen_adapter *adapter);
1465 void netxen_halt_pegs(struct netxen_adapter *adapter);
1466
1467 int netxen_rom_se(struct netxen_adapter *adapter, int addr);
1468
1469 int netxen_alloc_sw_resources(struct netxen_adapter *adapter);
1470 void netxen_free_sw_resources(struct netxen_adapter *adapter);
1471
1472 int netxen_alloc_hw_resources(struct netxen_adapter *adapter);
1473 void netxen_free_hw_resources(struct netxen_adapter *adapter);
1474
1475 void netxen_release_rx_buffers(struct netxen_adapter *adapter);
1476 void netxen_release_tx_buffers(struct netxen_adapter *adapter);
1477
1478 void netxen_initialize_adapter_ops(struct netxen_adapter *adapter);
1479 int netxen_init_firmware(struct netxen_adapter *adapter);
1480 void netxen_nic_clear_stats(struct netxen_adapter *adapter);
1481 void netxen_watchdog_task(struct work_struct *work);
1482 void netxen_post_rx_buffers(struct netxen_adapter *adapter, u32 ctx,
1483                             u32 ringid);
1484 int netxen_process_cmd_ring(struct netxen_adapter *adapter);
1485 u32 netxen_process_rcv_ring(struct netxen_adapter *adapter, int ctx, int max);
1486 void netxen_p2_nic_set_multi(struct net_device *netdev);
1487 void netxen_p3_nic_set_multi(struct net_device *netdev);
1488 void netxen_p3_free_mac_list(struct netxen_adapter *adapter);
1489 int netxen_p3_nic_set_promisc(struct netxen_adapter *adapter, u32);
1490 int netxen_config_intr_coalesce(struct netxen_adapter *adapter);
1491
1492 int nx_fw_cmd_set_mtu(struct netxen_adapter *adapter, int mtu);
1493 int netxen_nic_change_mtu(struct net_device *netdev, int new_mtu);
1494
1495 int netxen_nic_set_mac(struct net_device *netdev, void *p);
1496 struct net_device_stats *netxen_nic_get_stats(struct net_device *netdev);
1497
1498 void netxen_nic_update_cmd_producer(struct netxen_adapter *adapter,
1499                 uint32_t crb_producer);
1500
1501 /*
1502  * NetXen Board information
1503  */
1504
1505 #define NETXEN_MAX_SHORT_NAME 32
1506 struct netxen_brdinfo {
1507         netxen_brdtype_t brdtype;       /* type of board */
1508         long ports;             /* max no of physical ports */
1509         char short_name[NETXEN_MAX_SHORT_NAME];
1510 };
1511
1512 static const struct netxen_brdinfo netxen_boards[] = {
1513         {NETXEN_BRDTYPE_P2_SB31_10G_CX4, 1, "XGb CX4"},
1514         {NETXEN_BRDTYPE_P2_SB31_10G_HMEZ, 1, "XGb HMEZ"},
1515         {NETXEN_BRDTYPE_P2_SB31_10G_IMEZ, 2, "XGb IMEZ"},
1516         {NETXEN_BRDTYPE_P2_SB31_10G, 1, "XGb XFP"},
1517         {NETXEN_BRDTYPE_P2_SB35_4G, 4, "Quad Gb"},
1518         {NETXEN_BRDTYPE_P2_SB31_2G, 2, "Dual Gb"},
1519         {NETXEN_BRDTYPE_P3_REF_QG,  4, "Reference Quad Gig "},
1520         {NETXEN_BRDTYPE_P3_HMEZ,    2, "Dual XGb HMEZ"},
1521         {NETXEN_BRDTYPE_P3_10G_CX4_LP,   2, "Dual XGb CX4 LP"},
1522         {NETXEN_BRDTYPE_P3_4_GB,    4, "Quad Gig LP"},
1523         {NETXEN_BRDTYPE_P3_IMEZ,    2, "Dual XGb IMEZ"},
1524         {NETXEN_BRDTYPE_P3_10G_SFP_PLUS, 2, "Dual XGb SFP+ LP"},
1525         {NETXEN_BRDTYPE_P3_10000_BASE_T, 1, "XGB 10G BaseT LP"},
1526         {NETXEN_BRDTYPE_P3_XG_LOM,  2, "Dual XGb LOM"},
1527         {NETXEN_BRDTYPE_P3_4_GB_MM, 4, "NX3031 Gigabit Ethernet"},
1528         {NETXEN_BRDTYPE_P3_10G_SFP_CT, 2, "NX3031 10 Gigabit Ethernet"},
1529         {NETXEN_BRDTYPE_P3_10G_SFP_QT, 2, "Quanta Dual XGb SFP+"},
1530         {NETXEN_BRDTYPE_P3_10G_CX4, 2, "Reference Dual CX4 Option"},
1531         {NETXEN_BRDTYPE_P3_10G_XFP, 1, "Reference Single XFP Option"}
1532 };
1533
1534 #define NUM_SUPPORTED_BOARDS ARRAY_SIZE(netxen_boards)
1535
1536 static inline void get_brd_name_by_type(u32 type, char *name)
1537 {
1538         int i, found = 0;
1539         for (i = 0; i < NUM_SUPPORTED_BOARDS; ++i) {
1540                 if (netxen_boards[i].brdtype == type) {
1541                         strcpy(name, netxen_boards[i].short_name);
1542                         found = 1;
1543                         break;
1544                 }
1545
1546         }
1547         if (!found)
1548                 name = "Unknown";
1549 }
1550
1551 static inline int
1552 dma_watchdog_shutdown_request(struct netxen_adapter *adapter)
1553 {
1554         u32 ctrl;
1555
1556         /* check if already inactive */
1557         if (adapter->hw_read_wx(adapter,
1558             NETXEN_CAM_RAM(NETXEN_CAM_RAM_DMA_WATCHDOG_CTRL), &ctrl, 4))
1559                 printk(KERN_ERR "failed to read dma watchdog status\n");
1560
1561         if (netxen_get_dma_watchdog_enabled(ctrl) == 0)
1562                 return 1;
1563
1564         /* Send the disable request */
1565         netxen_set_dma_watchdog_disable_req(ctrl);
1566         netxen_crb_writelit_adapter(adapter,
1567                 NETXEN_CAM_RAM(NETXEN_CAM_RAM_DMA_WATCHDOG_CTRL), ctrl);
1568
1569         return 0;
1570 }
1571
1572 static inline int
1573 dma_watchdog_shutdown_poll_result(struct netxen_adapter *adapter)
1574 {
1575         u32 ctrl;
1576
1577         if (adapter->hw_read_wx(adapter,
1578             NETXEN_CAM_RAM(NETXEN_CAM_RAM_DMA_WATCHDOG_CTRL), &ctrl, 4))
1579                 printk(KERN_ERR "failed to read dma watchdog status\n");
1580
1581         return (netxen_get_dma_watchdog_enabled(ctrl) == 0);
1582 }
1583
1584 static inline int
1585 dma_watchdog_wakeup(struct netxen_adapter *adapter)
1586 {
1587         u32 ctrl;
1588
1589         if (adapter->hw_read_wx(adapter,
1590                 NETXEN_CAM_RAM(NETXEN_CAM_RAM_DMA_WATCHDOG_CTRL), &ctrl, 4))
1591                 printk(KERN_ERR "failed to read dma watchdog status\n");
1592
1593         if (netxen_get_dma_watchdog_enabled(ctrl))
1594                 return 1;
1595
1596         /* send the wakeup request */
1597         netxen_set_dma_watchdog_enable_req(ctrl);
1598
1599         netxen_crb_writelit_adapter(adapter,
1600                 NETXEN_CAM_RAM(NETXEN_CAM_RAM_DMA_WATCHDOG_CTRL), ctrl);
1601
1602         return 0;
1603 }
1604
1605
1606 int netxen_is_flash_supported(struct netxen_adapter *adapter);
1607 int netxen_get_flash_mac_addr(struct netxen_adapter *adapter, __le64 *mac);
1608 int netxen_p3_get_mac_addr(struct netxen_adapter *adapter, __le64 *mac);
1609 extern void netxen_change_ringparam(struct netxen_adapter *adapter);
1610 extern int netxen_rom_fast_read(struct netxen_adapter *adapter, int addr,
1611                                 int *valp);
1612
1613 extern struct ethtool_ops netxen_nic_ethtool_ops;
1614
1615 #endif                          /* __NETXEN_NIC_H_ */
Full containers within linux kernel