SAFE public projects git trees. - safe/jmp/linux-2.6/blob - drivers/net/ixgbe/ixgbe.h

   1 /*******************************************************************************
   2
   3   Intel 10 Gigabit PCI Express Linux driver
   4   Copyright(c) 1999 - 2008 Intel Corporation.
   5
   6   This program is free software; you can redistribute it and/or modify it
   7   under the terms and conditions of the GNU General Public License,
   8   version 2, as published by the Free Software Foundation.
   9
  10   This program is distributed in the hope it will be useful, but WITHOUT
  11   ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
  12   FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for
  13   more details.
  14
  15   You should have received a copy of the GNU General Public License along with
  16   this program; if not, write to the Free Software Foundation, Inc.,
  17   51 Franklin St - Fifth Floor, Boston, MA 02110-1301 USA.
  18
  19   The full GNU General Public License is included in this distribution in
  20   the file called "COPYING".
  21
  22   Contact Information:
  23   e1000-devel Mailing List <e1000-devel@lists.sourceforge.net>
  24   Intel Corporation, 5200 N.E. Elam Young Parkway, Hillsboro, OR 97124-6497
  25
  26 *******************************************************************************/
  27
  28 #ifndef _IXGBE_H_
  29 #define _IXGBE_H_
  30
  31 #include <linux/types.h>
  32 #include <linux/pci.h>
  33 #include <linux/netdevice.h>
  34 #include <linux/inet_lro.h>
  35
  36 #include "ixgbe_type.h"
  37 #include "ixgbe_common.h"
  38 #include "ixgbe_dcb.h"
  39 #ifdef CONFIG_IXGBE_DCA
  40 #include <linux/dca.h>
  41 #endif
  42
  43 #define PFX "ixgbe: "
  44 #define DPRINTK(nlevel, klevel, fmt, args...) \
  45         ((void)((NETIF_MSG_##nlevel & adapter->msg_enable) && \
  46         printk(KERN_##klevel PFX "%s: %s: " fmt, adapter->netdev->name, \
  47                 __func__ , ## args)))
  48
  49 /* TX/RX descriptor defines */
  50 #define IXGBE_DEFAULT_TXD                  1024
  51 #define IXGBE_MAX_TXD                      4096
  52 #define IXGBE_MIN_TXD                        64
  53
  54 #define IXGBE_DEFAULT_RXD                  1024
  55 #define IXGBE_MAX_RXD                      4096
  56 #define IXGBE_MIN_RXD                        64
  57
  58 /* flow control */
  59 #define IXGBE_DEFAULT_FCRTL             0x10000
  60 #define IXGBE_MIN_FCRTL                    0x40
  61 #define IXGBE_MAX_FCRTL                 0x7FF80
  62 #define IXGBE_DEFAULT_FCRTH             0x20000
  63 #define IXGBE_MIN_FCRTH                   0x600
  64 #define IXGBE_MAX_FCRTH                 0x7FFF0
  65 #define IXGBE_DEFAULT_FCPAUSE            0xFFFF
  66 #define IXGBE_MIN_FCPAUSE                     0
  67 #define IXGBE_MAX_FCPAUSE                0xFFFF
  68
  69 /* Supported Rx Buffer Sizes */
  70 #define IXGBE_RXBUFFER_64    64     /* Used for packet split */
  71 #define IXGBE_RXBUFFER_128   128    /* Used for packet split */
  72 #define IXGBE_RXBUFFER_256   256    /* Used for packet split */
  73 #define IXGBE_RXBUFFER_2048  2048
  74
  75 #define IXGBE_RX_HDR_SIZE IXGBE_RXBUFFER_256
  76
  77 #define MAXIMUM_ETHERNET_VLAN_SIZE (ETH_FRAME_LEN + ETH_FCS_LEN + VLAN_HLEN)
  78
  79 /* How many Rx Buffers do we bundle into one write to the hardware ? */
  80 #define IXGBE_RX_BUFFER_WRITE   16      /* Must be power of 2 */
  81
  82 #define IXGBE_TX_FLAGS_CSUM             (u32)(1)
  83 #define IXGBE_TX_FLAGS_VLAN             (u32)(1 << 1)
  84 #define IXGBE_TX_FLAGS_TSO              (u32)(1 << 2)
  85 #define IXGBE_TX_FLAGS_IPV4             (u32)(1 << 3)
  86 #define IXGBE_TX_FLAGS_VLAN_MASK        0xffff0000
  87 #define IXGBE_TX_FLAGS_VLAN_PRIO_MASK   0x0000e000
  88 #define IXGBE_TX_FLAGS_VLAN_SHIFT       16
  89
  90 #define IXGBE_MAX_LRO_DESCRIPTORS       8
  91 #define IXGBE_MAX_LRO_AGGREGATE         32
  92
  93 /* wrapper around a pointer to a socket buffer,
  94  * so a DMA handle can be stored along with the buffer */
  95 struct ixgbe_tx_buffer {
  96         struct sk_buff *skb;
  97         dma_addr_t dma;
  98         unsigned long time_stamp;
  99         u16 length;
 100         u16 next_to_watch;
 101 };
 102
 103 struct ixgbe_rx_buffer {
 104         struct sk_buff *skb;
 105         dma_addr_t dma;
 106         struct page *page;
 107         dma_addr_t page_dma;
 108         unsigned int page_offset;
 109 };
 110
 111 struct ixgbe_queue_stats {
 112         u64 packets;
 113         u64 bytes;
 114 };
 115
 116 struct ixgbe_ring {
 117         void *desc;                     /* descriptor ring memory */
 118         dma_addr_t dma;                 /* phys. address of descriptor ring */
 119         unsigned int size;              /* length in bytes */
 120         unsigned int count;             /* amount of descriptors */
 121         unsigned int next_to_use;
 122         unsigned int next_to_clean;
 123
 124         int queue_index; /* needed for multiqueue queue management */
 125         union {
 126                 struct ixgbe_tx_buffer *tx_buffer_info;
 127                 struct ixgbe_rx_buffer *rx_buffer_info;
 128         };
 129
 130         u16 head;
 131         u16 tail;
 132
 133         unsigned int total_bytes;
 134         unsigned int total_packets;
 135
 136         u16 reg_idx; /* holds the special value that gets the hardware register
 137                       * offset associated with this ring, which is different
 138                       * for DCB and RSS modes */
 139
 140 #ifdef CONFIG_IXGBE_DCA
 141         /* cpu for tx queue */
 142         int cpu;
 143 #endif
 144         struct net_lro_mgr lro_mgr;
 145         bool lro_used;
 146         struct ixgbe_queue_stats stats;
 147         u16 v_idx; /* maps directly to the index for this ring in the hardware
 148                    * vector array, can also be used for finding the bit in EICR
 149                    * and friends that represents the vector for this ring */
 150
 151
 152         u16 work_limit;                /* max work per interrupt */
 153         u16 rx_buf_len;
 154 };
 155
 156 #define RING_F_DCB  0
 157 #define RING_F_VMDQ 1
 158 #define RING_F_RSS  2
 159 #define IXGBE_MAX_DCB_INDICES   8
 160 #define IXGBE_MAX_RSS_INDICES  16
 161 #define IXGBE_MAX_VMDQ_INDICES 16
 162 struct ixgbe_ring_feature {
 163         int indices;
 164         int mask;
 165 };
 166
 167 #define MAX_RX_QUEUES 64
 168 #define MAX_TX_QUEUES 32
 169
 170 #define MAX_RX_PACKET_BUFFERS ((adapter->flags & IXGBE_FLAG_DCB_ENABLED) \
 171                               ? 8 : 1)
 172 #define MAX_TX_PACKET_BUFFERS MAX_RX_PACKET_BUFFERS
 173
 174 /* MAX_MSIX_Q_VECTORS of these are allocated,
 175  * but we only use one per queue-specific vector.
 176  */
 177 struct ixgbe_q_vector {
 178         struct ixgbe_adapter *adapter;
 179         struct napi_struct napi;
 180         DECLARE_BITMAP(rxr_idx, MAX_RX_QUEUES); /* Rx ring indices */
 181         DECLARE_BITMAP(txr_idx, MAX_TX_QUEUES); /* Tx ring indices */
 182         u8 rxr_count;     /* Rx ring count assigned to this vector */
 183         u8 txr_count;     /* Tx ring count assigned to this vector */
 184         u8 tx_itr;
 185         u8 rx_itr;
 186         u32 eitr;
 187 };
 188
 189 /* Helper macros to switch between ints/sec and what the register uses.
 190  * And yes, it's the same math going both ways.
 191  */
 192 #define EITR_INTS_PER_SEC_TO_REG(_eitr) \
 193         ((_eitr) ? (1000000000 / ((_eitr) * 256)) : 0)
 194 #define EITR_REG_TO_INTS_PER_SEC EITR_INTS_PER_SEC_TO_REG
 195
 196 #define IXGBE_DESC_UNUSED(R) \
 197         ((((R)->next_to_clean > (R)->next_to_use) ? 0 : (R)->count) + \
 198         (R)->next_to_clean - (R)->next_to_use - 1)
 199
 200 #define IXGBE_RX_DESC_ADV(R, i)     \
 201         (&(((union ixgbe_adv_rx_desc *)((R).desc))[i]))
 202 #define IXGBE_TX_DESC_ADV(R, i)     \
 203         (&(((union ixgbe_adv_tx_desc *)((R).desc))[i]))
 204 #define IXGBE_TX_CTXTDESC_ADV(R, i)         \
 205         (&(((struct ixgbe_adv_tx_context_desc *)((R).desc))[i]))
 206
 207 #define IXGBE_MAX_JUMBO_FRAME_SIZE        16128
 208
 209 #define OTHER_VECTOR 1
 210 #define NON_Q_VECTORS (OTHER_VECTOR)
 211
 212 #define MAX_MSIX_Q_VECTORS 16
 213 #define MIN_MSIX_Q_VECTORS 2
 214 #define MAX_MSIX_COUNT (MAX_MSIX_Q_VECTORS + NON_Q_VECTORS)
 215 #define MIN_MSIX_COUNT (MIN_MSIX_Q_VECTORS + NON_Q_VECTORS)
 216
 217 /* board specific private data structure */
 218 struct ixgbe_adapter {
 219         struct timer_list watchdog_timer;
 220         struct vlan_group *vlgrp;
 221         u16 bd_number;
 222         struct work_struct reset_task;
 223         struct ixgbe_q_vector q_vector[MAX_MSIX_Q_VECTORS];
 224         char name[MAX_MSIX_COUNT][IFNAMSIZ + 5];
 225         struct ixgbe_dcb_config dcb_cfg;
 226         struct ixgbe_dcb_config temp_dcb_cfg;
 227         u8 dcb_set_bitmap;
 228
 229         /* Interrupt Throttle Rate */
 230         u32 itr_setting;
 231         u16 eitr_low;
 232         u16 eitr_high;
 233
 234         /* TX */
 235         struct ixgbe_ring *tx_ring;     /* One per active queue */
 236         int num_tx_queues;
 237         u64 restart_queue;
 238         u64 hw_csum_tx_good;
 239         u64 lsc_int;
 240         u64 hw_tso_ctxt;
 241         u64 hw_tso6_ctxt;
 242         u32 tx_timeout_count;
 243         bool detect_tx_hung;
 244
 245         /* RX */
 246         struct ixgbe_ring *rx_ring;     /* One per active queue */
 247         int num_rx_queues;
 248         u64 hw_csum_rx_error;
 249         u64 hw_csum_rx_good;
 250         u64 non_eop_descs;
 251         int num_msix_vectors;
 252         struct ixgbe_ring_feature ring_feature[3];
 253         struct msix_entry *msix_entries;
 254
 255         u64 rx_hdr_split;
 256         u32 alloc_rx_page_failed;
 257         u32 alloc_rx_buff_failed;
 258
 259         /* Some features need tri-state capability,
 260          * thus the additional *_CAPABLE flags.
 261          */
 262         u32 flags;
 263 #define IXGBE_FLAG_RX_CSUM_ENABLED              (u32)(1)
 264 #define IXGBE_FLAG_MSI_CAPABLE                  (u32)(1 << 1)
 265 #define IXGBE_FLAG_MSI_ENABLED                  (u32)(1 << 2)
 266 #define IXGBE_FLAG_MSIX_CAPABLE                 (u32)(1 << 3)
 267 #define IXGBE_FLAG_MSIX_ENABLED                 (u32)(1 << 4)
 268 #define IXGBE_FLAG_RX_1BUF_CAPABLE              (u32)(1 << 6)
 269 #define IXGBE_FLAG_RX_PS_CAPABLE                (u32)(1 << 7)
 270 #define IXGBE_FLAG_RX_PS_ENABLED                (u32)(1 << 8)
 271 #define IXGBE_FLAG_IN_NETPOLL                   (u32)(1 << 9)
 272 #define IXGBE_FLAG_DCA_ENABLED                  (u32)(1 << 10)
 273 #define IXGBE_FLAG_DCA_CAPABLE                  (u32)(1 << 11)
 274 #define IXGBE_FLAG_IMIR_ENABLED                 (u32)(1 << 12)
 275 #define IXGBE_FLAG_MQ_CAPABLE                   (u32)(1 << 13)
 276 #define IXGBE_FLAG_RSS_ENABLED                  (u32)(1 << 16)
 277 #define IXGBE_FLAG_RSS_CAPABLE                  (u32)(1 << 17)
 278 #define IXGBE_FLAG_VMDQ_CAPABLE                 (u32)(1 << 18)
 279 #define IXGBE_FLAG_VMDQ_ENABLED                 (u32)(1 << 19)
 280 #define IXGBE_FLAG_FAN_FAIL_CAPABLE             (u32)(1 << 20)
 281 #define IXGBE_FLAG_NEED_LINK_UPDATE             (u32)(1 << 22)
 282 #define IXGBE_FLAG_IN_WATCHDOG_TASK             (u32)(1 << 23)
 283 #define IXGBE_FLAG_DCB_ENABLED                  (u32)(1 << 24)
 284
 285 /* default to trying for four seconds */
 286 #define IXGBE_TRY_LINK_TIMEOUT (4 * HZ)
 287
 288         /* OS defined structs */
 289         struct net_device *netdev;
 290         struct pci_dev *pdev;
 291         struct net_device_stats net_stats;
 292
 293         /* structs defined in ixgbe_hw.h */
 294         struct ixgbe_hw hw;
 295         u16 msg_enable;
 296         struct ixgbe_hw_stats stats;
 297
 298         /* Interrupt Throttle Rate */
 299         u32 eitr_param;
 300
 301         unsigned long state;
 302         u64 tx_busy;
 303         u64 lro_aggregated;
 304         u64 lro_flushed;
 305         u64 lro_no_desc;
 306         unsigned int tx_ring_count;
 307         unsigned int rx_ring_count;
 308
 309         u32 link_speed;
 310         bool link_up;
 311         unsigned long link_check_timeout;
 312
 313         struct work_struct watchdog_task;
 314 };
 315
 316 enum ixbge_state_t {
 317         __IXGBE_TESTING,
 318         __IXGBE_RESETTING,
 319         __IXGBE_DOWN
 320 };
 321
 322 enum ixgbe_boards {
 323         board_82598,
 324 };
 325
 326 extern struct ixgbe_info ixgbe_82598_info;
 327 #ifdef CONFIG_IXGBE_DCBNL
 328 extern struct dcbnl_rtnl_ops dcbnl_ops;
 329 extern int ixgbe_copy_dcb_cfg(struct ixgbe_dcb_config *src_dcb_cfg,
 330                               struct ixgbe_dcb_config *dst_dcb_cfg,
 331                               int tc_max);
 332 #endif
 333
 334 extern char ixgbe_driver_name[];
 335 extern const char ixgbe_driver_version[];
 336
 337 extern int ixgbe_up(struct ixgbe_adapter *adapter);
 338 extern void ixgbe_down(struct ixgbe_adapter *adapter);
 339 extern void ixgbe_reinit_locked(struct ixgbe_adapter *adapter);
 340 extern void ixgbe_reset(struct ixgbe_adapter *adapter);
 341 extern void ixgbe_set_ethtool_ops(struct net_device *netdev);
 342 extern int ixgbe_setup_rx_resources(struct ixgbe_adapter *, struct ixgbe_ring *);
 343 extern int ixgbe_setup_tx_resources(struct ixgbe_adapter *, struct ixgbe_ring *);
 344 extern void ixgbe_free_rx_resources(struct ixgbe_adapter *, struct ixgbe_ring *);
 345 extern void ixgbe_free_tx_resources(struct ixgbe_adapter *, struct ixgbe_ring *);
 346 extern void ixgbe_update_stats(struct ixgbe_adapter *adapter);
 347 extern void ixgbe_reset_interrupt_capability(struct ixgbe_adapter *adapter);
 348 extern int ixgbe_init_interrupt_scheme(struct ixgbe_adapter *adapter);
 349 void ixgbe_napi_add_all(struct ixgbe_adapter *adapter);
 350 void ixgbe_napi_del_all(struct ixgbe_adapter *adapter);
 351
 352 #endif /* _IXGBE_H_ */