SAFE public projects git trees. - safe/jmp/linux-2.6/blob - drivers/gpu/drm/i915/i915_drv.h

   1 /* i915_drv.h -- Private header for the I915 driver -*- linux-c -*-
   2  */
   3 /*
   4  *
   5  * Copyright 2003 Tungsten Graphics, Inc., Cedar Park, Texas.
   6  * All Rights Reserved.
   7  *
   8  * Permission is hereby granted, free of charge, to any person obtaining a
   9  * copy of this software and associated documentation files (the
  10  * "Software"), to deal in the Software without restriction, including
  11  * without limitation the rights to use, copy, modify, merge, publish,
  12  * distribute, sub license, and/or sell copies of the Software, and to
  13  * permit persons to whom the Software is furnished to do so, subject to
  14  * the following conditions:
  15  *
  16  * The above copyright notice and this permission notice (including the
  17  * next paragraph) shall be included in all copies or substantial portions
  18  * of the Software.
  19  *
  20  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS
  21  * OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
  22  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND NON-INFRINGEMENT.
  23  * IN NO EVENT SHALL TUNGSTEN GRAPHICS AND/OR ITS SUPPLIERS BE LIABLE FOR
  24  * ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT,
  25  * TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN CONNECTION WITH THE
  26  * SOFTWARE OR THE USE OR OTHER DEALINGS IN THE SOFTWARE.
  27  *
  28  */
  29
  30 #ifndef _I915_DRV_H_
  31 #define _I915_DRV_H_
  32
  33 #include "i915_reg.h"
  34 #include "intel_bios.h"
  35 #include <linux/io-mapping.h>
  36
  37 /* General customization:
  38  */
  39
  40 #define DRIVER_AUTHOR           "Tungsten Graphics, Inc."
  41
  42 #define DRIVER_NAME             "i915"
  43 #define DRIVER_DESC             "Intel Graphics"
  44 #define DRIVER_DATE             "20080730"
  45
  46 enum pipe {
  47         PIPE_A = 0,
  48         PIPE_B,
  49 };
  50
  51 enum plane {
  52         PLANE_A = 0,
  53         PLANE_B,
  54 };
  55
  56 #define I915_NUM_PIPE   2
  57
  58 /* Interface history:
  59  *
  60  * 1.1: Original.
  61  * 1.2: Add Power Management
  62  * 1.3: Add vblank support
  63  * 1.4: Fix cmdbuffer path, add heap destroy
  64  * 1.5: Add vblank pipe configuration
  65  * 1.6: - New ioctl for scheduling buffer swaps on vertical blank
  66  *      - Support vertical blank on secondary display pipe
  67  */
  68 #define DRIVER_MAJOR            1
  69 #define DRIVER_MINOR            6
  70 #define DRIVER_PATCHLEVEL       0
  71
  72 #define WATCH_COHERENCY 0
  73 #define WATCH_BUF       0
  74 #define WATCH_EXEC      0
  75 #define WATCH_LRU       0
  76 #define WATCH_RELOC     0
  77 #define WATCH_INACTIVE  0
  78 #define WATCH_PWRITE    0
  79
  80 #define I915_GEM_PHYS_CURSOR_0 1
  81 #define I915_GEM_PHYS_CURSOR_1 2
  82 #define I915_GEM_PHYS_OVERLAY_REGS 3
  83 #define I915_MAX_PHYS_OBJECT (I915_GEM_PHYS_OVERLAY_REGS)
  84
  85 struct drm_i915_gem_phys_object {
  86         int id;
  87         struct page **page_list;
  88         drm_dma_handle_t *handle;
  89         struct drm_gem_object *cur_obj;
  90 };
  91
  92 typedef struct _drm_i915_ring_buffer {
  93         unsigned long Size;
  94         u8 *virtual_start;
  95         int head;
  96         int tail;
  97         int space;
  98         drm_local_map_t map;
  99         struct drm_gem_object *ring_obj;
 100 } drm_i915_ring_buffer_t;
 101
 102 struct mem_block {
 103         struct mem_block *next;
 104         struct mem_block *prev;
 105         int start;
 106         int size;
 107         struct drm_file *file_priv; /* NULL: free, -1: heap, other: real files */
 108 };
 109
 110 struct opregion_header;
 111 struct opregion_acpi;
 112 struct opregion_swsci;
 113 struct opregion_asle;
 114
 115 struct intel_opregion {
 116         struct opregion_header *header;
 117         struct opregion_acpi *acpi;
 118         struct opregion_swsci *swsci;
 119         struct opregion_asle *asle;
 120         int enabled;
 121 };
 122
 123 struct drm_i915_master_private {
 124         drm_local_map_t *sarea;
 125         struct _drm_i915_sarea *sarea_priv;
 126 };
 127 #define I915_FENCE_REG_NONE -1
 128
 129 struct drm_i915_fence_reg {
 130         struct drm_gem_object *obj;
 131 };
 132
 133 struct sdvo_device_mapping {
 134         u8 dvo_port;
 135         u8 slave_addr;
 136         u8 dvo_wiring;
 137         u8 initialized;
 138 };
 139
 140 struct drm_i915_error_state {
 141         u32 eir;
 142         u32 pgtbl_er;
 143         u32 pipeastat;
 144         u32 pipebstat;
 145         u32 ipeir;
 146         u32 ipehr;
 147         u32 instdone;
 148         u32 acthd;
 149         u32 instpm;
 150         u32 instps;
 151         u32 instdone1;
 152         u32 seqno;
 153         struct timeval time;
 154 };
 155
 156 typedef struct drm_i915_private {
 157         struct drm_device *dev;
 158
 159         int has_gem;
 160
 161         void __iomem *regs;
 162
 163         struct pci_dev *bridge_dev;
 164         drm_i915_ring_buffer_t ring;
 165
 166         drm_dma_handle_t *status_page_dmah;
 167         void *hw_status_page;
 168         dma_addr_t dma_status_page;
 169         uint32_t counter;
 170         unsigned int status_gfx_addr;
 171         drm_local_map_t hws_map;
 172         struct drm_gem_object *hws_obj;
 173
 174         struct resource mch_res;
 175
 176         unsigned int cpp;
 177         int back_offset;
 178         int front_offset;
 179         int current_page;
 180         int page_flipping;
 181
 182         wait_queue_head_t irq_queue;
 183         atomic_t irq_received;
 184         /** Protects user_irq_refcount and irq_mask_reg */
 185         spinlock_t user_irq_lock;
 186         /** Refcount for i915_user_irq_get() versus i915_user_irq_put(). */
 187         int user_irq_refcount;
 188         /** Cached value of IMR to avoid reads in updating the bitfield */
 189         u32 irq_mask_reg;
 190         u32 pipestat[2];
 191         /** splitted irq regs for graphics and display engine on IGDNG,
 192             irq_mask_reg is still used for display irq. */
 193         u32 gt_irq_mask_reg;
 194         u32 gt_irq_enable_reg;
 195         u32 de_irq_enable_reg;
 196
 197         u32 hotplug_supported_mask;
 198         struct work_struct hotplug_work;
 199
 200         int tex_lru_log_granularity;
 201         int allow_batchbuffer;
 202         struct mem_block *agp_heap;
 203         unsigned int sr01, adpa, ppcr, dvob, dvoc, lvds;
 204         int vblank_pipe;
 205
 206         /* For hangcheck timer */
 207 #define DRM_I915_HANGCHECK_PERIOD 75 /* in jiffies */
 208         struct timer_list hangcheck_timer;
 209         int hangcheck_count;
 210         uint32_t last_acthd;
 211
 212         bool cursor_needs_physical;
 213
 214         struct drm_mm vram;
 215
 216         unsigned long cfb_size;
 217         unsigned long cfb_pitch;
 218         int cfb_fence;
 219         int cfb_plane;
 220
 221         int irq_enabled;
 222
 223         struct intel_opregion opregion;
 224
 225         /* LVDS info */
 226         int backlight_duty_cycle;  /* restore backlight to this value */
 227         bool panel_wants_dither;
 228         struct drm_display_mode *panel_fixed_mode;
 229         struct drm_display_mode *lfp_lvds_vbt_mode; /* if any */
 230         struct drm_display_mode *sdvo_lvds_vbt_mode; /* if any */
 231
 232         /* Feature bits from the VBIOS */
 233         unsigned int int_tv_support:1;
 234         unsigned int lvds_dither:1;
 235         unsigned int lvds_vbt:1;
 236         unsigned int int_crt_support:1;
 237         unsigned int lvds_use_ssc:1;
 238         unsigned int edp_support:1;
 239         int lvds_ssc_freq;
 240
 241         struct notifier_block lid_notifier;
 242
 243         int crt_ddc_bus; /* -1 = unknown, else GPIO to use for CRT DDC */
 244         struct drm_i915_fence_reg fence_regs[16]; /* assume 965 */
 245         int fence_reg_start; /* 4 if userland hasn't ioctl'd us yet */
 246         int num_fence_regs; /* 8 on pre-965, 16 otherwise */
 247
 248         unsigned int fsb_freq, mem_freq;
 249
 250         spinlock_t error_lock;
 251         struct drm_i915_error_state *first_error;
 252         struct work_struct error_work;
 253         struct workqueue_struct *wq;
 254
 255         /* Register state */
 256         bool suspended;
 257         u8 saveLBB;
 258         u32 saveDSPACNTR;
 259         u32 saveDSPBCNTR;
 260         u32 saveDSPARB;
 261         u32 saveRENDERSTANDBY;
 262         u32 saveHWS;
 263         u32 savePIPEACONF;
 264         u32 savePIPEBCONF;
 265         u32 savePIPEASRC;
 266         u32 savePIPEBSRC;
 267         u32 saveFPA0;
 268         u32 saveFPA1;
 269         u32 saveDPLL_A;
 270         u32 saveDPLL_A_MD;
 271         u32 saveHTOTAL_A;
 272         u32 saveHBLANK_A;
 273         u32 saveHSYNC_A;
 274         u32 saveVTOTAL_A;
 275         u32 saveVBLANK_A;
 276         u32 saveVSYNC_A;
 277         u32 saveBCLRPAT_A;
 278         u32 savePIPEASTAT;
 279         u32 saveDSPASTRIDE;
 280         u32 saveDSPASIZE;
 281         u32 saveDSPAPOS;
 282         u32 saveDSPAADDR;
 283         u32 saveDSPASURF;
 284         u32 saveDSPATILEOFF;
 285         u32 savePFIT_PGM_RATIOS;
 286         u32 saveBLC_PWM_CTL;
 287         u32 saveBLC_PWM_CTL2;
 288         u32 saveFPB0;
 289         u32 saveFPB1;
 290         u32 saveDPLL_B;
 291         u32 saveDPLL_B_MD;
 292         u32 saveHTOTAL_B;
 293         u32 saveHBLANK_B;
 294         u32 saveHSYNC_B;
 295         u32 saveVTOTAL_B;
 296         u32 saveVBLANK_B;
 297         u32 saveVSYNC_B;
 298         u32 saveBCLRPAT_B;
 299         u32 savePIPEBSTAT;
 300         u32 saveDSPBSTRIDE;
 301         u32 saveDSPBSIZE;
 302         u32 saveDSPBPOS;
 303         u32 saveDSPBADDR;
 304         u32 saveDSPBSURF;
 305         u32 saveDSPBTILEOFF;
 306         u32 saveVGA0;
 307         u32 saveVGA1;
 308         u32 saveVGA_PD;
 309         u32 saveVGACNTRL;
 310         u32 saveADPA;
 311         u32 saveLVDS;
 312         u32 savePP_ON_DELAYS;
 313         u32 savePP_OFF_DELAYS;
 314         u32 saveDVOA;
 315         u32 saveDVOB;
 316         u32 saveDVOC;
 317         u32 savePP_ON;
 318         u32 savePP_OFF;
 319         u32 savePP_CONTROL;
 320         u32 savePP_DIVISOR;
 321         u32 savePFIT_CONTROL;
 322         u32 save_palette_a[256];
 323         u32 save_palette_b[256];
 324         u32 saveFBC_CFB_BASE;
 325         u32 saveFBC_LL_BASE;
 326         u32 saveFBC_CONTROL;
 327         u32 saveFBC_CONTROL2;
 328         u32 saveIER;
 329         u32 saveIIR;
 330         u32 saveIMR;
 331         u32 saveCACHE_MODE_0;
 332         u32 saveD_STATE;
 333         u32 saveDSPCLK_GATE_D;
 334         u32 saveMI_ARB_STATE;
 335         u32 saveSWF0[16];
 336         u32 saveSWF1[16];
 337         u32 saveSWF2[3];
 338         u8 saveMSR;
 339         u8 saveSR[8];
 340         u8 saveGR[25];
 341         u8 saveAR_INDEX;
 342         u8 saveAR[21];
 343         u8 saveDACMASK;
 344         u8 saveCR[37];
 345         uint64_t saveFENCE[16];
 346         u32 saveCURACNTR;
 347         u32 saveCURAPOS;
 348         u32 saveCURABASE;
 349         u32 saveCURBCNTR;
 350         u32 saveCURBPOS;
 351         u32 saveCURBBASE;
 352         u32 saveCURSIZE;
 353         u32 saveDP_B;
 354         u32 saveDP_C;
 355         u32 saveDP_D;
 356         u32 savePIPEA_GMCH_DATA_M;
 357         u32 savePIPEB_GMCH_DATA_M;
 358         u32 savePIPEA_GMCH_DATA_N;
 359         u32 savePIPEB_GMCH_DATA_N;
 360         u32 savePIPEA_DP_LINK_M;
 361         u32 savePIPEB_DP_LINK_M;
 362         u32 savePIPEA_DP_LINK_N;
 363         u32 savePIPEB_DP_LINK_N;
 364
 365         struct {
 366                 struct drm_mm gtt_space;
 367
 368                 struct io_mapping *gtt_mapping;
 369                 int gtt_mtrr;
 370
 371                 /**
 372                  * List of objects currently involved in rendering from the
 373                  * ringbuffer.
 374                  *
 375                  * Includes buffers having the contents of their GPU caches
 376                  * flushed, not necessarily primitives.  last_rendering_seqno
 377                  * represents when the rendering involved will be completed.
 378                  *
 379                  * A reference is held on the buffer while on this list.
 380                  */
 381                 spinlock_t active_list_lock;
 382                 struct list_head active_list;
 383
 384                 /**
 385                  * List of objects which are not in the ringbuffer but which
 386                  * still have a write_domain which needs to be flushed before
 387                  * unbinding.
 388                  *
 389                  * last_rendering_seqno is 0 while an object is in this list.
 390                  *
 391                  * A reference is held on the buffer while on this list.
 392                  */
 393                 struct list_head flushing_list;
 394
 395                 /**
 396                  * LRU list of objects which are not in the ringbuffer and
 397                  * are ready to unbind, but are still in the GTT.
 398                  *
 399                  * last_rendering_seqno is 0 while an object is in this list.
 400                  *
 401                  * A reference is not held on the buffer while on this list,
 402                  * as merely being GTT-bound shouldn't prevent its being
 403                  * freed, and we'll pull it off the list in the free path.
 404                  */
 405                 struct list_head inactive_list;
 406
 407                 /** LRU list of objects with fence regs on them. */
 408                 struct list_head fence_list;
 409
 410                 /**
 411                  * List of breadcrumbs associated with GPU requests currently
 412                  * outstanding.
 413                  */
 414                 struct list_head request_list;
 415
 416                 /**
 417                  * We leave the user IRQ off as much as possible,
 418                  * but this means that requests will finish and never
 419                  * be retired once the system goes idle. Set a timer to
 420                  * fire periodically while the ring is running. When it
 421                  * fires, go retire requests.
 422                  */
 423                 struct delayed_work retire_work;
 424
 425                 uint32_t next_gem_seqno;
 426
 427                 /**
 428                  * Waiting sequence number, if any
 429                  */
 430                 uint32_t waiting_gem_seqno;
 431
 432                 /**
 433                  * Last seq seen at irq time
 434                  */
 435                 uint32_t irq_gem_seqno;
 436
 437                 /**
 438                  * Flag if the X Server, and thus DRM, is not currently in
 439                  * control of the device.
 440                  *
 441                  * This is set between LeaveVT and EnterVT.  It needs to be
 442                  * replaced with a semaphore.  It also needs to be
 443                  * transitioned away from for kernel modesetting.
 444                  */
 445                 int suspended;
 446
 447                 /**
 448                  * Flag if the hardware appears to be wedged.
 449                  *
 450                  * This is set when attempts to idle the device timeout.
 451                  * It prevents command submission from occuring and makes
 452                  * every pending request fail
 453                  */
 454                 atomic_t wedged;
 455
 456                 /** Bit 6 swizzling required for X tiling */
 457                 uint32_t bit_6_swizzle_x;
 458                 /** Bit 6 swizzling required for Y tiling */
 459                 uint32_t bit_6_swizzle_y;
 460
 461                 /* storage for physical objects */
 462                 struct drm_i915_gem_phys_object *phys_objs[I915_MAX_PHYS_OBJECT];
 463         } mm;
 464         struct sdvo_device_mapping sdvo_mappings[2];
 465
 466         /* Reclocking support */
 467         bool render_reclock_avail;
 468         bool lvds_downclock_avail;
 469         struct work_struct idle_work;
 470         struct timer_list idle_timer;
 471         bool busy;
 472         u16 orig_clock;
 473 } drm_i915_private_t;
 474
 475 /** driver private structure attached to each drm_gem_object */
 476 struct drm_i915_gem_object {
 477         struct drm_gem_object *obj;
 478
 479         /** Current space allocated to this object in the GTT, if any. */
 480         struct drm_mm_node *gtt_space;
 481
 482         /** This object's place on the active/flushing/inactive lists */
 483         struct list_head list;
 484
 485         /** This object's place on the fenced object LRU */
 486         struct list_head fence_list;
 487
 488         /**
 489          * This is set if the object is on the active or flushing lists
 490          * (has pending rendering), and is not set if it's on inactive (ready
 491          * to be unbound).
 492          */
 493         int active;
 494
 495         /**
 496          * This is set if the object has been written to since last bound
 497          * to the GTT
 498          */
 499         int dirty;
 500
 501         /** AGP memory structure for our GTT binding. */
 502         DRM_AGP_MEM *agp_mem;
 503
 504         struct page **pages;
 505         int pages_refcount;
 506
 507         /**
 508          * Current offset of the object in GTT space.
 509          *
 510          * This is the same as gtt_space->start
 511          */
 512         uint32_t gtt_offset;
 513
 514         /**
 515          * Fake offset for use by mmap(2)
 516          */
 517         uint64_t mmap_offset;
 518
 519         /**
 520          * Fence register bits (if any) for this object.  Will be set
 521          * as needed when mapped into the GTT.
 522          * Protected by dev->struct_mutex.
 523          */
 524         int fence_reg;
 525
 526         /** How many users have pinned this object in GTT space */
 527         int pin_count;
 528
 529         /** Breadcrumb of last rendering to the buffer. */
 530         uint32_t last_rendering_seqno;
 531
 532         /** Current tiling mode for the object. */
 533         uint32_t tiling_mode;
 534         uint32_t stride;
 535
 536         /** Record of address bit 17 of each page at last unbind. */
 537         long *bit_17;
 538
 539         /** AGP mapping type (AGP_USER_MEMORY or AGP_USER_CACHED_MEMORY */
 540         uint32_t agp_type;
 541
 542         /**
 543          * If present, while GEM_DOMAIN_CPU is in the read domain this array
 544          * flags which individual pages are valid.
 545          */
 546         uint8_t *page_cpu_valid;
 547
 548         /** User space pin count and filp owning the pin */
 549         uint32_t user_pin_count;
 550         struct drm_file *pin_filp;
 551
 552         /** for phy allocated objects */
 553         struct drm_i915_gem_phys_object *phys_obj;
 554
 555         /**
 556          * Used for checking the object doesn't appear more than once
 557          * in an execbuffer object list.
 558          */
 559         int in_execbuffer;
 560 };
 561
 562 /**
 563  * Request queue structure.
 564  *
 565  * The request queue allows us to note sequence numbers that have been emitted
 566  * and may be associated with active buffers to be retired.
 567  *
 568  * By keeping this list, we can avoid having to do questionable
 569  * sequence-number comparisons on buffer last_rendering_seqnos, and associate
 570  * an emission time with seqnos for tracking how far ahead of the GPU we are.
 571  */
 572 struct drm_i915_gem_request {
 573         /** GEM sequence number associated with this request. */
 574         uint32_t seqno;
 575
 576         /** Time at which this request was emitted, in jiffies. */
 577         unsigned long emitted_jiffies;
 578
 579         /** global list entry for this request */
 580         struct list_head list;
 581
 582         /** file_priv list entry for this request */
 583         struct list_head client_list;
 584 };
 585
 586 struct drm_i915_file_private {
 587         struct {
 588                 struct list_head request_list;
 589         } mm;
 590 };
 591
 592 enum intel_chip_family {
 593         CHIP_I8XX = 0x01,
 594         CHIP_I9XX = 0x02,
 595         CHIP_I915 = 0x04,
 596         CHIP_I965 = 0x08,
 597 };
 598
 599 extern struct drm_ioctl_desc i915_ioctls[];
 600 extern int i915_max_ioctl;
 601 extern unsigned int i915_fbpercrtc;
 602 extern unsigned int i915_powersave;
 603
 604 extern void i915_save_display(struct drm_device *dev);
 605 extern void i915_restore_display(struct drm_device *dev);
 606 extern int i915_master_create(struct drm_device *dev, struct drm_master *master);
 607 extern void i915_master_destroy(struct drm_device *dev, struct drm_master *master);
 608
 609                                 /* i915_dma.c */
 610 extern void i915_kernel_lost_context(struct drm_device * dev);
 611 extern int i915_driver_load(struct drm_device *, unsigned long flags);
 612 extern int i915_driver_unload(struct drm_device *);
 613 extern int i915_driver_open(struct drm_device *dev, struct drm_file *file_priv);
 614 extern void i915_driver_lastclose(struct drm_device * dev);
 615 extern void i915_driver_preclose(struct drm_device *dev,
 616                                  struct drm_file *file_priv);
 617 extern void i915_driver_postclose(struct drm_device *dev,
 618                                   struct drm_file *file_priv);
 619 extern int i915_driver_device_is_agp(struct drm_device * dev);
 620 extern long i915_compat_ioctl(struct file *filp, unsigned int cmd,
 621                               unsigned long arg);
 622 extern int i915_emit_box(struct drm_device *dev,
 623                          struct drm_clip_rect *boxes,
 624                          int i, int DR1, int DR4);
 625 extern int i965_reset(struct drm_device *dev, u8 flags);
 626
 627 /* i915_irq.c */
 628 void i915_hangcheck_elapsed(unsigned long data);
 629 extern int i915_irq_emit(struct drm_device *dev, void *data,
 630                          struct drm_file *file_priv);
 631 extern int i915_irq_wait(struct drm_device *dev, void *data,
 632                          struct drm_file *file_priv);
 633 void i915_user_irq_get(struct drm_device *dev);
 634 void i915_user_irq_put(struct drm_device *dev);
 635 extern void i915_enable_interrupt (struct drm_device *dev);
 636
 637 extern irqreturn_t i915_driver_irq_handler(DRM_IRQ_ARGS);
 638 extern void i915_driver_irq_preinstall(struct drm_device * dev);
 639 extern int i915_driver_irq_postinstall(struct drm_device *dev);
 640 extern void i915_driver_irq_uninstall(struct drm_device * dev);
 641 extern int i915_vblank_pipe_set(struct drm_device *dev, void *data,
 642                                 struct drm_file *file_priv);
 643 extern int i915_vblank_pipe_get(struct drm_device *dev, void *data,
 644                                 struct drm_file *file_priv);
 645 extern int i915_enable_vblank(struct drm_device *dev, int crtc);
 646 extern void i915_disable_vblank(struct drm_device *dev, int crtc);
 647 extern u32 i915_get_vblank_counter(struct drm_device *dev, int crtc);
 648 extern u32 gm45_get_vblank_counter(struct drm_device *dev, int crtc);
 649 extern int i915_vblank_swap(struct drm_device *dev, void *data,
 650                             struct drm_file *file_priv);
 651 extern void i915_enable_irq(drm_i915_private_t *dev_priv, u32 mask);
 652
 653 void
 654 i915_enable_pipestat(drm_i915_private_t *dev_priv, int pipe, u32 mask);
 655
 656 void
 657 i915_disable_pipestat(drm_i915_private_t *dev_priv, int pipe, u32 mask);
 658
 659
 660 /* i915_mem.c */
 661 extern int i915_mem_alloc(struct drm_device *dev, void *data,
 662                           struct drm_file *file_priv);
 663 extern int i915_mem_free(struct drm_device *dev, void *data,
 664                          struct drm_file *file_priv);
 665 extern int i915_mem_init_heap(struct drm_device *dev, void *data,
 666                               struct drm_file *file_priv);
 667 extern int i915_mem_destroy_heap(struct drm_device *dev, void *data,
 668                                  struct drm_file *file_priv);
 669 extern void i915_mem_takedown(struct mem_block **heap);
 670 extern void i915_mem_release(struct drm_device * dev,
 671                              struct drm_file *file_priv, struct mem_block *heap);
 672 /* i915_gem.c */
 673 int i915_gem_init_ioctl(struct drm_device *dev, void *data,
 674                         struct drm_file *file_priv);
 675 int i915_gem_create_ioctl(struct drm_device *dev, void *data,
 676                           struct drm_file *file_priv);
 677 int i915_gem_pread_ioctl(struct drm_device *dev, void *data,
 678                          struct drm_file *file_priv);
 679 int i915_gem_pwrite_ioctl(struct drm_device *dev, void *data,
 680                           struct drm_file *file_priv);
 681 int i915_gem_mmap_ioctl(struct drm_device *dev, void *data,
 682                         struct drm_file *file_priv);
 683 int i915_gem_mmap_gtt_ioctl(struct drm_device *dev, void *data,
 684                         struct drm_file *file_priv);
 685 int i915_gem_set_domain_ioctl(struct drm_device *dev, void *data,
 686                               struct drm_file *file_priv);
 687 int i915_gem_sw_finish_ioctl(struct drm_device *dev, void *data,
 688                              struct drm_file *file_priv);
 689 int i915_gem_execbuffer(struct drm_device *dev, void *data,
 690                         struct drm_file *file_priv);
 691 int i915_gem_pin_ioctl(struct drm_device *dev, void *data,
 692                        struct drm_file *file_priv);
 693 int i915_gem_unpin_ioctl(struct drm_device *dev, void *data,
 694                          struct drm_file *file_priv);
 695 int i915_gem_busy_ioctl(struct drm_device *dev, void *data,
 696                         struct drm_file *file_priv);
 697 int i915_gem_throttle_ioctl(struct drm_device *dev, void *data,
 698                             struct drm_file *file_priv);
 699 int i915_gem_entervt_ioctl(struct drm_device *dev, void *data,
 700                            struct drm_file *file_priv);
 701 int i915_gem_leavevt_ioctl(struct drm_device *dev, void *data,
 702                            struct drm_file *file_priv);
 703 int i915_gem_set_tiling(struct drm_device *dev, void *data,
 704                         struct drm_file *file_priv);
 705 int i915_gem_get_tiling(struct drm_device *dev, void *data,
 706                         struct drm_file *file_priv);
 707 int i915_gem_get_aperture_ioctl(struct drm_device *dev, void *data,
 708                                 struct drm_file *file_priv);
 709 void i915_gem_load(struct drm_device *dev);
 710 int i915_gem_init_object(struct drm_gem_object *obj);
 711 void i915_gem_free_object(struct drm_gem_object *obj);
 712 int i915_gem_object_pin(struct drm_gem_object *obj, uint32_t alignment);
 713 void i915_gem_object_unpin(struct drm_gem_object *obj);
 714 int i915_gem_object_unbind(struct drm_gem_object *obj);
 715 void i915_gem_release_mmap(struct drm_gem_object *obj);
 716 void i915_gem_lastclose(struct drm_device *dev);
 717 uint32_t i915_get_gem_seqno(struct drm_device *dev);
 718 bool i915_seqno_passed(uint32_t seq1, uint32_t seq2);
 719 int i915_gem_object_get_fence_reg(struct drm_gem_object *obj);
 720 int i915_gem_object_put_fence_reg(struct drm_gem_object *obj);
 721 void i915_gem_retire_requests(struct drm_device *dev);
 722 void i915_gem_retire_work_handler(struct work_struct *work);
 723 void i915_gem_clflush_object(struct drm_gem_object *obj);
 724 int i915_gem_object_set_domain(struct drm_gem_object *obj,
 725                                uint32_t read_domains,
 726                                uint32_t write_domain);
 727 int i915_gem_init_ringbuffer(struct drm_device *dev);
 728 void i915_gem_cleanup_ringbuffer(struct drm_device *dev);
 729 int i915_gem_do_init(struct drm_device *dev, unsigned long start,
 730                      unsigned long end);
 731 int i915_gem_idle(struct drm_device *dev);
 732 int i915_gem_fault(struct vm_area_struct *vma, struct vm_fault *vmf);
 733 int i915_gem_object_set_to_gtt_domain(struct drm_gem_object *obj,
 734                                       int write);
 735 int i915_gem_attach_phys_object(struct drm_device *dev,
 736                                 struct drm_gem_object *obj, int id);
 737 void i915_gem_detach_phys_object(struct drm_device *dev,
 738                                  struct drm_gem_object *obj);
 739 void i915_gem_free_all_phys_object(struct drm_device *dev);
 740 int i915_gem_object_get_pages(struct drm_gem_object *obj);
 741 void i915_gem_object_put_pages(struct drm_gem_object *obj);
 742 void i915_gem_release(struct drm_device * dev, struct drm_file *file_priv);
 743
 744 /* i915_gem_tiling.c */
 745 void i915_gem_detect_bit_6_swizzle(struct drm_device *dev);
 746 void i915_gem_object_do_bit_17_swizzle(struct drm_gem_object *obj);
 747 void i915_gem_object_save_bit_17_swizzle(struct drm_gem_object *obj);
 748
 749 /* i915_gem_debug.c */
 750 void i915_gem_dump_object(struct drm_gem_object *obj, int len,
 751                           const char *where, uint32_t mark);
 752 #if WATCH_INACTIVE
 753 void i915_verify_inactive(struct drm_device *dev, char *file, int line);
 754 #else
 755 #define i915_verify_inactive(dev, file, line)
 756 #endif
 757 void i915_gem_object_check_coherency(struct drm_gem_object *obj, int handle);
 758 void i915_gem_dump_object(struct drm_gem_object *obj, int len,
 759                           const char *where, uint32_t mark);
 760 void i915_dump_lru(struct drm_device *dev, const char *where);
 761
 762 /* i915_debugfs.c */
 763 int i915_debugfs_init(struct drm_minor *minor);
 764 void i915_debugfs_cleanup(struct drm_minor *minor);
 765
 766 /* i915_suspend.c */
 767 extern int i915_save_state(struct drm_device *dev);
 768 extern int i915_restore_state(struct drm_device *dev);
 769
 770 /* i915_suspend.c */
 771 extern int i915_save_state(struct drm_device *dev);
 772 extern int i915_restore_state(struct drm_device *dev);
 773
 774 #ifdef CONFIG_ACPI
 775 /* i915_opregion.c */
 776 extern int intel_opregion_init(struct drm_device *dev, int resume);
 777 extern void intel_opregion_free(struct drm_device *dev, int suspend);
 778 extern void opregion_asle_intr(struct drm_device *dev);
 779 extern void opregion_enable_asle(struct drm_device *dev);
 780 #else
 781 static inline int intel_opregion_init(struct drm_device *dev, int resume) { return 0; }
 782 static inline void intel_opregion_free(struct drm_device *dev, int suspend) { return; }
 783 static inline void opregion_asle_intr(struct drm_device *dev) { return; }
 784 static inline void opregion_enable_asle(struct drm_device *dev) { return; }
 785 #endif
 786
 787 /* modesetting */
 788 extern void intel_modeset_init(struct drm_device *dev);
 789 extern void intel_modeset_cleanup(struct drm_device *dev);
 790 extern void i8xx_disable_fbc(struct drm_device *dev);
 791
 792 /**
 793  * Lock test for when it's just for synchronization of ring access.
 794  *
 795  * In that case, we don't need to do it when GEM is initialized as nobody else
 796  * has access to the ring.
 797  */
 798 #define RING_LOCK_TEST_WITH_RETURN(dev, file_priv) do {                 \
 799         if (((drm_i915_private_t *)dev->dev_private)->ring.ring_obj == NULL) \
 800                 LOCK_TEST_WITH_RETURN(dev, file_priv);                  \
 801 } while (0)
 802
 803 #define I915_READ(reg)          readl(dev_priv->regs + (reg))
 804 #define I915_WRITE(reg, val)     writel(val, dev_priv->regs + (reg))
 805 #define I915_READ16(reg)        readw(dev_priv->regs + (reg))
 806 #define I915_WRITE16(reg, val)  writel(val, dev_priv->regs + (reg))
 807 #define I915_READ8(reg)         readb(dev_priv->regs + (reg))
 808 #define I915_WRITE8(reg, val)   writeb(val, dev_priv->regs + (reg))
 809 #define I915_WRITE64(reg, val)  writeq(val, dev_priv->regs + (reg))
 810 #define I915_READ64(reg)        readq(dev_priv->regs + (reg))
 811 #define POSTING_READ(reg)       (void)I915_READ(reg)
 812
 813 #define I915_VERBOSE 0
 814
 815 #define RING_LOCALS     volatile unsigned int *ring_virt__;
 816
 817 #define BEGIN_LP_RING(n) do {                                           \
 818         int bytes__ = 4*(n);                                            \
 819         if (I915_VERBOSE) DRM_DEBUG("BEGIN_LP_RING(%d)\n", (n));        \
 820         /* a wrap must occur between instructions so pad beforehand */  \
 821         if (unlikely (dev_priv->ring.tail + bytes__ > dev_priv->ring.Size)) \
 822                 i915_wrap_ring(dev);                                    \
 823         if (unlikely (dev_priv->ring.space < bytes__))                  \
 824                 i915_wait_ring(dev, bytes__, __func__);                 \
 825         ring_virt__ = (unsigned int *)                                  \
 826                 (dev_priv->ring.virtual_start + dev_priv->ring.tail);   \
 827         dev_priv->ring.tail += bytes__;                                 \
 828         dev_priv->ring.tail &= dev_priv->ring.Size - 1;                 \
 829         dev_priv->ring.space -= bytes__;                                \
 830 } while (0)
 831
 832 #define OUT_RING(n) do {                                                \
 833         if (I915_VERBOSE) DRM_DEBUG("   OUT_RING %x\n", (int)(n));      \
 834         *ring_virt__++ = (n);                                           \
 835 } while (0)
 836
 837 #define ADVANCE_LP_RING() do {                                          \
 838         if (I915_VERBOSE)                                               \
 839                 DRM_DEBUG("ADVANCE_LP_RING %x\n", dev_priv->ring.tail); \
 840         I915_WRITE(PRB0_TAIL, dev_priv->ring.tail);                     \
 841 } while(0)
 842
 843 /**
 844  * Reads a dword out of the status page, which is written to from the command
 845  * queue by automatic updates, MI_REPORT_HEAD, MI_STORE_DATA_INDEX, or
 846  * MI_STORE_DATA_IMM.
 847  *
 848  * The following dwords have a reserved meaning:
 849  * 0x00: ISR copy, updated when an ISR bit not set in the HWSTAM changes.
 850  * 0x04: ring 0 head pointer
 851  * 0x05: ring 1 head pointer (915-class)
 852  * 0x06: ring 2 head pointer (915-class)
 853  * 0x10-0x1b: Context status DWords (GM45)
 854  * 0x1f: Last written status offset. (GM45)
 855  *
 856  * The area from dword 0x20 to 0x3ff is available for driver usage.
 857  */
 858 #define READ_HWSP(dev_priv, reg)  (((volatile u32*)(dev_priv->hw_status_page))[reg])
 859 #define READ_BREADCRUMB(dev_priv) READ_HWSP(dev_priv, I915_BREADCRUMB_INDEX)
 860 #define I915_GEM_HWS_INDEX              0x20
 861 #define I915_BREADCRUMB_INDEX           0x21
 862
 863 extern int i915_wrap_ring(struct drm_device * dev);
 864 extern int i915_wait_ring(struct drm_device * dev, int n, const char *caller);
 865
 866 #define IS_I830(dev) ((dev)->pci_device == 0x3577)
 867 #define IS_845G(dev) ((dev)->pci_device == 0x2562)
 868 #define IS_I85X(dev) ((dev)->pci_device == 0x3582)
 869 #define IS_I855(dev) ((dev)->pci_device == 0x3582)
 870 #define IS_I865G(dev) ((dev)->pci_device == 0x2572)
 871
 872 #define IS_I915G(dev) ((dev)->pci_device == 0x2582 || (dev)->pci_device == 0x258a)
 873 #define IS_I915GM(dev) ((dev)->pci_device == 0x2592)
 874 #define IS_I945G(dev) ((dev)->pci_device == 0x2772)
 875 #define IS_I945GM(dev) ((dev)->pci_device == 0x27A2 ||\
 876                         (dev)->pci_device == 0x27AE)
 877 #define IS_I965G(dev) ((dev)->pci_device == 0x2972 || \
 878                        (dev)->pci_device == 0x2982 || \
 879                        (dev)->pci_device == 0x2992 || \
 880                        (dev)->pci_device == 0x29A2 || \
 881                        (dev)->pci_device == 0x2A02 || \
 882                        (dev)->pci_device == 0x2A12 || \
 883                        (dev)->pci_device == 0x2A42 || \
 884                        (dev)->pci_device == 0x2E02 || \
 885                        (dev)->pci_device == 0x2E12 || \
 886                        (dev)->pci_device == 0x2E22 || \
 887                        (dev)->pci_device == 0x2E32 || \
 888                        (dev)->pci_device == 0x2E42 || \
 889                        (dev)->pci_device == 0x0042 || \
 890                        (dev)->pci_device == 0x0046)
 891
 892 #define IS_I965GM(dev) ((dev)->pci_device == 0x2A02 || \
 893                         (dev)->pci_device == 0x2A12)
 894
 895 #define IS_GM45(dev) ((dev)->pci_device == 0x2A42)
 896
 897 #define IS_G4X(dev) ((dev)->pci_device == 0x2E02 || \
 898                      (dev)->pci_device == 0x2E12 || \
 899                      (dev)->pci_device == 0x2E22 || \
 900                      (dev)->pci_device == 0x2E32 || \
 901                      (dev)->pci_device == 0x2E42 || \
 902                      IS_GM45(dev))
 903
 904 #define IS_IGDG(dev) ((dev)->pci_device == 0xa001)
 905 #define IS_IGDGM(dev) ((dev)->pci_device == 0xa011)
 906 #define IS_IGD(dev) (IS_IGDG(dev) || IS_IGDGM(dev))
 907
 908 #define IS_G33(dev)    ((dev)->pci_device == 0x29C2 ||  \
 909                         (dev)->pci_device == 0x29B2 ||  \
 910                         (dev)->pci_device == 0x29D2 ||  \
 911                         (IS_IGD(dev)))
 912
 913 #define IS_IGDNG_D(dev) ((dev)->pci_device == 0x0042)
 914 #define IS_IGDNG_M(dev) ((dev)->pci_device == 0x0046)
 915 #define IS_IGDNG(dev)   (IS_IGDNG_D(dev) || IS_IGDNG_M(dev))
 916
 917 #define IS_I9XX(dev) (IS_I915G(dev) || IS_I915GM(dev) || IS_I945G(dev) || \
 918                       IS_I945GM(dev) || IS_I965G(dev) || IS_G33(dev) || \
 919                       IS_IGDNG(dev))
 920
 921 #define IS_MOBILE(dev) (IS_I830(dev) || IS_I85X(dev) || IS_I915GM(dev) || \
 922                         IS_I945GM(dev) || IS_I965GM(dev) || IS_GM45(dev) || \
 923                         IS_IGD(dev) || IS_IGDNG_M(dev))
 924
 925 #define I915_NEED_GFX_HWS(dev) (IS_G33(dev) || IS_GM45(dev) || IS_G4X(dev) || \
 926                                 IS_IGDNG(dev))
 927 /* With the 945 and later, Y tiling got adjusted so that it was 32 128-byte
 928  * rows, which changed the alignment requirements and fence programming.
 929  */
 930 #define HAS_128_BYTE_Y_TILING(dev) (IS_I9XX(dev) && !(IS_I915G(dev) || \
 931                                                       IS_I915GM(dev)))
 932 #define SUPPORTS_INTEGRATED_HDMI(dev)   (IS_G4X(dev) || IS_IGDNG(dev))
 933 #define SUPPORTS_INTEGRATED_DP(dev)     (IS_G4X(dev) || IS_IGDNG(dev))
 934 #define SUPPORTS_EDP(dev)               (IS_IGDNG_M(dev))
 935 #define I915_HAS_HOTPLUG(dev) (IS_I945G(dev) || IS_I945GM(dev) || IS_G33(dev) || IS_I965G(dev))
 936 /* dsparb controlled by hw only */
 937 #define DSPARB_HWCONTROL(dev) (IS_G4X(dev) || IS_IGDNG(dev))
 938
 939 #define HAS_FW_BLC(dev) (IS_I9XX(dev) || IS_G4X(dev) || IS_IGDNG(dev))
 940 #define HAS_PIPE_CXSR(dev) (IS_G4X(dev) || IS_IGDNG(dev))
 941 #define I915_HAS_FBC(dev) (IS_MOBILE(dev) && (IS_I9XX(dev) || IS_I965G(dev)))
 942
 943 #define PRIMARY_RINGBUFFER_SIZE         (128*1024)
 944
 945 #endif