SAFE public projects git trees. - safe/jmp/linux-2.6/blob - drivers/ata/sata_sil24.c

   1 /*
   2  * sata_sil24.c - Driver for Silicon Image 3124/3132 SATA-2 controllers
   3  *
   4  * Copyright 2005  Tejun Heo
   5  *
   6  * Based on preview driver from Silicon Image.
   7  *
   8  * This program is free software; you can redistribute it and/or modify it
   9  * under the terms of the GNU General Public License as published by the
  10  * Free Software Foundation; either version 2, or (at your option) any
  11  * later version.
  12  *
  13  * This program is distributed in the hope that it will be useful, but
  14  * WITHOUT ANY WARRANTY; without even the implied warranty of
  15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
  16  * General Public License for more details.
  17  *
  18  */
  19
  20 #include <linux/kernel.h>
  21 #include <linux/module.h>
  22 #include <linux/pci.h>
  23 #include <linux/blkdev.h>
  24 #include <linux/delay.h>
  25 #include <linux/interrupt.h>
  26 #include <linux/dma-mapping.h>
  27 #include <linux/device.h>
  28 #include <scsi/scsi_host.h>
  29 #include <scsi/scsi_cmnd.h>
  30 #include <linux/libata.h>
  31
  32 #define DRV_NAME        "sata_sil24"
  33 #define DRV_VERSION     "1.0"
  34
  35 /*
  36  * Port request block (PRB) 32 bytes
  37  */
  38 struct sil24_prb {
  39         __le16  ctrl;
  40         __le16  prot;
  41         __le32  rx_cnt;
  42         u8      fis[6 * 4];
  43 };
  44
  45 /*
  46  * Scatter gather entry (SGE) 16 bytes
  47  */
  48 struct sil24_sge {
  49         __le64  addr;
  50         __le32  cnt;
  51         __le32  flags;
  52 };
  53
  54 /*
  55  * Port multiplier
  56  */
  57 struct sil24_port_multiplier {
  58         __le32  diag;
  59         __le32  sactive;
  60 };
  61
  62 enum {
  63         SIL24_HOST_BAR          = 0,
  64         SIL24_PORT_BAR          = 2,
  65
  66         /*
  67          * Global controller registers (128 bytes @ BAR0)
  68          */
  69                 /* 32 bit regs */
  70         HOST_SLOT_STAT          = 0x00, /* 32 bit slot stat * 4 */
  71         HOST_CTRL               = 0x40,
  72         HOST_IRQ_STAT           = 0x44,
  73         HOST_PHY_CFG            = 0x48,
  74         HOST_BIST_CTRL          = 0x50,
  75         HOST_BIST_PTRN          = 0x54,
  76         HOST_BIST_STAT          = 0x58,
  77         HOST_MEM_BIST_STAT      = 0x5c,
  78         HOST_FLASH_CMD          = 0x70,
  79                 /* 8 bit regs */
  80         HOST_FLASH_DATA         = 0x74,
  81         HOST_TRANSITION_DETECT  = 0x75,
  82         HOST_GPIO_CTRL          = 0x76,
  83         HOST_I2C_ADDR           = 0x78, /* 32 bit */
  84         HOST_I2C_DATA           = 0x7c,
  85         HOST_I2C_XFER_CNT       = 0x7e,
  86         HOST_I2C_CTRL           = 0x7f,
  87
  88         /* HOST_SLOT_STAT bits */
  89         HOST_SSTAT_ATTN         = (1 << 31),
  90
  91         /* HOST_CTRL bits */
  92         HOST_CTRL_M66EN         = (1 << 16), /* M66EN PCI bus signal */
  93         HOST_CTRL_TRDY          = (1 << 17), /* latched PCI TRDY */
  94         HOST_CTRL_STOP          = (1 << 18), /* latched PCI STOP */
  95         HOST_CTRL_DEVSEL        = (1 << 19), /* latched PCI DEVSEL */
  96         HOST_CTRL_REQ64         = (1 << 20), /* latched PCI REQ64 */
  97         HOST_CTRL_GLOBAL_RST    = (1 << 31), /* global reset */
  98
  99         /*
 100          * Port registers
 101          * (8192 bytes @ +0x0000, +0x2000, +0x4000 and +0x6000 @ BAR2)
 102          */
 103         PORT_REGS_SIZE          = 0x2000,
 104
 105         PORT_LRAM               = 0x0000, /* 31 LRAM slots and PMP regs */
 106         PORT_LRAM_SLOT_SZ       = 0x0080, /* 32 bytes PRB + 2 SGE, ACT... */
 107
 108         PORT_PMP                = 0x0f80, /* 8 bytes PMP * 16 (128 bytes) */
 109         PORT_PMP_STATUS         = 0x0000, /* port device status offset */
 110         PORT_PMP_QACTIVE        = 0x0004, /* port device QActive offset */
 111         PORT_PMP_SIZE           = 0x0008, /* 8 bytes per PMP */
 112
 113                 /* 32 bit regs */
 114         PORT_CTRL_STAT          = 0x1000, /* write: ctrl-set, read: stat */
 115         PORT_CTRL_CLR           = 0x1004, /* write: ctrl-clear */
 116         PORT_IRQ_STAT           = 0x1008, /* high: status, low: interrupt */
 117         PORT_IRQ_ENABLE_SET     = 0x1010, /* write: enable-set */
 118         PORT_IRQ_ENABLE_CLR     = 0x1014, /* write: enable-clear */
 119         PORT_ACTIVATE_UPPER_ADDR= 0x101c,
 120         PORT_EXEC_FIFO          = 0x1020, /* command execution fifo */
 121         PORT_CMD_ERR            = 0x1024, /* command error number */
 122         PORT_FIS_CFG            = 0x1028,
 123         PORT_FIFO_THRES         = 0x102c,
 124                 /* 16 bit regs */
 125         PORT_DECODE_ERR_CNT     = 0x1040,
 126         PORT_DECODE_ERR_THRESH  = 0x1042,
 127         PORT_CRC_ERR_CNT        = 0x1044,
 128         PORT_CRC_ERR_THRESH     = 0x1046,
 129         PORT_HSHK_ERR_CNT       = 0x1048,
 130         PORT_HSHK_ERR_THRESH    = 0x104a,
 131                 /* 32 bit regs */
 132         PORT_PHY_CFG            = 0x1050,
 133         PORT_SLOT_STAT          = 0x1800,
 134         PORT_CMD_ACTIVATE       = 0x1c00, /* 64 bit cmd activate * 31 (248 bytes) */
 135         PORT_CONTEXT            = 0x1e04,
 136         PORT_EXEC_DIAG          = 0x1e00, /* 32bit exec diag * 16 (64 bytes, 0-10 used on 3124) */
 137         PORT_PSD_DIAG           = 0x1e40, /* 32bit psd diag * 16 (64 bytes, 0-8 used on 3124) */
 138         PORT_SCONTROL           = 0x1f00,
 139         PORT_SSTATUS            = 0x1f04,
 140         PORT_SERROR             = 0x1f08,
 141         PORT_SACTIVE            = 0x1f0c,
 142
 143         /* PORT_CTRL_STAT bits */
 144         PORT_CS_PORT_RST        = (1 << 0), /* port reset */
 145         PORT_CS_DEV_RST         = (1 << 1), /* device reset */
 146         PORT_CS_INIT            = (1 << 2), /* port initialize */
 147         PORT_CS_IRQ_WOC         = (1 << 3), /* interrupt write one to clear */
 148         PORT_CS_CDB16           = (1 << 5), /* 0=12b cdb, 1=16b cdb */
 149         PORT_CS_PMP_RESUME      = (1 << 6), /* PMP resume */
 150         PORT_CS_32BIT_ACTV      = (1 << 10), /* 32-bit activation */
 151         PORT_CS_PMP_EN          = (1 << 13), /* port multiplier enable */
 152         PORT_CS_RDY             = (1 << 31), /* port ready to accept commands */
 153
 154         /* PORT_IRQ_STAT/ENABLE_SET/CLR */
 155         /* bits[11:0] are masked */
 156         PORT_IRQ_COMPLETE       = (1 << 0), /* command(s) completed */
 157         PORT_IRQ_ERROR          = (1 << 1), /* command execution error */
 158         PORT_IRQ_PORTRDY_CHG    = (1 << 2), /* port ready change */
 159         PORT_IRQ_PWR_CHG        = (1 << 3), /* power management change */
 160         PORT_IRQ_PHYRDY_CHG     = (1 << 4), /* PHY ready change */
 161         PORT_IRQ_COMWAKE        = (1 << 5), /* COMWAKE received */
 162         PORT_IRQ_UNK_FIS        = (1 << 6), /* unknown FIS received */
 163         PORT_IRQ_DEV_XCHG       = (1 << 7), /* device exchanged */
 164         PORT_IRQ_8B10B          = (1 << 8), /* 8b/10b decode error threshold */
 165         PORT_IRQ_CRC            = (1 << 9), /* CRC error threshold */
 166         PORT_IRQ_HANDSHAKE      = (1 << 10), /* handshake error threshold */
 167         PORT_IRQ_SDB_NOTIFY     = (1 << 11), /* SDB notify received */
 168
 169         DEF_PORT_IRQ            = PORT_IRQ_COMPLETE | PORT_IRQ_ERROR |
 170                                   PORT_IRQ_PHYRDY_CHG | PORT_IRQ_DEV_XCHG |
 171                                   PORT_IRQ_UNK_FIS,
 172
 173         /* bits[27:16] are unmasked (raw) */
 174         PORT_IRQ_RAW_SHIFT      = 16,
 175         PORT_IRQ_MASKED_MASK    = 0x7ff,
 176         PORT_IRQ_RAW_MASK       = (0x7ff << PORT_IRQ_RAW_SHIFT),
 177
 178         /* ENABLE_SET/CLR specific, intr steering - 2 bit field */
 179         PORT_IRQ_STEER_SHIFT    = 30,
 180         PORT_IRQ_STEER_MASK     = (3 << PORT_IRQ_STEER_SHIFT),
 181
 182         /* PORT_CMD_ERR constants */
 183         PORT_CERR_DEV           = 1, /* Error bit in D2H Register FIS */
 184         PORT_CERR_SDB           = 2, /* Error bit in SDB FIS */
 185         PORT_CERR_DATA          = 3, /* Error in data FIS not detected by dev */
 186         PORT_CERR_SEND          = 4, /* Initial cmd FIS transmission failure */
 187         PORT_CERR_INCONSISTENT  = 5, /* Protocol mismatch */
 188         PORT_CERR_DIRECTION     = 6, /* Data direction mismatch */
 189         PORT_CERR_UNDERRUN      = 7, /* Ran out of SGEs while writing */
 190         PORT_CERR_OVERRUN       = 8, /* Ran out of SGEs while reading */
 191         PORT_CERR_PKT_PROT      = 11, /* DIR invalid in 1st PIO setup of ATAPI */
 192         PORT_CERR_SGT_BOUNDARY  = 16, /* PLD ecode 00 - SGT not on qword boundary */
 193         PORT_CERR_SGT_TGTABRT   = 17, /* PLD ecode 01 - target abort */
 194         PORT_CERR_SGT_MSTABRT   = 18, /* PLD ecode 10 - master abort */
 195         PORT_CERR_SGT_PCIPERR   = 19, /* PLD ecode 11 - PCI parity err while fetching SGT */
 196         PORT_CERR_CMD_BOUNDARY  = 24, /* ctrl[15:13] 001 - PRB not on qword boundary */
 197         PORT_CERR_CMD_TGTABRT   = 25, /* ctrl[15:13] 010 - target abort */
 198         PORT_CERR_CMD_MSTABRT   = 26, /* ctrl[15:13] 100 - master abort */
 199         PORT_CERR_CMD_PCIPERR   = 27, /* ctrl[15:13] 110 - PCI parity err while fetching PRB */
 200         PORT_CERR_XFR_UNDEF     = 32, /* PSD ecode 00 - undefined */
 201         PORT_CERR_XFR_TGTABRT   = 33, /* PSD ecode 01 - target abort */
 202         PORT_CERR_XFR_MSTABRT   = 34, /* PSD ecode 10 - master abort */
 203         PORT_CERR_XFR_PCIPERR   = 35, /* PSD ecode 11 - PCI prity err during transfer */
 204         PORT_CERR_SENDSERVICE   = 36, /* FIS received while sending service */
 205
 206         /* bits of PRB control field */
 207         PRB_CTRL_PROTOCOL       = (1 << 0), /* override def. ATA protocol */
 208         PRB_CTRL_PACKET_READ    = (1 << 4), /* PACKET cmd read */
 209         PRB_CTRL_PACKET_WRITE   = (1 << 5), /* PACKET cmd write */
 210         PRB_CTRL_NIEN           = (1 << 6), /* Mask completion irq */
 211         PRB_CTRL_SRST           = (1 << 7), /* Soft reset request (ign BSY?) */
 212
 213         /* PRB protocol field */
 214         PRB_PROT_PACKET         = (1 << 0),
 215         PRB_PROT_TCQ            = (1 << 1),
 216         PRB_PROT_NCQ            = (1 << 2),
 217         PRB_PROT_READ           = (1 << 3),
 218         PRB_PROT_WRITE          = (1 << 4),
 219         PRB_PROT_TRANSPARENT    = (1 << 5),
 220
 221         /*
 222          * Other constants
 223          */
 224         SGE_TRM                 = (1 << 31), /* Last SGE in chain */
 225         SGE_LNK                 = (1 << 30), /* linked list
 226                                                 Points to SGT, not SGE */
 227         SGE_DRD                 = (1 << 29), /* discard data read (/dev/null)
 228                                                 data address ignored */
 229
 230         SIL24_MAX_CMDS          = 31,
 231
 232         /* board id */
 233         BID_SIL3124             = 0,
 234         BID_SIL3132             = 1,
 235         BID_SIL3131             = 2,
 236
 237         /* host flags */
 238         SIL24_COMMON_FLAGS      = ATA_FLAG_SATA | ATA_FLAG_NO_LEGACY |
 239                                   ATA_FLAG_MMIO | ATA_FLAG_PIO_DMA |
 240                                   ATA_FLAG_NCQ | ATA_FLAG_ACPI_SATA,
 241         SIL24_COMMON_LFLAGS     = ATA_LFLAG_SKIP_D2H_BSY,
 242         SIL24_FLAG_PCIX_IRQ_WOC = (1 << 24), /* IRQ loss errata on PCI-X */
 243
 244         IRQ_STAT_4PORTS         = 0xf,
 245 };
 246
 247 struct sil24_ata_block {
 248         struct sil24_prb prb;
 249         struct sil24_sge sge[LIBATA_MAX_PRD];
 250 };
 251
 252 struct sil24_atapi_block {
 253         struct sil24_prb prb;
 254         u8 cdb[16];
 255         struct sil24_sge sge[LIBATA_MAX_PRD - 1];
 256 };
 257
 258 union sil24_cmd_block {
 259         struct sil24_ata_block ata;
 260         struct sil24_atapi_block atapi;
 261 };
 262
 263 static struct sil24_cerr_info {
 264         unsigned int err_mask, action;
 265         const char *desc;
 266 } sil24_cerr_db[] = {
 267         [0]                     = { AC_ERR_DEV, ATA_EH_REVALIDATE,
 268                                     "device error" },
 269         [PORT_CERR_DEV]         = { AC_ERR_DEV, ATA_EH_REVALIDATE,
 270                                     "device error via D2H FIS" },
 271         [PORT_CERR_SDB]         = { AC_ERR_DEV, ATA_EH_REVALIDATE,
 272                                     "device error via SDB FIS" },
 273         [PORT_CERR_DATA]        = { AC_ERR_ATA_BUS, ATA_EH_SOFTRESET,
 274                                     "error in data FIS" },
 275         [PORT_CERR_SEND]        = { AC_ERR_ATA_BUS, ATA_EH_SOFTRESET,
 276                                     "failed to transmit command FIS" },
 277         [PORT_CERR_INCONSISTENT] = { AC_ERR_HSM, ATA_EH_SOFTRESET,
 278                                      "protocol mismatch" },
 279         [PORT_CERR_DIRECTION]   = { AC_ERR_HSM, ATA_EH_SOFTRESET,
 280                                     "data directon mismatch" },
 281         [PORT_CERR_UNDERRUN]    = { AC_ERR_HSM, ATA_EH_SOFTRESET,
 282                                     "ran out of SGEs while writing" },
 283         [PORT_CERR_OVERRUN]     = { AC_ERR_HSM, ATA_EH_SOFTRESET,
 284                                     "ran out of SGEs while reading" },
 285         [PORT_CERR_PKT_PROT]    = { AC_ERR_HSM, ATA_EH_SOFTRESET,
 286                                     "invalid data directon for ATAPI CDB" },
 287         [PORT_CERR_SGT_BOUNDARY] = { AC_ERR_SYSTEM, ATA_EH_SOFTRESET,
 288                                      "SGT no on qword boundary" },
 289         [PORT_CERR_SGT_TGTABRT] = { AC_ERR_HOST_BUS, ATA_EH_SOFTRESET,
 290                                     "PCI target abort while fetching SGT" },
 291         [PORT_CERR_SGT_MSTABRT] = { AC_ERR_HOST_BUS, ATA_EH_SOFTRESET,
 292                                     "PCI master abort while fetching SGT" },
 293         [PORT_CERR_SGT_PCIPERR] = { AC_ERR_HOST_BUS, ATA_EH_SOFTRESET,
 294                                     "PCI parity error while fetching SGT" },
 295         [PORT_CERR_CMD_BOUNDARY] = { AC_ERR_SYSTEM, ATA_EH_SOFTRESET,
 296                                      "PRB not on qword boundary" },
 297         [PORT_CERR_CMD_TGTABRT] = { AC_ERR_HOST_BUS, ATA_EH_SOFTRESET,
 298                                     "PCI target abort while fetching PRB" },
 299         [PORT_CERR_CMD_MSTABRT] = { AC_ERR_HOST_BUS, ATA_EH_SOFTRESET,
 300                                     "PCI master abort while fetching PRB" },
 301         [PORT_CERR_CMD_PCIPERR] = { AC_ERR_HOST_BUS, ATA_EH_SOFTRESET,
 302                                     "PCI parity error while fetching PRB" },
 303         [PORT_CERR_XFR_UNDEF]   = { AC_ERR_HOST_BUS, ATA_EH_SOFTRESET,
 304                                     "undefined error while transferring data" },
 305         [PORT_CERR_XFR_TGTABRT] = { AC_ERR_HOST_BUS, ATA_EH_SOFTRESET,
 306                                     "PCI target abort while transferring data" },
 307         [PORT_CERR_XFR_MSTABRT] = { AC_ERR_HOST_BUS, ATA_EH_SOFTRESET,
 308                                     "PCI master abort while transferring data" },
 309         [PORT_CERR_XFR_PCIPERR] = { AC_ERR_HOST_BUS, ATA_EH_SOFTRESET,
 310                                     "PCI parity error while transferring data" },
 311         [PORT_CERR_SENDSERVICE] = { AC_ERR_HSM, ATA_EH_SOFTRESET,
 312                                     "FIS received while sending service FIS" },
 313 };
 314
 315 /*
 316  * ap->private_data
 317  *
 318  * The preview driver always returned 0 for status.  We emulate it
 319  * here from the previous interrupt.
 320  */
 321 struct sil24_port_priv {
 322         union sil24_cmd_block *cmd_block;       /* 32 cmd blocks */
 323         dma_addr_t cmd_block_dma;               /* DMA base addr for them */
 324         struct ata_taskfile tf;                 /* Cached taskfile registers */
 325 };
 326
 327 static void sil24_dev_config(struct ata_device *dev);
 328 static u8 sil24_check_status(struct ata_port *ap);
 329 static int sil24_scr_read(struct ata_port *ap, unsigned sc_reg, u32 *val);
 330 static int sil24_scr_write(struct ata_port *ap, unsigned sc_reg, u32 val);
 331 static void sil24_tf_read(struct ata_port *ap, struct ata_taskfile *tf);
 332 static void sil24_qc_prep(struct ata_queued_cmd *qc);
 333 static unsigned int sil24_qc_issue(struct ata_queued_cmd *qc);
 334 static void sil24_irq_clear(struct ata_port *ap);
 335 static void sil24_freeze(struct ata_port *ap);
 336 static void sil24_thaw(struct ata_port *ap);
 337 static void sil24_error_handler(struct ata_port *ap);
 338 static void sil24_post_internal_cmd(struct ata_queued_cmd *qc);
 339 static int sil24_port_start(struct ata_port *ap);
 340 static int sil24_init_one(struct pci_dev *pdev, const struct pci_device_id *ent);
 341 #ifdef CONFIG_PM
 342 static int sil24_pci_device_resume(struct pci_dev *pdev);
 343 #endif
 344
 345 static const struct pci_device_id sil24_pci_tbl[] = {
 346         { PCI_VDEVICE(CMD, 0x3124), BID_SIL3124 },
 347         { PCI_VDEVICE(INTEL, 0x3124), BID_SIL3124 },
 348         { PCI_VDEVICE(CMD, 0x3132), BID_SIL3132 },
 349         { PCI_VDEVICE(CMD, 0x0242), BID_SIL3132 },
 350         { PCI_VDEVICE(CMD, 0x3131), BID_SIL3131 },
 351         { PCI_VDEVICE(CMD, 0x3531), BID_SIL3131 },
 352
 353         { } /* terminate list */
 354 };
 355
 356 static struct pci_driver sil24_pci_driver = {
 357         .name                   = DRV_NAME,
 358         .id_table               = sil24_pci_tbl,
 359         .probe                  = sil24_init_one,
 360         .remove                 = ata_pci_remove_one,
 361 #ifdef CONFIG_PM
 362         .suspend                = ata_pci_device_suspend,
 363         .resume                 = sil24_pci_device_resume,
 364 #endif
 365 };
 366
 367 static struct scsi_host_template sil24_sht = {
 368         .module                 = THIS_MODULE,
 369         .name                   = DRV_NAME,
 370         .ioctl                  = ata_scsi_ioctl,
 371         .queuecommand           = ata_scsi_queuecmd,
 372         .change_queue_depth     = ata_scsi_change_queue_depth,
 373         .can_queue              = SIL24_MAX_CMDS,
 374         .this_id                = ATA_SHT_THIS_ID,
 375         .sg_tablesize           = LIBATA_MAX_PRD,
 376         .cmd_per_lun            = ATA_SHT_CMD_PER_LUN,
 377         .emulated               = ATA_SHT_EMULATED,
 378         .use_clustering         = ATA_SHT_USE_CLUSTERING,
 379         .proc_name              = DRV_NAME,
 380         .dma_boundary           = ATA_DMA_BOUNDARY,
 381         .slave_configure        = ata_scsi_slave_config,
 382         .slave_destroy          = ata_scsi_slave_destroy,
 383         .bios_param             = ata_std_bios_param,
 384 };
 385
 386 static const struct ata_port_operations sil24_ops = {
 387         .dev_config             = sil24_dev_config,
 388
 389         .check_status           = sil24_check_status,
 390         .check_altstatus        = sil24_check_status,
 391         .dev_select             = ata_noop_dev_select,
 392
 393         .tf_read                = sil24_tf_read,
 394
 395         .qc_prep                = sil24_qc_prep,
 396         .qc_issue               = sil24_qc_issue,
 397
 398         .irq_clear              = sil24_irq_clear,
 399
 400         .scr_read               = sil24_scr_read,
 401         .scr_write              = sil24_scr_write,
 402
 403         .freeze                 = sil24_freeze,
 404         .thaw                   = sil24_thaw,
 405         .error_handler          = sil24_error_handler,
 406         .post_internal_cmd      = sil24_post_internal_cmd,
 407
 408         .port_start             = sil24_port_start,
 409 };
 410
 411 /*
 412  * Use bits 30-31 of port_flags to encode available port numbers.
 413  * Current maxium is 4.
 414  */
 415 #define SIL24_NPORTS2FLAG(nports)       ((((unsigned)(nports) - 1) & 0x3) << 30)
 416 #define SIL24_FLAG2NPORTS(flag)         ((((flag) >> 30) & 0x3) + 1)
 417
 418 static const struct ata_port_info sil24_port_info[] = {
 419         /* sil_3124 */
 420         {
 421                 .flags          = SIL24_COMMON_FLAGS | SIL24_NPORTS2FLAG(4) |
 422                                   SIL24_FLAG_PCIX_IRQ_WOC,
 423                 .link_flags     = SIL24_COMMON_LFLAGS,
 424                 .pio_mask       = 0x1f,                 /* pio0-4 */
 425                 .mwdma_mask     = 0x07,                 /* mwdma0-2 */
 426                 .udma_mask      = ATA_UDMA5,            /* udma0-5 */
 427                 .port_ops       = &sil24_ops,
 428         },
 429         /* sil_3132 */
 430         {
 431                 .flags          = SIL24_COMMON_FLAGS | SIL24_NPORTS2FLAG(2),
 432                 .link_flags     = SIL24_COMMON_LFLAGS,
 433                 .pio_mask       = 0x1f,                 /* pio0-4 */
 434                 .mwdma_mask     = 0x07,                 /* mwdma0-2 */
 435                 .udma_mask      = ATA_UDMA5,            /* udma0-5 */
 436                 .port_ops       = &sil24_ops,
 437         },
 438         /* sil_3131/sil_3531 */
 439         {
 440                 .flags          = SIL24_COMMON_FLAGS | SIL24_NPORTS2FLAG(1),
 441                 .link_flags     = SIL24_COMMON_LFLAGS,
 442                 .pio_mask       = 0x1f,                 /* pio0-4 */
 443                 .mwdma_mask     = 0x07,                 /* mwdma0-2 */
 444                 .udma_mask      = ATA_UDMA5,            /* udma0-5 */
 445                 .port_ops       = &sil24_ops,
 446         },
 447 };
 448
 449 static int sil24_tag(int tag)
 450 {
 451         if (unlikely(ata_tag_internal(tag)))
 452                 return 0;
 453         return tag;
 454 }
 455
 456 static void sil24_dev_config(struct ata_device *dev)
 457 {
 458         void __iomem *port = dev->link->ap->ioaddr.cmd_addr;
 459
 460         if (dev->cdb_len == 16)
 461                 writel(PORT_CS_CDB16, port + PORT_CTRL_STAT);
 462         else
 463                 writel(PORT_CS_CDB16, port + PORT_CTRL_CLR);
 464 }
 465
 466 static void sil24_read_tf(struct ata_port *ap, int tag, struct ata_taskfile *tf)
 467 {
 468         void __iomem *port = ap->ioaddr.cmd_addr;
 469         struct sil24_prb __iomem *prb;
 470         u8 fis[6 * 4];
 471
 472         prb = port + PORT_LRAM + sil24_tag(tag) * PORT_LRAM_SLOT_SZ;
 473         memcpy_fromio(fis, prb->fis, sizeof(fis));
 474         ata_tf_from_fis(fis, tf);
 475 }
 476
 477 static u8 sil24_check_status(struct ata_port *ap)
 478 {
 479         struct sil24_port_priv *pp = ap->private_data;
 480         return pp->tf.command;
 481 }
 482
 483 static int sil24_scr_map[] = {
 484         [SCR_CONTROL]   = 0,
 485         [SCR_STATUS]    = 1,
 486         [SCR_ERROR]     = 2,
 487         [SCR_ACTIVE]    = 3,
 488 };
 489
 490 static int sil24_scr_read(struct ata_port *ap, unsigned sc_reg, u32 *val)
 491 {
 492         void __iomem *scr_addr = ap->ioaddr.scr_addr;
 493
 494         if (sc_reg < ARRAY_SIZE(sil24_scr_map)) {
 495                 void __iomem *addr;
 496                 addr = scr_addr + sil24_scr_map[sc_reg] * 4;
 497                 *val = readl(scr_addr + sil24_scr_map[sc_reg] * 4);
 498                 return 0;
 499         }
 500         return -EINVAL;
 501 }
 502
 503 static int sil24_scr_write(struct ata_port *ap, unsigned sc_reg, u32 val)
 504 {
 505         void __iomem *scr_addr = ap->ioaddr.scr_addr;
 506
 507         if (sc_reg < ARRAY_SIZE(sil24_scr_map)) {
 508                 void __iomem *addr;
 509                 addr = scr_addr + sil24_scr_map[sc_reg] * 4;
 510                 writel(val, scr_addr + sil24_scr_map[sc_reg] * 4);
 511                 return 0;
 512         }
 513         return -EINVAL;
 514 }
 515
 516 static void sil24_tf_read(struct ata_port *ap, struct ata_taskfile *tf)
 517 {
 518         struct sil24_port_priv *pp = ap->private_data;
 519         *tf = pp->tf;
 520 }
 521
 522 static int sil24_init_port(struct ata_port *ap)
 523 {
 524         void __iomem *port = ap->ioaddr.cmd_addr;
 525         u32 tmp;
 526
 527         writel(PORT_CS_INIT, port + PORT_CTRL_STAT);
 528         ata_wait_register(port + PORT_CTRL_STAT,
 529                           PORT_CS_INIT, PORT_CS_INIT, 10, 100);
 530         tmp = ata_wait_register(port + PORT_CTRL_STAT,
 531                                 PORT_CS_RDY, 0, 10, 100);
 532
 533         if ((tmp & (PORT_CS_INIT | PORT_CS_RDY)) != PORT_CS_RDY)
 534                 return -EIO;
 535         return 0;
 536 }
 537
 538 static int sil24_exec_polled_cmd(struct ata_port *ap, int pmp,
 539                                  const struct ata_taskfile *tf,
 540                                  int is_cmd, u32 ctrl,
 541                                  unsigned long timeout_msec)
 542 {
 543         void __iomem *port = ap->ioaddr.cmd_addr;
 544         struct sil24_port_priv *pp = ap->private_data;
 545         struct sil24_prb *prb = &pp->cmd_block[0].ata.prb;
 546         dma_addr_t paddr = pp->cmd_block_dma;
 547         u32 irq_enabled, irq_mask, irq_stat;
 548         int rc;
 549
 550         prb->ctrl = cpu_to_le16(ctrl);
 551         ata_tf_to_fis(tf, pmp, is_cmd, prb->fis);
 552
 553         /* temporarily plug completion and error interrupts */
 554         irq_enabled = readl(port + PORT_IRQ_ENABLE_SET);
 555         writel(PORT_IRQ_COMPLETE | PORT_IRQ_ERROR, port + PORT_IRQ_ENABLE_CLR);
 556
 557         writel((u32)paddr, port + PORT_CMD_ACTIVATE);
 558         writel((u64)paddr >> 32, port + PORT_CMD_ACTIVATE + 4);
 559
 560         irq_mask = (PORT_IRQ_COMPLETE | PORT_IRQ_ERROR) << PORT_IRQ_RAW_SHIFT;
 561         irq_stat = ata_wait_register(port + PORT_IRQ_STAT, irq_mask, 0x0,
 562                                      10, timeout_msec);
 563
 564         writel(irq_mask, port + PORT_IRQ_STAT); /* clear IRQs */
 565         irq_stat >>= PORT_IRQ_RAW_SHIFT;
 566
 567         if (irq_stat & PORT_IRQ_COMPLETE)
 568                 rc = 0;
 569         else {
 570                 /* force port into known state */
 571                 sil24_init_port(ap);
 572
 573                 if (irq_stat & PORT_IRQ_ERROR)
 574                         rc = -EIO;
 575                 else
 576                         rc = -EBUSY;
 577         }
 578
 579         /* restore IRQ enabled */
 580         writel(irq_enabled, port + PORT_IRQ_ENABLE_SET);
 581
 582         return rc;
 583 }
 584
 585 static int sil24_do_softreset(struct ata_link *link, unsigned int *class,
 586                               int pmp, unsigned long deadline)
 587 {
 588         struct ata_port *ap = link->ap;
 589         unsigned long timeout_msec = 0;
 590         struct ata_taskfile tf;
 591         const char *reason;
 592         int rc;
 593
 594         DPRINTK("ENTER\n");
 595
 596         if (ata_link_offline(link)) {
 597                 DPRINTK("PHY reports no device\n");
 598                 *class = ATA_DEV_NONE;
 599                 goto out;
 600         }
 601
 602         /* put the port into known state */
 603         if (sil24_init_port(ap)) {
 604                 reason ="port not ready";
 605                 goto err;
 606         }
 607
 608         /* do SRST */
 609         if (time_after(deadline, jiffies))
 610                 timeout_msec = jiffies_to_msecs(deadline - jiffies);
 611
 612         ata_tf_init(link->device, &tf); /* doesn't really matter */
 613         rc = sil24_exec_polled_cmd(ap, pmp, &tf, 0, PRB_CTRL_SRST,
 614                                    timeout_msec);
 615         if (rc == -EBUSY) {
 616                 reason = "timeout";
 617                 goto err;
 618         } else if (rc) {
 619                 reason = "SRST command error";
 620                 goto err;
 621         }
 622
 623         sil24_read_tf(ap, 0, &tf);
 624         *class = ata_dev_classify(&tf);
 625
 626         if (*class == ATA_DEV_UNKNOWN)
 627                 *class = ATA_DEV_NONE;
 628
 629  out:
 630         DPRINTK("EXIT, class=%u\n", *class);
 631         return 0;
 632
 633  err:
 634         ata_link_printk(link, KERN_ERR, "softreset failed (%s)\n", reason);
 635         return -EIO;
 636 }
 637
 638 static int sil24_softreset(struct ata_link *link, unsigned int *class,
 639                            unsigned long deadline)
 640 {
 641         return sil24_do_softreset(link, class, 0, deadline);
 642 }
 643
 644 static int sil24_hardreset(struct ata_link *link, unsigned int *class,
 645                            unsigned long deadline)
 646 {
 647         struct ata_port *ap = link->ap;
 648         void __iomem *port = ap->ioaddr.cmd_addr;
 649         const char *reason;
 650         int tout_msec, rc;
 651         u32 tmp;
 652
 653         /* sil24 does the right thing(tm) without any protection */
 654         sata_set_spd(link);
 655
 656         tout_msec = 100;
 657         if (ata_link_online(link))
 658                 tout_msec = 5000;
 659
 660         writel(PORT_CS_DEV_RST, port + PORT_CTRL_STAT);
 661         tmp = ata_wait_register(port + PORT_CTRL_STAT,
 662                                 PORT_CS_DEV_RST, PORT_CS_DEV_RST, 10, tout_msec);
 663
 664         /* SStatus oscillates between zero and valid status after
 665          * DEV_RST, debounce it.
 666          */
 667         rc = sata_link_debounce(link, sata_deb_timing_long, deadline);
 668         if (rc) {
 669                 reason = "PHY debouncing failed";
 670                 goto err;
 671         }
 672
 673         if (tmp & PORT_CS_DEV_RST) {
 674                 if (ata_link_offline(link))
 675                         return 0;
 676                 reason = "link not ready";
 677                 goto err;
 678         }
 679
 680         /* Sil24 doesn't store signature FIS after hardreset, so we
 681          * can't wait for BSY to clear.  Some devices take a long time
 682          * to get ready and those devices will choke if we don't wait
 683          * for BSY clearance here.  Tell libata to perform follow-up
 684          * softreset.
 685          */
 686         return -EAGAIN;
 687
 688  err:
 689         ata_link_printk(link, KERN_ERR, "hardreset failed (%s)\n", reason);
 690         return -EIO;
 691 }
 692
 693 static inline void sil24_fill_sg(struct ata_queued_cmd *qc,
 694                                  struct sil24_sge *sge)
 695 {
 696         struct scatterlist *sg;
 697
 698         ata_for_each_sg(sg, qc) {
 699                 sge->addr = cpu_to_le64(sg_dma_address(sg));
 700                 sge->cnt = cpu_to_le32(sg_dma_len(sg));
 701                 if (ata_sg_is_last(sg, qc))
 702                         sge->flags = cpu_to_le32(SGE_TRM);
 703                 else
 704                         sge->flags = 0;
 705                 sge++;
 706         }
 707 }
 708
 709 static void sil24_qc_prep(struct ata_queued_cmd *qc)
 710 {
 711         struct ata_port *ap = qc->ap;
 712         struct sil24_port_priv *pp = ap->private_data;
 713         union sil24_cmd_block *cb;
 714         struct sil24_prb *prb;
 715         struct sil24_sge *sge;
 716         u16 ctrl = 0;
 717
 718         cb = &pp->cmd_block[sil24_tag(qc->tag)];
 719
 720         switch (qc->tf.protocol) {
 721         case ATA_PROT_PIO:
 722         case ATA_PROT_DMA:
 723         case ATA_PROT_NCQ:
 724         case ATA_PROT_NODATA:
 725                 prb = &cb->ata.prb;
 726                 sge = cb->ata.sge;
 727                 break;
 728
 729         case ATA_PROT_ATAPI:
 730         case ATA_PROT_ATAPI_DMA:
 731         case ATA_PROT_ATAPI_NODATA:
 732                 prb = &cb->atapi.prb;
 733                 sge = cb->atapi.sge;
 734                 memset(cb->atapi.cdb, 0, 32);
 735                 memcpy(cb->atapi.cdb, qc->cdb, qc->dev->cdb_len);
 736
 737                 if (qc->tf.protocol != ATA_PROT_ATAPI_NODATA) {
 738                         if (qc->tf.flags & ATA_TFLAG_WRITE)
 739                                 ctrl = PRB_CTRL_PACKET_WRITE;
 740                         else
 741                                 ctrl = PRB_CTRL_PACKET_READ;
 742                 }
 743                 break;
 744
 745         default:
 746                 prb = NULL;     /* shut up, gcc */
 747                 sge = NULL;
 748                 BUG();
 749         }
 750
 751         prb->ctrl = cpu_to_le16(ctrl);
 752         ata_tf_to_fis(&qc->tf, 0, 1, prb->fis);
 753
 754         if (qc->flags & ATA_QCFLAG_DMAMAP)
 755                 sil24_fill_sg(qc, sge);
 756 }
 757
 758 static unsigned int sil24_qc_issue(struct ata_queued_cmd *qc)
 759 {
 760         struct ata_port *ap = qc->ap;
 761         struct sil24_port_priv *pp = ap->private_data;
 762         void __iomem *port = ap->ioaddr.cmd_addr;
 763         unsigned int tag = sil24_tag(qc->tag);
 764         dma_addr_t paddr;
 765         void __iomem *activate;
 766
 767         paddr = pp->cmd_block_dma + tag * sizeof(*pp->cmd_block);
 768         activate = port + PORT_CMD_ACTIVATE + tag * 8;
 769
 770         writel((u32)paddr, activate);
 771         writel((u64)paddr >> 32, activate + 4);
 772
 773         return 0;
 774 }
 775
 776 static void sil24_irq_clear(struct ata_port *ap)
 777 {
 778         /* unused */
 779 }
 780
 781 static void sil24_freeze(struct ata_port *ap)
 782 {
 783         void __iomem *port = ap->ioaddr.cmd_addr;
 784
 785         /* Port-wide IRQ mask in HOST_CTRL doesn't really work, clear
 786          * PORT_IRQ_ENABLE instead.
 787          */
 788         writel(0xffff, port + PORT_IRQ_ENABLE_CLR);
 789 }
 790
 791 static void sil24_thaw(struct ata_port *ap)
 792 {
 793         void __iomem *port = ap->ioaddr.cmd_addr;
 794         u32 tmp;
 795
 796         /* clear IRQ */
 797         tmp = readl(port + PORT_IRQ_STAT);
 798         writel(tmp, port + PORT_IRQ_STAT);
 799
 800         /* turn IRQ back on */
 801         writel(DEF_PORT_IRQ, port + PORT_IRQ_ENABLE_SET);
 802 }
 803
 804 static void sil24_error_intr(struct ata_port *ap)
 805 {
 806         void __iomem *port = ap->ioaddr.cmd_addr;
 807         struct sil24_port_priv *pp = ap->private_data;
 808         struct ata_eh_info *ehi = &ap->link.eh_info;
 809         int freeze = 0;
 810         u32 irq_stat;
 811
 812         /* on error, we need to clear IRQ explicitly */
 813         irq_stat = readl(port + PORT_IRQ_STAT);
 814         writel(irq_stat, port + PORT_IRQ_STAT);
 815
 816         /* first, analyze and record host port events */
 817         ata_ehi_clear_desc(ehi);
 818
 819         ata_ehi_push_desc(ehi, "irq_stat 0x%08x", irq_stat);
 820
 821         if (irq_stat & (PORT_IRQ_PHYRDY_CHG | PORT_IRQ_DEV_XCHG)) {
 822                 ata_ehi_hotplugged(ehi);
 823                 ata_ehi_push_desc(ehi, "%s",
 824                                   irq_stat & PORT_IRQ_PHYRDY_CHG ?
 825                                   "PHY RDY changed" : "device exchanged");
 826                 freeze = 1;
 827         }
 828
 829         if (irq_stat & PORT_IRQ_UNK_FIS) {
 830                 ehi->err_mask |= AC_ERR_HSM;
 831                 ehi->action |= ATA_EH_SOFTRESET;
 832                 ata_ehi_push_desc(ehi, "unknown FIS");
 833                 freeze = 1;
 834         }
 835
 836         /* deal with command error */
 837         if (irq_stat & PORT_IRQ_ERROR) {
 838                 struct sil24_cerr_info *ci = NULL;
 839                 unsigned int err_mask = 0, action = 0;
 840                 struct ata_queued_cmd *qc;
 841                 u32 cerr;
 842
 843                 /* analyze CMD_ERR */
 844                 cerr = readl(port + PORT_CMD_ERR);
 845                 if (cerr < ARRAY_SIZE(sil24_cerr_db))
 846                         ci = &sil24_cerr_db[cerr];
 847
 848                 if (ci && ci->desc) {
 849                         err_mask |= ci->err_mask;
 850                         action |= ci->action;
 851                         ata_ehi_push_desc(ehi, "%s", ci->desc);
 852                 } else {
 853                         err_mask |= AC_ERR_OTHER;
 854                         action |= ATA_EH_SOFTRESET;
 855                         ata_ehi_push_desc(ehi, "unknown command error %d",
 856                                           cerr);
 857                 }
 858
 859                 /* record error info */
 860                 qc = ata_qc_from_tag(ap, ap->link.active_tag);
 861                 if (qc) {
 862                         sil24_read_tf(ap, qc->tag, &pp->tf);
 863                         qc->err_mask |= err_mask;
 864                 } else
 865                         ehi->err_mask |= err_mask;
 866
 867                 ehi->action |= action;
 868         }
 869
 870         /* freeze or abort */
 871         if (freeze)
 872                 ata_port_freeze(ap);
 873         else
 874                 ata_port_abort(ap);
 875 }
 876
 877 static void sil24_finish_qc(struct ata_queued_cmd *qc)
 878 {
 879         struct ata_port *ap = qc->ap;
 880         struct sil24_port_priv *pp = ap->private_data;
 881
 882         if (qc->flags & ATA_QCFLAG_RESULT_TF)
 883                 sil24_read_tf(ap, qc->tag, &pp->tf);
 884 }
 885
 886 static inline void sil24_host_intr(struct ata_port *ap)
 887 {
 888         void __iomem *port = ap->ioaddr.cmd_addr;
 889         u32 slot_stat, qc_active;
 890         int rc;
 891
 892         /* If PCIX_IRQ_WOC, there's an inherent race window between
 893          * clearing IRQ pending status and reading PORT_SLOT_STAT
 894          * which may cause spurious interrupts afterwards.  This is
 895          * unavoidable and much better than losing interrupts which
 896          * happens if IRQ pending is cleared after reading
 897          * PORT_SLOT_STAT.
 898          */
 899         if (ap->flags & SIL24_FLAG_PCIX_IRQ_WOC)
 900                 writel(PORT_IRQ_COMPLETE, port + PORT_IRQ_STAT);
 901
 902         slot_stat = readl(port + PORT_SLOT_STAT);
 903
 904         if (unlikely(slot_stat & HOST_SSTAT_ATTN)) {
 905                 sil24_error_intr(ap);
 906                 return;
 907         }
 908
 909         qc_active = slot_stat & ~HOST_SSTAT_ATTN;
 910         rc = ata_qc_complete_multiple(ap, qc_active, sil24_finish_qc);
 911         if (rc > 0)
 912                 return;
 913         if (rc < 0) {
 914                 struct ata_eh_info *ehi = &ap->link.eh_info;
 915                 ehi->err_mask |= AC_ERR_HSM;
 916                 ehi->action |= ATA_EH_SOFTRESET;
 917                 ata_port_freeze(ap);
 918                 return;
 919         }
 920
 921         /* spurious interrupts are expected if PCIX_IRQ_WOC */
 922         if (!(ap->flags & SIL24_FLAG_PCIX_IRQ_WOC) && ata_ratelimit())
 923                 ata_port_printk(ap, KERN_INFO, "spurious interrupt "
 924                         "(slot_stat 0x%x active_tag %d sactive 0x%x)\n",
 925                         slot_stat, ap->link.active_tag, ap->link.sactive);
 926 }
 927
 928 static irqreturn_t sil24_interrupt(int irq, void *dev_instance)
 929 {
 930         struct ata_host *host = dev_instance;
 931         void __iomem *host_base = host->iomap[SIL24_HOST_BAR];
 932         unsigned handled = 0;
 933         u32 status;
 934         int i;
 935
 936         status = readl(host_base + HOST_IRQ_STAT);
 937
 938         if (status == 0xffffffff) {
 939                 printk(KERN_ERR DRV_NAME ": IRQ status == 0xffffffff, "
 940                        "PCI fault or device removal?\n");
 941                 goto out;
 942         }
 943
 944         if (!(status & IRQ_STAT_4PORTS))
 945                 goto out;
 946
 947         spin_lock(&host->lock);
 948
 949         for (i = 0; i < host->n_ports; i++)
 950                 if (status & (1 << i)) {
 951                         struct ata_port *ap = host->ports[i];
 952                         if (ap && !(ap->flags & ATA_FLAG_DISABLED)) {
 953                                 sil24_host_intr(ap);
 954                                 handled++;
 955                         } else
 956                                 printk(KERN_ERR DRV_NAME
 957                                        ": interrupt from disabled port %d\n", i);
 958                 }
 959
 960         spin_unlock(&host->lock);
 961  out:
 962         return IRQ_RETVAL(handled);
 963 }
 964
 965 static void sil24_error_handler(struct ata_port *ap)
 966 {
 967         struct ata_eh_context *ehc = &ap->link.eh_context;
 968
 969         if (sil24_init_port(ap)) {
 970                 ata_eh_freeze_port(ap);
 971                 ehc->i.action |= ATA_EH_HARDRESET;
 972         }
 973
 974         /* perform recovery */
 975         ata_do_eh(ap, ata_std_prereset, sil24_softreset, sil24_hardreset,
 976                   ata_std_postreset);
 977 }
 978
 979 static void sil24_post_internal_cmd(struct ata_queued_cmd *qc)
 980 {
 981         struct ata_port *ap = qc->ap;
 982
 983         /* make DMA engine forget about the failed command */
 984         if (qc->flags & ATA_QCFLAG_FAILED)
 985                 sil24_init_port(ap);
 986 }
 987
 988 static int sil24_port_start(struct ata_port *ap)
 989 {
 990         struct device *dev = ap->host->dev;
 991         struct sil24_port_priv *pp;
 992         union sil24_cmd_block *cb;
 993         size_t cb_size = sizeof(*cb) * SIL24_MAX_CMDS;
 994         dma_addr_t cb_dma;
 995         int rc;
 996
 997         pp = devm_kzalloc(dev, sizeof(*pp), GFP_KERNEL);
 998         if (!pp)
 999                 return -ENOMEM;
1000
1001         pp->tf.command = ATA_DRDY;
1002
1003         cb = dmam_alloc_coherent(dev, cb_size, &cb_dma, GFP_KERNEL);
1004         if (!cb)
1005                 return -ENOMEM;
1006         memset(cb, 0, cb_size);
1007
1008         rc = ata_pad_alloc(ap, dev);
1009         if (rc)
1010                 return rc;
1011
1012         pp->cmd_block = cb;
1013         pp->cmd_block_dma = cb_dma;
1014
1015         ap->private_data = pp;
1016
1017         return 0;
1018 }
1019
1020 static void sil24_init_controller(struct ata_host *host)
1021 {
1022         void __iomem *host_base = host->iomap[SIL24_HOST_BAR];
1023         void __iomem *port_base = host->iomap[SIL24_PORT_BAR];
1024         u32 tmp;
1025         int i;
1026
1027         /* GPIO off */
1028         writel(0, host_base + HOST_FLASH_CMD);
1029
1030         /* clear global reset & mask interrupts during initialization */
1031         writel(0, host_base + HOST_CTRL);
1032
1033         /* init ports */
1034         for (i = 0; i < host->n_ports; i++) {
1035                 void __iomem *port = port_base + i * PORT_REGS_SIZE;
1036
1037                 /* Initial PHY setting */
1038                 writel(0x20c, port + PORT_PHY_CFG);
1039
1040                 /* Clear port RST */
1041                 tmp = readl(port + PORT_CTRL_STAT);
1042                 if (tmp & PORT_CS_PORT_RST) {
1043                         writel(PORT_CS_PORT_RST, port + PORT_CTRL_CLR);
1044                         tmp = ata_wait_register(port + PORT_CTRL_STAT,
1045                                                 PORT_CS_PORT_RST,
1046                                                 PORT_CS_PORT_RST, 10, 100);
1047                         if (tmp & PORT_CS_PORT_RST)
1048                                 dev_printk(KERN_ERR, host->dev,
1049                                            "failed to clear port RST\n");
1050                 }
1051
1052                 /* Configure IRQ WoC */
1053                 if (host->ports[0]->flags & SIL24_FLAG_PCIX_IRQ_WOC)
1054                         writel(PORT_CS_IRQ_WOC, port + PORT_CTRL_STAT);
1055                 else
1056                         writel(PORT_CS_IRQ_WOC, port + PORT_CTRL_CLR);
1057
1058                 /* Zero error counters. */
1059                 writel(0x8000, port + PORT_DECODE_ERR_THRESH);
1060                 writel(0x8000, port + PORT_CRC_ERR_THRESH);
1061                 writel(0x8000, port + PORT_HSHK_ERR_THRESH);
1062                 writel(0x0000, port + PORT_DECODE_ERR_CNT);
1063                 writel(0x0000, port + PORT_CRC_ERR_CNT);
1064                 writel(0x0000, port + PORT_HSHK_ERR_CNT);
1065
1066                 /* Always use 64bit activation */
1067                 writel(PORT_CS_32BIT_ACTV, port + PORT_CTRL_CLR);
1068
1069                 /* Clear port multiplier enable and resume bits */
1070                 writel(PORT_CS_PMP_EN | PORT_CS_PMP_RESUME,
1071                        port + PORT_CTRL_CLR);
1072         }
1073
1074         /* Turn on interrupts */
1075         writel(IRQ_STAT_4PORTS, host_base + HOST_CTRL);
1076 }
1077
1078 static int sil24_init_one(struct pci_dev *pdev, const struct pci_device_id *ent)
1079 {
1080         static int printed_version = 0;
1081         struct ata_port_info pi = sil24_port_info[ent->driver_data];
1082         const struct ata_port_info *ppi[] = { &pi, NULL };
1083         void __iomem * const *iomap;
1084         struct ata_host *host;
1085         int i, rc;
1086         u32 tmp;
1087
1088         if (!printed_version++)
1089                 dev_printk(KERN_DEBUG, &pdev->dev, "version " DRV_VERSION "\n");
1090
1091         /* acquire resources */
1092         rc = pcim_enable_device(pdev);
1093         if (rc)
1094                 return rc;
1095
1096         rc = pcim_iomap_regions(pdev,
1097                                 (1 << SIL24_HOST_BAR) | (1 << SIL24_PORT_BAR),
1098                                 DRV_NAME);
1099         if (rc)
1100                 return rc;
1101         iomap = pcim_iomap_table(pdev);
1102
1103         /* apply workaround for completion IRQ loss on PCI-X errata */
1104         if (pi.flags & SIL24_FLAG_PCIX_IRQ_WOC) {
1105                 tmp = readl(iomap[SIL24_HOST_BAR] + HOST_CTRL);
1106                 if (tmp & (HOST_CTRL_TRDY | HOST_CTRL_STOP | HOST_CTRL_DEVSEL))
1107                         dev_printk(KERN_INFO, &pdev->dev,
1108                                    "Applying completion IRQ loss on PCI-X "
1109                                    "errata fix\n");
1110                 else
1111                         pi.flags &= ~SIL24_FLAG_PCIX_IRQ_WOC;
1112         }
1113
1114         /* allocate and fill host */
1115         host = ata_host_alloc_pinfo(&pdev->dev, ppi,
1116                                     SIL24_FLAG2NPORTS(ppi[0]->flags));
1117         if (!host)
1118                 return -ENOMEM;
1119         host->iomap = iomap;
1120
1121         for (i = 0; i < host->n_ports; i++) {
1122                 struct ata_port *ap = host->ports[i];
1123                 size_t offset = ap->port_no * PORT_REGS_SIZE;
1124                 void __iomem *port = iomap[SIL24_PORT_BAR] + offset;
1125
1126                 host->ports[i]->ioaddr.cmd_addr = port;
1127                 host->ports[i]->ioaddr.scr_addr = port + PORT_SCONTROL;
1128
1129                 ata_port_pbar_desc(ap, SIL24_HOST_BAR, -1, "host");
1130                 ata_port_pbar_desc(ap, SIL24_PORT_BAR, offset, "port");
1131         }
1132
1133         /* configure and activate the device */
1134         if (!pci_set_dma_mask(pdev, DMA_64BIT_MASK)) {
1135                 rc = pci_set_consistent_dma_mask(pdev, DMA_64BIT_MASK);
1136                 if (rc) {
1137                         rc = pci_set_consistent_dma_mask(pdev, DMA_32BIT_MASK);
1138                         if (rc) {
1139                                 dev_printk(KERN_ERR, &pdev->dev,
1140                                            "64-bit DMA enable failed\n");
1141                                 return rc;
1142                         }
1143                 }
1144         } else {
1145                 rc = pci_set_dma_mask(pdev, DMA_32BIT_MASK);
1146                 if (rc) {
1147                         dev_printk(KERN_ERR, &pdev->dev,
1148                                    "32-bit DMA enable failed\n");
1149                         return rc;
1150                 }
1151                 rc = pci_set_consistent_dma_mask(pdev, DMA_32BIT_MASK);
1152                 if (rc) {
1153                         dev_printk(KERN_ERR, &pdev->dev,
1154                                    "32-bit consistent DMA enable failed\n");
1155                         return rc;
1156                 }
1157         }
1158
1159         sil24_init_controller(host);
1160
1161         pci_set_master(pdev);
1162         return ata_host_activate(host, pdev->irq, sil24_interrupt, IRQF_SHARED,
1163                                  &sil24_sht);
1164 }
1165
1166 #ifdef CONFIG_PM
1167 static int sil24_pci_device_resume(struct pci_dev *pdev)
1168 {
1169         struct ata_host *host = dev_get_drvdata(&pdev->dev);
1170         void __iomem *host_base = host->iomap[SIL24_HOST_BAR];
1171         int rc;
1172
1173         rc = ata_pci_device_do_resume(pdev);
1174         if (rc)
1175                 return rc;
1176
1177         if (pdev->dev.power.power_state.event == PM_EVENT_SUSPEND)
1178                 writel(HOST_CTRL_GLOBAL_RST, host_base + HOST_CTRL);
1179
1180         sil24_init_controller(host);
1181
1182         ata_host_resume(host);
1183
1184         return 0;
1185 }
1186 #endif
1187
1188 static int __init sil24_init(void)
1189 {
1190         return pci_register_driver(&sil24_pci_driver);
1191 }
1192
1193 static void __exit sil24_exit(void)
1194 {
1195         pci_unregister_driver(&sil24_pci_driver);
1196 }
1197
1198 MODULE_AUTHOR("Tejun Heo");
1199 MODULE_DESCRIPTION("Silicon Image 3124/3132 SATA low-level driver");
1200 MODULE_LICENSE("GPL");
1201 MODULE_DEVICE_TABLE(pci, sil24_pci_tbl);
1202
1203 module_init(sil24_init);
1204 module_exit(sil24_exit);