SAFE public projects git trees. - safe/jmp/linux-2.6/blob - drivers/ata/sata_sil24.c

   1 /*
   2  * sata_sil24.c - Driver for Silicon Image 3124/3132 SATA-2 controllers
   3  *
   4  * Copyright 2005  Tejun Heo
   5  *
   6  * Based on preview driver from Silicon Image.
   7  *
   8  * This program is free software; you can redistribute it and/or modify it
   9  * under the terms of the GNU General Public License as published by the
  10  * Free Software Foundation; either version 2, or (at your option) any
  11  * later version.
  12  *
  13  * This program is distributed in the hope that it will be useful, but
  14  * WITHOUT ANY WARRANTY; without even the implied warranty of
  15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
  16  * General Public License for more details.
  17  *
  18  */
  19
  20 #include <linux/kernel.h>
  21 #include <linux/module.h>
  22 #include <linux/pci.h>
  23 #include <linux/blkdev.h>
  24 #include <linux/delay.h>
  25 #include <linux/interrupt.h>
  26 #include <linux/dma-mapping.h>
  27 #include <linux/device.h>
  28 #include <scsi/scsi_host.h>
  29 #include <scsi/scsi_cmnd.h>
  30 #include <linux/libata.h>
  31
  32 #define DRV_NAME        "sata_sil24"
  33 #define DRV_VERSION     "0.8"
  34
  35 /*
  36  * Port request block (PRB) 32 bytes
  37  */
  38 struct sil24_prb {
  39         __le16  ctrl;
  40         __le16  prot;
  41         __le32  rx_cnt;
  42         u8      fis[6 * 4];
  43 };
  44
  45 /*
  46  * Scatter gather entry (SGE) 16 bytes
  47  */
  48 struct sil24_sge {
  49         __le64  addr;
  50         __le32  cnt;
  51         __le32  flags;
  52 };
  53
  54 /*
  55  * Port multiplier
  56  */
  57 struct sil24_port_multiplier {
  58         __le32  diag;
  59         __le32  sactive;
  60 };
  61
  62 enum {
  63         SIL24_HOST_BAR          = 0,
  64         SIL24_PORT_BAR          = 2,
  65
  66         /*
  67          * Global controller registers (128 bytes @ BAR0)
  68          */
  69                 /* 32 bit regs */
  70         HOST_SLOT_STAT          = 0x00, /* 32 bit slot stat * 4 */
  71         HOST_CTRL               = 0x40,
  72         HOST_IRQ_STAT           = 0x44,
  73         HOST_PHY_CFG            = 0x48,
  74         HOST_BIST_CTRL          = 0x50,
  75         HOST_BIST_PTRN          = 0x54,
  76         HOST_BIST_STAT          = 0x58,
  77         HOST_MEM_BIST_STAT      = 0x5c,
  78         HOST_FLASH_CMD          = 0x70,
  79                 /* 8 bit regs */
  80         HOST_FLASH_DATA         = 0x74,
  81         HOST_TRANSITION_DETECT  = 0x75,
  82         HOST_GPIO_CTRL          = 0x76,
  83         HOST_I2C_ADDR           = 0x78, /* 32 bit */
  84         HOST_I2C_DATA           = 0x7c,
  85         HOST_I2C_XFER_CNT       = 0x7e,
  86         HOST_I2C_CTRL           = 0x7f,
  87
  88         /* HOST_SLOT_STAT bits */
  89         HOST_SSTAT_ATTN         = (1 << 31),
  90
  91         /* HOST_CTRL bits */
  92         HOST_CTRL_M66EN         = (1 << 16), /* M66EN PCI bus signal */
  93         HOST_CTRL_TRDY          = (1 << 17), /* latched PCI TRDY */
  94         HOST_CTRL_STOP          = (1 << 18), /* latched PCI STOP */
  95         HOST_CTRL_DEVSEL        = (1 << 19), /* latched PCI DEVSEL */
  96         HOST_CTRL_REQ64         = (1 << 20), /* latched PCI REQ64 */
  97         HOST_CTRL_GLOBAL_RST    = (1 << 31), /* global reset */
  98
  99         /*
 100          * Port registers
 101          * (8192 bytes @ +0x0000, +0x2000, +0x4000 and +0x6000 @ BAR2)
 102          */
 103         PORT_REGS_SIZE          = 0x2000,
 104
 105         PORT_LRAM               = 0x0000, /* 31 LRAM slots and PMP regs */
 106         PORT_LRAM_SLOT_SZ       = 0x0080, /* 32 bytes PRB + 2 SGE, ACT... */
 107
 108         PORT_PMP                = 0x0f80, /* 8 bytes PMP * 16 (128 bytes) */
 109         PORT_PMP_STATUS         = 0x0000, /* port device status offset */
 110         PORT_PMP_QACTIVE        = 0x0004, /* port device QActive offset */
 111         PORT_PMP_SIZE           = 0x0008, /* 8 bytes per PMP */
 112
 113                 /* 32 bit regs */
 114         PORT_CTRL_STAT          = 0x1000, /* write: ctrl-set, read: stat */
 115         PORT_CTRL_CLR           = 0x1004, /* write: ctrl-clear */
 116         PORT_IRQ_STAT           = 0x1008, /* high: status, low: interrupt */
 117         PORT_IRQ_ENABLE_SET     = 0x1010, /* write: enable-set */
 118         PORT_IRQ_ENABLE_CLR     = 0x1014, /* write: enable-clear */
 119         PORT_ACTIVATE_UPPER_ADDR= 0x101c,
 120         PORT_EXEC_FIFO          = 0x1020, /* command execution fifo */
 121         PORT_CMD_ERR            = 0x1024, /* command error number */
 122         PORT_FIS_CFG            = 0x1028,
 123         PORT_FIFO_THRES         = 0x102c,
 124                 /* 16 bit regs */
 125         PORT_DECODE_ERR_CNT     = 0x1040,
 126         PORT_DECODE_ERR_THRESH  = 0x1042,
 127         PORT_CRC_ERR_CNT        = 0x1044,
 128         PORT_CRC_ERR_THRESH     = 0x1046,
 129         PORT_HSHK_ERR_CNT       = 0x1048,
 130         PORT_HSHK_ERR_THRESH    = 0x104a,
 131                 /* 32 bit regs */
 132         PORT_PHY_CFG            = 0x1050,
 133         PORT_SLOT_STAT          = 0x1800,
 134         PORT_CMD_ACTIVATE       = 0x1c00, /* 64 bit cmd activate * 31 (248 bytes) */
 135         PORT_CONTEXT            = 0x1e04,
 136         PORT_EXEC_DIAG          = 0x1e00, /* 32bit exec diag * 16 (64 bytes, 0-10 used on 3124) */
 137         PORT_PSD_DIAG           = 0x1e40, /* 32bit psd diag * 16 (64 bytes, 0-8 used on 3124) */
 138         PORT_SCONTROL           = 0x1f00,
 139         PORT_SSTATUS            = 0x1f04,
 140         PORT_SERROR             = 0x1f08,
 141         PORT_SACTIVE            = 0x1f0c,
 142
 143         /* PORT_CTRL_STAT bits */
 144         PORT_CS_PORT_RST        = (1 << 0), /* port reset */
 145         PORT_CS_DEV_RST         = (1 << 1), /* device reset */
 146         PORT_CS_INIT            = (1 << 2), /* port initialize */
 147         PORT_CS_IRQ_WOC         = (1 << 3), /* interrupt write one to clear */
 148         PORT_CS_CDB16           = (1 << 5), /* 0=12b cdb, 1=16b cdb */
 149         PORT_CS_PMP_RESUME      = (1 << 6), /* PMP resume */
 150         PORT_CS_32BIT_ACTV      = (1 << 10), /* 32-bit activation */
 151         PORT_CS_PMP_EN          = (1 << 13), /* port multiplier enable */
 152         PORT_CS_RDY             = (1 << 31), /* port ready to accept commands */
 153
 154         /* PORT_IRQ_STAT/ENABLE_SET/CLR */
 155         /* bits[11:0] are masked */
 156         PORT_IRQ_COMPLETE       = (1 << 0), /* command(s) completed */
 157         PORT_IRQ_ERROR          = (1 << 1), /* command execution error */
 158         PORT_IRQ_PORTRDY_CHG    = (1 << 2), /* port ready change */
 159         PORT_IRQ_PWR_CHG        = (1 << 3), /* power management change */
 160         PORT_IRQ_PHYRDY_CHG     = (1 << 4), /* PHY ready change */
 161         PORT_IRQ_COMWAKE        = (1 << 5), /* COMWAKE received */
 162         PORT_IRQ_UNK_FIS        = (1 << 6), /* unknown FIS received */
 163         PORT_IRQ_DEV_XCHG       = (1 << 7), /* device exchanged */
 164         PORT_IRQ_8B10B          = (1 << 8), /* 8b/10b decode error threshold */
 165         PORT_IRQ_CRC            = (1 << 9), /* CRC error threshold */
 166         PORT_IRQ_HANDSHAKE      = (1 << 10), /* handshake error threshold */
 167         PORT_IRQ_SDB_NOTIFY     = (1 << 11), /* SDB notify received */
 168
 169         DEF_PORT_IRQ            = PORT_IRQ_COMPLETE | PORT_IRQ_ERROR |
 170                                   PORT_IRQ_PHYRDY_CHG | PORT_IRQ_DEV_XCHG |
 171                                   PORT_IRQ_UNK_FIS,
 172
 173         /* bits[27:16] are unmasked (raw) */
 174         PORT_IRQ_RAW_SHIFT      = 16,
 175         PORT_IRQ_MASKED_MASK    = 0x7ff,
 176         PORT_IRQ_RAW_MASK       = (0x7ff << PORT_IRQ_RAW_SHIFT),
 177
 178         /* ENABLE_SET/CLR specific, intr steering - 2 bit field */
 179         PORT_IRQ_STEER_SHIFT    = 30,
 180         PORT_IRQ_STEER_MASK     = (3 << PORT_IRQ_STEER_SHIFT),
 181
 182         /* PORT_CMD_ERR constants */
 183         PORT_CERR_DEV           = 1, /* Error bit in D2H Register FIS */
 184         PORT_CERR_SDB           = 2, /* Error bit in SDB FIS */
 185         PORT_CERR_DATA          = 3, /* Error in data FIS not detected by dev */
 186         PORT_CERR_SEND          = 4, /* Initial cmd FIS transmission failure */
 187         PORT_CERR_INCONSISTENT  = 5, /* Protocol mismatch */
 188         PORT_CERR_DIRECTION     = 6, /* Data direction mismatch */
 189         PORT_CERR_UNDERRUN      = 7, /* Ran out of SGEs while writing */
 190         PORT_CERR_OVERRUN       = 8, /* Ran out of SGEs while reading */
 191         PORT_CERR_PKT_PROT      = 11, /* DIR invalid in 1st PIO setup of ATAPI */
 192         PORT_CERR_SGT_BOUNDARY  = 16, /* PLD ecode 00 - SGT not on qword boundary */
 193         PORT_CERR_SGT_TGTABRT   = 17, /* PLD ecode 01 - target abort */
 194         PORT_CERR_SGT_MSTABRT   = 18, /* PLD ecode 10 - master abort */
 195         PORT_CERR_SGT_PCIPERR   = 19, /* PLD ecode 11 - PCI parity err while fetching SGT */
 196         PORT_CERR_CMD_BOUNDARY  = 24, /* ctrl[15:13] 001 - PRB not on qword boundary */
 197         PORT_CERR_CMD_TGTABRT   = 25, /* ctrl[15:13] 010 - target abort */
 198         PORT_CERR_CMD_MSTABRT   = 26, /* ctrl[15:13] 100 - master abort */
 199         PORT_CERR_CMD_PCIPERR   = 27, /* ctrl[15:13] 110 - PCI parity err while fetching PRB */
 200         PORT_CERR_XFR_UNDEF     = 32, /* PSD ecode 00 - undefined */
 201         PORT_CERR_XFR_TGTABRT   = 33, /* PSD ecode 01 - target abort */
 202         PORT_CERR_XFR_MSTABRT   = 34, /* PSD ecode 10 - master abort */
 203         PORT_CERR_XFR_PCIPERR   = 35, /* PSD ecode 11 - PCI prity err during transfer */
 204         PORT_CERR_SENDSERVICE   = 36, /* FIS received while sending service */
 205
 206         /* bits of PRB control field */
 207         PRB_CTRL_PROTOCOL       = (1 << 0), /* override def. ATA protocol */
 208         PRB_CTRL_PACKET_READ    = (1 << 4), /* PACKET cmd read */
 209         PRB_CTRL_PACKET_WRITE   = (1 << 5), /* PACKET cmd write */
 210         PRB_CTRL_NIEN           = (1 << 6), /* Mask completion irq */
 211         PRB_CTRL_SRST           = (1 << 7), /* Soft reset request (ign BSY?) */
 212
 213         /* PRB protocol field */
 214         PRB_PROT_PACKET         = (1 << 0),
 215         PRB_PROT_TCQ            = (1 << 1),
 216         PRB_PROT_NCQ            = (1 << 2),
 217         PRB_PROT_READ           = (1 << 3),
 218         PRB_PROT_WRITE          = (1 << 4),
 219         PRB_PROT_TRANSPARENT    = (1 << 5),
 220
 221         /*
 222          * Other constants
 223          */
 224         SGE_TRM                 = (1 << 31), /* Last SGE in chain */
 225         SGE_LNK                 = (1 << 30), /* linked list
 226                                                 Points to SGT, not SGE */
 227         SGE_DRD                 = (1 << 29), /* discard data read (/dev/null)
 228                                                 data address ignored */
 229
 230         SIL24_MAX_CMDS          = 31,
 231
 232         /* board id */
 233         BID_SIL3124             = 0,
 234         BID_SIL3132             = 1,
 235         BID_SIL3131             = 2,
 236
 237         /* host flags */
 238         SIL24_COMMON_FLAGS      = ATA_FLAG_SATA | ATA_FLAG_NO_LEGACY |
 239                                   ATA_FLAG_MMIO | ATA_FLAG_PIO_DMA |
 240                                   ATA_FLAG_NCQ | ATA_FLAG_SKIP_D2H_BSY,
 241         SIL24_FLAG_PCIX_IRQ_WOC = (1 << 24), /* IRQ loss errata on PCI-X */
 242
 243         IRQ_STAT_4PORTS         = 0xf,
 244 };
 245
 246 struct sil24_ata_block {
 247         struct sil24_prb prb;
 248         struct sil24_sge sge[LIBATA_MAX_PRD];
 249 };
 250
 251 struct sil24_atapi_block {
 252         struct sil24_prb prb;
 253         u8 cdb[16];
 254         struct sil24_sge sge[LIBATA_MAX_PRD - 1];
 255 };
 256
 257 union sil24_cmd_block {
 258         struct sil24_ata_block ata;
 259         struct sil24_atapi_block atapi;
 260 };
 261
 262 static struct sil24_cerr_info {
 263         unsigned int err_mask, action;
 264         const char *desc;
 265 } sil24_cerr_db[] = {
 266         [0]                     = { AC_ERR_DEV, ATA_EH_REVALIDATE,
 267                                     "device error" },
 268         [PORT_CERR_DEV]         = { AC_ERR_DEV, ATA_EH_REVALIDATE,
 269                                     "device error via D2H FIS" },
 270         [PORT_CERR_SDB]         = { AC_ERR_DEV, ATA_EH_REVALIDATE,
 271                                     "device error via SDB FIS" },
 272         [PORT_CERR_DATA]        = { AC_ERR_ATA_BUS, ATA_EH_SOFTRESET,
 273                                     "error in data FIS" },
 274         [PORT_CERR_SEND]        = { AC_ERR_ATA_BUS, ATA_EH_SOFTRESET,
 275                                     "failed to transmit command FIS" },
 276         [PORT_CERR_INCONSISTENT] = { AC_ERR_HSM, ATA_EH_SOFTRESET,
 277                                      "protocol mismatch" },
 278         [PORT_CERR_DIRECTION]   = { AC_ERR_HSM, ATA_EH_SOFTRESET,
 279                                     "data directon mismatch" },
 280         [PORT_CERR_UNDERRUN]    = { AC_ERR_HSM, ATA_EH_SOFTRESET,
 281                                     "ran out of SGEs while writing" },
 282         [PORT_CERR_OVERRUN]     = { AC_ERR_HSM, ATA_EH_SOFTRESET,
 283                                     "ran out of SGEs while reading" },
 284         [PORT_CERR_PKT_PROT]    = { AC_ERR_HSM, ATA_EH_SOFTRESET,
 285                                     "invalid data directon for ATAPI CDB" },
 286         [PORT_CERR_SGT_BOUNDARY] = { AC_ERR_SYSTEM, ATA_EH_SOFTRESET,
 287                                      "SGT no on qword boundary" },
 288         [PORT_CERR_SGT_TGTABRT] = { AC_ERR_HOST_BUS, ATA_EH_SOFTRESET,
 289                                     "PCI target abort while fetching SGT" },
 290         [PORT_CERR_SGT_MSTABRT] = { AC_ERR_HOST_BUS, ATA_EH_SOFTRESET,
 291                                     "PCI master abort while fetching SGT" },
 292         [PORT_CERR_SGT_PCIPERR] = { AC_ERR_HOST_BUS, ATA_EH_SOFTRESET,
 293                                     "PCI parity error while fetching SGT" },
 294         [PORT_CERR_CMD_BOUNDARY] = { AC_ERR_SYSTEM, ATA_EH_SOFTRESET,
 295                                      "PRB not on qword boundary" },
 296         [PORT_CERR_CMD_TGTABRT] = { AC_ERR_HOST_BUS, ATA_EH_SOFTRESET,
 297                                     "PCI target abort while fetching PRB" },
 298         [PORT_CERR_CMD_MSTABRT] = { AC_ERR_HOST_BUS, ATA_EH_SOFTRESET,
 299                                     "PCI master abort while fetching PRB" },
 300         [PORT_CERR_CMD_PCIPERR] = { AC_ERR_HOST_BUS, ATA_EH_SOFTRESET,
 301                                     "PCI parity error while fetching PRB" },
 302         [PORT_CERR_XFR_UNDEF]   = { AC_ERR_HOST_BUS, ATA_EH_SOFTRESET,
 303                                     "undefined error while transferring data" },
 304         [PORT_CERR_XFR_TGTABRT] = { AC_ERR_HOST_BUS, ATA_EH_SOFTRESET,
 305                                     "PCI target abort while transferring data" },
 306         [PORT_CERR_XFR_MSTABRT] = { AC_ERR_HOST_BUS, ATA_EH_SOFTRESET,
 307                                     "PCI master abort while transferring data" },
 308         [PORT_CERR_XFR_PCIPERR] = { AC_ERR_HOST_BUS, ATA_EH_SOFTRESET,
 309                                     "PCI parity error while transferring data" },
 310         [PORT_CERR_SENDSERVICE] = { AC_ERR_HSM, ATA_EH_SOFTRESET,
 311                                     "FIS received while sending service FIS" },
 312 };
 313
 314 /*
 315  * ap->private_data
 316  *
 317  * The preview driver always returned 0 for status.  We emulate it
 318  * here from the previous interrupt.
 319  */
 320 struct sil24_port_priv {
 321         union sil24_cmd_block *cmd_block;       /* 32 cmd blocks */
 322         dma_addr_t cmd_block_dma;               /* DMA base addr for them */
 323         struct ata_taskfile tf;                 /* Cached taskfile registers */
 324 };
 325
 326 static void sil24_dev_config(struct ata_port *ap, struct ata_device *dev);
 327 static u8 sil24_check_status(struct ata_port *ap);
 328 static u32 sil24_scr_read(struct ata_port *ap, unsigned sc_reg);
 329 static void sil24_scr_write(struct ata_port *ap, unsigned sc_reg, u32 val);
 330 static void sil24_tf_read(struct ata_port *ap, struct ata_taskfile *tf);
 331 static void sil24_qc_prep(struct ata_queued_cmd *qc);
 332 static unsigned int sil24_qc_issue(struct ata_queued_cmd *qc);
 333 static void sil24_irq_clear(struct ata_port *ap);
 334 static irqreturn_t sil24_interrupt(int irq, void *dev_instance);
 335 static void sil24_freeze(struct ata_port *ap);
 336 static void sil24_thaw(struct ata_port *ap);
 337 static void sil24_error_handler(struct ata_port *ap);
 338 static void sil24_post_internal_cmd(struct ata_queued_cmd *qc);
 339 static int sil24_port_start(struct ata_port *ap);
 340 static int sil24_init_one(struct pci_dev *pdev, const struct pci_device_id *ent);
 341 #ifdef CONFIG_PM
 342 static int sil24_pci_device_resume(struct pci_dev *pdev);
 343 #endif
 344
 345 static const struct pci_device_id sil24_pci_tbl[] = {
 346         { PCI_VDEVICE(CMD, 0x3124), BID_SIL3124 },
 347         { PCI_VDEVICE(INTEL, 0x3124), BID_SIL3124 },
 348         { PCI_VDEVICE(CMD, 0x3132), BID_SIL3132 },
 349         { PCI_VDEVICE(CMD, 0x3131), BID_SIL3131 },
 350         { PCI_VDEVICE(CMD, 0x3531), BID_SIL3131 },
 351
 352         { } /* terminate list */
 353 };
 354
 355 static struct pci_driver sil24_pci_driver = {
 356         .name                   = DRV_NAME,
 357         .id_table               = sil24_pci_tbl,
 358         .probe                  = sil24_init_one,
 359         .remove                 = ata_pci_remove_one,
 360 #ifdef CONFIG_PM
 361         .suspend                = ata_pci_device_suspend,
 362         .resume                 = sil24_pci_device_resume,
 363 #endif
 364 };
 365
 366 static struct scsi_host_template sil24_sht = {
 367         .module                 = THIS_MODULE,
 368         .name                   = DRV_NAME,
 369         .ioctl                  = ata_scsi_ioctl,
 370         .queuecommand           = ata_scsi_queuecmd,
 371         .change_queue_depth     = ata_scsi_change_queue_depth,
 372         .can_queue              = SIL24_MAX_CMDS,
 373         .this_id                = ATA_SHT_THIS_ID,
 374         .sg_tablesize           = LIBATA_MAX_PRD,
 375         .cmd_per_lun            = ATA_SHT_CMD_PER_LUN,
 376         .emulated               = ATA_SHT_EMULATED,
 377         .use_clustering         = ATA_SHT_USE_CLUSTERING,
 378         .proc_name              = DRV_NAME,
 379         .dma_boundary           = ATA_DMA_BOUNDARY,
 380         .slave_configure        = ata_scsi_slave_config,
 381         .slave_destroy          = ata_scsi_slave_destroy,
 382         .bios_param             = ata_std_bios_param,
 383         .suspend                = ata_scsi_device_suspend,
 384         .resume                 = ata_scsi_device_resume,
 385 };
 386
 387 static const struct ata_port_operations sil24_ops = {
 388         .port_disable           = ata_port_disable,
 389
 390         .dev_config             = sil24_dev_config,
 391
 392         .check_status           = sil24_check_status,
 393         .check_altstatus        = sil24_check_status,
 394         .dev_select             = ata_noop_dev_select,
 395
 396         .tf_read                = sil24_tf_read,
 397
 398         .qc_prep                = sil24_qc_prep,
 399         .qc_issue               = sil24_qc_issue,
 400
 401         .irq_handler            = sil24_interrupt,
 402         .irq_clear              = sil24_irq_clear,
 403         .irq_on                 = ata_dummy_irq_on,
 404         .irq_ack                = ata_dummy_irq_ack,
 405
 406         .scr_read               = sil24_scr_read,
 407         .scr_write              = sil24_scr_write,
 408
 409         .freeze                 = sil24_freeze,
 410         .thaw                   = sil24_thaw,
 411         .error_handler          = sil24_error_handler,
 412         .post_internal_cmd      = sil24_post_internal_cmd,
 413
 414         .port_start             = sil24_port_start,
 415 };
 416
 417 /*
 418  * Use bits 30-31 of port_flags to encode available port numbers.
 419  * Current maxium is 4.
 420  */
 421 #define SIL24_NPORTS2FLAG(nports)       ((((unsigned)(nports) - 1) & 0x3) << 30)
 422 #define SIL24_FLAG2NPORTS(flag)         ((((flag) >> 30) & 0x3) + 1)
 423
 424 static struct ata_port_info sil24_port_info[] = {
 425         /* sil_3124 */
 426         {
 427                 .sht            = &sil24_sht,
 428                 .flags          = SIL24_COMMON_FLAGS | SIL24_NPORTS2FLAG(4) |
 429                                   SIL24_FLAG_PCIX_IRQ_WOC,
 430                 .pio_mask       = 0x1f,                 /* pio0-4 */
 431                 .mwdma_mask     = 0x07,                 /* mwdma0-2 */
 432                 .udma_mask      = 0x3f,                 /* udma0-5 */
 433                 .port_ops       = &sil24_ops,
 434         },
 435         /* sil_3132 */
 436         {
 437                 .sht            = &sil24_sht,
 438                 .flags          = SIL24_COMMON_FLAGS | SIL24_NPORTS2FLAG(2),
 439                 .pio_mask       = 0x1f,                 /* pio0-4 */
 440                 .mwdma_mask     = 0x07,                 /* mwdma0-2 */
 441                 .udma_mask      = 0x3f,                 /* udma0-5 */
 442                 .port_ops       = &sil24_ops,
 443         },
 444         /* sil_3131/sil_3531 */
 445         {
 446                 .sht            = &sil24_sht,
 447                 .flags          = SIL24_COMMON_FLAGS | SIL24_NPORTS2FLAG(1),
 448                 .pio_mask       = 0x1f,                 /* pio0-4 */
 449                 .mwdma_mask     = 0x07,                 /* mwdma0-2 */
 450                 .udma_mask      = 0x3f,                 /* udma0-5 */
 451                 .port_ops       = &sil24_ops,
 452         },
 453 };
 454
 455 static int sil24_tag(int tag)
 456 {
 457         if (unlikely(ata_tag_internal(tag)))
 458                 return 0;
 459         return tag;
 460 }
 461
 462 static void sil24_dev_config(struct ata_port *ap, struct ata_device *dev)
 463 {
 464         void __iomem *port = ap->ioaddr.cmd_addr;
 465
 466         if (dev->cdb_len == 16)
 467                 writel(PORT_CS_CDB16, port + PORT_CTRL_STAT);
 468         else
 469                 writel(PORT_CS_CDB16, port + PORT_CTRL_CLR);
 470 }
 471
 472 static inline void sil24_update_tf(struct ata_port *ap)
 473 {
 474         struct sil24_port_priv *pp = ap->private_data;
 475         void __iomem *port = ap->ioaddr.cmd_addr;
 476         struct sil24_prb __iomem *prb = port;
 477         u8 fis[6 * 4];
 478
 479         memcpy_fromio(fis, prb->fis, 6 * 4);
 480         ata_tf_from_fis(fis, &pp->tf);
 481 }
 482
 483 static u8 sil24_check_status(struct ata_port *ap)
 484 {
 485         struct sil24_port_priv *pp = ap->private_data;
 486         return pp->tf.command;
 487 }
 488
 489 static int sil24_scr_map[] = {
 490         [SCR_CONTROL]   = 0,
 491         [SCR_STATUS]    = 1,
 492         [SCR_ERROR]     = 2,
 493         [SCR_ACTIVE]    = 3,
 494 };
 495
 496 static u32 sil24_scr_read(struct ata_port *ap, unsigned sc_reg)
 497 {
 498         void __iomem *scr_addr = ap->ioaddr.scr_addr;
 499         if (sc_reg < ARRAY_SIZE(sil24_scr_map)) {
 500                 void __iomem *addr;
 501                 addr = scr_addr + sil24_scr_map[sc_reg] * 4;
 502                 return readl(scr_addr + sil24_scr_map[sc_reg] * 4);
 503         }
 504         return 0xffffffffU;
 505 }
 506
 507 static void sil24_scr_write(struct ata_port *ap, unsigned sc_reg, u32 val)
 508 {
 509         void __iomem *scr_addr = ap->ioaddr.scr_addr;
 510         if (sc_reg < ARRAY_SIZE(sil24_scr_map)) {
 511                 void __iomem *addr;
 512                 addr = scr_addr + sil24_scr_map[sc_reg] * 4;
 513                 writel(val, scr_addr + sil24_scr_map[sc_reg] * 4);
 514         }
 515 }
 516
 517 static void sil24_tf_read(struct ata_port *ap, struct ata_taskfile *tf)
 518 {
 519         struct sil24_port_priv *pp = ap->private_data;
 520         *tf = pp->tf;
 521 }
 522
 523 static int sil24_init_port(struct ata_port *ap)
 524 {
 525         void __iomem *port = ap->ioaddr.cmd_addr;
 526         u32 tmp;
 527
 528         writel(PORT_CS_INIT, port + PORT_CTRL_STAT);
 529         ata_wait_register(port + PORT_CTRL_STAT,
 530                           PORT_CS_INIT, PORT_CS_INIT, 10, 100);
 531         tmp = ata_wait_register(port + PORT_CTRL_STAT,
 532                                 PORT_CS_RDY, 0, 10, 100);
 533
 534         if ((tmp & (PORT_CS_INIT | PORT_CS_RDY)) != PORT_CS_RDY)
 535                 return -EIO;
 536         return 0;
 537 }
 538
 539 static int sil24_softreset(struct ata_port *ap, unsigned int *class)
 540 {
 541         void __iomem *port = ap->ioaddr.cmd_addr;
 542         struct sil24_port_priv *pp = ap->private_data;
 543         struct sil24_prb *prb = &pp->cmd_block[0].ata.prb;
 544         dma_addr_t paddr = pp->cmd_block_dma;
 545         u32 mask, irq_stat;
 546         const char *reason;
 547
 548         DPRINTK("ENTER\n");
 549
 550         if (ata_port_offline(ap)) {
 551                 DPRINTK("PHY reports no device\n");
 552                 *class = ATA_DEV_NONE;
 553                 goto out;
 554         }
 555
 556         /* put the port into known state */
 557         if (sil24_init_port(ap)) {
 558                 reason ="port not ready";
 559                 goto err;
 560         }
 561
 562         /* do SRST */
 563         prb->ctrl = cpu_to_le16(PRB_CTRL_SRST);
 564         prb->fis[1] = 0; /* no PMP yet */
 565
 566         writel((u32)paddr, port + PORT_CMD_ACTIVATE);
 567         writel((u64)paddr >> 32, port + PORT_CMD_ACTIVATE + 4);
 568
 569         mask = (PORT_IRQ_COMPLETE | PORT_IRQ_ERROR) << PORT_IRQ_RAW_SHIFT;
 570         irq_stat = ata_wait_register(port + PORT_IRQ_STAT, mask, 0x0,
 571                                      100, ATA_TMOUT_BOOT / HZ * 1000);
 572
 573         writel(irq_stat, port + PORT_IRQ_STAT); /* clear IRQs */
 574         irq_stat >>= PORT_IRQ_RAW_SHIFT;
 575
 576         if (!(irq_stat & PORT_IRQ_COMPLETE)) {
 577                 if (irq_stat & PORT_IRQ_ERROR)
 578                         reason = "SRST command error";
 579                 else
 580                         reason = "timeout";
 581                 goto err;
 582         }
 583
 584         sil24_update_tf(ap);
 585         *class = ata_dev_classify(&pp->tf);
 586
 587         if (*class == ATA_DEV_UNKNOWN)
 588                 *class = ATA_DEV_NONE;
 589
 590  out:
 591         DPRINTK("EXIT, class=%u\n", *class);
 592         return 0;
 593
 594  err:
 595         ata_port_printk(ap, KERN_ERR, "softreset failed (%s)\n", reason);
 596         return -EIO;
 597 }
 598
 599 static int sil24_hardreset(struct ata_port *ap, unsigned int *class)
 600 {
 601         void __iomem *port = ap->ioaddr.cmd_addr;
 602         const char *reason;
 603         int tout_msec, rc;
 604         u32 tmp;
 605
 606         /* sil24 does the right thing(tm) without any protection */
 607         sata_set_spd(ap);
 608
 609         tout_msec = 100;
 610         if (ata_port_online(ap))
 611                 tout_msec = 5000;
 612
 613         writel(PORT_CS_DEV_RST, port + PORT_CTRL_STAT);
 614         tmp = ata_wait_register(port + PORT_CTRL_STAT,
 615                                 PORT_CS_DEV_RST, PORT_CS_DEV_RST, 10, tout_msec);
 616
 617         /* SStatus oscillates between zero and valid status after
 618          * DEV_RST, debounce it.
 619          */
 620         rc = sata_phy_debounce(ap, sata_deb_timing_long);
 621         if (rc) {
 622                 reason = "PHY debouncing failed";
 623                 goto err;
 624         }
 625
 626         if (tmp & PORT_CS_DEV_RST) {
 627                 if (ata_port_offline(ap))
 628                         return 0;
 629                 reason = "link not ready";
 630                 goto err;
 631         }
 632
 633         /* Sil24 doesn't store signature FIS after hardreset, so we
 634          * can't wait for BSY to clear.  Some devices take a long time
 635          * to get ready and those devices will choke if we don't wait
 636          * for BSY clearance here.  Tell libata to perform follow-up
 637          * softreset.
 638          */
 639         return -EAGAIN;
 640
 641  err:
 642         ata_port_printk(ap, KERN_ERR, "hardreset failed (%s)\n", reason);
 643         return -EIO;
 644 }
 645
 646 static inline void sil24_fill_sg(struct ata_queued_cmd *qc,
 647                                  struct sil24_sge *sge)
 648 {
 649         struct scatterlist *sg;
 650
 651         ata_for_each_sg(sg, qc) {
 652                 sge->addr = cpu_to_le64(sg_dma_address(sg));
 653                 sge->cnt = cpu_to_le32(sg_dma_len(sg));
 654                 if (ata_sg_is_last(sg, qc))
 655                         sge->flags = cpu_to_le32(SGE_TRM);
 656                 else
 657                         sge->flags = 0;
 658                 sge++;
 659         }
 660 }
 661
 662 static void sil24_qc_prep(struct ata_queued_cmd *qc)
 663 {
 664         struct ata_port *ap = qc->ap;
 665         struct sil24_port_priv *pp = ap->private_data;
 666         union sil24_cmd_block *cb;
 667         struct sil24_prb *prb;
 668         struct sil24_sge *sge;
 669         u16 ctrl = 0;
 670
 671         cb = &pp->cmd_block[sil24_tag(qc->tag)];
 672
 673         switch (qc->tf.protocol) {
 674         case ATA_PROT_PIO:
 675         case ATA_PROT_DMA:
 676         case ATA_PROT_NCQ:
 677         case ATA_PROT_NODATA:
 678                 prb = &cb->ata.prb;
 679                 sge = cb->ata.sge;
 680                 break;
 681
 682         case ATA_PROT_ATAPI:
 683         case ATA_PROT_ATAPI_DMA:
 684         case ATA_PROT_ATAPI_NODATA:
 685                 prb = &cb->atapi.prb;
 686                 sge = cb->atapi.sge;
 687                 memset(cb->atapi.cdb, 0, 32);
 688                 memcpy(cb->atapi.cdb, qc->cdb, qc->dev->cdb_len);
 689
 690                 if (qc->tf.protocol != ATA_PROT_ATAPI_NODATA) {
 691                         if (qc->tf.flags & ATA_TFLAG_WRITE)
 692                                 ctrl = PRB_CTRL_PACKET_WRITE;
 693                         else
 694                                 ctrl = PRB_CTRL_PACKET_READ;
 695                 }
 696                 break;
 697
 698         default:
 699                 prb = NULL;     /* shut up, gcc */
 700                 sge = NULL;
 701                 BUG();
 702         }
 703
 704         prb->ctrl = cpu_to_le16(ctrl);
 705         ata_tf_to_fis(&qc->tf, prb->fis, 0);
 706
 707         if (qc->flags & ATA_QCFLAG_DMAMAP)
 708                 sil24_fill_sg(qc, sge);
 709 }
 710
 711 static unsigned int sil24_qc_issue(struct ata_queued_cmd *qc)
 712 {
 713         struct ata_port *ap = qc->ap;
 714         struct sil24_port_priv *pp = ap->private_data;
 715         void __iomem *port = ap->ioaddr.cmd_addr;
 716         unsigned int tag = sil24_tag(qc->tag);
 717         dma_addr_t paddr;
 718         void __iomem *activate;
 719
 720         paddr = pp->cmd_block_dma + tag * sizeof(*pp->cmd_block);
 721         activate = port + PORT_CMD_ACTIVATE + tag * 8;
 722
 723         writel((u32)paddr, activate);
 724         writel((u64)paddr >> 32, activate + 4);
 725
 726         return 0;
 727 }
 728
 729 static void sil24_irq_clear(struct ata_port *ap)
 730 {
 731         /* unused */
 732 }
 733
 734 static void sil24_freeze(struct ata_port *ap)
 735 {
 736         void __iomem *port = ap->ioaddr.cmd_addr;
 737
 738         /* Port-wide IRQ mask in HOST_CTRL doesn't really work, clear
 739          * PORT_IRQ_ENABLE instead.
 740          */
 741         writel(0xffff, port + PORT_IRQ_ENABLE_CLR);
 742 }
 743
 744 static void sil24_thaw(struct ata_port *ap)
 745 {
 746         void __iomem *port = ap->ioaddr.cmd_addr;
 747         u32 tmp;
 748
 749         /* clear IRQ */
 750         tmp = readl(port + PORT_IRQ_STAT);
 751         writel(tmp, port + PORT_IRQ_STAT);
 752
 753         /* turn IRQ back on */
 754         writel(DEF_PORT_IRQ, port + PORT_IRQ_ENABLE_SET);
 755 }
 756
 757 static void sil24_error_intr(struct ata_port *ap)
 758 {
 759         void __iomem *port = ap->ioaddr.cmd_addr;
 760         struct ata_eh_info *ehi = &ap->eh_info;
 761         int freeze = 0;
 762         u32 irq_stat;
 763
 764         /* on error, we need to clear IRQ explicitly */
 765         irq_stat = readl(port + PORT_IRQ_STAT);
 766         writel(irq_stat, port + PORT_IRQ_STAT);
 767
 768         /* first, analyze and record host port events */
 769         ata_ehi_clear_desc(ehi);
 770
 771         ata_ehi_push_desc(ehi, "irq_stat 0x%08x", irq_stat);
 772
 773         if (irq_stat & (PORT_IRQ_PHYRDY_CHG | PORT_IRQ_DEV_XCHG)) {
 774                 ata_ehi_hotplugged(ehi);
 775                 ata_ehi_push_desc(ehi, ", %s",
 776                                irq_stat & PORT_IRQ_PHYRDY_CHG ?
 777                                "PHY RDY changed" : "device exchanged");
 778                 freeze = 1;
 779         }
 780
 781         if (irq_stat & PORT_IRQ_UNK_FIS) {
 782                 ehi->err_mask |= AC_ERR_HSM;
 783                 ehi->action |= ATA_EH_SOFTRESET;
 784                 ata_ehi_push_desc(ehi , ", unknown FIS");
 785                 freeze = 1;
 786         }
 787
 788         /* deal with command error */
 789         if (irq_stat & PORT_IRQ_ERROR) {
 790                 struct sil24_cerr_info *ci = NULL;
 791                 unsigned int err_mask = 0, action = 0;
 792                 struct ata_queued_cmd *qc;
 793                 u32 cerr;
 794
 795                 /* analyze CMD_ERR */
 796                 cerr = readl(port + PORT_CMD_ERR);
 797                 if (cerr < ARRAY_SIZE(sil24_cerr_db))
 798                         ci = &sil24_cerr_db[cerr];
 799
 800                 if (ci && ci->desc) {
 801                         err_mask |= ci->err_mask;
 802                         action |= ci->action;
 803                         ata_ehi_push_desc(ehi, ", %s", ci->desc);
 804                 } else {
 805                         err_mask |= AC_ERR_OTHER;
 806                         action |= ATA_EH_SOFTRESET;
 807                         ata_ehi_push_desc(ehi, ", unknown command error %d",
 808                                           cerr);
 809                 }
 810
 811                 /* record error info */
 812                 qc = ata_qc_from_tag(ap, ap->active_tag);
 813                 if (qc) {
 814                         sil24_update_tf(ap);
 815                         qc->err_mask |= err_mask;
 816                 } else
 817                         ehi->err_mask |= err_mask;
 818
 819                 ehi->action |= action;
 820         }
 821
 822         /* freeze or abort */
 823         if (freeze)
 824                 ata_port_freeze(ap);
 825         else
 826                 ata_port_abort(ap);
 827 }
 828
 829 static void sil24_finish_qc(struct ata_queued_cmd *qc)
 830 {
 831         if (qc->flags & ATA_QCFLAG_RESULT_TF)
 832                 sil24_update_tf(qc->ap);
 833 }
 834
 835 static inline void sil24_host_intr(struct ata_port *ap)
 836 {
 837         void __iomem *port = ap->ioaddr.cmd_addr;
 838         u32 slot_stat, qc_active;
 839         int rc;
 840
 841         slot_stat = readl(port + PORT_SLOT_STAT);
 842
 843         if (unlikely(slot_stat & HOST_SSTAT_ATTN)) {
 844                 sil24_error_intr(ap);
 845                 return;
 846         }
 847
 848         if (ap->flags & SIL24_FLAG_PCIX_IRQ_WOC)
 849                 writel(PORT_IRQ_COMPLETE, port + PORT_IRQ_STAT);
 850
 851         qc_active = slot_stat & ~HOST_SSTAT_ATTN;
 852         rc = ata_qc_complete_multiple(ap, qc_active, sil24_finish_qc);
 853         if (rc > 0)
 854                 return;
 855         if (rc < 0) {
 856                 struct ata_eh_info *ehi = &ap->eh_info;
 857                 ehi->err_mask |= AC_ERR_HSM;
 858                 ehi->action |= ATA_EH_SOFTRESET;
 859                 ata_port_freeze(ap);
 860                 return;
 861         }
 862
 863         if (ata_ratelimit())
 864                 ata_port_printk(ap, KERN_INFO, "spurious interrupt "
 865                         "(slot_stat 0x%x active_tag %d sactive 0x%x)\n",
 866                         slot_stat, ap->active_tag, ap->sactive);
 867 }
 868
 869 static irqreturn_t sil24_interrupt(int irq, void *dev_instance)
 870 {
 871         struct ata_host *host = dev_instance;
 872         void __iomem *host_base = host->iomap[SIL24_HOST_BAR];
 873         unsigned handled = 0;
 874         u32 status;
 875         int i;
 876
 877         status = readl(host_base + HOST_IRQ_STAT);
 878
 879         if (status == 0xffffffff) {
 880                 printk(KERN_ERR DRV_NAME ": IRQ status == 0xffffffff, "
 881                        "PCI fault or device removal?\n");
 882                 goto out;
 883         }
 884
 885         if (!(status & IRQ_STAT_4PORTS))
 886                 goto out;
 887
 888         spin_lock(&host->lock);
 889
 890         for (i = 0; i < host->n_ports; i++)
 891                 if (status & (1 << i)) {
 892                         struct ata_port *ap = host->ports[i];
 893                         if (ap && !(ap->flags & ATA_FLAG_DISABLED)) {
 894                                 sil24_host_intr(host->ports[i]);
 895                                 handled++;
 896                         } else
 897                                 printk(KERN_ERR DRV_NAME
 898                                        ": interrupt from disabled port %d\n", i);
 899                 }
 900
 901         spin_unlock(&host->lock);
 902  out:
 903         return IRQ_RETVAL(handled);
 904 }
 905
 906 static void sil24_error_handler(struct ata_port *ap)
 907 {
 908         struct ata_eh_context *ehc = &ap->eh_context;
 909
 910         if (sil24_init_port(ap)) {
 911                 ata_eh_freeze_port(ap);
 912                 ehc->i.action |= ATA_EH_HARDRESET;
 913         }
 914
 915         /* perform recovery */
 916         ata_do_eh(ap, ata_std_prereset, sil24_softreset, sil24_hardreset,
 917                   ata_std_postreset);
 918 }
 919
 920 static void sil24_post_internal_cmd(struct ata_queued_cmd *qc)
 921 {
 922         struct ata_port *ap = qc->ap;
 923
 924         if (qc->flags & ATA_QCFLAG_FAILED)
 925                 qc->err_mask |= AC_ERR_OTHER;
 926
 927         /* make DMA engine forget about the failed command */
 928         if (qc->err_mask)
 929                 sil24_init_port(ap);
 930 }
 931
 932 static int sil24_port_start(struct ata_port *ap)
 933 {
 934         struct device *dev = ap->host->dev;
 935         struct sil24_port_priv *pp;
 936         union sil24_cmd_block *cb;
 937         size_t cb_size = sizeof(*cb) * SIL24_MAX_CMDS;
 938         dma_addr_t cb_dma;
 939         int rc;
 940
 941         pp = devm_kzalloc(dev, sizeof(*pp), GFP_KERNEL);
 942         if (!pp)
 943                 return -ENOMEM;
 944
 945         pp->tf.command = ATA_DRDY;
 946
 947         cb = dmam_alloc_coherent(dev, cb_size, &cb_dma, GFP_KERNEL);
 948         if (!cb)
 949                 return -ENOMEM;
 950         memset(cb, 0, cb_size);
 951
 952         rc = ata_pad_alloc(ap, dev);
 953         if (rc)
 954                 return rc;
 955
 956         pp->cmd_block = cb;
 957         pp->cmd_block_dma = cb_dma;
 958
 959         ap->private_data = pp;
 960
 961         return 0;
 962 }
 963
 964 static void sil24_init_controller(struct pci_dev *pdev, int n_ports,
 965                                   unsigned long port_flags,
 966                                   void __iomem *host_base,
 967                                   void __iomem *port_base)
 968 {
 969         u32 tmp;
 970         int i;
 971
 972         /* GPIO off */
 973         writel(0, host_base + HOST_FLASH_CMD);
 974
 975         /* clear global reset & mask interrupts during initialization */
 976         writel(0, host_base + HOST_CTRL);
 977
 978         /* init ports */
 979         for (i = 0; i < n_ports; i++) {
 980                 void __iomem *port = port_base + i * PORT_REGS_SIZE;
 981
 982                 /* Initial PHY setting */
 983                 writel(0x20c, port + PORT_PHY_CFG);
 984
 985                 /* Clear port RST */
 986                 tmp = readl(port + PORT_CTRL_STAT);
 987                 if (tmp & PORT_CS_PORT_RST) {
 988                         writel(PORT_CS_PORT_RST, port + PORT_CTRL_CLR);
 989                         tmp = ata_wait_register(port + PORT_CTRL_STAT,
 990                                                 PORT_CS_PORT_RST,
 991                                                 PORT_CS_PORT_RST, 10, 100);
 992                         if (tmp & PORT_CS_PORT_RST)
 993                                 dev_printk(KERN_ERR, &pdev->dev,
 994                                            "failed to clear port RST\n");
 995                 }
 996
 997                 /* Configure IRQ WoC */
 998                 if (port_flags & SIL24_FLAG_PCIX_IRQ_WOC)
 999                         writel(PORT_CS_IRQ_WOC, port + PORT_CTRL_STAT);
1000                 else
1001                         writel(PORT_CS_IRQ_WOC, port + PORT_CTRL_CLR);
1002
1003                 /* Zero error counters. */
1004                 writel(0x8000, port + PORT_DECODE_ERR_THRESH);
1005                 writel(0x8000, port + PORT_CRC_ERR_THRESH);
1006                 writel(0x8000, port + PORT_HSHK_ERR_THRESH);
1007                 writel(0x0000, port + PORT_DECODE_ERR_CNT);
1008                 writel(0x0000, port + PORT_CRC_ERR_CNT);
1009                 writel(0x0000, port + PORT_HSHK_ERR_CNT);
1010
1011                 /* Always use 64bit activation */
1012                 writel(PORT_CS_32BIT_ACTV, port + PORT_CTRL_CLR);
1013
1014                 /* Clear port multiplier enable and resume bits */
1015                 writel(PORT_CS_PMP_EN | PORT_CS_PMP_RESUME,
1016                        port + PORT_CTRL_CLR);
1017         }
1018
1019         /* Turn on interrupts */
1020         writel(IRQ_STAT_4PORTS, host_base + HOST_CTRL);
1021 }
1022
1023 static int sil24_init_one(struct pci_dev *pdev, const struct pci_device_id *ent)
1024 {
1025         static int printed_version = 0;
1026         struct device *dev = &pdev->dev;
1027         unsigned int board_id = (unsigned int)ent->driver_data;
1028         struct ata_port_info *pinfo = &sil24_port_info[board_id];
1029         struct ata_probe_ent *probe_ent;
1030         void __iomem *host_base;
1031         void __iomem *port_base;
1032         int i, rc;
1033         u32 tmp;
1034
1035         if (!printed_version++)
1036                 dev_printk(KERN_DEBUG, &pdev->dev, "version " DRV_VERSION "\n");
1037
1038         rc = pcim_enable_device(pdev);
1039         if (rc)
1040                 return rc;
1041
1042         rc = pcim_iomap_regions(pdev,
1043                                 (1 << SIL24_HOST_BAR) | (1 << SIL24_PORT_BAR),
1044                                 DRV_NAME);
1045         if (rc)
1046                 return rc;
1047
1048         /* allocate & init probe_ent */
1049         probe_ent = devm_kzalloc(dev, sizeof(*probe_ent), GFP_KERNEL);
1050         if (!probe_ent)
1051                 return -ENOMEM;
1052
1053         probe_ent->dev = pci_dev_to_dev(pdev);
1054         INIT_LIST_HEAD(&probe_ent->node);
1055
1056         probe_ent->sht          = pinfo->sht;
1057         probe_ent->port_flags   = pinfo->flags;
1058         probe_ent->pio_mask     = pinfo->pio_mask;
1059         probe_ent->mwdma_mask   = pinfo->mwdma_mask;
1060         probe_ent->udma_mask    = pinfo->udma_mask;
1061         probe_ent->port_ops     = pinfo->port_ops;
1062         probe_ent->n_ports      = SIL24_FLAG2NPORTS(pinfo->flags);
1063
1064         probe_ent->irq = pdev->irq;
1065         probe_ent->irq_flags = IRQF_SHARED;
1066         probe_ent->iomap = pcim_iomap_table(pdev);
1067
1068         host_base = probe_ent->iomap[SIL24_HOST_BAR];
1069         port_base = probe_ent->iomap[SIL24_PORT_BAR];
1070
1071         /*
1072          * Configure the device
1073          */
1074         if (!pci_set_dma_mask(pdev, DMA_64BIT_MASK)) {
1075                 rc = pci_set_consistent_dma_mask(pdev, DMA_64BIT_MASK);
1076                 if (rc) {
1077                         rc = pci_set_consistent_dma_mask(pdev, DMA_32BIT_MASK);
1078                         if (rc) {
1079                                 dev_printk(KERN_ERR, &pdev->dev,
1080                                            "64-bit DMA enable failed\n");
1081                                 return rc;
1082                         }
1083                 }
1084         } else {
1085                 rc = pci_set_dma_mask(pdev, DMA_32BIT_MASK);
1086                 if (rc) {
1087                         dev_printk(KERN_ERR, &pdev->dev,
1088                                    "32-bit DMA enable failed\n");
1089                         return rc;
1090                 }
1091                 rc = pci_set_consistent_dma_mask(pdev, DMA_32BIT_MASK);
1092                 if (rc) {
1093                         dev_printk(KERN_ERR, &pdev->dev,
1094                                    "32-bit consistent DMA enable failed\n");
1095                         return rc;
1096                 }
1097         }
1098
1099         /* Apply workaround for completion IRQ loss on PCI-X errata */
1100         if (probe_ent->port_flags & SIL24_FLAG_PCIX_IRQ_WOC) {
1101                 tmp = readl(host_base + HOST_CTRL);
1102                 if (tmp & (HOST_CTRL_TRDY | HOST_CTRL_STOP | HOST_CTRL_DEVSEL))
1103                         dev_printk(KERN_INFO, &pdev->dev,
1104                                    "Applying completion IRQ loss on PCI-X "
1105                                    "errata fix\n");
1106                 else
1107                         probe_ent->port_flags &= ~SIL24_FLAG_PCIX_IRQ_WOC;
1108         }
1109
1110         for (i = 0; i < probe_ent->n_ports; i++) {
1111                 void __iomem *port = port_base + i * PORT_REGS_SIZE;
1112
1113                 probe_ent->port[i].cmd_addr = port;
1114                 probe_ent->port[i].scr_addr = port + PORT_SCONTROL;
1115
1116                 ata_std_ports(&probe_ent->port[i]);
1117         }
1118
1119         sil24_init_controller(pdev, probe_ent->n_ports, probe_ent->port_flags,
1120                               host_base, port_base);
1121
1122         pci_set_master(pdev);
1123
1124         if (!ata_device_add(probe_ent))
1125                 return -ENODEV;
1126
1127         devm_kfree(dev, probe_ent);
1128         return 0;
1129 }
1130
1131 #ifdef CONFIG_PM
1132 static int sil24_pci_device_resume(struct pci_dev *pdev)
1133 {
1134         struct ata_host *host = dev_get_drvdata(&pdev->dev);
1135         void __iomem *host_base = host->iomap[SIL24_HOST_BAR];
1136         void __iomem *port_base = host->iomap[SIL24_PORT_BAR];
1137         int rc;
1138
1139         rc = ata_pci_device_do_resume(pdev);
1140         if (rc)
1141                 return rc;
1142
1143         if (pdev->dev.power.power_state.event == PM_EVENT_SUSPEND)
1144                 writel(HOST_CTRL_GLOBAL_RST, host_base + HOST_CTRL);
1145
1146         sil24_init_controller(pdev, host->n_ports, host->ports[0]->flags,
1147                               host_base, port_base);
1148
1149         ata_host_resume(host);
1150
1151         return 0;
1152 }
1153 #endif
1154
1155 static int __init sil24_init(void)
1156 {
1157         return pci_register_driver(&sil24_pci_driver);
1158 }
1159
1160 static void __exit sil24_exit(void)
1161 {
1162         pci_unregister_driver(&sil24_pci_driver);
1163 }
1164
1165 MODULE_AUTHOR("Tejun Heo");
1166 MODULE_DESCRIPTION("Silicon Image 3124/3132 SATA low-level driver");
1167 MODULE_LICENSE("GPL");
1168 MODULE_DEVICE_TABLE(pci, sil24_pci_tbl);
1169
1170 module_init(sil24_init);
1171 module_exit(sil24_exit);