SAFE public projects git trees. - safe/jmp/linux-2.6/blob - drivers/ata/sata_sil24.c

   1 /*
   2  * sata_sil24.c - Driver for Silicon Image 3124/3132 SATA-2 controllers
   3  *
   4  * Copyright 2005  Tejun Heo
   5  *
   6  * Based on preview driver from Silicon Image.
   7  *
   8  * This program is free software; you can redistribute it and/or modify it
   9  * under the terms of the GNU General Public License as published by the
  10  * Free Software Foundation; either version 2, or (at your option) any
  11  * later version.
  12  *
  13  * This program is distributed in the hope that it will be useful, but
  14  * WITHOUT ANY WARRANTY; without even the implied warranty of
  15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
  16  * General Public License for more details.
  17  *
  18  */
  19
  20 #include <linux/kernel.h>
  21 #include <linux/module.h>
  22 #include <linux/pci.h>
  23 #include <linux/blkdev.h>
  24 #include <linux/delay.h>
  25 #include <linux/interrupt.h>
  26 #include <linux/dma-mapping.h>
  27 #include <linux/device.h>
  28 #include <scsi/scsi_host.h>
  29 #include <scsi/scsi_cmnd.h>
  30 #include <linux/libata.h>
  31
  32 #define DRV_NAME        "sata_sil24"
  33 #define DRV_VERSION     "1.1"
  34
  35 /*
  36  * Port request block (PRB) 32 bytes
  37  */
  38 struct sil24_prb {
  39         __le16  ctrl;
  40         __le16  prot;
  41         __le32  rx_cnt;
  42         u8      fis[6 * 4];
  43 };
  44
  45 /*
  46  * Scatter gather entry (SGE) 16 bytes
  47  */
  48 struct sil24_sge {
  49         __le64  addr;
  50         __le32  cnt;
  51         __le32  flags;
  52 };
  53
  54 /*
  55  * Port multiplier
  56  */
  57 struct sil24_port_multiplier {
  58         __le32  diag;
  59         __le32  sactive;
  60 };
  61
  62 enum {
  63         SIL24_HOST_BAR          = 0,
  64         SIL24_PORT_BAR          = 2,
  65
  66         /* sil24 fetches in chunks of 64bytes.  The first block
  67          * contains the PRB and two SGEs.  From the second block, it's
  68          * consisted of four SGEs and called SGT.  Calculate the
  69          * number of SGTs that fit into one page.
  70          */
  71         SIL24_PRB_SZ            = sizeof(struct sil24_prb)
  72                                   + 2 * sizeof(struct sil24_sge),
  73         SIL24_MAX_SGT           = (PAGE_SIZE - SIL24_PRB_SZ)
  74                                   / (4 * sizeof(struct sil24_sge)),
  75
  76         /* This will give us one unused SGEs for ATA.  This extra SGE
  77          * will be used to store CDB for ATAPI devices.
  78          */
  79         SIL24_MAX_SGE           = 4 * SIL24_MAX_SGT + 1,
  80
  81         /*
  82          * Global controller registers (128 bytes @ BAR0)
  83          */
  84                 /* 32 bit regs */
  85         HOST_SLOT_STAT          = 0x00, /* 32 bit slot stat * 4 */
  86         HOST_CTRL               = 0x40,
  87         HOST_IRQ_STAT           = 0x44,
  88         HOST_PHY_CFG            = 0x48,
  89         HOST_BIST_CTRL          = 0x50,
  90         HOST_BIST_PTRN          = 0x54,
  91         HOST_BIST_STAT          = 0x58,
  92         HOST_MEM_BIST_STAT      = 0x5c,
  93         HOST_FLASH_CMD          = 0x70,
  94                 /* 8 bit regs */
  95         HOST_FLASH_DATA         = 0x74,
  96         HOST_TRANSITION_DETECT  = 0x75,
  97         HOST_GPIO_CTRL          = 0x76,
  98         HOST_I2C_ADDR           = 0x78, /* 32 bit */
  99         HOST_I2C_DATA           = 0x7c,
 100         HOST_I2C_XFER_CNT       = 0x7e,
 101         HOST_I2C_CTRL           = 0x7f,
 102
 103         /* HOST_SLOT_STAT bits */
 104         HOST_SSTAT_ATTN         = (1 << 31),
 105
 106         /* HOST_CTRL bits */
 107         HOST_CTRL_M66EN         = (1 << 16), /* M66EN PCI bus signal */
 108         HOST_CTRL_TRDY          = (1 << 17), /* latched PCI TRDY */
 109         HOST_CTRL_STOP          = (1 << 18), /* latched PCI STOP */
 110         HOST_CTRL_DEVSEL        = (1 << 19), /* latched PCI DEVSEL */
 111         HOST_CTRL_REQ64         = (1 << 20), /* latched PCI REQ64 */
 112         HOST_CTRL_GLOBAL_RST    = (1 << 31), /* global reset */
 113
 114         /*
 115          * Port registers
 116          * (8192 bytes @ +0x0000, +0x2000, +0x4000 and +0x6000 @ BAR2)
 117          */
 118         PORT_REGS_SIZE          = 0x2000,
 119
 120         PORT_LRAM               = 0x0000, /* 31 LRAM slots and PMP regs */
 121         PORT_LRAM_SLOT_SZ       = 0x0080, /* 32 bytes PRB + 2 SGE, ACT... */
 122
 123         PORT_PMP                = 0x0f80, /* 8 bytes PMP * 16 (128 bytes) */
 124         PORT_PMP_STATUS         = 0x0000, /* port device status offset */
 125         PORT_PMP_QACTIVE        = 0x0004, /* port device QActive offset */
 126         PORT_PMP_SIZE           = 0x0008, /* 8 bytes per PMP */
 127
 128                 /* 32 bit regs */
 129         PORT_CTRL_STAT          = 0x1000, /* write: ctrl-set, read: stat */
 130         PORT_CTRL_CLR           = 0x1004, /* write: ctrl-clear */
 131         PORT_IRQ_STAT           = 0x1008, /* high: status, low: interrupt */
 132         PORT_IRQ_ENABLE_SET     = 0x1010, /* write: enable-set */
 133         PORT_IRQ_ENABLE_CLR     = 0x1014, /* write: enable-clear */
 134         PORT_ACTIVATE_UPPER_ADDR= 0x101c,
 135         PORT_EXEC_FIFO          = 0x1020, /* command execution fifo */
 136         PORT_CMD_ERR            = 0x1024, /* command error number */
 137         PORT_FIS_CFG            = 0x1028,
 138         PORT_FIFO_THRES         = 0x102c,
 139                 /* 16 bit regs */
 140         PORT_DECODE_ERR_CNT     = 0x1040,
 141         PORT_DECODE_ERR_THRESH  = 0x1042,
 142         PORT_CRC_ERR_CNT        = 0x1044,
 143         PORT_CRC_ERR_THRESH     = 0x1046,
 144         PORT_HSHK_ERR_CNT       = 0x1048,
 145         PORT_HSHK_ERR_THRESH    = 0x104a,
 146                 /* 32 bit regs */
 147         PORT_PHY_CFG            = 0x1050,
 148         PORT_SLOT_STAT          = 0x1800,
 149         PORT_CMD_ACTIVATE       = 0x1c00, /* 64 bit cmd activate * 31 (248 bytes) */
 150         PORT_CONTEXT            = 0x1e04,
 151         PORT_EXEC_DIAG          = 0x1e00, /* 32bit exec diag * 16 (64 bytes, 0-10 used on 3124) */
 152         PORT_PSD_DIAG           = 0x1e40, /* 32bit psd diag * 16 (64 bytes, 0-8 used on 3124) */
 153         PORT_SCONTROL           = 0x1f00,
 154         PORT_SSTATUS            = 0x1f04,
 155         PORT_SERROR             = 0x1f08,
 156         PORT_SACTIVE            = 0x1f0c,
 157
 158         /* PORT_CTRL_STAT bits */
 159         PORT_CS_PORT_RST        = (1 << 0), /* port reset */
 160         PORT_CS_DEV_RST         = (1 << 1), /* device reset */
 161         PORT_CS_INIT            = (1 << 2), /* port initialize */
 162         PORT_CS_IRQ_WOC         = (1 << 3), /* interrupt write one to clear */
 163         PORT_CS_CDB16           = (1 << 5), /* 0=12b cdb, 1=16b cdb */
 164         PORT_CS_PMP_RESUME      = (1 << 6), /* PMP resume */
 165         PORT_CS_32BIT_ACTV      = (1 << 10), /* 32-bit activation */
 166         PORT_CS_PMP_EN          = (1 << 13), /* port multiplier enable */
 167         PORT_CS_RDY             = (1 << 31), /* port ready to accept commands */
 168
 169         /* PORT_IRQ_STAT/ENABLE_SET/CLR */
 170         /* bits[11:0] are masked */
 171         PORT_IRQ_COMPLETE       = (1 << 0), /* command(s) completed */
 172         PORT_IRQ_ERROR          = (1 << 1), /* command execution error */
 173         PORT_IRQ_PORTRDY_CHG    = (1 << 2), /* port ready change */
 174         PORT_IRQ_PWR_CHG        = (1 << 3), /* power management change */
 175         PORT_IRQ_PHYRDY_CHG     = (1 << 4), /* PHY ready change */
 176         PORT_IRQ_COMWAKE        = (1 << 5), /* COMWAKE received */
 177         PORT_IRQ_UNK_FIS        = (1 << 6), /* unknown FIS received */
 178         PORT_IRQ_DEV_XCHG       = (1 << 7), /* device exchanged */
 179         PORT_IRQ_8B10B          = (1 << 8), /* 8b/10b decode error threshold */
 180         PORT_IRQ_CRC            = (1 << 9), /* CRC error threshold */
 181         PORT_IRQ_HANDSHAKE      = (1 << 10), /* handshake error threshold */
 182         PORT_IRQ_SDB_NOTIFY     = (1 << 11), /* SDB notify received */
 183
 184         DEF_PORT_IRQ            = PORT_IRQ_COMPLETE | PORT_IRQ_ERROR |
 185                                   PORT_IRQ_PHYRDY_CHG | PORT_IRQ_DEV_XCHG |
 186                                   PORT_IRQ_UNK_FIS | PORT_IRQ_SDB_NOTIFY,
 187
 188         /* bits[27:16] are unmasked (raw) */
 189         PORT_IRQ_RAW_SHIFT      = 16,
 190         PORT_IRQ_MASKED_MASK    = 0x7ff,
 191         PORT_IRQ_RAW_MASK       = (0x7ff << PORT_IRQ_RAW_SHIFT),
 192
 193         /* ENABLE_SET/CLR specific, intr steering - 2 bit field */
 194         PORT_IRQ_STEER_SHIFT    = 30,
 195         PORT_IRQ_STEER_MASK     = (3 << PORT_IRQ_STEER_SHIFT),
 196
 197         /* PORT_CMD_ERR constants */
 198         PORT_CERR_DEV           = 1, /* Error bit in D2H Register FIS */
 199         PORT_CERR_SDB           = 2, /* Error bit in SDB FIS */
 200         PORT_CERR_DATA          = 3, /* Error in data FIS not detected by dev */
 201         PORT_CERR_SEND          = 4, /* Initial cmd FIS transmission failure */
 202         PORT_CERR_INCONSISTENT  = 5, /* Protocol mismatch */
 203         PORT_CERR_DIRECTION     = 6, /* Data direction mismatch */
 204         PORT_CERR_UNDERRUN      = 7, /* Ran out of SGEs while writing */
 205         PORT_CERR_OVERRUN       = 8, /* Ran out of SGEs while reading */
 206         PORT_CERR_PKT_PROT      = 11, /* DIR invalid in 1st PIO setup of ATAPI */
 207         PORT_CERR_SGT_BOUNDARY  = 16, /* PLD ecode 00 - SGT not on qword boundary */
 208         PORT_CERR_SGT_TGTABRT   = 17, /* PLD ecode 01 - target abort */
 209         PORT_CERR_SGT_MSTABRT   = 18, /* PLD ecode 10 - master abort */
 210         PORT_CERR_SGT_PCIPERR   = 19, /* PLD ecode 11 - PCI parity err while fetching SGT */
 211         PORT_CERR_CMD_BOUNDARY  = 24, /* ctrl[15:13] 001 - PRB not on qword boundary */
 212         PORT_CERR_CMD_TGTABRT   = 25, /* ctrl[15:13] 010 - target abort */
 213         PORT_CERR_CMD_MSTABRT   = 26, /* ctrl[15:13] 100 - master abort */
 214         PORT_CERR_CMD_PCIPERR   = 27, /* ctrl[15:13] 110 - PCI parity err while fetching PRB */
 215         PORT_CERR_XFR_UNDEF     = 32, /* PSD ecode 00 - undefined */
 216         PORT_CERR_XFR_TGTABRT   = 33, /* PSD ecode 01 - target abort */
 217         PORT_CERR_XFR_MSTABRT   = 34, /* PSD ecode 10 - master abort */
 218         PORT_CERR_XFR_PCIPERR   = 35, /* PSD ecode 11 - PCI prity err during transfer */
 219         PORT_CERR_SENDSERVICE   = 36, /* FIS received while sending service */
 220
 221         /* bits of PRB control field */
 222         PRB_CTRL_PROTOCOL       = (1 << 0), /* override def. ATA protocol */
 223         PRB_CTRL_PACKET_READ    = (1 << 4), /* PACKET cmd read */
 224         PRB_CTRL_PACKET_WRITE   = (1 << 5), /* PACKET cmd write */
 225         PRB_CTRL_NIEN           = (1 << 6), /* Mask completion irq */
 226         PRB_CTRL_SRST           = (1 << 7), /* Soft reset request (ign BSY?) */
 227
 228         /* PRB protocol field */
 229         PRB_PROT_PACKET         = (1 << 0),
 230         PRB_PROT_TCQ            = (1 << 1),
 231         PRB_PROT_NCQ            = (1 << 2),
 232         PRB_PROT_READ           = (1 << 3),
 233         PRB_PROT_WRITE          = (1 << 4),
 234         PRB_PROT_TRANSPARENT    = (1 << 5),
 235
 236         /*
 237          * Other constants
 238          */
 239         SGE_TRM                 = (1 << 31), /* Last SGE in chain */
 240         SGE_LNK                 = (1 << 30), /* linked list
 241                                                 Points to SGT, not SGE */
 242         SGE_DRD                 = (1 << 29), /* discard data read (/dev/null)
 243                                                 data address ignored */
 244
 245         SIL24_MAX_CMDS          = 31,
 246
 247         /* board id */
 248         BID_SIL3124             = 0,
 249         BID_SIL3132             = 1,
 250         BID_SIL3131             = 2,
 251
 252         /* host flags */
 253         SIL24_COMMON_FLAGS      = ATA_FLAG_SATA | ATA_FLAG_NO_LEGACY |
 254                                   ATA_FLAG_MMIO | ATA_FLAG_PIO_DMA |
 255                                   ATA_FLAG_NCQ | ATA_FLAG_ACPI_SATA |
 256                                   ATA_FLAG_AN | ATA_FLAG_PMP,
 257         SIL24_FLAG_PCIX_IRQ_WOC = (1 << 24), /* IRQ loss errata on PCI-X */
 258
 259         IRQ_STAT_4PORTS         = 0xf,
 260 };
 261
 262 struct sil24_ata_block {
 263         struct sil24_prb prb;
 264         struct sil24_sge sge[SIL24_MAX_SGE];
 265 };
 266
 267 struct sil24_atapi_block {
 268         struct sil24_prb prb;
 269         u8 cdb[16];
 270         struct sil24_sge sge[SIL24_MAX_SGE];
 271 };
 272
 273 union sil24_cmd_block {
 274         struct sil24_ata_block ata;
 275         struct sil24_atapi_block atapi;
 276 };
 277
 278 static struct sil24_cerr_info {
 279         unsigned int err_mask, action;
 280         const char *desc;
 281 } sil24_cerr_db[] = {
 282         [0]                     = { AC_ERR_DEV, 0,
 283                                     "device error" },
 284         [PORT_CERR_DEV]         = { AC_ERR_DEV, 0,
 285                                     "device error via D2H FIS" },
 286         [PORT_CERR_SDB]         = { AC_ERR_DEV, 0,
 287                                     "device error via SDB FIS" },
 288         [PORT_CERR_DATA]        = { AC_ERR_ATA_BUS, ATA_EH_RESET,
 289                                     "error in data FIS" },
 290         [PORT_CERR_SEND]        = { AC_ERR_ATA_BUS, ATA_EH_RESET,
 291                                     "failed to transmit command FIS" },
 292         [PORT_CERR_INCONSISTENT] = { AC_ERR_HSM, ATA_EH_RESET,
 293                                      "protocol mismatch" },
 294         [PORT_CERR_DIRECTION]   = { AC_ERR_HSM, ATA_EH_RESET,
 295                                     "data directon mismatch" },
 296         [PORT_CERR_UNDERRUN]    = { AC_ERR_HSM, ATA_EH_RESET,
 297                                     "ran out of SGEs while writing" },
 298         [PORT_CERR_OVERRUN]     = { AC_ERR_HSM, ATA_EH_RESET,
 299                                     "ran out of SGEs while reading" },
 300         [PORT_CERR_PKT_PROT]    = { AC_ERR_HSM, ATA_EH_RESET,
 301                                     "invalid data directon for ATAPI CDB" },
 302         [PORT_CERR_SGT_BOUNDARY] = { AC_ERR_SYSTEM, ATA_EH_RESET,
 303                                      "SGT not on qword boundary" },
 304         [PORT_CERR_SGT_TGTABRT] = { AC_ERR_HOST_BUS, ATA_EH_RESET,
 305                                     "PCI target abort while fetching SGT" },
 306         [PORT_CERR_SGT_MSTABRT] = { AC_ERR_HOST_BUS, ATA_EH_RESET,
 307                                     "PCI master abort while fetching SGT" },
 308         [PORT_CERR_SGT_PCIPERR] = { AC_ERR_HOST_BUS, ATA_EH_RESET,
 309                                     "PCI parity error while fetching SGT" },
 310         [PORT_CERR_CMD_BOUNDARY] = { AC_ERR_SYSTEM, ATA_EH_RESET,
 311                                      "PRB not on qword boundary" },
 312         [PORT_CERR_CMD_TGTABRT] = { AC_ERR_HOST_BUS, ATA_EH_RESET,
 313                                     "PCI target abort while fetching PRB" },
 314         [PORT_CERR_CMD_MSTABRT] = { AC_ERR_HOST_BUS, ATA_EH_RESET,
 315                                     "PCI master abort while fetching PRB" },
 316         [PORT_CERR_CMD_PCIPERR] = { AC_ERR_HOST_BUS, ATA_EH_RESET,
 317                                     "PCI parity error while fetching PRB" },
 318         [PORT_CERR_XFR_UNDEF]   = { AC_ERR_HOST_BUS, ATA_EH_RESET,
 319                                     "undefined error while transferring data" },
 320         [PORT_CERR_XFR_TGTABRT] = { AC_ERR_HOST_BUS, ATA_EH_RESET,
 321                                     "PCI target abort while transferring data" },
 322         [PORT_CERR_XFR_MSTABRT] = { AC_ERR_HOST_BUS, ATA_EH_RESET,
 323                                     "PCI master abort while transferring data" },
 324         [PORT_CERR_XFR_PCIPERR] = { AC_ERR_HOST_BUS, ATA_EH_RESET,
 325                                     "PCI parity error while transferring data" },
 326         [PORT_CERR_SENDSERVICE] = { AC_ERR_HSM, ATA_EH_RESET,
 327                                     "FIS received while sending service FIS" },
 328 };
 329
 330 /*
 331  * ap->private_data
 332  *
 333  * The preview driver always returned 0 for status.  We emulate it
 334  * here from the previous interrupt.
 335  */
 336 struct sil24_port_priv {
 337         union sil24_cmd_block *cmd_block;       /* 32 cmd blocks */
 338         dma_addr_t cmd_block_dma;               /* DMA base addr for them */
 339         int do_port_rst;
 340 };
 341
 342 static void sil24_dev_config(struct ata_device *dev);
 343 static int sil24_scr_read(struct ata_port *ap, unsigned sc_reg, u32 *val);
 344 static int sil24_scr_write(struct ata_port *ap, unsigned sc_reg, u32 val);
 345 static int sil24_qc_defer(struct ata_queued_cmd *qc);
 346 static void sil24_qc_prep(struct ata_queued_cmd *qc);
 347 static unsigned int sil24_qc_issue(struct ata_queued_cmd *qc);
 348 static bool sil24_qc_fill_rtf(struct ata_queued_cmd *qc);
 349 static void sil24_pmp_attach(struct ata_port *ap);
 350 static void sil24_pmp_detach(struct ata_port *ap);
 351 static void sil24_freeze(struct ata_port *ap);
 352 static void sil24_thaw(struct ata_port *ap);
 353 static int sil24_softreset(struct ata_link *link, unsigned int *class,
 354                            unsigned long deadline);
 355 static int sil24_hardreset(struct ata_link *link, unsigned int *class,
 356                            unsigned long deadline);
 357 static int sil24_pmp_hardreset(struct ata_link *link, unsigned int *class,
 358                                unsigned long deadline);
 359 static void sil24_error_handler(struct ata_port *ap);
 360 static void sil24_post_internal_cmd(struct ata_queued_cmd *qc);
 361 static int sil24_port_start(struct ata_port *ap);
 362 static int sil24_init_one(struct pci_dev *pdev, const struct pci_device_id *ent);
 363 #ifdef CONFIG_PM
 364 static int sil24_pci_device_resume(struct pci_dev *pdev);
 365 static int sil24_port_resume(struct ata_port *ap);
 366 #endif
 367
 368 static const struct pci_device_id sil24_pci_tbl[] = {
 369         { PCI_VDEVICE(CMD, 0x3124), BID_SIL3124 },
 370         { PCI_VDEVICE(INTEL, 0x3124), BID_SIL3124 },
 371         { PCI_VDEVICE(CMD, 0x3132), BID_SIL3132 },
 372         { PCI_VDEVICE(CMD, 0x0242), BID_SIL3132 },
 373         { PCI_VDEVICE(CMD, 0x3131), BID_SIL3131 },
 374         { PCI_VDEVICE(CMD, 0x3531), BID_SIL3131 },
 375
 376         { } /* terminate list */
 377 };
 378
 379 static struct pci_driver sil24_pci_driver = {
 380         .name                   = DRV_NAME,
 381         .id_table               = sil24_pci_tbl,
 382         .probe                  = sil24_init_one,
 383         .remove                 = ata_pci_remove_one,
 384 #ifdef CONFIG_PM
 385         .suspend                = ata_pci_device_suspend,
 386         .resume                 = sil24_pci_device_resume,
 387 #endif
 388 };
 389
 390 static struct scsi_host_template sil24_sht = {
 391         ATA_NCQ_SHT(DRV_NAME),
 392         .can_queue              = SIL24_MAX_CMDS,
 393         .sg_tablesize           = SIL24_MAX_SGE,
 394         .dma_boundary           = ATA_DMA_BOUNDARY,
 395 };
 396
 397 static struct ata_port_operations sil24_ops = {
 398         .inherits               = &sata_pmp_port_ops,
 399
 400         .qc_defer               = sil24_qc_defer,
 401         .qc_prep                = sil24_qc_prep,
 402         .qc_issue               = sil24_qc_issue,
 403         .qc_fill_rtf            = sil24_qc_fill_rtf,
 404
 405         .freeze                 = sil24_freeze,
 406         .thaw                   = sil24_thaw,
 407         .softreset              = sil24_softreset,
 408         .hardreset              = sil24_hardreset,
 409         .pmp_softreset          = sil24_softreset,
 410         .pmp_hardreset          = sil24_pmp_hardreset,
 411         .error_handler          = sil24_error_handler,
 412         .post_internal_cmd      = sil24_post_internal_cmd,
 413         .dev_config             = sil24_dev_config,
 414
 415         .scr_read               = sil24_scr_read,
 416         .scr_write              = sil24_scr_write,
 417         .pmp_attach             = sil24_pmp_attach,
 418         .pmp_detach             = sil24_pmp_detach,
 419
 420         .port_start             = sil24_port_start,
 421 #ifdef CONFIG_PM
 422         .port_resume            = sil24_port_resume,
 423 #endif
 424 };
 425
 426 /*
 427  * Use bits 30-31 of port_flags to encode available port numbers.
 428  * Current maxium is 4.
 429  */
 430 #define SIL24_NPORTS2FLAG(nports)       ((((unsigned)(nports) - 1) & 0x3) << 30)
 431 #define SIL24_FLAG2NPORTS(flag)         ((((flag) >> 30) & 0x3) + 1)
 432
 433 static const struct ata_port_info sil24_port_info[] = {
 434         /* sil_3124 */
 435         {
 436                 .flags          = SIL24_COMMON_FLAGS | SIL24_NPORTS2FLAG(4) |
 437                                   SIL24_FLAG_PCIX_IRQ_WOC,
 438                 .pio_mask       = 0x1f,                 /* pio0-4 */
 439                 .mwdma_mask     = 0x07,                 /* mwdma0-2 */
 440                 .udma_mask      = ATA_UDMA5,            /* udma0-5 */
 441                 .port_ops       = &sil24_ops,
 442         },
 443         /* sil_3132 */
 444         {
 445                 .flags          = SIL24_COMMON_FLAGS | SIL24_NPORTS2FLAG(2),
 446                 .pio_mask       = 0x1f,                 /* pio0-4 */
 447                 .mwdma_mask     = 0x07,                 /* mwdma0-2 */
 448                 .udma_mask      = ATA_UDMA5,            /* udma0-5 */
 449                 .port_ops       = &sil24_ops,
 450         },
 451         /* sil_3131/sil_3531 */
 452         {
 453                 .flags          = SIL24_COMMON_FLAGS | SIL24_NPORTS2FLAG(1),
 454                 .pio_mask       = 0x1f,                 /* pio0-4 */
 455                 .mwdma_mask     = 0x07,                 /* mwdma0-2 */
 456                 .udma_mask      = ATA_UDMA5,            /* udma0-5 */
 457                 .port_ops       = &sil24_ops,
 458         },
 459 };
 460
 461 static int sil24_tag(int tag)
 462 {
 463         if (unlikely(ata_tag_internal(tag)))
 464                 return 0;
 465         return tag;
 466 }
 467
 468 static unsigned long sil24_port_offset(struct ata_port *ap)
 469 {
 470         return ap->port_no * PORT_REGS_SIZE;
 471 }
 472
 473 static void __iomem *sil24_port_base(struct ata_port *ap)
 474 {
 475         return ap->host->iomap[SIL24_PORT_BAR] + sil24_port_offset(ap);
 476 }
 477
 478 static void sil24_dev_config(struct ata_device *dev)
 479 {
 480         void __iomem *port = sil24_port_base(dev->link->ap);
 481
 482         if (dev->cdb_len == 16)
 483                 writel(PORT_CS_CDB16, port + PORT_CTRL_STAT);
 484         else
 485                 writel(PORT_CS_CDB16, port + PORT_CTRL_CLR);
 486 }
 487
 488 static void sil24_read_tf(struct ata_port *ap, int tag, struct ata_taskfile *tf)
 489 {
 490         void __iomem *port = sil24_port_base(ap);
 491         struct sil24_prb __iomem *prb;
 492         u8 fis[6 * 4];
 493
 494         prb = port + PORT_LRAM + sil24_tag(tag) * PORT_LRAM_SLOT_SZ;
 495         memcpy_fromio(fis, prb->fis, sizeof(fis));
 496         ata_tf_from_fis(fis, tf);
 497 }
 498
 499 static int sil24_scr_map[] = {
 500         [SCR_CONTROL]   = 0,
 501         [SCR_STATUS]    = 1,
 502         [SCR_ERROR]     = 2,
 503         [SCR_ACTIVE]    = 3,
 504 };
 505
 506 static int sil24_scr_read(struct ata_port *ap, unsigned sc_reg, u32 *val)
 507 {
 508         void __iomem *scr_addr = sil24_port_base(ap) + PORT_SCONTROL;
 509
 510         if (sc_reg < ARRAY_SIZE(sil24_scr_map)) {
 511                 void __iomem *addr;
 512                 addr = scr_addr + sil24_scr_map[sc_reg] * 4;
 513                 *val = readl(scr_addr + sil24_scr_map[sc_reg] * 4);
 514                 return 0;
 515         }
 516         return -EINVAL;
 517 }
 518
 519 static int sil24_scr_write(struct ata_port *ap, unsigned sc_reg, u32 val)
 520 {
 521         void __iomem *scr_addr = sil24_port_base(ap) + PORT_SCONTROL;
 522
 523         if (sc_reg < ARRAY_SIZE(sil24_scr_map)) {
 524                 void __iomem *addr;
 525                 addr = scr_addr + sil24_scr_map[sc_reg] * 4;
 526                 writel(val, scr_addr + sil24_scr_map[sc_reg] * 4);
 527                 return 0;
 528         }
 529         return -EINVAL;
 530 }
 531
 532 static void sil24_config_port(struct ata_port *ap)
 533 {
 534         void __iomem *port = sil24_port_base(ap);
 535
 536         /* configure IRQ WoC */
 537         if (ap->flags & SIL24_FLAG_PCIX_IRQ_WOC)
 538                 writel(PORT_CS_IRQ_WOC, port + PORT_CTRL_STAT);
 539         else
 540                 writel(PORT_CS_IRQ_WOC, port + PORT_CTRL_CLR);
 541
 542         /* zero error counters. */
 543         writel(0x8000, port + PORT_DECODE_ERR_THRESH);
 544         writel(0x8000, port + PORT_CRC_ERR_THRESH);
 545         writel(0x8000, port + PORT_HSHK_ERR_THRESH);
 546         writel(0x0000, port + PORT_DECODE_ERR_CNT);
 547         writel(0x0000, port + PORT_CRC_ERR_CNT);
 548         writel(0x0000, port + PORT_HSHK_ERR_CNT);
 549
 550         /* always use 64bit activation */
 551         writel(PORT_CS_32BIT_ACTV, port + PORT_CTRL_CLR);
 552
 553         /* clear port multiplier enable and resume bits */
 554         writel(PORT_CS_PMP_EN | PORT_CS_PMP_RESUME, port + PORT_CTRL_CLR);
 555 }
 556
 557 static void sil24_config_pmp(struct ata_port *ap, int attached)
 558 {
 559         void __iomem *port = sil24_port_base(ap);
 560
 561         if (attached)
 562                 writel(PORT_CS_PMP_EN, port + PORT_CTRL_STAT);
 563         else
 564                 writel(PORT_CS_PMP_EN, port + PORT_CTRL_CLR);
 565 }
 566
 567 static void sil24_clear_pmp(struct ata_port *ap)
 568 {
 569         void __iomem *port = sil24_port_base(ap);
 570         int i;
 571
 572         writel(PORT_CS_PMP_RESUME, port + PORT_CTRL_CLR);
 573
 574         for (i = 0; i < SATA_PMP_MAX_PORTS; i++) {
 575                 void __iomem *pmp_base = port + PORT_PMP + i * PORT_PMP_SIZE;
 576
 577                 writel(0, pmp_base + PORT_PMP_STATUS);
 578                 writel(0, pmp_base + PORT_PMP_QACTIVE);
 579         }
 580 }
 581
 582 static int sil24_init_port(struct ata_port *ap)
 583 {
 584         void __iomem *port = sil24_port_base(ap);
 585         struct sil24_port_priv *pp = ap->private_data;
 586         u32 tmp;
 587
 588         /* clear PMP error status */
 589         if (sata_pmp_attached(ap))
 590                 sil24_clear_pmp(ap);
 591
 592         writel(PORT_CS_INIT, port + PORT_CTRL_STAT);
 593         ata_wait_register(port + PORT_CTRL_STAT,
 594                           PORT_CS_INIT, PORT_CS_INIT, 10, 100);
 595         tmp = ata_wait_register(port + PORT_CTRL_STAT,
 596                                 PORT_CS_RDY, 0, 10, 100);
 597
 598         if ((tmp & (PORT_CS_INIT | PORT_CS_RDY)) != PORT_CS_RDY) {
 599                 pp->do_port_rst = 1;
 600                 ap->link.eh_context.i.action |= ATA_EH_RESET;
 601                 return -EIO;
 602         }
 603
 604         return 0;
 605 }
 606
 607 static int sil24_exec_polled_cmd(struct ata_port *ap, int pmp,
 608                                  const struct ata_taskfile *tf,
 609                                  int is_cmd, u32 ctrl,
 610                                  unsigned long timeout_msec)
 611 {
 612         void __iomem *port = sil24_port_base(ap);
 613         struct sil24_port_priv *pp = ap->private_data;
 614         struct sil24_prb *prb = &pp->cmd_block[0].ata.prb;
 615         dma_addr_t paddr = pp->cmd_block_dma;
 616         u32 irq_enabled, irq_mask, irq_stat;
 617         int rc;
 618
 619         prb->ctrl = cpu_to_le16(ctrl);
 620         ata_tf_to_fis(tf, pmp, is_cmd, prb->fis);
 621
 622         /* temporarily plug completion and error interrupts */
 623         irq_enabled = readl(port + PORT_IRQ_ENABLE_SET);
 624         writel(PORT_IRQ_COMPLETE | PORT_IRQ_ERROR, port + PORT_IRQ_ENABLE_CLR);
 625
 626         writel((u32)paddr, port + PORT_CMD_ACTIVATE);
 627         writel((u64)paddr >> 32, port + PORT_CMD_ACTIVATE + 4);
 628
 629         irq_mask = (PORT_IRQ_COMPLETE | PORT_IRQ_ERROR) << PORT_IRQ_RAW_SHIFT;
 630         irq_stat = ata_wait_register(port + PORT_IRQ_STAT, irq_mask, 0x0,
 631                                      10, timeout_msec);
 632
 633         writel(irq_mask, port + PORT_IRQ_STAT); /* clear IRQs */
 634         irq_stat >>= PORT_IRQ_RAW_SHIFT;
 635
 636         if (irq_stat & PORT_IRQ_COMPLETE)
 637                 rc = 0;
 638         else {
 639                 /* force port into known state */
 640                 sil24_init_port(ap);
 641
 642                 if (irq_stat & PORT_IRQ_ERROR)
 643                         rc = -EIO;
 644                 else
 645                         rc = -EBUSY;
 646         }
 647
 648         /* restore IRQ enabled */
 649         writel(irq_enabled, port + PORT_IRQ_ENABLE_SET);
 650
 651         return rc;
 652 }
 653
 654 static int sil24_softreset(struct ata_link *link, unsigned int *class,
 655                            unsigned long deadline)
 656 {
 657         struct ata_port *ap = link->ap;
 658         int pmp = sata_srst_pmp(link);
 659         unsigned long timeout_msec = 0;
 660         struct ata_taskfile tf;
 661         const char *reason;
 662         int rc;
 663
 664         DPRINTK("ENTER\n");
 665
 666         if (ata_link_offline(link)) {
 667                 DPRINTK("PHY reports no device\n");
 668                 *class = ATA_DEV_NONE;
 669                 goto out;
 670         }
 671
 672         /* put the port into known state */
 673         if (sil24_init_port(ap)) {
 674                 reason = "port not ready";
 675                 goto err;
 676         }
 677
 678         /* do SRST */
 679         if (time_after(deadline, jiffies))
 680                 timeout_msec = jiffies_to_msecs(deadline - jiffies);
 681
 682         ata_tf_init(link->device, &tf); /* doesn't really matter */
 683         rc = sil24_exec_polled_cmd(ap, pmp, &tf, 0, PRB_CTRL_SRST,
 684                                    timeout_msec);
 685         if (rc == -EBUSY) {
 686                 reason = "timeout";
 687                 goto err;
 688         } else if (rc) {
 689                 reason = "SRST command error";
 690                 goto err;
 691         }
 692
 693         sil24_read_tf(ap, 0, &tf);
 694         *class = ata_dev_classify(&tf);
 695
 696  out:
 697         DPRINTK("EXIT, class=%u\n", *class);
 698         return 0;
 699
 700  err:
 701         ata_link_printk(link, KERN_ERR, "softreset failed (%s)\n", reason);
 702         return -EIO;
 703 }
 704
 705 static int sil24_hardreset(struct ata_link *link, unsigned int *class,
 706                            unsigned long deadline)
 707 {
 708         struct ata_port *ap = link->ap;
 709         void __iomem *port = sil24_port_base(ap);
 710         struct sil24_port_priv *pp = ap->private_data;
 711         int did_port_rst = 0;
 712         const char *reason;
 713         int tout_msec, rc;
 714         u32 tmp;
 715
 716  retry:
 717         /* Sometimes, DEV_RST is not enough to recover the controller.
 718          * This happens often after PM DMA CS errata.
 719          */
 720         if (pp->do_port_rst) {
 721                 ata_port_printk(ap, KERN_WARNING, "controller in dubious "
 722                                 "state, performing PORT_RST\n");
 723
 724                 writel(PORT_CS_PORT_RST, port + PORT_CTRL_STAT);
 725                 msleep(10);
 726                 writel(PORT_CS_PORT_RST, port + PORT_CTRL_CLR);
 727                 ata_wait_register(port + PORT_CTRL_STAT, PORT_CS_RDY, 0,
 728                                   10, 5000);
 729
 730                 /* restore port configuration */
 731                 sil24_config_port(ap);
 732                 sil24_config_pmp(ap, ap->nr_pmp_links);
 733
 734                 pp->do_port_rst = 0;
 735                 did_port_rst = 1;
 736         }
 737
 738         /* sil24 does the right thing(tm) without any protection */
 739         sata_set_spd(link);
 740
 741         tout_msec = 100;
 742         if (ata_link_online(link))
 743                 tout_msec = 5000;
 744
 745         writel(PORT_CS_DEV_RST, port + PORT_CTRL_STAT);
 746         tmp = ata_wait_register(port + PORT_CTRL_STAT,
 747                                 PORT_CS_DEV_RST, PORT_CS_DEV_RST, 10,
 748                                 tout_msec);
 749
 750         /* SStatus oscillates between zero and valid status after
 751          * DEV_RST, debounce it.
 752          */
 753         rc = sata_link_debounce(link, sata_deb_timing_long, deadline);
 754         if (rc) {
 755                 reason = "PHY debouncing failed";
 756                 goto err;
 757         }
 758
 759         if (tmp & PORT_CS_DEV_RST) {
 760                 if (ata_link_offline(link))
 761                         return 0;
 762                 reason = "link not ready";
 763                 goto err;
 764         }
 765
 766         /* Sil24 doesn't store signature FIS after hardreset, so we
 767          * can't wait for BSY to clear.  Some devices take a long time
 768          * to get ready and those devices will choke if we don't wait
 769          * for BSY clearance here.  Tell libata to perform follow-up
 770          * softreset.
 771          */
 772         return -EAGAIN;
 773
 774  err:
 775         if (!did_port_rst) {
 776                 pp->do_port_rst = 1;
 777                 goto retry;
 778         }
 779
 780         ata_link_printk(link, KERN_ERR, "hardreset failed (%s)\n", reason);
 781         return -EIO;
 782 }
 783
 784 static inline void sil24_fill_sg(struct ata_queued_cmd *qc,
 785                                  struct sil24_sge *sge)
 786 {
 787         struct scatterlist *sg;
 788         struct sil24_sge *last_sge = NULL;
 789         unsigned int si;
 790
 791         for_each_sg(qc->sg, sg, qc->n_elem, si) {
 792                 sge->addr = cpu_to_le64(sg_dma_address(sg));
 793                 sge->cnt = cpu_to_le32(sg_dma_len(sg));
 794                 sge->flags = 0;
 795
 796                 last_sge = sge;
 797                 sge++;
 798         }
 799
 800         last_sge->flags = cpu_to_le32(SGE_TRM);
 801 }
 802
 803 static int sil24_qc_defer(struct ata_queued_cmd *qc)
 804 {
 805         struct ata_link *link = qc->dev->link;
 806         struct ata_port *ap = link->ap;
 807         u8 prot = qc->tf.protocol;
 808
 809         /*
 810          * There is a bug in the chip:
 811          * Port LRAM Causes the PRB/SGT Data to be Corrupted
 812          * If the host issues a read request for LRAM and SActive registers
 813          * while active commands are available in the port, PRB/SGT data in
 814          * the LRAM can become corrupted. This issue applies only when
 815          * reading from, but not writing to, the LRAM.
 816          *
 817          * Therefore, reading LRAM when there is no particular error [and
 818          * other commands may be outstanding] is prohibited.
 819          *
 820          * To avoid this bug there are two situations where a command must run
 821          * exclusive of any other commands on the port:
 822          *
 823          * - ATAPI commands which check the sense data
 824          * - Passthrough ATA commands which always have ATA_QCFLAG_RESULT_TF
 825          *   set.
 826          *
 827          */
 828         int is_excl = (ata_is_atapi(prot) ||
 829                        (qc->flags & ATA_QCFLAG_RESULT_TF));
 830
 831         if (unlikely(ap->excl_link)) {
 832                 if (link == ap->excl_link) {
 833                         if (ap->nr_active_links)
 834                                 return ATA_DEFER_PORT;
 835                         qc->flags |= ATA_QCFLAG_CLEAR_EXCL;
 836                 } else
 837                         return ATA_DEFER_PORT;
 838         } else if (unlikely(is_excl)) {
 839                 ap->excl_link = link;
 840                 if (ap->nr_active_links)
 841                         return ATA_DEFER_PORT;
 842                 qc->flags |= ATA_QCFLAG_CLEAR_EXCL;
 843         }
 844
 845         return ata_std_qc_defer(qc);
 846 }
 847
 848 static void sil24_qc_prep(struct ata_queued_cmd *qc)
 849 {
 850         struct ata_port *ap = qc->ap;
 851         struct sil24_port_priv *pp = ap->private_data;
 852         union sil24_cmd_block *cb;
 853         struct sil24_prb *prb;
 854         struct sil24_sge *sge;
 855         u16 ctrl = 0;
 856
 857         cb = &pp->cmd_block[sil24_tag(qc->tag)];
 858
 859         if (!ata_is_atapi(qc->tf.protocol)) {
 860                 prb = &cb->ata.prb;
 861                 sge = cb->ata.sge;
 862         } else {
 863                 prb = &cb->atapi.prb;
 864                 sge = cb->atapi.sge;
 865                 memset(cb->atapi.cdb, 0, 32);
 866                 memcpy(cb->atapi.cdb, qc->cdb, qc->dev->cdb_len);
 867
 868                 if (ata_is_data(qc->tf.protocol)) {
 869                         if (qc->tf.flags & ATA_TFLAG_WRITE)
 870                                 ctrl = PRB_CTRL_PACKET_WRITE;
 871                         else
 872                                 ctrl = PRB_CTRL_PACKET_READ;
 873                 }
 874         }
 875
 876         prb->ctrl = cpu_to_le16(ctrl);
 877         ata_tf_to_fis(&qc->tf, qc->dev->link->pmp, 1, prb->fis);
 878
 879         if (qc->flags & ATA_QCFLAG_DMAMAP)
 880                 sil24_fill_sg(qc, sge);
 881 }
 882
 883 static unsigned int sil24_qc_issue(struct ata_queued_cmd *qc)
 884 {
 885         struct ata_port *ap = qc->ap;
 886         struct sil24_port_priv *pp = ap->private_data;
 887         void __iomem *port = sil24_port_base(ap);
 888         unsigned int tag = sil24_tag(qc->tag);
 889         dma_addr_t paddr;
 890         void __iomem *activate;
 891
 892         paddr = pp->cmd_block_dma + tag * sizeof(*pp->cmd_block);
 893         activate = port + PORT_CMD_ACTIVATE + tag * 8;
 894
 895         writel((u32)paddr, activate);
 896         writel((u64)paddr >> 32, activate + 4);
 897
 898         return 0;
 899 }
 900
 901 static bool sil24_qc_fill_rtf(struct ata_queued_cmd *qc)
 902 {
 903         sil24_read_tf(qc->ap, qc->tag, &qc->result_tf);
 904         return true;
 905 }
 906
 907 static void sil24_pmp_attach(struct ata_port *ap)
 908 {
 909         sil24_config_pmp(ap, 1);
 910         sil24_init_port(ap);
 911 }
 912
 913 static void sil24_pmp_detach(struct ata_port *ap)
 914 {
 915         sil24_init_port(ap);
 916         sil24_config_pmp(ap, 0);
 917 }
 918
 919 static int sil24_pmp_hardreset(struct ata_link *link, unsigned int *class,
 920                                unsigned long deadline)
 921 {
 922         int rc;
 923
 924         rc = sil24_init_port(link->ap);
 925         if (rc) {
 926                 ata_link_printk(link, KERN_ERR,
 927                                 "hardreset failed (port not ready)\n");
 928                 return rc;
 929         }
 930
 931         return sata_std_hardreset(link, class, deadline);
 932 }
 933
 934 static void sil24_freeze(struct ata_port *ap)
 935 {
 936         void __iomem *port = sil24_port_base(ap);
 937
 938         /* Port-wide IRQ mask in HOST_CTRL doesn't really work, clear
 939          * PORT_IRQ_ENABLE instead.
 940          */
 941         writel(0xffff, port + PORT_IRQ_ENABLE_CLR);
 942 }
 943
 944 static void sil24_thaw(struct ata_port *ap)
 945 {
 946         void __iomem *port = sil24_port_base(ap);
 947         u32 tmp;
 948
 949         /* clear IRQ */
 950         tmp = readl(port + PORT_IRQ_STAT);
 951         writel(tmp, port + PORT_IRQ_STAT);
 952
 953         /* turn IRQ back on */
 954         writel(DEF_PORT_IRQ, port + PORT_IRQ_ENABLE_SET);
 955 }
 956
 957 static void sil24_error_intr(struct ata_port *ap)
 958 {
 959         void __iomem *port = sil24_port_base(ap);
 960         struct sil24_port_priv *pp = ap->private_data;
 961         struct ata_queued_cmd *qc = NULL;
 962         struct ata_link *link;
 963         struct ata_eh_info *ehi;
 964         int abort = 0, freeze = 0;
 965         u32 irq_stat;
 966
 967         /* on error, we need to clear IRQ explicitly */
 968         irq_stat = readl(port + PORT_IRQ_STAT);
 969         writel(irq_stat, port + PORT_IRQ_STAT);
 970
 971         /* first, analyze and record host port events */
 972         link = &ap->link;
 973         ehi = &link->eh_info;
 974         ata_ehi_clear_desc(ehi);
 975
 976         ata_ehi_push_desc(ehi, "irq_stat 0x%08x", irq_stat);
 977
 978         if (irq_stat & PORT_IRQ_SDB_NOTIFY) {
 979                 ata_ehi_push_desc(ehi, "SDB notify");
 980                 sata_async_notification(ap);
 981         }
 982
 983         if (irq_stat & (PORT_IRQ_PHYRDY_CHG | PORT_IRQ_DEV_XCHG)) {
 984                 ata_ehi_hotplugged(ehi);
 985                 ata_ehi_push_desc(ehi, "%s",
 986                                   irq_stat & PORT_IRQ_PHYRDY_CHG ?
 987                                   "PHY RDY changed" : "device exchanged");
 988                 freeze = 1;
 989         }
 990
 991         if (irq_stat & PORT_IRQ_UNK_FIS) {
 992                 ehi->err_mask |= AC_ERR_HSM;
 993                 ehi->action |= ATA_EH_RESET;
 994                 ata_ehi_push_desc(ehi, "unknown FIS");
 995                 freeze = 1;
 996         }
 997
 998         /* deal with command error */
 999         if (irq_stat & PORT_IRQ_ERROR) {
1000                 struct sil24_cerr_info *ci = NULL;
1001                 unsigned int err_mask = 0, action = 0;
1002                 u32 context, cerr;
1003                 int pmp;
1004
1005                 abort = 1;
1006
1007                 /* DMA Context Switch Failure in Port Multiplier Mode
1008                  * errata.  If we have active commands to 3 or more
1009                  * devices, any error condition on active devices can
1010                  * corrupt DMA context switching.
1011                  */
1012                 if (ap->nr_active_links >= 3) {
1013                         ehi->err_mask |= AC_ERR_OTHER;
1014                         ehi->action |= ATA_EH_RESET;
1015                         ata_ehi_push_desc(ehi, "PMP DMA CS errata");
1016                         pp->do_port_rst = 1;
1017                         freeze = 1;
1018                 }
1019
1020                 /* find out the offending link and qc */
1021                 if (sata_pmp_attached(ap)) {
1022                         context = readl(port + PORT_CONTEXT);
1023                         pmp = (context >> 5) & 0xf;
1024
1025                         if (pmp < ap->nr_pmp_links) {
1026                                 link = &ap->pmp_link[pmp];
1027                                 ehi = &link->eh_info;
1028                                 qc = ata_qc_from_tag(ap, link->active_tag);
1029
1030                                 ata_ehi_clear_desc(ehi);
1031                                 ata_ehi_push_desc(ehi, "irq_stat 0x%08x",
1032                                                   irq_stat);
1033                         } else {
1034                                 err_mask |= AC_ERR_HSM;
1035                                 action |= ATA_EH_RESET;
1036                                 freeze = 1;
1037                         }
1038                 } else
1039                         qc = ata_qc_from_tag(ap, link->active_tag);
1040
1041                 /* analyze CMD_ERR */
1042                 cerr = readl(port + PORT_CMD_ERR);
1043                 if (cerr < ARRAY_SIZE(sil24_cerr_db))
1044                         ci = &sil24_cerr_db[cerr];
1045
1046                 if (ci && ci->desc) {
1047                         err_mask |= ci->err_mask;
1048                         action |= ci->action;
1049                         if (action & ATA_EH_RESET)
1050                                 freeze = 1;
1051                         ata_ehi_push_desc(ehi, "%s", ci->desc);
1052                 } else {
1053                         err_mask |= AC_ERR_OTHER;
1054                         action |= ATA_EH_RESET;
1055                         freeze = 1;
1056                         ata_ehi_push_desc(ehi, "unknown command error %d",
1057                                           cerr);
1058                 }
1059
1060                 /* record error info */
1061                 if (qc)
1062                         qc->err_mask |= err_mask;
1063                 else
1064                         ehi->err_mask |= err_mask;
1065
1066                 ehi->action |= action;
1067
1068                 /* if PMP, resume */
1069                 if (sata_pmp_attached(ap))
1070                         writel(PORT_CS_PMP_RESUME, port + PORT_CTRL_STAT);
1071         }
1072
1073         /* freeze or abort */
1074         if (freeze)
1075                 ata_port_freeze(ap);
1076         else if (abort) {
1077                 if (qc)
1078                         ata_link_abort(qc->dev->link);
1079                 else
1080                         ata_port_abort(ap);
1081         }
1082 }
1083
1084 static inline void sil24_host_intr(struct ata_port *ap)
1085 {
1086         void __iomem *port = sil24_port_base(ap);
1087         u32 slot_stat, qc_active;
1088         int rc;
1089
1090         /* If PCIX_IRQ_WOC, there's an inherent race window between
1091          * clearing IRQ pending status and reading PORT_SLOT_STAT
1092          * which may cause spurious interrupts afterwards.  This is
1093          * unavoidable and much better than losing interrupts which
1094          * happens if IRQ pending is cleared after reading
1095          * PORT_SLOT_STAT.
1096          */
1097         if (ap->flags & SIL24_FLAG_PCIX_IRQ_WOC)
1098                 writel(PORT_IRQ_COMPLETE, port + PORT_IRQ_STAT);
1099
1100         slot_stat = readl(port + PORT_SLOT_STAT);
1101
1102         if (unlikely(slot_stat & HOST_SSTAT_ATTN)) {
1103                 sil24_error_intr(ap);
1104                 return;
1105         }
1106
1107         qc_active = slot_stat & ~HOST_SSTAT_ATTN;
1108         rc = ata_qc_complete_multiple(ap, qc_active);
1109         if (rc > 0)
1110                 return;
1111         if (rc < 0) {
1112                 struct ata_eh_info *ehi = &ap->link.eh_info;
1113                 ehi->err_mask |= AC_ERR_HSM;
1114                 ehi->action |= ATA_EH_RESET;
1115                 ata_port_freeze(ap);
1116                 return;
1117         }
1118
1119         /* spurious interrupts are expected if PCIX_IRQ_WOC */
1120         if (!(ap->flags & SIL24_FLAG_PCIX_IRQ_WOC) && ata_ratelimit())
1121                 ata_port_printk(ap, KERN_INFO, "spurious interrupt "
1122                         "(slot_stat 0x%x active_tag %d sactive 0x%x)\n",
1123                         slot_stat, ap->link.active_tag, ap->link.sactive);
1124 }
1125
1126 static irqreturn_t sil24_interrupt(int irq, void *dev_instance)
1127 {
1128         struct ata_host *host = dev_instance;
1129         void __iomem *host_base = host->iomap[SIL24_HOST_BAR];
1130         unsigned handled = 0;
1131         u32 status;
1132         int i;
1133
1134         status = readl(host_base + HOST_IRQ_STAT);
1135
1136         if (status == 0xffffffff) {
1137                 printk(KERN_ERR DRV_NAME ": IRQ status == 0xffffffff, "
1138                        "PCI fault or device removal?\n");
1139                 goto out;
1140         }
1141
1142         if (!(status & IRQ_STAT_4PORTS))
1143                 goto out;
1144
1145         spin_lock(&host->lock);
1146
1147         for (i = 0; i < host->n_ports; i++)
1148                 if (status & (1 << i)) {
1149                         struct ata_port *ap = host->ports[i];
1150                         if (ap && !(ap->flags & ATA_FLAG_DISABLED)) {
1151                                 sil24_host_intr(ap);
1152                                 handled++;
1153                         } else
1154                                 printk(KERN_ERR DRV_NAME
1155                                        ": interrupt from disabled port %d\n", i);
1156                 }
1157
1158         spin_unlock(&host->lock);
1159  out:
1160         return IRQ_RETVAL(handled);
1161 }
1162
1163 static void sil24_error_handler(struct ata_port *ap)
1164 {
1165         struct sil24_port_priv *pp = ap->private_data;
1166
1167         if (sil24_init_port(ap))
1168                 ata_eh_freeze_port(ap);
1169
1170         sata_pmp_error_handler(ap);
1171
1172         pp->do_port_rst = 0;
1173 }
1174
1175 static void sil24_post_internal_cmd(struct ata_queued_cmd *qc)
1176 {
1177         struct ata_port *ap = qc->ap;
1178
1179         /* make DMA engine forget about the failed command */
1180         if ((qc->flags & ATA_QCFLAG_FAILED) && sil24_init_port(ap))
1181                 ata_eh_freeze_port(ap);
1182 }
1183
1184 static int sil24_port_start(struct ata_port *ap)
1185 {
1186         struct device *dev = ap->host->dev;
1187         struct sil24_port_priv *pp;
1188         union sil24_cmd_block *cb;
1189         size_t cb_size = sizeof(*cb) * SIL24_MAX_CMDS;
1190         dma_addr_t cb_dma;
1191
1192         pp = devm_kzalloc(dev, sizeof(*pp), GFP_KERNEL);
1193         if (!pp)
1194                 return -ENOMEM;
1195
1196         cb = dmam_alloc_coherent(dev, cb_size, &cb_dma, GFP_KERNEL);
1197         if (!cb)
1198                 return -ENOMEM;
1199         memset(cb, 0, cb_size);
1200
1201         pp->cmd_block = cb;
1202         pp->cmd_block_dma = cb_dma;
1203
1204         ap->private_data = pp;
1205
1206         ata_port_pbar_desc(ap, SIL24_HOST_BAR, -1, "host");
1207         ata_port_pbar_desc(ap, SIL24_PORT_BAR, sil24_port_offset(ap), "port");
1208
1209         return 0;
1210 }
1211
1212 static void sil24_init_controller(struct ata_host *host)
1213 {
1214         void __iomem *host_base = host->iomap[SIL24_HOST_BAR];
1215         u32 tmp;
1216         int i;
1217
1218         /* GPIO off */
1219         writel(0, host_base + HOST_FLASH_CMD);
1220
1221         /* clear global reset & mask interrupts during initialization */
1222         writel(0, host_base + HOST_CTRL);
1223
1224         /* init ports */
1225         for (i = 0; i < host->n_ports; i++) {
1226                 struct ata_port *ap = host->ports[i];
1227                 void __iomem *port = sil24_port_base(ap);
1228
1229
1230                 /* Initial PHY setting */
1231                 writel(0x20c, port + PORT_PHY_CFG);
1232
1233                 /* Clear port RST */
1234                 tmp = readl(port + PORT_CTRL_STAT);
1235                 if (tmp & PORT_CS_PORT_RST) {
1236                         writel(PORT_CS_PORT_RST, port + PORT_CTRL_CLR);
1237                         tmp = ata_wait_register(port + PORT_CTRL_STAT,
1238                                                 PORT_CS_PORT_RST,
1239                                                 PORT_CS_PORT_RST, 10, 100);
1240                         if (tmp & PORT_CS_PORT_RST)
1241                                 dev_printk(KERN_ERR, host->dev,
1242                                            "failed to clear port RST\n");
1243                 }
1244
1245                 /* configure port */
1246                 sil24_config_port(ap);
1247         }
1248
1249         /* Turn on interrupts */
1250         writel(IRQ_STAT_4PORTS, host_base + HOST_CTRL);
1251 }
1252
1253 static int sil24_init_one(struct pci_dev *pdev, const struct pci_device_id *ent)
1254 {
1255         extern int __MARKER__sil24_cmd_block_is_sized_wrongly;
1256         static int printed_version;
1257         struct ata_port_info pi = sil24_port_info[ent->driver_data];
1258         const struct ata_port_info *ppi[] = { &pi, NULL };
1259         void __iomem * const *iomap;
1260         struct ata_host *host;
1261         int rc;
1262         u32 tmp;
1263
1264         /* cause link error if sil24_cmd_block is sized wrongly */
1265         if (sizeof(union sil24_cmd_block) != PAGE_SIZE)
1266                 __MARKER__sil24_cmd_block_is_sized_wrongly = 1;
1267
1268         if (!printed_version++)
1269                 dev_printk(KERN_DEBUG, &pdev->dev, "version " DRV_VERSION "\n");
1270
1271         /* acquire resources */
1272         rc = pcim_enable_device(pdev);
1273         if (rc)
1274                 return rc;
1275
1276         rc = pcim_iomap_regions(pdev,
1277                                 (1 << SIL24_HOST_BAR) | (1 << SIL24_PORT_BAR),
1278                                 DRV_NAME);
1279         if (rc)
1280                 return rc;
1281         iomap = pcim_iomap_table(pdev);
1282
1283         /* apply workaround for completion IRQ loss on PCI-X errata */
1284         if (pi.flags & SIL24_FLAG_PCIX_IRQ_WOC) {
1285                 tmp = readl(iomap[SIL24_HOST_BAR] + HOST_CTRL);
1286                 if (tmp & (HOST_CTRL_TRDY | HOST_CTRL_STOP | HOST_CTRL_DEVSEL))
1287                         dev_printk(KERN_INFO, &pdev->dev,
1288                                    "Applying completion IRQ loss on PCI-X "
1289                                    "errata fix\n");
1290                 else
1291                         pi.flags &= ~SIL24_FLAG_PCIX_IRQ_WOC;
1292         }
1293
1294         /* allocate and fill host */
1295         host = ata_host_alloc_pinfo(&pdev->dev, ppi,
1296                                     SIL24_FLAG2NPORTS(ppi[0]->flags));
1297         if (!host)
1298                 return -ENOMEM;
1299         host->iomap = iomap;
1300
1301         /* configure and activate the device */
1302         if (!pci_set_dma_mask(pdev, DMA_64BIT_MASK)) {
1303                 rc = pci_set_consistent_dma_mask(pdev, DMA_64BIT_MASK);
1304                 if (rc) {
1305                         rc = pci_set_consistent_dma_mask(pdev, DMA_32BIT_MASK);
1306                         if (rc) {
1307                                 dev_printk(KERN_ERR, &pdev->dev,
1308                                            "64-bit DMA enable failed\n");
1309                                 return rc;
1310                         }
1311                 }
1312         } else {
1313                 rc = pci_set_dma_mask(pdev, DMA_32BIT_MASK);
1314                 if (rc) {
1315                         dev_printk(KERN_ERR, &pdev->dev,
1316                                    "32-bit DMA enable failed\n");
1317                         return rc;
1318                 }
1319                 rc = pci_set_consistent_dma_mask(pdev, DMA_32BIT_MASK);
1320                 if (rc) {
1321                         dev_printk(KERN_ERR, &pdev->dev,
1322                                    "32-bit consistent DMA enable failed\n");
1323                         return rc;
1324                 }
1325         }
1326
1327         sil24_init_controller(host);
1328
1329         pci_set_master(pdev);
1330         return ata_host_activate(host, pdev->irq, sil24_interrupt, IRQF_SHARED,
1331                                  &sil24_sht);
1332 }
1333
1334 #ifdef CONFIG_PM
1335 static int sil24_pci_device_resume(struct pci_dev *pdev)
1336 {
1337         struct ata_host *host = dev_get_drvdata(&pdev->dev);
1338         void __iomem *host_base = host->iomap[SIL24_HOST_BAR];
1339         int rc;
1340
1341         rc = ata_pci_device_do_resume(pdev);
1342         if (rc)
1343                 return rc;
1344
1345         if (pdev->dev.power.power_state.event == PM_EVENT_SUSPEND)
1346                 writel(HOST_CTRL_GLOBAL_RST, host_base + HOST_CTRL);
1347
1348         sil24_init_controller(host);
1349
1350         ata_host_resume(host);
1351
1352         return 0;
1353 }
1354
1355 static int sil24_port_resume(struct ata_port *ap)
1356 {
1357         sil24_config_pmp(ap, ap->nr_pmp_links);
1358         return 0;
1359 }
1360 #endif
1361
1362 static int __init sil24_init(void)
1363 {
1364         return pci_register_driver(&sil24_pci_driver);
1365 }
1366
1367 static void __exit sil24_exit(void)
1368 {
1369         pci_unregister_driver(&sil24_pci_driver);
1370 }
1371
1372 MODULE_AUTHOR("Tejun Heo");
1373 MODULE_DESCRIPTION("Silicon Image 3124/3132 SATA low-level driver");
1374 MODULE_LICENSE("GPL");
1375 MODULE_DEVICE_TABLE(pci, sil24_pci_tbl);
1376
1377 module_init(sil24_init);
1378 module_exit(sil24_exit);