SAFE public projects git trees. - safe/jmp/linux-2.6/blob - drivers/ata/sata_sil24.c

   1 /*
   2  * sata_sil24.c - Driver for Silicon Image 3124/3132 SATA-2 controllers
   3  *
   4  * Copyright 2005  Tejun Heo
   5  *
   6  * Based on preview driver from Silicon Image.
   7  *
   8  * This program is free software; you can redistribute it and/or modify it
   9  * under the terms of the GNU General Public License as published by the
  10  * Free Software Foundation; either version 2, or (at your option) any
  11  * later version.
  12  *
  13  * This program is distributed in the hope that it will be useful, but
  14  * WITHOUT ANY WARRANTY; without even the implied warranty of
  15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
  16  * General Public License for more details.
  17  *
  18  */
  19
  20 #include <linux/kernel.h>
  21 #include <linux/module.h>
  22 #include <linux/pci.h>
  23 #include <linux/blkdev.h>
  24 #include <linux/delay.h>
  25 #include <linux/interrupt.h>
  26 #include <linux/dma-mapping.h>
  27 #include <linux/device.h>
  28 #include <scsi/scsi_host.h>
  29 #include <scsi/scsi_cmnd.h>
  30 #include <linux/libata.h>
  31
  32 #define DRV_NAME        "sata_sil24"
  33 #define DRV_VERSION     "1.0"
  34
  35 /*
  36  * Port request block (PRB) 32 bytes
  37  */
  38 struct sil24_prb {
  39         __le16  ctrl;
  40         __le16  prot;
  41         __le32  rx_cnt;
  42         u8      fis[6 * 4];
  43 };
  44
  45 /*
  46  * Scatter gather entry (SGE) 16 bytes
  47  */
  48 struct sil24_sge {
  49         __le64  addr;
  50         __le32  cnt;
  51         __le32  flags;
  52 };
  53
  54 /*
  55  * Port multiplier
  56  */
  57 struct sil24_port_multiplier {
  58         __le32  diag;
  59         __le32  sactive;
  60 };
  61
  62 enum {
  63         SIL24_HOST_BAR          = 0,
  64         SIL24_PORT_BAR          = 2,
  65
  66         /*
  67          * Global controller registers (128 bytes @ BAR0)
  68          */
  69                 /* 32 bit regs */
  70         HOST_SLOT_STAT          = 0x00, /* 32 bit slot stat * 4 */
  71         HOST_CTRL               = 0x40,
  72         HOST_IRQ_STAT           = 0x44,
  73         HOST_PHY_CFG            = 0x48,
  74         HOST_BIST_CTRL          = 0x50,
  75         HOST_BIST_PTRN          = 0x54,
  76         HOST_BIST_STAT          = 0x58,
  77         HOST_MEM_BIST_STAT      = 0x5c,
  78         HOST_FLASH_CMD          = 0x70,
  79                 /* 8 bit regs */
  80         HOST_FLASH_DATA         = 0x74,
  81         HOST_TRANSITION_DETECT  = 0x75,
  82         HOST_GPIO_CTRL          = 0x76,
  83         HOST_I2C_ADDR           = 0x78, /* 32 bit */
  84         HOST_I2C_DATA           = 0x7c,
  85         HOST_I2C_XFER_CNT       = 0x7e,
  86         HOST_I2C_CTRL           = 0x7f,
  87
  88         /* HOST_SLOT_STAT bits */
  89         HOST_SSTAT_ATTN         = (1 << 31),
  90
  91         /* HOST_CTRL bits */
  92         HOST_CTRL_M66EN         = (1 << 16), /* M66EN PCI bus signal */
  93         HOST_CTRL_TRDY          = (1 << 17), /* latched PCI TRDY */
  94         HOST_CTRL_STOP          = (1 << 18), /* latched PCI STOP */
  95         HOST_CTRL_DEVSEL        = (1 << 19), /* latched PCI DEVSEL */
  96         HOST_CTRL_REQ64         = (1 << 20), /* latched PCI REQ64 */
  97         HOST_CTRL_GLOBAL_RST    = (1 << 31), /* global reset */
  98
  99         /*
 100          * Port registers
 101          * (8192 bytes @ +0x0000, +0x2000, +0x4000 and +0x6000 @ BAR2)
 102          */
 103         PORT_REGS_SIZE          = 0x2000,
 104
 105         PORT_LRAM               = 0x0000, /* 31 LRAM slots and PMP regs */
 106         PORT_LRAM_SLOT_SZ       = 0x0080, /* 32 bytes PRB + 2 SGE, ACT... */
 107
 108         PORT_PMP                = 0x0f80, /* 8 bytes PMP * 16 (128 bytes) */
 109         PORT_PMP_STATUS         = 0x0000, /* port device status offset */
 110         PORT_PMP_QACTIVE        = 0x0004, /* port device QActive offset */
 111         PORT_PMP_SIZE           = 0x0008, /* 8 bytes per PMP */
 112
 113                 /* 32 bit regs */
 114         PORT_CTRL_STAT          = 0x1000, /* write: ctrl-set, read: stat */
 115         PORT_CTRL_CLR           = 0x1004, /* write: ctrl-clear */
 116         PORT_IRQ_STAT           = 0x1008, /* high: status, low: interrupt */
 117         PORT_IRQ_ENABLE_SET     = 0x1010, /* write: enable-set */
 118         PORT_IRQ_ENABLE_CLR     = 0x1014, /* write: enable-clear */
 119         PORT_ACTIVATE_UPPER_ADDR= 0x101c,
 120         PORT_EXEC_FIFO          = 0x1020, /* command execution fifo */
 121         PORT_CMD_ERR            = 0x1024, /* command error number */
 122         PORT_FIS_CFG            = 0x1028,
 123         PORT_FIFO_THRES         = 0x102c,
 124                 /* 16 bit regs */
 125         PORT_DECODE_ERR_CNT     = 0x1040,
 126         PORT_DECODE_ERR_THRESH  = 0x1042,
 127         PORT_CRC_ERR_CNT        = 0x1044,
 128         PORT_CRC_ERR_THRESH     = 0x1046,
 129         PORT_HSHK_ERR_CNT       = 0x1048,
 130         PORT_HSHK_ERR_THRESH    = 0x104a,
 131                 /* 32 bit regs */
 132         PORT_PHY_CFG            = 0x1050,
 133         PORT_SLOT_STAT          = 0x1800,
 134         PORT_CMD_ACTIVATE       = 0x1c00, /* 64 bit cmd activate * 31 (248 bytes) */
 135         PORT_CONTEXT            = 0x1e04,
 136         PORT_EXEC_DIAG          = 0x1e00, /* 32bit exec diag * 16 (64 bytes, 0-10 used on 3124) */
 137         PORT_PSD_DIAG           = 0x1e40, /* 32bit psd diag * 16 (64 bytes, 0-8 used on 3124) */
 138         PORT_SCONTROL           = 0x1f00,
 139         PORT_SSTATUS            = 0x1f04,
 140         PORT_SERROR             = 0x1f08,
 141         PORT_SACTIVE            = 0x1f0c,
 142
 143         /* PORT_CTRL_STAT bits */
 144         PORT_CS_PORT_RST        = (1 << 0), /* port reset */
 145         PORT_CS_DEV_RST         = (1 << 1), /* device reset */
 146         PORT_CS_INIT            = (1 << 2), /* port initialize */
 147         PORT_CS_IRQ_WOC         = (1 << 3), /* interrupt write one to clear */
 148         PORT_CS_CDB16           = (1 << 5), /* 0=12b cdb, 1=16b cdb */
 149         PORT_CS_PMP_RESUME      = (1 << 6), /* PMP resume */
 150         PORT_CS_32BIT_ACTV      = (1 << 10), /* 32-bit activation */
 151         PORT_CS_PMP_EN          = (1 << 13), /* port multiplier enable */
 152         PORT_CS_RDY             = (1 << 31), /* port ready to accept commands */
 153
 154         /* PORT_IRQ_STAT/ENABLE_SET/CLR */
 155         /* bits[11:0] are masked */
 156         PORT_IRQ_COMPLETE       = (1 << 0), /* command(s) completed */
 157         PORT_IRQ_ERROR          = (1 << 1), /* command execution error */
 158         PORT_IRQ_PORTRDY_CHG    = (1 << 2), /* port ready change */
 159         PORT_IRQ_PWR_CHG        = (1 << 3), /* power management change */
 160         PORT_IRQ_PHYRDY_CHG     = (1 << 4), /* PHY ready change */
 161         PORT_IRQ_COMWAKE        = (1 << 5), /* COMWAKE received */
 162         PORT_IRQ_UNK_FIS        = (1 << 6), /* unknown FIS received */
 163         PORT_IRQ_DEV_XCHG       = (1 << 7), /* device exchanged */
 164         PORT_IRQ_8B10B          = (1 << 8), /* 8b/10b decode error threshold */
 165         PORT_IRQ_CRC            = (1 << 9), /* CRC error threshold */
 166         PORT_IRQ_HANDSHAKE      = (1 << 10), /* handshake error threshold */
 167         PORT_IRQ_SDB_NOTIFY     = (1 << 11), /* SDB notify received */
 168
 169         DEF_PORT_IRQ            = PORT_IRQ_COMPLETE | PORT_IRQ_ERROR |
 170                                   PORT_IRQ_PHYRDY_CHG | PORT_IRQ_DEV_XCHG |
 171                                   PORT_IRQ_UNK_FIS,
 172
 173         /* bits[27:16] are unmasked (raw) */
 174         PORT_IRQ_RAW_SHIFT      = 16,
 175         PORT_IRQ_MASKED_MASK    = 0x7ff,
 176         PORT_IRQ_RAW_MASK       = (0x7ff << PORT_IRQ_RAW_SHIFT),
 177
 178         /* ENABLE_SET/CLR specific, intr steering - 2 bit field */
 179         PORT_IRQ_STEER_SHIFT    = 30,
 180         PORT_IRQ_STEER_MASK     = (3 << PORT_IRQ_STEER_SHIFT),
 181
 182         /* PORT_CMD_ERR constants */
 183         PORT_CERR_DEV           = 1, /* Error bit in D2H Register FIS */
 184         PORT_CERR_SDB           = 2, /* Error bit in SDB FIS */
 185         PORT_CERR_DATA          = 3, /* Error in data FIS not detected by dev */
 186         PORT_CERR_SEND          = 4, /* Initial cmd FIS transmission failure */
 187         PORT_CERR_INCONSISTENT  = 5, /* Protocol mismatch */
 188         PORT_CERR_DIRECTION     = 6, /* Data direction mismatch */
 189         PORT_CERR_UNDERRUN      = 7, /* Ran out of SGEs while writing */
 190         PORT_CERR_OVERRUN       = 8, /* Ran out of SGEs while reading */
 191         PORT_CERR_PKT_PROT      = 11, /* DIR invalid in 1st PIO setup of ATAPI */
 192         PORT_CERR_SGT_BOUNDARY  = 16, /* PLD ecode 00 - SGT not on qword boundary */
 193         PORT_CERR_SGT_TGTABRT   = 17, /* PLD ecode 01 - target abort */
 194         PORT_CERR_SGT_MSTABRT   = 18, /* PLD ecode 10 - master abort */
 195         PORT_CERR_SGT_PCIPERR   = 19, /* PLD ecode 11 - PCI parity err while fetching SGT */
 196         PORT_CERR_CMD_BOUNDARY  = 24, /* ctrl[15:13] 001 - PRB not on qword boundary */
 197         PORT_CERR_CMD_TGTABRT   = 25, /* ctrl[15:13] 010 - target abort */
 198         PORT_CERR_CMD_MSTABRT   = 26, /* ctrl[15:13] 100 - master abort */
 199         PORT_CERR_CMD_PCIPERR   = 27, /* ctrl[15:13] 110 - PCI parity err while fetching PRB */
 200         PORT_CERR_XFR_UNDEF     = 32, /* PSD ecode 00 - undefined */
 201         PORT_CERR_XFR_TGTABRT   = 33, /* PSD ecode 01 - target abort */
 202         PORT_CERR_XFR_MSTABRT   = 34, /* PSD ecode 10 - master abort */
 203         PORT_CERR_XFR_PCIPERR   = 35, /* PSD ecode 11 - PCI prity err during transfer */
 204         PORT_CERR_SENDSERVICE   = 36, /* FIS received while sending service */
 205
 206         /* bits of PRB control field */
 207         PRB_CTRL_PROTOCOL       = (1 << 0), /* override def. ATA protocol */
 208         PRB_CTRL_PACKET_READ    = (1 << 4), /* PACKET cmd read */
 209         PRB_CTRL_PACKET_WRITE   = (1 << 5), /* PACKET cmd write */
 210         PRB_CTRL_NIEN           = (1 << 6), /* Mask completion irq */
 211         PRB_CTRL_SRST           = (1 << 7), /* Soft reset request (ign BSY?) */
 212
 213         /* PRB protocol field */
 214         PRB_PROT_PACKET         = (1 << 0),
 215         PRB_PROT_TCQ            = (1 << 1),
 216         PRB_PROT_NCQ            = (1 << 2),
 217         PRB_PROT_READ           = (1 << 3),
 218         PRB_PROT_WRITE          = (1 << 4),
 219         PRB_PROT_TRANSPARENT    = (1 << 5),
 220
 221         /*
 222          * Other constants
 223          */
 224         SGE_TRM                 = (1 << 31), /* Last SGE in chain */
 225         SGE_LNK                 = (1 << 30), /* linked list
 226                                                 Points to SGT, not SGE */
 227         SGE_DRD                 = (1 << 29), /* discard data read (/dev/null)
 228                                                 data address ignored */
 229
 230         SIL24_MAX_CMDS          = 31,
 231
 232         /* board id */
 233         BID_SIL3124             = 0,
 234         BID_SIL3132             = 1,
 235         BID_SIL3131             = 2,
 236
 237         /* host flags */
 238         SIL24_COMMON_FLAGS      = ATA_FLAG_SATA | ATA_FLAG_NO_LEGACY |
 239                                   ATA_FLAG_MMIO | ATA_FLAG_PIO_DMA |
 240                                   ATA_FLAG_NCQ | ATA_FLAG_ACPI_SATA,
 241         SIL24_COMMON_LFLAGS     = ATA_LFLAG_SKIP_D2H_BSY,
 242         SIL24_FLAG_PCIX_IRQ_WOC = (1 << 24), /* IRQ loss errata on PCI-X */
 243
 244         IRQ_STAT_4PORTS         = 0xf,
 245 };
 246
 247 struct sil24_ata_block {
 248         struct sil24_prb prb;
 249         struct sil24_sge sge[LIBATA_MAX_PRD];
 250 };
 251
 252 struct sil24_atapi_block {
 253         struct sil24_prb prb;
 254         u8 cdb[16];
 255         struct sil24_sge sge[LIBATA_MAX_PRD - 1];
 256 };
 257
 258 union sil24_cmd_block {
 259         struct sil24_ata_block ata;
 260         struct sil24_atapi_block atapi;
 261 };
 262
 263 static struct sil24_cerr_info {
 264         unsigned int err_mask, action;
 265         const char *desc;
 266 } sil24_cerr_db[] = {
 267         [0]                     = { AC_ERR_DEV, ATA_EH_REVALIDATE,
 268                                     "device error" },
 269         [PORT_CERR_DEV]         = { AC_ERR_DEV, ATA_EH_REVALIDATE,
 270                                     "device error via D2H FIS" },
 271         [PORT_CERR_SDB]         = { AC_ERR_DEV, ATA_EH_REVALIDATE,
 272                                     "device error via SDB FIS" },
 273         [PORT_CERR_DATA]        = { AC_ERR_ATA_BUS, ATA_EH_SOFTRESET,
 274                                     "error in data FIS" },
 275         [PORT_CERR_SEND]        = { AC_ERR_ATA_BUS, ATA_EH_SOFTRESET,
 276                                     "failed to transmit command FIS" },
 277         [PORT_CERR_INCONSISTENT] = { AC_ERR_HSM, ATA_EH_SOFTRESET,
 278                                      "protocol mismatch" },
 279         [PORT_CERR_DIRECTION]   = { AC_ERR_HSM, ATA_EH_SOFTRESET,
 280                                     "data directon mismatch" },
 281         [PORT_CERR_UNDERRUN]    = { AC_ERR_HSM, ATA_EH_SOFTRESET,
 282                                     "ran out of SGEs while writing" },
 283         [PORT_CERR_OVERRUN]     = { AC_ERR_HSM, ATA_EH_SOFTRESET,
 284                                     "ran out of SGEs while reading" },
 285         [PORT_CERR_PKT_PROT]    = { AC_ERR_HSM, ATA_EH_SOFTRESET,
 286                                     "invalid data directon for ATAPI CDB" },
 287         [PORT_CERR_SGT_BOUNDARY] = { AC_ERR_SYSTEM, ATA_EH_SOFTRESET,
 288                                      "SGT no on qword boundary" },
 289         [PORT_CERR_SGT_TGTABRT] = { AC_ERR_HOST_BUS, ATA_EH_SOFTRESET,
 290                                     "PCI target abort while fetching SGT" },
 291         [PORT_CERR_SGT_MSTABRT] = { AC_ERR_HOST_BUS, ATA_EH_SOFTRESET,
 292                                     "PCI master abort while fetching SGT" },
 293         [PORT_CERR_SGT_PCIPERR] = { AC_ERR_HOST_BUS, ATA_EH_SOFTRESET,
 294                                     "PCI parity error while fetching SGT" },
 295         [PORT_CERR_CMD_BOUNDARY] = { AC_ERR_SYSTEM, ATA_EH_SOFTRESET,
 296                                      "PRB not on qword boundary" },
 297         [PORT_CERR_CMD_TGTABRT] = { AC_ERR_HOST_BUS, ATA_EH_SOFTRESET,
 298                                     "PCI target abort while fetching PRB" },
 299         [PORT_CERR_CMD_MSTABRT] = { AC_ERR_HOST_BUS, ATA_EH_SOFTRESET,
 300                                     "PCI master abort while fetching PRB" },
 301         [PORT_CERR_CMD_PCIPERR] = { AC_ERR_HOST_BUS, ATA_EH_SOFTRESET,
 302                                     "PCI parity error while fetching PRB" },
 303         [PORT_CERR_XFR_UNDEF]   = { AC_ERR_HOST_BUS, ATA_EH_SOFTRESET,
 304                                     "undefined error while transferring data" },
 305         [PORT_CERR_XFR_TGTABRT] = { AC_ERR_HOST_BUS, ATA_EH_SOFTRESET,
 306                                     "PCI target abort while transferring data" },
 307         [PORT_CERR_XFR_MSTABRT] = { AC_ERR_HOST_BUS, ATA_EH_SOFTRESET,
 308                                     "PCI master abort while transferring data" },
 309         [PORT_CERR_XFR_PCIPERR] = { AC_ERR_HOST_BUS, ATA_EH_SOFTRESET,
 310                                     "PCI parity error while transferring data" },
 311         [PORT_CERR_SENDSERVICE] = { AC_ERR_HSM, ATA_EH_SOFTRESET,
 312                                     "FIS received while sending service FIS" },
 313 };
 314
 315 /*
 316  * ap->private_data
 317  *
 318  * The preview driver always returned 0 for status.  We emulate it
 319  * here from the previous interrupt.
 320  */
 321 struct sil24_port_priv {
 322         union sil24_cmd_block *cmd_block;       /* 32 cmd blocks */
 323         dma_addr_t cmd_block_dma;               /* DMA base addr for them */
 324         struct ata_taskfile tf;                 /* Cached taskfile registers */
 325 };
 326
 327 static void sil24_dev_config(struct ata_device *dev);
 328 static u8 sil24_check_status(struct ata_port *ap);
 329 static int sil24_scr_read(struct ata_port *ap, unsigned sc_reg, u32 *val);
 330 static int sil24_scr_write(struct ata_port *ap, unsigned sc_reg, u32 val);
 331 static void sil24_tf_read(struct ata_port *ap, struct ata_taskfile *tf);
 332 static void sil24_qc_prep(struct ata_queued_cmd *qc);
 333 static unsigned int sil24_qc_issue(struct ata_queued_cmd *qc);
 334 static void sil24_irq_clear(struct ata_port *ap);
 335 static void sil24_freeze(struct ata_port *ap);
 336 static void sil24_thaw(struct ata_port *ap);
 337 static void sil24_error_handler(struct ata_port *ap);
 338 static void sil24_post_internal_cmd(struct ata_queued_cmd *qc);
 339 static int sil24_port_start(struct ata_port *ap);
 340 static int sil24_init_one(struct pci_dev *pdev, const struct pci_device_id *ent);
 341 #ifdef CONFIG_PM
 342 static int sil24_pci_device_resume(struct pci_dev *pdev);
 343 #endif
 344
 345 static const struct pci_device_id sil24_pci_tbl[] = {
 346         { PCI_VDEVICE(CMD, 0x3124), BID_SIL3124 },
 347         { PCI_VDEVICE(INTEL, 0x3124), BID_SIL3124 },
 348         { PCI_VDEVICE(CMD, 0x3132), BID_SIL3132 },
 349         { PCI_VDEVICE(CMD, 0x0242), BID_SIL3132 },
 350         { PCI_VDEVICE(CMD, 0x3131), BID_SIL3131 },
 351         { PCI_VDEVICE(CMD, 0x3531), BID_SIL3131 },
 352
 353         { } /* terminate list */
 354 };
 355
 356 static struct pci_driver sil24_pci_driver = {
 357         .name                   = DRV_NAME,
 358         .id_table               = sil24_pci_tbl,
 359         .probe                  = sil24_init_one,
 360         .remove                 = ata_pci_remove_one,
 361 #ifdef CONFIG_PM
 362         .suspend                = ata_pci_device_suspend,
 363         .resume                 = sil24_pci_device_resume,
 364 #endif
 365 };
 366
 367 static struct scsi_host_template sil24_sht = {
 368         .module                 = THIS_MODULE,
 369         .name                   = DRV_NAME,
 370         .ioctl                  = ata_scsi_ioctl,
 371         .queuecommand           = ata_scsi_queuecmd,
 372         .change_queue_depth     = ata_scsi_change_queue_depth,
 373         .can_queue              = SIL24_MAX_CMDS,
 374         .this_id                = ATA_SHT_THIS_ID,
 375         .sg_tablesize           = LIBATA_MAX_PRD,
 376         .cmd_per_lun            = ATA_SHT_CMD_PER_LUN,
 377         .emulated               = ATA_SHT_EMULATED,
 378         .use_clustering         = ATA_SHT_USE_CLUSTERING,
 379         .proc_name              = DRV_NAME,
 380         .dma_boundary           = ATA_DMA_BOUNDARY,
 381         .slave_configure        = ata_scsi_slave_config,
 382         .slave_destroy          = ata_scsi_slave_destroy,
 383         .bios_param             = ata_std_bios_param,
 384 };
 385
 386 static const struct ata_port_operations sil24_ops = {
 387         .port_disable           = ata_port_disable,
 388
 389         .dev_config             = sil24_dev_config,
 390
 391         .check_status           = sil24_check_status,
 392         .check_altstatus        = sil24_check_status,
 393         .dev_select             = ata_noop_dev_select,
 394
 395         .tf_read                = sil24_tf_read,
 396
 397         .qc_prep                = sil24_qc_prep,
 398         .qc_issue               = sil24_qc_issue,
 399
 400         .irq_clear              = sil24_irq_clear,
 401         .irq_on                 = ata_dummy_irq_on,
 402         .irq_ack                = ata_dummy_irq_ack,
 403
 404         .scr_read               = sil24_scr_read,
 405         .scr_write              = sil24_scr_write,
 406
 407         .freeze                 = sil24_freeze,
 408         .thaw                   = sil24_thaw,
 409         .error_handler          = sil24_error_handler,
 410         .post_internal_cmd      = sil24_post_internal_cmd,
 411
 412         .port_start             = sil24_port_start,
 413 };
 414
 415 /*
 416  * Use bits 30-31 of port_flags to encode available port numbers.
 417  * Current maxium is 4.
 418  */
 419 #define SIL24_NPORTS2FLAG(nports)       ((((unsigned)(nports) - 1) & 0x3) << 30)
 420 #define SIL24_FLAG2NPORTS(flag)         ((((flag) >> 30) & 0x3) + 1)
 421
 422 static const struct ata_port_info sil24_port_info[] = {
 423         /* sil_3124 */
 424         {
 425                 .flags          = SIL24_COMMON_FLAGS | SIL24_NPORTS2FLAG(4) |
 426                                   SIL24_FLAG_PCIX_IRQ_WOC,
 427                 .link_flags     = SIL24_COMMON_LFLAGS,
 428                 .pio_mask       = 0x1f,                 /* pio0-4 */
 429                 .mwdma_mask     = 0x07,                 /* mwdma0-2 */
 430                 .udma_mask      = ATA_UDMA5,            /* udma0-5 */
 431                 .port_ops       = &sil24_ops,
 432         },
 433         /* sil_3132 */
 434         {
 435                 .flags          = SIL24_COMMON_FLAGS | SIL24_NPORTS2FLAG(2),
 436                 .link_flags     = SIL24_COMMON_LFLAGS,
 437                 .pio_mask       = 0x1f,                 /* pio0-4 */
 438                 .mwdma_mask     = 0x07,                 /* mwdma0-2 */
 439                 .udma_mask      = ATA_UDMA5,            /* udma0-5 */
 440                 .port_ops       = &sil24_ops,
 441         },
 442         /* sil_3131/sil_3531 */
 443         {
 444                 .flags          = SIL24_COMMON_FLAGS | SIL24_NPORTS2FLAG(1),
 445                 .link_flags     = SIL24_COMMON_LFLAGS,
 446                 .pio_mask       = 0x1f,                 /* pio0-4 */
 447                 .mwdma_mask     = 0x07,                 /* mwdma0-2 */
 448                 .udma_mask      = ATA_UDMA5,            /* udma0-5 */
 449                 .port_ops       = &sil24_ops,
 450         },
 451 };
 452
 453 static int sil24_tag(int tag)
 454 {
 455         if (unlikely(ata_tag_internal(tag)))
 456                 return 0;
 457         return tag;
 458 }
 459
 460 static void sil24_dev_config(struct ata_device *dev)
 461 {
 462         void __iomem *port = dev->link->ap->ioaddr.cmd_addr;
 463
 464         if (dev->cdb_len == 16)
 465                 writel(PORT_CS_CDB16, port + PORT_CTRL_STAT);
 466         else
 467                 writel(PORT_CS_CDB16, port + PORT_CTRL_CLR);
 468 }
 469
 470 static void sil24_read_tf(struct ata_port *ap, int tag, struct ata_taskfile *tf)
 471 {
 472         void __iomem *port = ap->ioaddr.cmd_addr;
 473         struct sil24_prb __iomem *prb;
 474         u8 fis[6 * 4];
 475
 476         prb = port + PORT_LRAM + sil24_tag(tag) * PORT_LRAM_SLOT_SZ;
 477         memcpy_fromio(fis, prb->fis, sizeof(fis));
 478         ata_tf_from_fis(fis, tf);
 479 }
 480
 481 static u8 sil24_check_status(struct ata_port *ap)
 482 {
 483         struct sil24_port_priv *pp = ap->private_data;
 484         return pp->tf.command;
 485 }
 486
 487 static int sil24_scr_map[] = {
 488         [SCR_CONTROL]   = 0,
 489         [SCR_STATUS]    = 1,
 490         [SCR_ERROR]     = 2,
 491         [SCR_ACTIVE]    = 3,
 492 };
 493
 494 static int sil24_scr_read(struct ata_port *ap, unsigned sc_reg, u32 *val)
 495 {
 496         void __iomem *scr_addr = ap->ioaddr.scr_addr;
 497
 498         if (sc_reg < ARRAY_SIZE(sil24_scr_map)) {
 499                 void __iomem *addr;
 500                 addr = scr_addr + sil24_scr_map[sc_reg] * 4;
 501                 *val = readl(scr_addr + sil24_scr_map[sc_reg] * 4);
 502                 return 0;
 503         }
 504         return -EINVAL;
 505 }
 506
 507 static int sil24_scr_write(struct ata_port *ap, unsigned sc_reg, u32 val)
 508 {
 509         void __iomem *scr_addr = ap->ioaddr.scr_addr;
 510
 511         if (sc_reg < ARRAY_SIZE(sil24_scr_map)) {
 512                 void __iomem *addr;
 513                 addr = scr_addr + sil24_scr_map[sc_reg] * 4;
 514                 writel(val, scr_addr + sil24_scr_map[sc_reg] * 4);
 515                 return 0;
 516         }
 517         return -EINVAL;
 518 }
 519
 520 static void sil24_tf_read(struct ata_port *ap, struct ata_taskfile *tf)
 521 {
 522         struct sil24_port_priv *pp = ap->private_data;
 523         *tf = pp->tf;
 524 }
 525
 526 static int sil24_init_port(struct ata_port *ap)
 527 {
 528         void __iomem *port = ap->ioaddr.cmd_addr;
 529         u32 tmp;
 530
 531         writel(PORT_CS_INIT, port + PORT_CTRL_STAT);
 532         ata_wait_register(port + PORT_CTRL_STAT,
 533                           PORT_CS_INIT, PORT_CS_INIT, 10, 100);
 534         tmp = ata_wait_register(port + PORT_CTRL_STAT,
 535                                 PORT_CS_RDY, 0, 10, 100);
 536
 537         if ((tmp & (PORT_CS_INIT | PORT_CS_RDY)) != PORT_CS_RDY)
 538                 return -EIO;
 539         return 0;
 540 }
 541
 542 static int sil24_exec_polled_cmd(struct ata_port *ap, int pmp,
 543                                  const struct ata_taskfile *tf,
 544                                  int is_cmd, u32 ctrl,
 545                                  unsigned long timeout_msec)
 546 {
 547         void __iomem *port = ap->ioaddr.cmd_addr;
 548         struct sil24_port_priv *pp = ap->private_data;
 549         struct sil24_prb *prb = &pp->cmd_block[0].ata.prb;
 550         dma_addr_t paddr = pp->cmd_block_dma;
 551         u32 irq_enabled, irq_mask, irq_stat;
 552         int rc;
 553
 554         prb->ctrl = cpu_to_le16(ctrl);
 555         ata_tf_to_fis(tf, pmp, is_cmd, prb->fis);
 556
 557         /* temporarily plug completion and error interrupts */
 558         irq_enabled = readl(port + PORT_IRQ_ENABLE_SET);
 559         writel(PORT_IRQ_COMPLETE | PORT_IRQ_ERROR, port + PORT_IRQ_ENABLE_CLR);
 560
 561         writel((u32)paddr, port + PORT_CMD_ACTIVATE);
 562         writel((u64)paddr >> 32, port + PORT_CMD_ACTIVATE + 4);
 563
 564         irq_mask = (PORT_IRQ_COMPLETE | PORT_IRQ_ERROR) << PORT_IRQ_RAW_SHIFT;
 565         irq_stat = ata_wait_register(port + PORT_IRQ_STAT, irq_mask, 0x0,
 566                                      10, timeout_msec);
 567
 568         writel(irq_mask, port + PORT_IRQ_STAT); /* clear IRQs */
 569         irq_stat >>= PORT_IRQ_RAW_SHIFT;
 570
 571         if (irq_stat & PORT_IRQ_COMPLETE)
 572                 rc = 0;
 573         else {
 574                 /* force port into known state */
 575                 sil24_init_port(ap);
 576
 577                 if (irq_stat & PORT_IRQ_ERROR)
 578                         rc = -EIO;
 579                 else
 580                         rc = -EBUSY;
 581         }
 582
 583         /* restore IRQ enabled */
 584         writel(irq_enabled, port + PORT_IRQ_ENABLE_SET);
 585
 586         return rc;
 587 }
 588
 589 static int sil24_do_softreset(struct ata_link *link, unsigned int *class,
 590                               int pmp, unsigned long deadline)
 591 {
 592         struct ata_port *ap = link->ap;
 593         unsigned long timeout_msec = 0;
 594         struct ata_taskfile tf;
 595         const char *reason;
 596         int rc;
 597
 598         DPRINTK("ENTER\n");
 599
 600         if (ata_link_offline(link)) {
 601                 DPRINTK("PHY reports no device\n");
 602                 *class = ATA_DEV_NONE;
 603                 goto out;
 604         }
 605
 606         /* put the port into known state */
 607         if (sil24_init_port(ap)) {
 608                 reason ="port not ready";
 609                 goto err;
 610         }
 611
 612         /* do SRST */
 613         if (time_after(deadline, jiffies))
 614                 timeout_msec = jiffies_to_msecs(deadline - jiffies);
 615
 616         ata_tf_init(link->device, &tf); /* doesn't really matter */
 617         rc = sil24_exec_polled_cmd(ap, pmp, &tf, 0, PRB_CTRL_SRST,
 618                                    timeout_msec);
 619         if (rc == -EBUSY) {
 620                 reason = "timeout";
 621                 goto err;
 622         } else if (rc) {
 623                 reason = "SRST command error";
 624                 goto err;
 625         }
 626
 627         sil24_read_tf(ap, 0, &tf);
 628         *class = ata_dev_classify(&tf);
 629
 630         if (*class == ATA_DEV_UNKNOWN)
 631                 *class = ATA_DEV_NONE;
 632
 633  out:
 634         DPRINTK("EXIT, class=%u\n", *class);
 635         return 0;
 636
 637  err:
 638         ata_link_printk(link, KERN_ERR, "softreset failed (%s)\n", reason);
 639         return -EIO;
 640 }
 641
 642 static int sil24_softreset(struct ata_link *link, unsigned int *class,
 643                            unsigned long deadline)
 644 {
 645         return sil24_do_softreset(link, class, 0, deadline);
 646 }
 647
 648 static int sil24_hardreset(struct ata_link *link, unsigned int *class,
 649                            unsigned long deadline)
 650 {
 651         struct ata_port *ap = link->ap;
 652         void __iomem *port = ap->ioaddr.cmd_addr;
 653         const char *reason;
 654         int tout_msec, rc;
 655         u32 tmp;
 656
 657         /* sil24 does the right thing(tm) without any protection */
 658         sata_set_spd(link);
 659
 660         tout_msec = 100;
 661         if (ata_link_online(link))
 662                 tout_msec = 5000;
 663
 664         writel(PORT_CS_DEV_RST, port + PORT_CTRL_STAT);
 665         tmp = ata_wait_register(port + PORT_CTRL_STAT,
 666                                 PORT_CS_DEV_RST, PORT_CS_DEV_RST, 10, tout_msec);
 667
 668         /* SStatus oscillates between zero and valid status after
 669          * DEV_RST, debounce it.
 670          */
 671         rc = sata_link_debounce(link, sata_deb_timing_long, deadline);
 672         if (rc) {
 673                 reason = "PHY debouncing failed";
 674                 goto err;
 675         }
 676
 677         if (tmp & PORT_CS_DEV_RST) {
 678                 if (ata_link_offline(link))
 679                         return 0;
 680                 reason = "link not ready";
 681                 goto err;
 682         }
 683
 684         /* Sil24 doesn't store signature FIS after hardreset, so we
 685          * can't wait for BSY to clear.  Some devices take a long time
 686          * to get ready and those devices will choke if we don't wait
 687          * for BSY clearance here.  Tell libata to perform follow-up
 688          * softreset.
 689          */
 690         return -EAGAIN;
 691
 692  err:
 693         ata_link_printk(link, KERN_ERR, "hardreset failed (%s)\n", reason);
 694         return -EIO;
 695 }
 696
 697 static inline void sil24_fill_sg(struct ata_queued_cmd *qc,
 698                                  struct sil24_sge *sge)
 699 {
 700         struct scatterlist *sg;
 701
 702         ata_for_each_sg(sg, qc) {
 703                 sge->addr = cpu_to_le64(sg_dma_address(sg));
 704                 sge->cnt = cpu_to_le32(sg_dma_len(sg));
 705                 if (ata_sg_is_last(sg, qc))
 706                         sge->flags = cpu_to_le32(SGE_TRM);
 707                 else
 708                         sge->flags = 0;
 709                 sge++;
 710         }
 711 }
 712
 713 static void sil24_qc_prep(struct ata_queued_cmd *qc)
 714 {
 715         struct ata_port *ap = qc->ap;
 716         struct sil24_port_priv *pp = ap->private_data;
 717         union sil24_cmd_block *cb;
 718         struct sil24_prb *prb;
 719         struct sil24_sge *sge;
 720         u16 ctrl = 0;
 721
 722         cb = &pp->cmd_block[sil24_tag(qc->tag)];
 723
 724         switch (qc->tf.protocol) {
 725         case ATA_PROT_PIO:
 726         case ATA_PROT_DMA:
 727         case ATA_PROT_NCQ:
 728         case ATA_PROT_NODATA:
 729                 prb = &cb->ata.prb;
 730                 sge = cb->ata.sge;
 731                 break;
 732
 733         case ATA_PROT_ATAPI:
 734         case ATA_PROT_ATAPI_DMA:
 735         case ATA_PROT_ATAPI_NODATA:
 736                 prb = &cb->atapi.prb;
 737                 sge = cb->atapi.sge;
 738                 memset(cb->atapi.cdb, 0, 32);
 739                 memcpy(cb->atapi.cdb, qc->cdb, qc->dev->cdb_len);
 740
 741                 if (qc->tf.protocol != ATA_PROT_ATAPI_NODATA) {
 742                         if (qc->tf.flags & ATA_TFLAG_WRITE)
 743                                 ctrl = PRB_CTRL_PACKET_WRITE;
 744                         else
 745                                 ctrl = PRB_CTRL_PACKET_READ;
 746                 }
 747                 break;
 748
 749         default:
 750                 prb = NULL;     /* shut up, gcc */
 751                 sge = NULL;
 752                 BUG();
 753         }
 754
 755         prb->ctrl = cpu_to_le16(ctrl);
 756         ata_tf_to_fis(&qc->tf, 0, 1, prb->fis);
 757
 758         if (qc->flags & ATA_QCFLAG_DMAMAP)
 759                 sil24_fill_sg(qc, sge);
 760 }
 761
 762 static unsigned int sil24_qc_issue(struct ata_queued_cmd *qc)
 763 {
 764         struct ata_port *ap = qc->ap;
 765         struct sil24_port_priv *pp = ap->private_data;
 766         void __iomem *port = ap->ioaddr.cmd_addr;
 767         unsigned int tag = sil24_tag(qc->tag);
 768         dma_addr_t paddr;
 769         void __iomem *activate;
 770
 771         paddr = pp->cmd_block_dma + tag * sizeof(*pp->cmd_block);
 772         activate = port + PORT_CMD_ACTIVATE + tag * 8;
 773
 774         writel((u32)paddr, activate);
 775         writel((u64)paddr >> 32, activate + 4);
 776
 777         return 0;
 778 }
 779
 780 static void sil24_irq_clear(struct ata_port *ap)
 781 {
 782         /* unused */
 783 }
 784
 785 static void sil24_freeze(struct ata_port *ap)
 786 {
 787         void __iomem *port = ap->ioaddr.cmd_addr;
 788
 789         /* Port-wide IRQ mask in HOST_CTRL doesn't really work, clear
 790          * PORT_IRQ_ENABLE instead.
 791          */
 792         writel(0xffff, port + PORT_IRQ_ENABLE_CLR);
 793 }
 794
 795 static void sil24_thaw(struct ata_port *ap)
 796 {
 797         void __iomem *port = ap->ioaddr.cmd_addr;
 798         u32 tmp;
 799
 800         /* clear IRQ */
 801         tmp = readl(port + PORT_IRQ_STAT);
 802         writel(tmp, port + PORT_IRQ_STAT);
 803
 804         /* turn IRQ back on */
 805         writel(DEF_PORT_IRQ, port + PORT_IRQ_ENABLE_SET);
 806 }
 807
 808 static void sil24_error_intr(struct ata_port *ap)
 809 {
 810         void __iomem *port = ap->ioaddr.cmd_addr;
 811         struct sil24_port_priv *pp = ap->private_data;
 812         struct ata_eh_info *ehi = &ap->link.eh_info;
 813         int freeze = 0;
 814         u32 irq_stat;
 815
 816         /* on error, we need to clear IRQ explicitly */
 817         irq_stat = readl(port + PORT_IRQ_STAT);
 818         writel(irq_stat, port + PORT_IRQ_STAT);
 819
 820         /* first, analyze and record host port events */
 821         ata_ehi_clear_desc(ehi);
 822
 823         ata_ehi_push_desc(ehi, "irq_stat 0x%08x", irq_stat);
 824
 825         if (irq_stat & (PORT_IRQ_PHYRDY_CHG | PORT_IRQ_DEV_XCHG)) {
 826                 ata_ehi_hotplugged(ehi);
 827                 ata_ehi_push_desc(ehi, "%s",
 828                                   irq_stat & PORT_IRQ_PHYRDY_CHG ?
 829                                   "PHY RDY changed" : "device exchanged");
 830                 freeze = 1;
 831         }
 832
 833         if (irq_stat & PORT_IRQ_UNK_FIS) {
 834                 ehi->err_mask |= AC_ERR_HSM;
 835                 ehi->action |= ATA_EH_SOFTRESET;
 836                 ata_ehi_push_desc(ehi, "unknown FIS");
 837                 freeze = 1;
 838         }
 839
 840         /* deal with command error */
 841         if (irq_stat & PORT_IRQ_ERROR) {
 842                 struct sil24_cerr_info *ci = NULL;
 843                 unsigned int err_mask = 0, action = 0;
 844                 struct ata_queued_cmd *qc;
 845                 u32 cerr;
 846
 847                 /* analyze CMD_ERR */
 848                 cerr = readl(port + PORT_CMD_ERR);
 849                 if (cerr < ARRAY_SIZE(sil24_cerr_db))
 850                         ci = &sil24_cerr_db[cerr];
 851
 852                 if (ci && ci->desc) {
 853                         err_mask |= ci->err_mask;
 854                         action |= ci->action;
 855                         ata_ehi_push_desc(ehi, "%s", ci->desc);
 856                 } else {
 857                         err_mask |= AC_ERR_OTHER;
 858                         action |= ATA_EH_SOFTRESET;
 859                         ata_ehi_push_desc(ehi, "unknown command error %d",
 860                                           cerr);
 861                 }
 862
 863                 /* record error info */
 864                 qc = ata_qc_from_tag(ap, ap->link.active_tag);
 865                 if (qc) {
 866                         sil24_read_tf(ap, qc->tag, &pp->tf);
 867                         qc->err_mask |= err_mask;
 868                 } else
 869                         ehi->err_mask |= err_mask;
 870
 871                 ehi->action |= action;
 872         }
 873
 874         /* freeze or abort */
 875         if (freeze)
 876                 ata_port_freeze(ap);
 877         else
 878                 ata_port_abort(ap);
 879 }
 880
 881 static void sil24_finish_qc(struct ata_queued_cmd *qc)
 882 {
 883         struct ata_port *ap = qc->ap;
 884         struct sil24_port_priv *pp = ap->private_data;
 885
 886         if (qc->flags & ATA_QCFLAG_RESULT_TF)
 887                 sil24_read_tf(ap, qc->tag, &pp->tf);
 888 }
 889
 890 static inline void sil24_host_intr(struct ata_port *ap)
 891 {
 892         void __iomem *port = ap->ioaddr.cmd_addr;
 893         u32 slot_stat, qc_active;
 894         int rc;
 895
 896         /* If PCIX_IRQ_WOC, there's an inherent race window between
 897          * clearing IRQ pending status and reading PORT_SLOT_STAT
 898          * which may cause spurious interrupts afterwards.  This is
 899          * unavoidable and much better than losing interrupts which
 900          * happens if IRQ pending is cleared after reading
 901          * PORT_SLOT_STAT.
 902          */
 903         if (ap->flags & SIL24_FLAG_PCIX_IRQ_WOC)
 904                 writel(PORT_IRQ_COMPLETE, port + PORT_IRQ_STAT);
 905
 906         slot_stat = readl(port + PORT_SLOT_STAT);
 907
 908         if (unlikely(slot_stat & HOST_SSTAT_ATTN)) {
 909                 sil24_error_intr(ap);
 910                 return;
 911         }
 912
 913         qc_active = slot_stat & ~HOST_SSTAT_ATTN;
 914         rc = ata_qc_complete_multiple(ap, qc_active, sil24_finish_qc);
 915         if (rc > 0)
 916                 return;
 917         if (rc < 0) {
 918                 struct ata_eh_info *ehi = &ap->link.eh_info;
 919                 ehi->err_mask |= AC_ERR_HSM;
 920                 ehi->action |= ATA_EH_SOFTRESET;
 921                 ata_port_freeze(ap);
 922                 return;
 923         }
 924
 925         /* spurious interrupts are expected if PCIX_IRQ_WOC */
 926         if (!(ap->flags & SIL24_FLAG_PCIX_IRQ_WOC) && ata_ratelimit())
 927                 ata_port_printk(ap, KERN_INFO, "spurious interrupt "
 928                         "(slot_stat 0x%x active_tag %d sactive 0x%x)\n",
 929                         slot_stat, ap->link.active_tag, ap->link.sactive);
 930 }
 931
 932 static irqreturn_t sil24_interrupt(int irq, void *dev_instance)
 933 {
 934         struct ata_host *host = dev_instance;
 935         void __iomem *host_base = host->iomap[SIL24_HOST_BAR];
 936         unsigned handled = 0;
 937         u32 status;
 938         int i;
 939
 940         status = readl(host_base + HOST_IRQ_STAT);
 941
 942         if (status == 0xffffffff) {
 943                 printk(KERN_ERR DRV_NAME ": IRQ status == 0xffffffff, "
 944                        "PCI fault or device removal?\n");
 945                 goto out;
 946         }
 947
 948         if (!(status & IRQ_STAT_4PORTS))
 949                 goto out;
 950
 951         spin_lock(&host->lock);
 952
 953         for (i = 0; i < host->n_ports; i++)
 954                 if (status & (1 << i)) {
 955                         struct ata_port *ap = host->ports[i];
 956                         if (ap && !(ap->flags & ATA_FLAG_DISABLED)) {
 957                                 sil24_host_intr(ap);
 958                                 handled++;
 959                         } else
 960                                 printk(KERN_ERR DRV_NAME
 961                                        ": interrupt from disabled port %d\n", i);
 962                 }
 963
 964         spin_unlock(&host->lock);
 965  out:
 966         return IRQ_RETVAL(handled);
 967 }
 968
 969 static void sil24_error_handler(struct ata_port *ap)
 970 {
 971         struct ata_eh_context *ehc = &ap->link.eh_context;
 972
 973         if (sil24_init_port(ap)) {
 974                 ata_eh_freeze_port(ap);
 975                 ehc->i.action |= ATA_EH_HARDRESET;
 976         }
 977
 978         /* perform recovery */
 979         ata_do_eh(ap, ata_std_prereset, sil24_softreset, sil24_hardreset,
 980                   ata_std_postreset);
 981 }
 982
 983 static void sil24_post_internal_cmd(struct ata_queued_cmd *qc)
 984 {
 985         struct ata_port *ap = qc->ap;
 986
 987         /* make DMA engine forget about the failed command */
 988         if (qc->flags & ATA_QCFLAG_FAILED)
 989                 sil24_init_port(ap);
 990 }
 991
 992 static int sil24_port_start(struct ata_port *ap)
 993 {
 994         struct device *dev = ap->host->dev;
 995         struct sil24_port_priv *pp;
 996         union sil24_cmd_block *cb;
 997         size_t cb_size = sizeof(*cb) * SIL24_MAX_CMDS;
 998         dma_addr_t cb_dma;
 999         int rc;
1000
1001         pp = devm_kzalloc(dev, sizeof(*pp), GFP_KERNEL);
1002         if (!pp)
1003                 return -ENOMEM;
1004
1005         pp->tf.command = ATA_DRDY;
1006
1007         cb = dmam_alloc_coherent(dev, cb_size, &cb_dma, GFP_KERNEL);
1008         if (!cb)
1009                 return -ENOMEM;
1010         memset(cb, 0, cb_size);
1011
1012         rc = ata_pad_alloc(ap, dev);
1013         if (rc)
1014                 return rc;
1015
1016         pp->cmd_block = cb;
1017         pp->cmd_block_dma = cb_dma;
1018
1019         ap->private_data = pp;
1020
1021         return 0;
1022 }
1023
1024 static void sil24_init_controller(struct ata_host *host)
1025 {
1026         void __iomem *host_base = host->iomap[SIL24_HOST_BAR];
1027         void __iomem *port_base = host->iomap[SIL24_PORT_BAR];
1028         u32 tmp;
1029         int i;
1030
1031         /* GPIO off */
1032         writel(0, host_base + HOST_FLASH_CMD);
1033
1034         /* clear global reset & mask interrupts during initialization */
1035         writel(0, host_base + HOST_CTRL);
1036
1037         /* init ports */
1038         for (i = 0; i < host->n_ports; i++) {
1039                 void __iomem *port = port_base + i * PORT_REGS_SIZE;
1040
1041                 /* Initial PHY setting */
1042                 writel(0x20c, port + PORT_PHY_CFG);
1043
1044                 /* Clear port RST */
1045                 tmp = readl(port + PORT_CTRL_STAT);
1046                 if (tmp & PORT_CS_PORT_RST) {
1047                         writel(PORT_CS_PORT_RST, port + PORT_CTRL_CLR);
1048                         tmp = ata_wait_register(port + PORT_CTRL_STAT,
1049                                                 PORT_CS_PORT_RST,
1050                                                 PORT_CS_PORT_RST, 10, 100);
1051                         if (tmp & PORT_CS_PORT_RST)
1052                                 dev_printk(KERN_ERR, host->dev,
1053                                            "failed to clear port RST\n");
1054                 }
1055
1056                 /* Configure IRQ WoC */
1057                 if (host->ports[0]->flags & SIL24_FLAG_PCIX_IRQ_WOC)
1058                         writel(PORT_CS_IRQ_WOC, port + PORT_CTRL_STAT);
1059                 else
1060                         writel(PORT_CS_IRQ_WOC, port + PORT_CTRL_CLR);
1061
1062                 /* Zero error counters. */
1063                 writel(0x8000, port + PORT_DECODE_ERR_THRESH);
1064                 writel(0x8000, port + PORT_CRC_ERR_THRESH);
1065                 writel(0x8000, port + PORT_HSHK_ERR_THRESH);
1066                 writel(0x0000, port + PORT_DECODE_ERR_CNT);
1067                 writel(0x0000, port + PORT_CRC_ERR_CNT);
1068                 writel(0x0000, port + PORT_HSHK_ERR_CNT);
1069
1070                 /* Always use 64bit activation */
1071                 writel(PORT_CS_32BIT_ACTV, port + PORT_CTRL_CLR);
1072
1073                 /* Clear port multiplier enable and resume bits */
1074                 writel(PORT_CS_PMP_EN | PORT_CS_PMP_RESUME,
1075                        port + PORT_CTRL_CLR);
1076         }
1077
1078         /* Turn on interrupts */
1079         writel(IRQ_STAT_4PORTS, host_base + HOST_CTRL);
1080 }
1081
1082 static int sil24_init_one(struct pci_dev *pdev, const struct pci_device_id *ent)
1083 {
1084         static int printed_version = 0;
1085         struct ata_port_info pi = sil24_port_info[ent->driver_data];
1086         const struct ata_port_info *ppi[] = { &pi, NULL };
1087         void __iomem * const *iomap;
1088         struct ata_host *host;
1089         int i, rc;
1090         u32 tmp;
1091
1092         if (!printed_version++)
1093                 dev_printk(KERN_DEBUG, &pdev->dev, "version " DRV_VERSION "\n");
1094
1095         /* acquire resources */
1096         rc = pcim_enable_device(pdev);
1097         if (rc)
1098                 return rc;
1099
1100         rc = pcim_iomap_regions(pdev,
1101                                 (1 << SIL24_HOST_BAR) | (1 << SIL24_PORT_BAR),
1102                                 DRV_NAME);
1103         if (rc)
1104                 return rc;
1105         iomap = pcim_iomap_table(pdev);
1106
1107         /* apply workaround for completion IRQ loss on PCI-X errata */
1108         if (pi.flags & SIL24_FLAG_PCIX_IRQ_WOC) {
1109                 tmp = readl(iomap[SIL24_HOST_BAR] + HOST_CTRL);
1110                 if (tmp & (HOST_CTRL_TRDY | HOST_CTRL_STOP | HOST_CTRL_DEVSEL))
1111                         dev_printk(KERN_INFO, &pdev->dev,
1112                                    "Applying completion IRQ loss on PCI-X "
1113                                    "errata fix\n");
1114                 else
1115                         pi.flags &= ~SIL24_FLAG_PCIX_IRQ_WOC;
1116         }
1117
1118         /* allocate and fill host */
1119         host = ata_host_alloc_pinfo(&pdev->dev, ppi,
1120                                     SIL24_FLAG2NPORTS(ppi[0]->flags));
1121         if (!host)
1122                 return -ENOMEM;
1123         host->iomap = iomap;
1124
1125         for (i = 0; i < host->n_ports; i++) {
1126                 void __iomem *port = iomap[SIL24_PORT_BAR] + i * PORT_REGS_SIZE;
1127
1128                 host->ports[i]->ioaddr.cmd_addr = port;
1129                 host->ports[i]->ioaddr.scr_addr = port + PORT_SCONTROL;
1130
1131                 ata_std_ports(&host->ports[i]->ioaddr);
1132         }
1133
1134         /* configure and activate the device */
1135         if (!pci_set_dma_mask(pdev, DMA_64BIT_MASK)) {
1136                 rc = pci_set_consistent_dma_mask(pdev, DMA_64BIT_MASK);
1137                 if (rc) {
1138                         rc = pci_set_consistent_dma_mask(pdev, DMA_32BIT_MASK);
1139                         if (rc) {
1140                                 dev_printk(KERN_ERR, &pdev->dev,
1141                                            "64-bit DMA enable failed\n");
1142                                 return rc;
1143                         }
1144                 }
1145         } else {
1146                 rc = pci_set_dma_mask(pdev, DMA_32BIT_MASK);
1147                 if (rc) {
1148                         dev_printk(KERN_ERR, &pdev->dev,
1149                                    "32-bit DMA enable failed\n");
1150                         return rc;
1151                 }
1152                 rc = pci_set_consistent_dma_mask(pdev, DMA_32BIT_MASK);
1153                 if (rc) {
1154                         dev_printk(KERN_ERR, &pdev->dev,
1155                                    "32-bit consistent DMA enable failed\n");
1156                         return rc;
1157                 }
1158         }
1159
1160         sil24_init_controller(host);
1161
1162         pci_set_master(pdev);
1163         return ata_host_activate(host, pdev->irq, sil24_interrupt, IRQF_SHARED,
1164                                  &sil24_sht);
1165 }
1166
1167 #ifdef CONFIG_PM
1168 static int sil24_pci_device_resume(struct pci_dev *pdev)
1169 {
1170         struct ata_host *host = dev_get_drvdata(&pdev->dev);
1171         void __iomem *host_base = host->iomap[SIL24_HOST_BAR];
1172         int rc;
1173
1174         rc = ata_pci_device_do_resume(pdev);
1175         if (rc)
1176                 return rc;
1177
1178         if (pdev->dev.power.power_state.event == PM_EVENT_SUSPEND)
1179                 writel(HOST_CTRL_GLOBAL_RST, host_base + HOST_CTRL);
1180
1181         sil24_init_controller(host);
1182
1183         ata_host_resume(host);
1184
1185         return 0;
1186 }
1187 #endif
1188
1189 static int __init sil24_init(void)
1190 {
1191         return pci_register_driver(&sil24_pci_driver);
1192 }
1193
1194 static void __exit sil24_exit(void)
1195 {
1196         pci_unregister_driver(&sil24_pci_driver);
1197 }
1198
1199 MODULE_AUTHOR("Tejun Heo");
1200 MODULE_DESCRIPTION("Silicon Image 3124/3132 SATA low-level driver");
1201 MODULE_LICENSE("GPL");
1202 MODULE_DEVICE_TABLE(pci, sil24_pci_tbl);
1203
1204 module_init(sil24_init);
1205 module_exit(sil24_exit);