SAFE public projects git trees. - safe/jmp/linux-2.6/blob - arch/x86/kernel/setup_64.c

   1 /*
   2  *  Copyright (C) 1995  Linus Torvalds
   3  */
   4
   5 /*
   6  * This file handles the architecture-dependent parts of initialization
   7  */
   8
   9 #include <linux/errno.h>
  10 #include <linux/sched.h>
  11 #include <linux/kernel.h>
  12 #include <linux/mm.h>
  13 #include <linux/stddef.h>
  14 #include <linux/unistd.h>
  15 #include <linux/ptrace.h>
  16 #include <linux/slab.h>
  17 #include <linux/user.h>
  18 #include <linux/screen_info.h>
  19 #include <linux/ioport.h>
  20 #include <linux/delay.h>
  21 #include <linux/init.h>
  22 #include <linux/initrd.h>
  23 #include <linux/highmem.h>
  24 #include <linux/bootmem.h>
  25 #include <linux/module.h>
  26 #include <asm/processor.h>
  27 #include <linux/console.h>
  28 #include <linux/seq_file.h>
  29 #include <linux/crash_dump.h>
  30 #include <linux/root_dev.h>
  31 #include <linux/pci.h>
  32 #include <linux/efi.h>
  33 #include <linux/acpi.h>
  34 #include <linux/kallsyms.h>
  35 #include <linux/edd.h>
  36 #include <linux/mmzone.h>
  37 #include <linux/kexec.h>
  38 #include <linux/cpufreq.h>
  39 #include <linux/dmi.h>
  40 #include <linux/dma-mapping.h>
  41 #include <linux/ctype.h>
  42 #include <linux/uaccess.h>
  43 #include <linux/init_ohci1394_dma.h>
  44
  45 #include <asm/mtrr.h>
  46 #include <asm/uaccess.h>
  47 #include <asm/system.h>
  48 #include <asm/vsyscall.h>
  49 #include <asm/io.h>
  50 #include <asm/smp.h>
  51 #include <asm/msr.h>
  52 #include <asm/desc.h>
  53 #include <video/edid.h>
  54 #include <asm/e820.h>
  55 #include <asm/dma.h>
  56 #include <asm/gart.h>
  57 #include <asm/mpspec.h>
  58 #include <asm/mmu_context.h>
  59 #include <asm/proto.h>
  60 #include <asm/setup.h>
  61 #include <asm/numa.h>
  62 #include <asm/sections.h>
  63 #include <asm/dmi.h>
  64 #include <asm/cacheflush.h>
  65 #include <asm/mce.h>
  66 #include <asm/ds.h>
  67 #include <asm/topology.h>
  68 #include <asm/trampoline.h>
  69
  70 #include <mach_apic.h>
  71 #ifdef CONFIG_PARAVIRT
  72 #include <asm/paravirt.h>
  73 #else
  74 #define ARCH_SETUP
  75 #endif
  76
  77 /*
  78  * Machine setup..
  79  */
  80
  81 struct cpuinfo_x86 boot_cpu_data __read_mostly;
  82 EXPORT_SYMBOL(boot_cpu_data);
  83
  84 __u32 cleared_cpu_caps[NCAPINTS] __cpuinitdata;
  85
  86 unsigned long mmu_cr4_features;
  87
  88 /* Boot loader ID as an integer, for the benefit of proc_dointvec */
  89 int bootloader_type;
  90
  91 unsigned long saved_video_mode;
  92
  93 int force_mwait __cpuinitdata;
  94
  95 /*
  96  * Early DMI memory
  97  */
  98 int dmi_alloc_index;
  99 char dmi_alloc_data[DMI_MAX_DATA];
 100
 101 /*
 102  * Setup options
 103  */
 104 struct screen_info screen_info;
 105 EXPORT_SYMBOL(screen_info);
 106 struct sys_desc_table_struct {
 107         unsigned short length;
 108         unsigned char table[0];
 109 };
 110
 111 struct edid_info edid_info;
 112 EXPORT_SYMBOL_GPL(edid_info);
 113
 114 extern int root_mountflags;
 115
 116 char __initdata command_line[COMMAND_LINE_SIZE];
 117
 118 struct resource standard_io_resources[] = {
 119         { .name = "dma1", .start = 0x00, .end = 0x1f,
 120                 .flags = IORESOURCE_BUSY | IORESOURCE_IO },
 121         { .name = "pic1", .start = 0x20, .end = 0x21,
 122                 .flags = IORESOURCE_BUSY | IORESOURCE_IO },
 123         { .name = "timer0", .start = 0x40, .end = 0x43,
 124                 .flags = IORESOURCE_BUSY | IORESOURCE_IO },
 125         { .name = "timer1", .start = 0x50, .end = 0x53,
 126                 .flags = IORESOURCE_BUSY | IORESOURCE_IO },
 127         { .name = "keyboard", .start = 0x60, .end = 0x6f,
 128                 .flags = IORESOURCE_BUSY | IORESOURCE_IO },
 129         { .name = "dma page reg", .start = 0x80, .end = 0x8f,
 130                 .flags = IORESOURCE_BUSY | IORESOURCE_IO },
 131         { .name = "pic2", .start = 0xa0, .end = 0xa1,
 132                 .flags = IORESOURCE_BUSY | IORESOURCE_IO },
 133         { .name = "dma2", .start = 0xc0, .end = 0xdf,
 134                 .flags = IORESOURCE_BUSY | IORESOURCE_IO },
 135         { .name = "fpu", .start = 0xf0, .end = 0xff,
 136                 .flags = IORESOURCE_BUSY | IORESOURCE_IO }
 137 };
 138
 139 #define IORESOURCE_RAM (IORESOURCE_BUSY | IORESOURCE_MEM)
 140
 141 static struct resource data_resource = {
 142         .name = "Kernel data",
 143         .start = 0,
 144         .end = 0,
 145         .flags = IORESOURCE_RAM,
 146 };
 147 static struct resource code_resource = {
 148         .name = "Kernel code",
 149         .start = 0,
 150         .end = 0,
 151         .flags = IORESOURCE_RAM,
 152 };
 153 static struct resource bss_resource = {
 154         .name = "Kernel bss",
 155         .start = 0,
 156         .end = 0,
 157         .flags = IORESOURCE_RAM,
 158 };
 159
 160 static void __cpuinit early_identify_cpu(struct cpuinfo_x86 *c);
 161
 162 #ifdef CONFIG_PROC_VMCORE
 163 /* elfcorehdr= specifies the location of elf core header
 164  * stored by the crashed kernel. This option will be passed
 165  * by kexec loader to the capture kernel.
 166  */
 167 static int __init setup_elfcorehdr(char *arg)
 168 {
 169         char *end;
 170         if (!arg)
 171                 return -EINVAL;
 172         elfcorehdr_addr = memparse(arg, &end);
 173         return end > arg ? 0 : -EINVAL;
 174 }
 175 early_param("elfcorehdr", setup_elfcorehdr);
 176 #endif
 177
 178 #ifndef CONFIG_NUMA
 179 static void __init
 180 contig_initmem_init(unsigned long start_pfn, unsigned long end_pfn)
 181 {
 182         unsigned long bootmap_size, bootmap;
 183
 184         bootmap_size = bootmem_bootmap_pages(end_pfn)<<PAGE_SHIFT;
 185         bootmap = find_e820_area(0, end_pfn<<PAGE_SHIFT, bootmap_size,
 186                                  PAGE_SIZE);
 187         if (bootmap == -1L)
 188                 panic("Cannot find bootmem map of size %ld\n", bootmap_size);
 189         bootmap_size = init_bootmem(bootmap >> PAGE_SHIFT, end_pfn);
 190         e820_register_active_regions(0, start_pfn, end_pfn);
 191         free_bootmem_with_active_regions(0, end_pfn);
 192         reserve_bootmem(bootmap, bootmap_size, BOOTMEM_DEFAULT);
 193 }
 194 #endif
 195
 196 #if defined(CONFIG_EDD) || defined(CONFIG_EDD_MODULE)
 197 struct edd edd;
 198 #ifdef CONFIG_EDD_MODULE
 199 EXPORT_SYMBOL(edd);
 200 #endif
 201 /**
 202  * copy_edd() - Copy the BIOS EDD information
 203  *              from boot_params into a safe place.
 204  *
 205  */
 206 static inline void copy_edd(void)
 207 {
 208      memcpy(edd.mbr_signature, boot_params.edd_mbr_sig_buffer,
 209             sizeof(edd.mbr_signature));
 210      memcpy(edd.edd_info, boot_params.eddbuf, sizeof(edd.edd_info));
 211      edd.mbr_signature_nr = boot_params.edd_mbr_sig_buf_entries;
 212      edd.edd_info_nr = boot_params.eddbuf_entries;
 213 }
 214 #else
 215 static inline void copy_edd(void)
 216 {
 217 }
 218 #endif
 219
 220 #ifdef CONFIG_KEXEC
 221 static void __init reserve_crashkernel(void)
 222 {
 223         unsigned long long total_mem;
 224         unsigned long long crash_size, crash_base;
 225         int ret;
 226
 227         total_mem = ((unsigned long long)max_low_pfn - min_low_pfn) << PAGE_SHIFT;
 228
 229         ret = parse_crashkernel(boot_command_line, total_mem,
 230                         &crash_size, &crash_base);
 231         if (ret == 0 && crash_size) {
 232                 if (crash_base <= 0) {
 233                         printk(KERN_INFO "crashkernel reservation failed - "
 234                                         "you have to specify a base address\n");
 235                         return;
 236                 }
 237
 238                 if (reserve_bootmem(crash_base, crash_size,
 239                                         BOOTMEM_EXCLUSIVE) < 0) {
 240                         printk(KERN_INFO "crashkernel reservation failed - "
 241                                         "memory is in use\n");
 242                         return;
 243                 }
 244
 245                 printk(KERN_INFO "Reserving %ldMB of memory at %ldMB "
 246                                 "for crashkernel (System RAM: %ldMB)\n",
 247                                 (unsigned long)(crash_size >> 20),
 248                                 (unsigned long)(crash_base >> 20),
 249                                 (unsigned long)(total_mem >> 20));
 250                 crashk_res.start = crash_base;
 251                 crashk_res.end   = crash_base + crash_size - 1;
 252                 insert_resource(&iomem_resource, &crashk_res);
 253         }
 254 }
 255 #else
 256 static inline void __init reserve_crashkernel(void)
 257 {}
 258 #endif
 259
 260 /* Overridden in paravirt.c if CONFIG_PARAVIRT */
 261 void __attribute__((weak)) __init memory_setup(void)
 262 {
 263        machine_specific_memory_setup();
 264 }
 265
 266 /*
 267  * setup_arch - architecture-specific boot-time initializations
 268  *
 269  * Note: On x86_64, fixmaps are ready for use even before this is called.
 270  */
 271 void __init setup_arch(char **cmdline_p)
 272 {
 273         unsigned i;
 274
 275         printk(KERN_INFO "Command line: %s\n", boot_command_line);
 276
 277         ROOT_DEV = old_decode_dev(boot_params.hdr.root_dev);
 278         screen_info = boot_params.screen_info;
 279         edid_info = boot_params.edid_info;
 280         saved_video_mode = boot_params.hdr.vid_mode;
 281         bootloader_type = boot_params.hdr.type_of_loader;
 282
 283 #ifdef CONFIG_BLK_DEV_RAM
 284         rd_image_start = boot_params.hdr.ram_size & RAMDISK_IMAGE_START_MASK;
 285         rd_prompt = ((boot_params.hdr.ram_size & RAMDISK_PROMPT_FLAG) != 0);
 286         rd_doload = ((boot_params.hdr.ram_size & RAMDISK_LOAD_FLAG) != 0);
 287 #endif
 288 #ifdef CONFIG_EFI
 289         if (!strncmp((char *)&boot_params.efi_info.efi_loader_signature,
 290                      "EL64", 4))
 291                 efi_enabled = 1;
 292 #endif
 293
 294         ARCH_SETUP
 295
 296         memory_setup();
 297         copy_edd();
 298
 299         if (!boot_params.hdr.root_flags)
 300                 root_mountflags &= ~MS_RDONLY;
 301         init_mm.start_code = (unsigned long) &_text;
 302         init_mm.end_code = (unsigned long) &_etext;
 303         init_mm.end_data = (unsigned long) &_edata;
 304         init_mm.brk = (unsigned long) &_end;
 305
 306         code_resource.start = virt_to_phys(&_text);
 307         code_resource.end = virt_to_phys(&_etext)-1;
 308         data_resource.start = virt_to_phys(&_etext);
 309         data_resource.end = virt_to_phys(&_edata)-1;
 310         bss_resource.start = virt_to_phys(&__bss_start);
 311         bss_resource.end = virt_to_phys(&__bss_stop)-1;
 312
 313         early_identify_cpu(&boot_cpu_data);
 314
 315         strlcpy(command_line, boot_command_line, COMMAND_LINE_SIZE);
 316         *cmdline_p = command_line;
 317
 318         parse_early_param();
 319
 320 #ifdef CONFIG_PROVIDE_OHCI1394_DMA_INIT
 321         if (init_ohci1394_dma_early)
 322                 init_ohci1394_dma_on_all_controllers();
 323 #endif
 324
 325         finish_e820_parsing();
 326
 327         /* after parse_early_param, so could debug it */
 328         insert_resource(&iomem_resource, &code_resource);
 329         insert_resource(&iomem_resource, &data_resource);
 330         insert_resource(&iomem_resource, &bss_resource);
 331
 332         early_gart_iommu_check();
 333
 334         e820_register_active_regions(0, 0, -1UL);
 335         /*
 336          * partially used pages are not usable - thus
 337          * we are rounding upwards:
 338          */
 339         end_pfn = e820_end_of_ram();
 340         /* update e820 for memory not covered by WB MTRRs */
 341         mtrr_bp_init();
 342         if (mtrr_trim_uncached_memory(end_pfn)) {
 343                 e820_register_active_regions(0, 0, -1UL);
 344                 end_pfn = e820_end_of_ram();
 345         }
 346
 347         num_physpages = end_pfn;
 348
 349         check_efer();
 350
 351         max_pfn_mapped = init_memory_mapping(0, (max_pfn_mapped << PAGE_SHIFT));
 352         if (efi_enabled)
 353                 efi_init();
 354
 355         vsmp_init();
 356
 357         dmi_scan_machine();
 358
 359         io_delay_init();
 360
 361 #ifdef CONFIG_SMP
 362         /* setup to use the early static init tables during kernel startup */
 363         x86_cpu_to_apicid_early_ptr = (void *)x86_cpu_to_apicid_init;
 364         x86_bios_cpu_apicid_early_ptr = (void *)x86_bios_cpu_apicid_init;
 365 #ifdef CONFIG_NUMA
 366         x86_cpu_to_node_map_early_ptr = (void *)x86_cpu_to_node_map_init;
 367 #endif
 368 #endif
 369
 370 #ifdef CONFIG_ACPI
 371         /*
 372          * Initialize the ACPI boot-time table parser (gets the RSDP and SDT).
 373          * Call this early for SRAT node setup.
 374          */
 375         acpi_boot_table_init();
 376 #endif
 377
 378         /* How many end-of-memory variables you have, grandma! */
 379         max_low_pfn = end_pfn;
 380         max_pfn = end_pfn;
 381         high_memory = (void *)__va(end_pfn * PAGE_SIZE - 1) + 1;
 382
 383         /* Remove active ranges so rediscovery with NUMA-awareness happens */
 384         remove_all_active_ranges();
 385
 386 #ifdef CONFIG_ACPI_NUMA
 387         /*
 388          * Parse SRAT to discover nodes.
 389          */
 390         acpi_numa_init();
 391 #endif
 392
 393 #ifdef CONFIG_NUMA
 394         numa_initmem_init(0, end_pfn);
 395 #else
 396         contig_initmem_init(0, end_pfn);
 397 #endif
 398
 399         early_res_to_bootmem();
 400
 401 #ifdef CONFIG_ACPI_SLEEP
 402         /*
 403          * Reserve low memory region for sleep support.
 404          */
 405        acpi_reserve_bootmem();
 406 #endif
 407
 408         if (efi_enabled)
 409                 efi_reserve_bootmem();
 410
 411        /*
 412         * Find and reserve possible boot-time SMP configuration:
 413         */
 414         find_smp_config();
 415 #ifdef CONFIG_BLK_DEV_INITRD
 416         if (boot_params.hdr.type_of_loader && boot_params.hdr.ramdisk_image) {
 417                 unsigned long ramdisk_image = boot_params.hdr.ramdisk_image;
 418                 unsigned long ramdisk_size  = boot_params.hdr.ramdisk_size;
 419                 unsigned long ramdisk_end   = ramdisk_image + ramdisk_size;
 420                 unsigned long end_of_mem    = end_pfn << PAGE_SHIFT;
 421
 422                 if (ramdisk_end <= end_of_mem) {
 423                         reserve_bootmem_generic(ramdisk_image, ramdisk_size);
 424                         initrd_start = ramdisk_image + PAGE_OFFSET;
 425                         initrd_end = initrd_start+ramdisk_size;
 426                 } else {
 427                         /* Assumes everything on node 0 */
 428                         free_bootmem(ramdisk_image, ramdisk_size);
 429                         printk(KERN_ERR "initrd extends beyond end of memory "
 430                                "(0x%08lx > 0x%08lx)\ndisabling initrd\n",
 431                                ramdisk_end, end_of_mem);
 432                         initrd_start = 0;
 433                 }
 434         }
 435 #endif
 436         reserve_crashkernel();
 437         paging_init();
 438         map_vsyscall();
 439
 440         early_quirks();
 441
 442 #ifdef CONFIG_ACPI
 443         /*
 444          * Read APIC and some other early information from ACPI tables.
 445          */
 446         acpi_boot_init();
 447 #endif
 448
 449         init_cpu_to_node();
 450
 451         /*
 452          * get boot-time SMP configuration:
 453          */
 454         if (smp_found_config)
 455                 get_smp_config();
 456         init_apic_mappings();
 457         ioapic_init_mappings();
 458
 459         /*
 460          * We trust e820 completely. No explicit ROM probing in memory.
 461          */
 462         e820_reserve_resources();
 463         e820_mark_nosave_regions();
 464
 465         /* request I/O space for devices used on all i[345]86 PCs */
 466         for (i = 0; i < ARRAY_SIZE(standard_io_resources); i++)
 467                 request_resource(&ioport_resource, &standard_io_resources[i]);
 468
 469         e820_setup_gap();
 470
 471 #ifdef CONFIG_VT
 472 #if defined(CONFIG_VGA_CONSOLE)
 473         if (!efi_enabled || (efi_mem_type(0xa0000) != EFI_CONVENTIONAL_MEMORY))
 474                 conswitchp = &vga_con;
 475 #elif defined(CONFIG_DUMMY_CONSOLE)
 476         conswitchp = &dummy_con;
 477 #endif
 478 #endif
 479 }
 480
 481 static int __cpuinit get_model_name(struct cpuinfo_x86 *c)
 482 {
 483         unsigned int *v;
 484
 485         if (c->extended_cpuid_level < 0x80000004)
 486                 return 0;
 487
 488         v = (unsigned int *) c->x86_model_id;
 489         cpuid(0x80000002, &v[0], &v[1], &v[2], &v[3]);
 490         cpuid(0x80000003, &v[4], &v[5], &v[6], &v[7]);
 491         cpuid(0x80000004, &v[8], &v[9], &v[10], &v[11]);
 492         c->x86_model_id[48] = 0;
 493         return 1;
 494 }
 495
 496
 497 static void __cpuinit display_cacheinfo(struct cpuinfo_x86 *c)
 498 {
 499         unsigned int n, dummy, eax, ebx, ecx, edx;
 500
 501         n = c->extended_cpuid_level;
 502
 503         if (n >= 0x80000005) {
 504                 cpuid(0x80000005, &dummy, &ebx, &ecx, &edx);
 505                 printk(KERN_INFO "CPU: L1 I Cache: %dK (%d bytes/line), "
 506                        "D cache %dK (%d bytes/line)\n",
 507                        edx>>24, edx&0xFF, ecx>>24, ecx&0xFF);
 508                 c->x86_cache_size = (ecx>>24) + (edx>>24);
 509                 /* On K8 L1 TLB is inclusive, so don't count it */
 510                 c->x86_tlbsize = 0;
 511         }
 512
 513         if (n >= 0x80000006) {
 514                 cpuid(0x80000006, &dummy, &ebx, &ecx, &edx);
 515                 ecx = cpuid_ecx(0x80000006);
 516                 c->x86_cache_size = ecx >> 16;
 517                 c->x86_tlbsize += ((ebx >> 16) & 0xfff) + (ebx & 0xfff);
 518
 519                 printk(KERN_INFO "CPU: L2 Cache: %dK (%d bytes/line)\n",
 520                 c->x86_cache_size, ecx & 0xFF);
 521         }
 522         if (n >= 0x80000008) {
 523                 cpuid(0x80000008, &eax, &dummy, &dummy, &dummy);
 524                 c->x86_virt_bits = (eax >> 8) & 0xff;
 525                 c->x86_phys_bits = eax & 0xff;
 526         }
 527 }
 528
 529 #ifdef CONFIG_NUMA
 530 static int __cpuinit nearby_node(int apicid)
 531 {
 532         int i, node;
 533
 534         for (i = apicid - 1; i >= 0; i--) {
 535                 node = apicid_to_node[i];
 536                 if (node != NUMA_NO_NODE && node_online(node))
 537                         return node;
 538         }
 539         for (i = apicid + 1; i < MAX_LOCAL_APIC; i++) {
 540                 node = apicid_to_node[i];
 541                 if (node != NUMA_NO_NODE && node_online(node))
 542                         return node;
 543         }
 544         return first_node(node_online_map); /* Shouldn't happen */
 545 }
 546 #endif
 547
 548 /*
 549  * On a AMD dual core setup the lower bits of the APIC id distingush the cores.
 550  * Assumes number of cores is a power of two.
 551  */
 552 static void __cpuinit amd_detect_cmp(struct cpuinfo_x86 *c)
 553 {
 554 #ifdef CONFIG_SMP
 555         unsigned bits;
 556 #ifdef CONFIG_NUMA
 557         int cpu = smp_processor_id();
 558         int node = 0;
 559         unsigned apicid = hard_smp_processor_id();
 560 #endif
 561         bits = c->x86_coreid_bits;
 562
 563         /* Low order bits define the core id (index of core in socket) */
 564         c->cpu_core_id = c->initial_apicid & ((1 << bits)-1);
 565         /* Convert the initial APIC ID into the socket ID */
 566         c->phys_proc_id = c->initial_apicid >> bits;
 567
 568 #ifdef CONFIG_NUMA
 569         node = c->phys_proc_id;
 570         if (apicid_to_node[apicid] != NUMA_NO_NODE)
 571                 node = apicid_to_node[apicid];
 572         if (!node_online(node)) {
 573                 /* Two possibilities here:
 574                    - The CPU is missing memory and no node was created.
 575                    In that case try picking one from a nearby CPU
 576                    - The APIC IDs differ from the HyperTransport node IDs
 577                    which the K8 northbridge parsing fills in.
 578                    Assume they are all increased by a constant offset,
 579                    but in the same order as the HT nodeids.
 580                    If that doesn't result in a usable node fall back to the
 581                    path for the previous case.  */
 582
 583                 int ht_nodeid = c->initial_apicid;
 584
 585                 if (ht_nodeid >= 0 &&
 586                     apicid_to_node[ht_nodeid] != NUMA_NO_NODE)
 587                         node = apicid_to_node[ht_nodeid];
 588                 /* Pick a nearby node */
 589                 if (!node_online(node))
 590                         node = nearby_node(apicid);
 591         }
 592         numa_set_node(cpu, node);
 593
 594         printk(KERN_INFO "CPU %d/%x -> Node %d\n", cpu, apicid, node);
 595 #endif
 596 #endif
 597 }
 598
 599 static void __cpuinit early_init_amd_mc(struct cpuinfo_x86 *c)
 600 {
 601 #ifdef CONFIG_SMP
 602         unsigned bits, ecx;
 603
 604         /* Multi core CPU? */
 605         if (c->extended_cpuid_level < 0x80000008)
 606                 return;
 607
 608         ecx = cpuid_ecx(0x80000008);
 609
 610         c->x86_max_cores = (ecx & 0xff) + 1;
 611
 612         /* CPU telling us the core id bits shift? */
 613         bits = (ecx >> 12) & 0xF;
 614
 615         /* Otherwise recompute */
 616         if (bits == 0) {
 617                 while ((1 << bits) < c->x86_max_cores)
 618                         bits++;
 619         }
 620
 621         c->x86_coreid_bits = bits;
 622
 623 #endif
 624 }
 625
 626 #define ENABLE_C1E_MASK         0x18000000
 627 #define CPUID_PROCESSOR_SIGNATURE       1
 628 #define CPUID_XFAM              0x0ff00000
 629 #define CPUID_XFAM_K8           0x00000000
 630 #define CPUID_XFAM_10H          0x00100000
 631 #define CPUID_XFAM_11H          0x00200000
 632 #define CPUID_XMOD              0x000f0000
 633 #define CPUID_XMOD_REV_F        0x00040000
 634
 635 /* AMD systems with C1E don't have a working lAPIC timer. Check for that. */
 636 static __cpuinit int amd_apic_timer_broken(void)
 637 {
 638         u32 lo, hi, eax = cpuid_eax(CPUID_PROCESSOR_SIGNATURE);
 639
 640         switch (eax & CPUID_XFAM) {
 641         case CPUID_XFAM_K8:
 642                 if ((eax & CPUID_XMOD) < CPUID_XMOD_REV_F)
 643                         break;
 644         case CPUID_XFAM_10H:
 645         case CPUID_XFAM_11H:
 646                 rdmsr(MSR_K8_ENABLE_C1E, lo, hi);
 647                 if (lo & ENABLE_C1E_MASK)
 648                         return 1;
 649                 break;
 650         default:
 651                 /* err on the side of caution */
 652                 return 1;
 653         }
 654         return 0;
 655 }
 656
 657 static void __cpuinit early_init_amd(struct cpuinfo_x86 *c)
 658 {
 659         early_init_amd_mc(c);
 660
 661         /* c->x86_power is 8000_0007 edx. Bit 8 is constant TSC */
 662         if (c->x86_power & (1<<8))
 663                 set_cpu_cap(c, X86_FEATURE_CONSTANT_TSC);
 664 }
 665
 666 static void __cpuinit init_amd(struct cpuinfo_x86 *c)
 667 {
 668         unsigned level;
 669
 670 #ifdef CONFIG_SMP
 671         unsigned long value;
 672
 673         /*
 674          * Disable TLB flush filter by setting HWCR.FFDIS on K8
 675          * bit 6 of msr C001_0015
 676          *
 677          * Errata 63 for SH-B3 steppings
 678          * Errata 122 for all steppings (F+ have it disabled by default)
 679          */
 680         if (c->x86 == 15) {
 681                 rdmsrl(MSR_K8_HWCR, value);
 682                 value |= 1 << 6;
 683                 wrmsrl(MSR_K8_HWCR, value);
 684         }
 685 #endif
 686
 687         /* Bit 31 in normal CPUID used for nonstandard 3DNow ID;
 688            3DNow is IDd by bit 31 in extended CPUID (1*32+31) anyway */
 689         clear_cpu_cap(c, 0*32+31);
 690
 691         /* On C+ stepping K8 rep microcode works well for copy/memset */
 692         level = cpuid_eax(1);
 693         if (c->x86 == 15 && ((level >= 0x0f48 && level < 0x0f50) ||
 694                              level >= 0x0f58))
 695                 set_cpu_cap(c, X86_FEATURE_REP_GOOD);
 696         if (c->x86 == 0x10 || c->x86 == 0x11)
 697                 set_cpu_cap(c, X86_FEATURE_REP_GOOD);
 698
 699         /* Enable workaround for FXSAVE leak */
 700         if (c->x86 >= 6)
 701                 set_cpu_cap(c, X86_FEATURE_FXSAVE_LEAK);
 702
 703         level = get_model_name(c);
 704         if (!level) {
 705                 switch (c->x86) {
 706                 case 15:
 707                         /* Should distinguish Models here, but this is only
 708                            a fallback anyways. */
 709                         strcpy(c->x86_model_id, "Hammer");
 710                         break;
 711                 }
 712         }
 713         display_cacheinfo(c);
 714
 715         /* Multi core CPU? */
 716         if (c->extended_cpuid_level >= 0x80000008)
 717                 amd_detect_cmp(c);
 718
 719         if (c->extended_cpuid_level >= 0x80000006 &&
 720                 (cpuid_edx(0x80000006) & 0xf000))
 721                 num_cache_leaves = 4;
 722         else
 723                 num_cache_leaves = 3;
 724
 725         if (c->x86 == 0xf || c->x86 == 0x10 || c->x86 == 0x11)
 726                 set_cpu_cap(c, X86_FEATURE_K8);
 727
 728         /* MFENCE stops RDTSC speculation */
 729         set_cpu_cap(c, X86_FEATURE_MFENCE_RDTSC);
 730
 731         if (amd_apic_timer_broken())
 732                 disable_apic_timer = 1;
 733
 734         if (c == &boot_cpu_data && c->x86 >= 0xf && c->x86 <= 0x11) {
 735                 unsigned long long tseg;
 736
 737                 /*
 738                  * Split up direct mapping around the TSEG SMM area.
 739                  * Don't do it for gbpages because there seems very little
 740                  * benefit in doing so.
 741                  */
 742                 if (!rdmsrl_safe(MSR_K8_TSEG_ADDR, &tseg) &&
 743                 (tseg >> PMD_SHIFT) < (max_pfn_mapped >> (PMD_SHIFT-PAGE_SHIFT)))
 744                         set_memory_4k((unsigned long)__va(tseg), 1);
 745         }
 746 }
 747
 748 void __cpuinit detect_ht(struct cpuinfo_x86 *c)
 749 {
 750 #ifdef CONFIG_SMP
 751         u32 eax, ebx, ecx, edx;
 752         int index_msb, core_bits;
 753
 754         cpuid(1, &eax, &ebx, &ecx, &edx);
 755
 756
 757         if (!cpu_has(c, X86_FEATURE_HT))
 758                 return;
 759         if (cpu_has(c, X86_FEATURE_CMP_LEGACY))
 760                 goto out;
 761
 762         smp_num_siblings = (ebx & 0xff0000) >> 16;
 763
 764         if (smp_num_siblings == 1) {
 765                 printk(KERN_INFO  "CPU: Hyper-Threading is disabled\n");
 766         } else if (smp_num_siblings > 1) {
 767
 768                 if (smp_num_siblings > NR_CPUS) {
 769                         printk(KERN_WARNING "CPU: Unsupported number of "
 770                                "siblings %d", smp_num_siblings);
 771                         smp_num_siblings = 1;
 772                         return;
 773                 }
 774
 775                 index_msb = get_count_order(smp_num_siblings);
 776                 c->phys_proc_id = phys_pkg_id(index_msb);
 777
 778                 smp_num_siblings = smp_num_siblings / c->x86_max_cores;
 779
 780                 index_msb = get_count_order(smp_num_siblings);
 781
 782                 core_bits = get_count_order(c->x86_max_cores);
 783
 784                 c->cpu_core_id = phys_pkg_id(index_msb) &
 785                                                ((1 << core_bits) - 1);
 786         }
 787 out:
 788         if ((c->x86_max_cores * smp_num_siblings) > 1) {
 789                 printk(KERN_INFO  "CPU: Physical Processor ID: %d\n",
 790                        c->phys_proc_id);
 791                 printk(KERN_INFO  "CPU: Processor Core ID: %d\n",
 792                        c->cpu_core_id);
 793         }
 794
 795 #endif
 796 }
 797
 798 /*
 799  * find out the number of processor cores on the die
 800  */
 801 static int __cpuinit intel_num_cpu_cores(struct cpuinfo_x86 *c)
 802 {
 803         unsigned int eax, t;
 804
 805         if (c->cpuid_level < 4)
 806                 return 1;
 807
 808         cpuid_count(4, 0, &eax, &t, &t, &t);
 809
 810         if (eax & 0x1f)
 811                 return ((eax >> 26) + 1);
 812         else
 813                 return 1;
 814 }
 815
 816 static void __cpuinit srat_detect_node(void)
 817 {
 818 #ifdef CONFIG_NUMA
 819         unsigned node;
 820         int cpu = smp_processor_id();
 821         int apicid = hard_smp_processor_id();
 822
 823         /* Don't do the funky fallback heuristics the AMD version employs
 824            for now. */
 825         node = apicid_to_node[apicid];
 826         if (node == NUMA_NO_NODE || !node_online(node))
 827                 node = first_node(node_online_map);
 828         numa_set_node(cpu, node);
 829
 830         printk(KERN_INFO "CPU %d/%x -> Node %d\n", cpu, apicid, node);
 831 #endif
 832 }
 833
 834 static void __cpuinit early_init_intel(struct cpuinfo_x86 *c)
 835 {
 836         if ((c->x86 == 0xf && c->x86_model >= 0x03) ||
 837             (c->x86 == 0x6 && c->x86_model >= 0x0e))
 838                 set_cpu_cap(c, X86_FEATURE_CONSTANT_TSC);
 839 }
 840
 841 static void __cpuinit init_intel(struct cpuinfo_x86 *c)
 842 {
 843         /* Cache sizes */
 844         unsigned n;
 845
 846         init_intel_cacheinfo(c);
 847         if (c->cpuid_level > 9) {
 848                 unsigned eax = cpuid_eax(10);
 849                 /* Check for version and the number of counters */
 850                 if ((eax & 0xff) && (((eax>>8) & 0xff) > 1))
 851                         set_cpu_cap(c, X86_FEATURE_ARCH_PERFMON);
 852         }
 853
 854         if (cpu_has_ds) {
 855                 unsigned int l1, l2;
 856                 rdmsr(MSR_IA32_MISC_ENABLE, l1, l2);
 857                 if (!(l1 & (1<<11)))
 858                         set_cpu_cap(c, X86_FEATURE_BTS);
 859                 if (!(l1 & (1<<12)))
 860                         set_cpu_cap(c, X86_FEATURE_PEBS);
 861         }
 862
 863
 864         if (cpu_has_bts)
 865                 ds_init_intel(c);
 866
 867         n = c->extended_cpuid_level;
 868         if (n >= 0x80000008) {
 869                 unsigned eax = cpuid_eax(0x80000008);
 870                 c->x86_virt_bits = (eax >> 8) & 0xff;
 871                 c->x86_phys_bits = eax & 0xff;
 872                 /* CPUID workaround for Intel 0F34 CPU */
 873                 if (c->x86_vendor == X86_VENDOR_INTEL &&
 874                     c->x86 == 0xF && c->x86_model == 0x3 &&
 875                     c->x86_mask == 0x4)
 876                         c->x86_phys_bits = 36;
 877         }
 878
 879         if (c->x86 == 15)
 880                 c->x86_cache_alignment = c->x86_clflush_size * 2;
 881         if (c->x86 == 6)
 882                 set_cpu_cap(c, X86_FEATURE_REP_GOOD);
 883         set_cpu_cap(c, X86_FEATURE_LFENCE_RDTSC);
 884         c->x86_max_cores = intel_num_cpu_cores(c);
 885
 886         srat_detect_node();
 887 }
 888
 889 static void __cpuinit early_init_centaur(struct cpuinfo_x86 *c)
 890 {
 891         if (c->x86 == 0x6 && c->x86_model >= 0xf)
 892                 set_bit(X86_FEATURE_CONSTANT_TSC, &c->x86_capability);
 893 }
 894
 895 static void __cpuinit init_centaur(struct cpuinfo_x86 *c)
 896 {
 897         /* Cache sizes */
 898         unsigned n;
 899
 900         n = c->extended_cpuid_level;
 901         if (n >= 0x80000008) {
 902                 unsigned eax = cpuid_eax(0x80000008);
 903                 c->x86_virt_bits = (eax >> 8) & 0xff;
 904                 c->x86_phys_bits = eax & 0xff;
 905         }
 906
 907         if (c->x86 == 0x6 && c->x86_model >= 0xf) {
 908                 c->x86_cache_alignment = c->x86_clflush_size * 2;
 909                 set_cpu_cap(c, X86_FEATURE_CONSTANT_TSC);
 910                 set_cpu_cap(c, X86_FEATURE_REP_GOOD);
 911         }
 912         set_cpu_cap(c, X86_FEATURE_LFENCE_RDTSC);
 913 }
 914
 915 static void __cpuinit get_cpu_vendor(struct cpuinfo_x86 *c)
 916 {
 917         char *v = c->x86_vendor_id;
 918
 919         if (!strcmp(v, "AuthenticAMD"))
 920                 c->x86_vendor = X86_VENDOR_AMD;
 921         else if (!strcmp(v, "GenuineIntel"))
 922                 c->x86_vendor = X86_VENDOR_INTEL;
 923         else if (!strcmp(v, "CentaurHauls"))
 924                 c->x86_vendor = X86_VENDOR_CENTAUR;
 925         else
 926                 c->x86_vendor = X86_VENDOR_UNKNOWN;
 927 }
 928
 929 /* Do some early cpuid on the boot CPU to get some parameter that are
 930    needed before check_bugs. Everything advanced is in identify_cpu
 931    below. */
 932 static void __cpuinit early_identify_cpu(struct cpuinfo_x86 *c)
 933 {
 934         u32 tfms, xlvl;
 935
 936         c->loops_per_jiffy = loops_per_jiffy;
 937         c->x86_cache_size = -1;
 938         c->x86_vendor = X86_VENDOR_UNKNOWN;
 939         c->x86_model = c->x86_mask = 0; /* So far unknown... */
 940         c->x86_vendor_id[0] = '\0'; /* Unset */
 941         c->x86_model_id[0] = '\0';  /* Unset */
 942         c->x86_clflush_size = 64;
 943         c->x86_cache_alignment = c->x86_clflush_size;
 944         c->x86_max_cores = 1;
 945         c->x86_coreid_bits = 0;
 946         c->extended_cpuid_level = 0;
 947         memset(&c->x86_capability, 0, sizeof c->x86_capability);
 948
 949         /* Get vendor name */
 950         cpuid(0x00000000, (unsigned int *)&c->cpuid_level,
 951               (unsigned int *)&c->x86_vendor_id[0],
 952               (unsigned int *)&c->x86_vendor_id[8],
 953               (unsigned int *)&c->x86_vendor_id[4]);
 954
 955         get_cpu_vendor(c);
 956
 957         /* Initialize the standard set of capabilities */
 958         /* Note that the vendor-specific code below might override */
 959
 960         /* Intel-defined flags: level 0x00000001 */
 961         if (c->cpuid_level >= 0x00000001) {
 962                 __u32 misc;
 963                 cpuid(0x00000001, &tfms, &misc, &c->x86_capability[4],
 964                       &c->x86_capability[0]);
 965                 c->x86 = (tfms >> 8) & 0xf;
 966                 c->x86_model = (tfms >> 4) & 0xf;
 967                 c->x86_mask = tfms & 0xf;
 968                 if (c->x86 == 0xf)
 969                         c->x86 += (tfms >> 20) & 0xff;
 970                 if (c->x86 >= 0x6)
 971                         c->x86_model += ((tfms >> 16) & 0xF) << 4;
 972                 if (test_cpu_cap(c, X86_FEATURE_CLFLSH))
 973                         c->x86_clflush_size = ((misc >> 8) & 0xff) * 8;
 974         } else {
 975                 /* Have CPUID level 0 only - unheard of */
 976                 c->x86 = 4;
 977         }
 978
 979         c->initial_apicid = (cpuid_ebx(1) >> 24) & 0xff;
 980 #ifdef CONFIG_SMP
 981         c->phys_proc_id = c->initial_apicid;
 982 #endif
 983         /* AMD-defined flags: level 0x80000001 */
 984         xlvl = cpuid_eax(0x80000000);
 985         c->extended_cpuid_level = xlvl;
 986         if ((xlvl & 0xffff0000) == 0x80000000) {
 987                 if (xlvl >= 0x80000001) {
 988                         c->x86_capability[1] = cpuid_edx(0x80000001);
 989                         c->x86_capability[6] = cpuid_ecx(0x80000001);
 990                 }
 991                 if (xlvl >= 0x80000004)
 992                         get_model_name(c); /* Default name */
 993         }
 994
 995         /* Transmeta-defined flags: level 0x80860001 */
 996         xlvl = cpuid_eax(0x80860000);
 997         if ((xlvl & 0xffff0000) == 0x80860000) {
 998                 /* Don't set x86_cpuid_level here for now to not confuse. */
 999                 if (xlvl >= 0x80860001)
1000                         c->x86_capability[2] = cpuid_edx(0x80860001);
1001         }
1002
1003         c->extended_cpuid_level = cpuid_eax(0x80000000);
1004         if (c->extended_cpuid_level >= 0x80000007)
1005                 c->x86_power = cpuid_edx(0x80000007);
1006
1007
1008         clear_cpu_cap(c, X86_FEATURE_PAT);
1009
1010         switch (c->x86_vendor) {
1011         case X86_VENDOR_AMD:
1012                 early_init_amd(c);
1013                 if (c->x86 >= 0xf && c->x86 <= 0x11)
1014                         set_cpu_cap(c, X86_FEATURE_PAT);
1015                 break;
1016         case X86_VENDOR_INTEL:
1017                 early_init_intel(c);
1018                 if (c->x86 == 0xF || (c->x86 == 6 && c->x86_model >= 15))
1019                         set_cpu_cap(c, X86_FEATURE_PAT);
1020                 break;
1021         case X86_VENDOR_CENTAUR:
1022                 early_init_centaur(c);
1023                 break;
1024         }
1025
1026 }
1027
1028 /*
1029  * This does the hard work of actually picking apart the CPU stuff...
1030  */
1031 void __cpuinit identify_cpu(struct cpuinfo_x86 *c)
1032 {
1033         int i;
1034
1035         early_identify_cpu(c);
1036
1037         init_scattered_cpuid_features(c);
1038
1039         c->apicid = phys_pkg_id(0);
1040
1041         /*
1042          * Vendor-specific initialization.  In this section we
1043          * canonicalize the feature flags, meaning if there are
1044          * features a certain CPU supports which CPUID doesn't
1045          * tell us, CPUID claiming incorrect flags, or other bugs,
1046          * we handle them here.
1047          *
1048          * At the end of this section, c->x86_capability better
1049          * indicate the features this CPU genuinely supports!
1050          */
1051         switch (c->x86_vendor) {
1052         case X86_VENDOR_AMD:
1053                 init_amd(c);
1054                 break;
1055
1056         case X86_VENDOR_INTEL:
1057                 init_intel(c);
1058                 break;
1059
1060         case X86_VENDOR_CENTAUR:
1061                 init_centaur(c);
1062                 break;
1063
1064         case X86_VENDOR_UNKNOWN:
1065         default:
1066                 display_cacheinfo(c);
1067                 break;
1068         }
1069
1070         detect_ht(c);
1071
1072         /*
1073          * On SMP, boot_cpu_data holds the common feature set between
1074          * all CPUs; so make sure that we indicate which features are
1075          * common between the CPUs.  The first time this routine gets
1076          * executed, c == &boot_cpu_data.
1077          */
1078         if (c != &boot_cpu_data) {
1079                 /* AND the already accumulated flags with these */
1080                 for (i = 0; i < NCAPINTS; i++)
1081                         boot_cpu_data.x86_capability[i] &= c->x86_capability[i];
1082         }
1083
1084         /* Clear all flags overriden by options */
1085         for (i = 0; i < NCAPINTS; i++)
1086                 c->x86_capability[i] &= ~cleared_cpu_caps[i];
1087
1088 #ifdef CONFIG_X86_MCE
1089         mcheck_init(c);
1090 #endif
1091         select_idle_routine(c);
1092
1093 #ifdef CONFIG_NUMA
1094         numa_add_cpu(smp_processor_id());
1095 #endif
1096
1097 }
1098
1099 void __cpuinit identify_boot_cpu(void)
1100 {
1101         identify_cpu(&boot_cpu_data);
1102 }
1103
1104 void __cpuinit identify_secondary_cpu(struct cpuinfo_x86 *c)
1105 {
1106         BUG_ON(c == &boot_cpu_data);
1107         identify_cpu(c);
1108         mtrr_ap_init();
1109 }
1110
1111 static __init int setup_noclflush(char *arg)
1112 {
1113         setup_clear_cpu_cap(X86_FEATURE_CLFLSH);
1114         return 1;
1115 }
1116 __setup("noclflush", setup_noclflush);
1117
1118 void __cpuinit print_cpu_info(struct cpuinfo_x86 *c)
1119 {
1120         if (c->x86_model_id[0])
1121                 printk(KERN_CONT "%s", c->x86_model_id);
1122
1123         if (c->x86_mask || c->cpuid_level >= 0)
1124                 printk(KERN_CONT " stepping %02x\n", c->x86_mask);
1125         else
1126                 printk(KERN_CONT "\n");
1127 }
1128
1129 static __init int setup_disablecpuid(char *arg)
1130 {
1131         int bit;
1132         if (get_option(&arg, &bit) && bit < NCAPINTS*32)
1133                 setup_clear_cpu_cap(bit);
1134         else
1135                 return 0;
1136         return 1;
1137 }
1138 __setup("clearcpuid=", setup_disablecpuid);