SAFE public projects git trees. - safe/jmp/linux-2.6/blob - arch/x86/kernel/pci-gart_64.c

   1 /*
   2  * Dynamic DMA mapping support for AMD Hammer.
   3  *
   4  * Use the integrated AGP GART in the Hammer northbridge as an IOMMU for PCI.
   5  * This allows to use PCI devices that only support 32bit addresses on systems
   6  * with more than 4GB.
   7  *
   8  * See Documentation/DMA-mapping.txt for the interface specification.
   9  *
  10  * Copyright 2002 Andi Kleen, SuSE Labs.
  11  * Subject to the GNU General Public License v2 only.
  12  */
  13
  14 #include <linux/types.h>
  15 #include <linux/ctype.h>
  16 #include <linux/agp_backend.h>
  17 #include <linux/init.h>
  18 #include <linux/mm.h>
  19 #include <linux/string.h>
  20 #include <linux/spinlock.h>
  21 #include <linux/pci.h>
  22 #include <linux/module.h>
  23 #include <linux/topology.h>
  24 #include <linux/interrupt.h>
  25 #include <linux/bitops.h>
  26 #include <linux/kdebug.h>
  27 #include <linux/scatterlist.h>
  28 #include <linux/iommu-helper.h>
  29 #include <linux/sysdev.h>
  30 #include <asm/atomic.h>
  31 #include <asm/io.h>
  32 #include <asm/mtrr.h>
  33 #include <asm/pgtable.h>
  34 #include <asm/proto.h>
  35 #include <asm/iommu.h>
  36 #include <asm/gart.h>
  37 #include <asm/cacheflush.h>
  38 #include <asm/swiotlb.h>
  39 #include <asm/dma.h>
  40 #include <asm/k8.h>
  41
  42 static unsigned long iommu_bus_base;    /* GART remapping area (physical) */
  43 static unsigned long iommu_size;        /* size of remapping area bytes */
  44 static unsigned long iommu_pages;       /* .. and in pages */
  45
  46 static u32 *iommu_gatt_base;            /* Remapping table */
  47
  48 /* Allocation bitmap for the remapping area: */
  49 static DEFINE_SPINLOCK(iommu_bitmap_lock);
  50 /* Guarded by iommu_bitmap_lock: */
  51 static unsigned long *iommu_gart_bitmap;
  52
  53 static u32 gart_unmapped_entry;
  54
  55 #define GPTE_VALID    1
  56 #define GPTE_COHERENT 2
  57 #define GPTE_ENCODE(x) \
  58         (((x) & 0xfffff000) | (((x) >> 32) << 4) | GPTE_VALID | GPTE_COHERENT)
  59 #define GPTE_DECODE(x) (((x) & 0xfffff000) | (((u64)(x) & 0xff0) << 28))
  60
  61 #define EMERGENCY_PAGES 32 /* = 128KB */
  62
  63 #ifdef CONFIG_AGP
  64 #define AGPEXTERN extern
  65 #else
  66 #define AGPEXTERN
  67 #endif
  68
  69 /* backdoor interface to AGP driver */
  70 AGPEXTERN int agp_memory_reserved;
  71 AGPEXTERN __u32 *agp_gatt_table;
  72
  73 static unsigned long next_bit;  /* protected by iommu_bitmap_lock */
  74 static int need_flush;          /* global flush state. set for each gart wrap */
  75
  76 static unsigned long alloc_iommu(struct device *dev, int size,
  77                                  unsigned long align_mask, u64 dma_mask)
  78 {
  79         unsigned long offset, flags;
  80         unsigned long boundary_size;
  81         unsigned long base_index;
  82         unsigned long limit;
  83
  84         base_index = ALIGN(iommu_bus_base & dma_get_seg_boundary(dev),
  85                            PAGE_SIZE) >> PAGE_SHIFT;
  86         boundary_size = ALIGN((unsigned long long)dma_get_seg_boundary(dev) + 1,
  87                               PAGE_SIZE) >> PAGE_SHIFT;
  88
  89         limit = iommu_device_max_index(iommu_pages,
  90                                        DIV_ROUND_UP(iommu_bus_base, PAGE_SIZE),
  91                                        dma_mask >> PAGE_SHIFT);
  92
  93         spin_lock_irqsave(&iommu_bitmap_lock, flags);
  94
  95         if (limit <= next_bit) {
  96                 need_flush = 1;
  97                 next_bit = 0;
  98         }
  99
 100         offset = iommu_area_alloc(iommu_gart_bitmap, limit, next_bit,
 101                                   size, base_index, boundary_size, align_mask);
 102         if (offset == -1 && next_bit) {
 103                 need_flush = 1;
 104                 offset = iommu_area_alloc(iommu_gart_bitmap, limit, 0,
 105                                           size, base_index, boundary_size,
 106                                           align_mask);
 107         }
 108         if (offset != -1) {
 109                 next_bit = offset+size;
 110                 if (next_bit >= iommu_pages) {
 111                         next_bit = 0;
 112                         need_flush = 1;
 113                 }
 114         }
 115         if (iommu_fullflush)
 116                 need_flush = 1;
 117         spin_unlock_irqrestore(&iommu_bitmap_lock, flags);
 118
 119         return offset;
 120 }
 121
 122 static void free_iommu(unsigned long offset, int size)
 123 {
 124         unsigned long flags;
 125
 126         spin_lock_irqsave(&iommu_bitmap_lock, flags);
 127         iommu_area_free(iommu_gart_bitmap, offset, size);
 128         spin_unlock_irqrestore(&iommu_bitmap_lock, flags);
 129 }
 130
 131 /*
 132  * Use global flush state to avoid races with multiple flushers.
 133  */
 134 static void flush_gart(void)
 135 {
 136         unsigned long flags;
 137
 138         spin_lock_irqsave(&iommu_bitmap_lock, flags);
 139         if (need_flush) {
 140                 k8_flush_garts();
 141                 need_flush = 0;
 142         }
 143         spin_unlock_irqrestore(&iommu_bitmap_lock, flags);
 144 }
 145
 146 #ifdef CONFIG_IOMMU_LEAK
 147
 148 #define SET_LEAK(x)                                                     \
 149         do {                                                            \
 150                 if (iommu_leak_tab)                                     \
 151                         iommu_leak_tab[x] = __builtin_return_address(0);\
 152         } while (0)
 153
 154 #define CLEAR_LEAK(x)                                                   \
 155         do {                                                            \
 156                 if (iommu_leak_tab)                                     \
 157                         iommu_leak_tab[x] = NULL;                       \
 158         } while (0)
 159
 160 /* Debugging aid for drivers that don't free their IOMMU tables */
 161 static void **iommu_leak_tab;
 162 static int leak_trace;
 163 static int iommu_leak_pages = 20;
 164
 165 static void dump_leak(void)
 166 {
 167         int i;
 168         static int dump;
 169
 170         if (dump || !iommu_leak_tab)
 171                 return;
 172         dump = 1;
 173         show_stack(NULL, NULL);
 174
 175         /* Very crude. dump some from the end of the table too */
 176         printk(KERN_DEBUG "Dumping %d pages from end of IOMMU:\n",
 177                iommu_leak_pages);
 178         for (i = 0; i < iommu_leak_pages; i += 2) {
 179                 printk(KERN_DEBUG "%lu: ", iommu_pages-i);
 180                 printk_address((unsigned long) iommu_leak_tab[iommu_pages-i], 0);
 181                 printk(KERN_CONT "%c", (i+1)%2 == 0 ? '\n' : ' ');
 182         }
 183         printk(KERN_DEBUG "\n");
 184 }
 185 #else
 186 # define SET_LEAK(x)
 187 # define CLEAR_LEAK(x)
 188 #endif
 189
 190 static void iommu_full(struct device *dev, size_t size, int dir)
 191 {
 192         /*
 193          * Ran out of IOMMU space for this operation. This is very bad.
 194          * Unfortunately the drivers cannot handle this operation properly.
 195          * Return some non mapped prereserved space in the aperture and
 196          * let the Northbridge deal with it. This will result in garbage
 197          * in the IO operation. When the size exceeds the prereserved space
 198          * memory corruption will occur or random memory will be DMAed
 199          * out. Hopefully no network devices use single mappings that big.
 200          */
 201
 202         dev_err(dev, "PCI-DMA: Out of IOMMU space for %lu bytes\n", size);
 203
 204         if (size > PAGE_SIZE*EMERGENCY_PAGES) {
 205                 if (dir == PCI_DMA_FROMDEVICE || dir == PCI_DMA_BIDIRECTIONAL)
 206                         panic("PCI-DMA: Memory would be corrupted\n");
 207                 if (dir == PCI_DMA_TODEVICE || dir == PCI_DMA_BIDIRECTIONAL)
 208                         panic(KERN_ERR
 209                                 "PCI-DMA: Random memory would be DMAed\n");
 210         }
 211 #ifdef CONFIG_IOMMU_LEAK
 212         dump_leak();
 213 #endif
 214 }
 215
 216 static inline int
 217 need_iommu(struct device *dev, unsigned long addr, size_t size)
 218 {
 219         return force_iommu ||
 220                 !is_buffer_dma_capable(*dev->dma_mask, addr, size);
 221 }
 222
 223 static inline int
 224 nonforced_iommu(struct device *dev, unsigned long addr, size_t size)
 225 {
 226         return !is_buffer_dma_capable(*dev->dma_mask, addr, size);
 227 }
 228
 229 /* Map a single continuous physical area into the IOMMU.
 230  * Caller needs to check if the iommu is needed and flush.
 231  */
 232 static dma_addr_t dma_map_area(struct device *dev, dma_addr_t phys_mem,
 233                                size_t size, int dir, unsigned long align_mask,
 234                                u64 dma_mask)
 235 {
 236         unsigned long npages = iommu_num_pages(phys_mem, size);
 237         unsigned long iommu_page;
 238         int i;
 239
 240         iommu_page = alloc_iommu(dev, npages, align_mask, dma_mask);
 241         if (iommu_page == -1) {
 242                 if (!nonforced_iommu(dev, phys_mem, size))
 243                         return phys_mem;
 244                 if (panic_on_overflow)
 245                         panic("dma_map_area overflow %lu bytes\n", size);
 246                 iommu_full(dev, size, dir);
 247                 return bad_dma_address;
 248         }
 249
 250         for (i = 0; i < npages; i++) {
 251                 iommu_gatt_base[iommu_page + i] = GPTE_ENCODE(phys_mem);
 252                 SET_LEAK(iommu_page + i);
 253                 phys_mem += PAGE_SIZE;
 254         }
 255         return iommu_bus_base + iommu_page*PAGE_SIZE + (phys_mem & ~PAGE_MASK);
 256 }
 257
 258 /* Map a single area into the IOMMU */
 259 static dma_addr_t
 260 gart_map_single(struct device *dev, phys_addr_t paddr, size_t size, int dir)
 261 {
 262         unsigned long bus;
 263
 264         if (!dev)
 265                 dev = &x86_dma_fallback_dev;
 266
 267         if (!need_iommu(dev, paddr, size))
 268                 return paddr;
 269
 270         bus = dma_map_area(dev, paddr, size, dir, 0, dma_get_mask(dev));
 271         flush_gart();
 272
 273         return bus;
 274 }
 275
 276 /*
 277  * Free a DMA mapping.
 278  */
 279 static void gart_unmap_single(struct device *dev, dma_addr_t dma_addr,
 280                               size_t size, int direction)
 281 {
 282         unsigned long iommu_page;
 283         int npages;
 284         int i;
 285
 286         if (dma_addr < iommu_bus_base + EMERGENCY_PAGES*PAGE_SIZE ||
 287             dma_addr >= iommu_bus_base + iommu_size)
 288                 return;
 289
 290         iommu_page = (dma_addr - iommu_bus_base)>>PAGE_SHIFT;
 291         npages = iommu_num_pages(dma_addr, size);
 292         for (i = 0; i < npages; i++) {
 293                 iommu_gatt_base[iommu_page + i] = gart_unmapped_entry;
 294                 CLEAR_LEAK(iommu_page + i);
 295         }
 296         free_iommu(iommu_page, npages);
 297 }
 298
 299 /*
 300  * Wrapper for pci_unmap_single working with scatterlists.
 301  */
 302 static void
 303 gart_unmap_sg(struct device *dev, struct scatterlist *sg, int nents, int dir)
 304 {
 305         struct scatterlist *s;
 306         int i;
 307
 308         for_each_sg(sg, s, nents, i) {
 309                 if (!s->dma_length || !s->length)
 310                         break;
 311                 gart_unmap_single(dev, s->dma_address, s->dma_length, dir);
 312         }
 313 }
 314
 315 /* Fallback for dma_map_sg in case of overflow */
 316 static int dma_map_sg_nonforce(struct device *dev, struct scatterlist *sg,
 317                                int nents, int dir)
 318 {
 319         struct scatterlist *s;
 320         int i;
 321         u64 dma_mask = dma_get_mask(dev);
 322
 323 #ifdef CONFIG_IOMMU_DEBUG
 324         printk(KERN_DEBUG "dma_map_sg overflow\n");
 325 #endif
 326
 327         for_each_sg(sg, s, nents, i) {
 328                 unsigned long addr = sg_phys(s);
 329
 330                 if (nonforced_iommu(dev, addr, s->length)) {
 331                         addr = dma_map_area(dev, addr, s->length, dir, 0,
 332                                             dma_mask);
 333                         if (addr == bad_dma_address) {
 334                                 if (i > 0)
 335                                         gart_unmap_sg(dev, sg, i, dir);
 336                                 nents = 0;
 337                                 sg[0].dma_length = 0;
 338                                 break;
 339                         }
 340                 }
 341                 s->dma_address = addr;
 342                 s->dma_length = s->length;
 343         }
 344         flush_gart();
 345
 346         return nents;
 347 }
 348
 349 /* Map multiple scatterlist entries continuous into the first. */
 350 static int __dma_map_cont(struct device *dev, struct scatterlist *start,
 351                           int nelems, struct scatterlist *sout,
 352                           unsigned long pages)
 353 {
 354         unsigned long iommu_start;
 355         unsigned long iommu_page;
 356         struct scatterlist *s;
 357         int i;
 358
 359         iommu_start = alloc_iommu(dev, pages, 0, dma_get_mask(dev));
 360         if (iommu_start == -1)
 361                 return -1;
 362
 363         iommu_page = iommu_start;
 364         for_each_sg(start, s, nelems, i) {
 365                 unsigned long pages, addr;
 366                 unsigned long phys_addr = s->dma_address;
 367
 368                 BUG_ON(s != start && s->offset);
 369                 if (s == start) {
 370                         sout->dma_address = iommu_bus_base;
 371                         sout->dma_address += iommu_page*PAGE_SIZE + s->offset;
 372                         sout->dma_length = s->length;
 373                 } else {
 374                         sout->dma_length += s->length;
 375                 }
 376
 377                 addr = phys_addr;
 378                 pages = iommu_num_pages(s->offset, s->length);
 379                 while (pages--) {
 380                         iommu_gatt_base[iommu_page] = GPTE_ENCODE(addr);
 381                         SET_LEAK(iommu_page);
 382                         addr += PAGE_SIZE;
 383                         iommu_page++;
 384                 }
 385         }
 386         BUG_ON(iommu_page - iommu_start != pages);
 387
 388         return 0;
 389 }
 390
 391 static inline int
 392 dma_map_cont(struct device *dev, struct scatterlist *start, int nelems,
 393              struct scatterlist *sout, unsigned long pages, int need)
 394 {
 395         if (!need) {
 396                 BUG_ON(nelems != 1);
 397                 sout->dma_address = start->dma_address;
 398                 sout->dma_length = start->length;
 399                 return 0;
 400         }
 401         return __dma_map_cont(dev, start, nelems, sout, pages);
 402 }
 403
 404 /*
 405  * DMA map all entries in a scatterlist.
 406  * Merge chunks that have page aligned sizes into a continuous mapping.
 407  */
 408 static int
 409 gart_map_sg(struct device *dev, struct scatterlist *sg, int nents, int dir)
 410 {
 411         struct scatterlist *s, *ps, *start_sg, *sgmap;
 412         int need = 0, nextneed, i, out, start;
 413         unsigned long pages = 0;
 414         unsigned int seg_size;
 415         unsigned int max_seg_size;
 416
 417         if (nents == 0)
 418                 return 0;
 419
 420         if (!dev)
 421                 dev = &x86_dma_fallback_dev;
 422
 423         out = 0;
 424         start = 0;
 425         start_sg = sgmap = sg;
 426         seg_size = 0;
 427         max_seg_size = dma_get_max_seg_size(dev);
 428         ps = NULL; /* shut up gcc */
 429         for_each_sg(sg, s, nents, i) {
 430                 dma_addr_t addr = sg_phys(s);
 431
 432                 s->dma_address = addr;
 433                 BUG_ON(s->length == 0);
 434
 435                 nextneed = need_iommu(dev, addr, s->length);
 436
 437                 /* Handle the previous not yet processed entries */
 438                 if (i > start) {
 439                         /*
 440                          * Can only merge when the last chunk ends on a
 441                          * page boundary and the new one doesn't have an
 442                          * offset.
 443                          */
 444                         if (!iommu_merge || !nextneed || !need || s->offset ||
 445                             (s->length + seg_size > max_seg_size) ||
 446                             (ps->offset + ps->length) % PAGE_SIZE) {
 447                                 if (dma_map_cont(dev, start_sg, i - start,
 448                                                  sgmap, pages, need) < 0)
 449                                         goto error;
 450                                 out++;
 451                                 seg_size = 0;
 452                                 sgmap = sg_next(sgmap);
 453                                 pages = 0;
 454                                 start = i;
 455                                 start_sg = s;
 456                         }
 457                 }
 458
 459                 seg_size += s->length;
 460                 need = nextneed;
 461                 pages += iommu_num_pages(s->offset, s->length);
 462                 ps = s;
 463         }
 464         if (dma_map_cont(dev, start_sg, i - start, sgmap, pages, need) < 0)
 465                 goto error;
 466         out++;
 467         flush_gart();
 468         if (out < nents) {
 469                 sgmap = sg_next(sgmap);
 470                 sgmap->dma_length = 0;
 471         }
 472         return out;
 473
 474 error:
 475         flush_gart();
 476         gart_unmap_sg(dev, sg, out, dir);
 477
 478         /* When it was forced or merged try again in a dumb way */
 479         if (force_iommu || iommu_merge) {
 480                 out = dma_map_sg_nonforce(dev, sg, nents, dir);
 481                 if (out > 0)
 482                         return out;
 483         }
 484         if (panic_on_overflow)
 485                 panic("dma_map_sg: overflow on %lu pages\n", pages);
 486
 487         iommu_full(dev, pages << PAGE_SHIFT, dir);
 488         for_each_sg(sg, s, nents, i)
 489                 s->dma_address = bad_dma_address;
 490         return 0;
 491 }
 492
 493 /* allocate and map a coherent mapping */
 494 static void *
 495 gart_alloc_coherent(struct device *dev, size_t size, dma_addr_t *dma_addr,
 496                     gfp_t flag)
 497 {
 498         void *vaddr;
 499         dma_addr_t paddr;
 500         unsigned long align_mask;
 501         u64 dma_mask = dma_alloc_coherent_mask(dev, flag);
 502
 503         vaddr = (void *)__get_free_pages(flag | __GFP_ZERO, get_order(size));
 504         if (!vaddr)
 505                 return NULL;
 506
 507         paddr = virt_to_phys(vaddr);
 508         if (is_buffer_dma_capable(dma_mask, paddr, size)) {
 509                 *dma_addr = paddr;
 510                 return vaddr;
 511         }
 512
 513         align_mask = (1UL << get_order(size)) - 1;
 514
 515         *dma_addr = dma_map_area(dev, paddr, size, DMA_BIDIRECTIONAL,
 516                                  align_mask, dma_mask);
 517         flush_gart();
 518
 519         if (*dma_addr != bad_dma_address)
 520                 return vaddr;
 521
 522         free_pages((unsigned long)vaddr, get_order(size));
 523
 524         return NULL;
 525 }
 526
 527 /* free a coherent mapping */
 528 static void
 529 gart_free_coherent(struct device *dev, size_t size, void *vaddr,
 530                    dma_addr_t dma_addr)
 531 {
 532         gart_unmap_single(dev, dma_addr, size, DMA_BIDIRECTIONAL);
 533         free_pages((unsigned long)vaddr, get_order(size));
 534 }
 535
 536 static int no_agp;
 537
 538 static __init unsigned long check_iommu_size(unsigned long aper, u64 aper_size)
 539 {
 540         unsigned long a;
 541
 542         if (!iommu_size) {
 543                 iommu_size = aper_size;
 544                 if (!no_agp)
 545                         iommu_size /= 2;
 546         }
 547
 548         a = aper + iommu_size;
 549         iommu_size -= round_up(a, PMD_PAGE_SIZE) - a;
 550
 551         if (iommu_size < 64*1024*1024) {
 552                 printk(KERN_WARNING
 553                         "PCI-DMA: Warning: Small IOMMU %luMB."
 554                         " Consider increasing the AGP aperture in BIOS\n",
 555                                 iommu_size >> 20);
 556         }
 557
 558         return iommu_size;
 559 }
 560
 561 static __init unsigned read_aperture(struct pci_dev *dev, u32 *size)
 562 {
 563         unsigned aper_size = 0, aper_base_32, aper_order;
 564         u64 aper_base;
 565
 566         pci_read_config_dword(dev, AMD64_GARTAPERTUREBASE, &aper_base_32);
 567         pci_read_config_dword(dev, AMD64_GARTAPERTURECTL, &aper_order);
 568         aper_order = (aper_order >> 1) & 7;
 569
 570         aper_base = aper_base_32 & 0x7fff;
 571         aper_base <<= 25;
 572
 573         aper_size = (32 * 1024 * 1024) << aper_order;
 574         if (aper_base + aper_size > 0x100000000UL || !aper_size)
 575                 aper_base = 0;
 576
 577         *size = aper_size;
 578         return aper_base;
 579 }
 580
 581 static void enable_gart_translations(void)
 582 {
 583         int i;
 584
 585         for (i = 0; i < num_k8_northbridges; i++) {
 586                 struct pci_dev *dev = k8_northbridges[i];
 587
 588                 enable_gart_translation(dev, __pa(agp_gatt_table));
 589         }
 590 }
 591
 592 /*
 593  * If fix_up_north_bridges is set, the north bridges have to be fixed up on
 594  * resume in the same way as they are handled in gart_iommu_hole_init().
 595  */
 596 static bool fix_up_north_bridges;
 597 static u32 aperture_order;
 598 static u32 aperture_alloc;
 599
 600 void set_up_gart_resume(u32 aper_order, u32 aper_alloc)
 601 {
 602         fix_up_north_bridges = true;
 603         aperture_order = aper_order;
 604         aperture_alloc = aper_alloc;
 605 }
 606
 607 static int gart_resume(struct sys_device *dev)
 608 {
 609         printk(KERN_INFO "PCI-DMA: Resuming GART IOMMU\n");
 610
 611         if (fix_up_north_bridges) {
 612                 int i;
 613
 614                 printk(KERN_INFO "PCI-DMA: Restoring GART aperture settings\n");
 615
 616                 for (i = 0; i < num_k8_northbridges; i++) {
 617                         struct pci_dev *dev = k8_northbridges[i];
 618
 619                         /*
 620                          * Don't enable translations just yet.  That is the next
 621                          * step.  Restore the pre-suspend aperture settings.
 622                          */
 623                         pci_write_config_dword(dev, AMD64_GARTAPERTURECTL,
 624                                                 aperture_order << 1);
 625                         pci_write_config_dword(dev, AMD64_GARTAPERTUREBASE,
 626                                                 aperture_alloc >> 25);
 627                 }
 628         }
 629
 630         enable_gart_translations();
 631
 632         return 0;
 633 }
 634
 635 static int gart_suspend(struct sys_device *dev, pm_message_t state)
 636 {
 637         return 0;
 638 }
 639
 640 static struct sysdev_class gart_sysdev_class = {
 641         .name = "gart",
 642         .suspend = gart_suspend,
 643         .resume = gart_resume,
 644
 645 };
 646
 647 static struct sys_device device_gart = {
 648         .id     = 0,
 649         .cls    = &gart_sysdev_class,
 650 };
 651
 652 /*
 653  * Private Northbridge GATT initialization in case we cannot use the
 654  * AGP driver for some reason.
 655  */
 656 static __init int init_k8_gatt(struct agp_kern_info *info)
 657 {
 658         unsigned aper_size, gatt_size, new_aper_size;
 659         unsigned aper_base, new_aper_base;
 660         struct pci_dev *dev;
 661         void *gatt;
 662         int i, error;
 663         unsigned long start_pfn, end_pfn;
 664
 665         printk(KERN_INFO "PCI-DMA: Disabling AGP.\n");
 666         aper_size = aper_base = info->aper_size = 0;
 667         dev = NULL;
 668         for (i = 0; i < num_k8_northbridges; i++) {
 669                 dev = k8_northbridges[i];
 670                 new_aper_base = read_aperture(dev, &new_aper_size);
 671                 if (!new_aper_base)
 672                         goto nommu;
 673
 674                 if (!aper_base) {
 675                         aper_size = new_aper_size;
 676                         aper_base = new_aper_base;
 677                 }
 678                 if (aper_size != new_aper_size || aper_base != new_aper_base)
 679                         goto nommu;
 680         }
 681         if (!aper_base)
 682                 goto nommu;
 683         info->aper_base = aper_base;
 684         info->aper_size = aper_size >> 20;
 685
 686         gatt_size = (aper_size >> PAGE_SHIFT) * sizeof(u32);
 687         gatt = (void *)__get_free_pages(GFP_KERNEL, get_order(gatt_size));
 688         if (!gatt)
 689                 panic("Cannot allocate GATT table");
 690         if (set_memory_uc((unsigned long)gatt, gatt_size >> PAGE_SHIFT))
 691                 panic("Could not set GART PTEs to uncacheable pages");
 692
 693         memset(gatt, 0, gatt_size);
 694         agp_gatt_table = gatt;
 695
 696         enable_gart_translations();
 697
 698         error = sysdev_class_register(&gart_sysdev_class);
 699         if (!error)
 700                 error = sysdev_register(&device_gart);
 701         if (error)
 702                 panic("Could not register gart_sysdev -- would corrupt data on next suspend");
 703
 704         flush_gart();
 705
 706         printk(KERN_INFO "PCI-DMA: aperture base @ %x size %u KB\n",
 707                aper_base, aper_size>>10);
 708
 709         /* need to map that range */
 710         end_pfn = (aper_base>>PAGE_SHIFT) + (aper_size>>PAGE_SHIFT);
 711         if (end_pfn > max_low_pfn_mapped) {
 712                 start_pfn = (aper_base>>PAGE_SHIFT);
 713                 init_memory_mapping(start_pfn<<PAGE_SHIFT, end_pfn<<PAGE_SHIFT);
 714         }
 715         return 0;
 716
 717  nommu:
 718         /* Should not happen anymore */
 719         printk(KERN_WARNING "PCI-DMA: More than 4GB of RAM and no IOMMU\n"
 720                KERN_WARNING "falling back to iommu=soft.\n");
 721         return -1;
 722 }
 723
 724 extern int agp_amd64_init(void);
 725
 726 static struct dma_mapping_ops gart_dma_ops = {
 727         .map_single                     = gart_map_single,
 728         .unmap_single                   = gart_unmap_single,
 729         .sync_single_for_cpu            = NULL,
 730         .sync_single_for_device         = NULL,
 731         .sync_single_range_for_cpu      = NULL,
 732         .sync_single_range_for_device   = NULL,
 733         .sync_sg_for_cpu                = NULL,
 734         .sync_sg_for_device             = NULL,
 735         .map_sg                         = gart_map_sg,
 736         .unmap_sg                       = gart_unmap_sg,
 737         .alloc_coherent                 = gart_alloc_coherent,
 738         .free_coherent                  = gart_free_coherent,
 739 };
 740
 741 void gart_iommu_shutdown(void)
 742 {
 743         struct pci_dev *dev;
 744         int i;
 745
 746         if (no_agp && (dma_ops != &gart_dma_ops))
 747                 return;
 748
 749         for (i = 0; i < num_k8_northbridges; i++) {
 750                 u32 ctl;
 751
 752                 dev = k8_northbridges[i];
 753                 pci_read_config_dword(dev, AMD64_GARTAPERTURECTL, &ctl);
 754
 755                 ctl &= ~GARTEN;
 756
 757                 pci_write_config_dword(dev, AMD64_GARTAPERTURECTL, ctl);
 758         }
 759 }
 760
 761 void __init gart_iommu_init(void)
 762 {
 763         struct agp_kern_info info;
 764         unsigned long iommu_start;
 765         unsigned long aper_size;
 766         unsigned long scratch;
 767         long i;
 768
 769         if (cache_k8_northbridges() < 0 || num_k8_northbridges == 0) {
 770                 printk(KERN_INFO "PCI-GART: No AMD northbridge found.\n");
 771                 return;
 772         }
 773
 774 #ifndef CONFIG_AGP_AMD64
 775         no_agp = 1;
 776 #else
 777         /* Makefile puts PCI initialization via subsys_initcall first. */
 778         /* Add other K8 AGP bridge drivers here */
 779         no_agp = no_agp ||
 780                 (agp_amd64_init() < 0) ||
 781                 (agp_copy_info(agp_bridge, &info) < 0);
 782 #endif
 783
 784         if (swiotlb)
 785                 return;
 786
 787         /* Did we detect a different HW IOMMU? */
 788         if (iommu_detected && !gart_iommu_aperture)
 789                 return;
 790
 791         if (no_iommu ||
 792             (!force_iommu && max_pfn <= MAX_DMA32_PFN) ||
 793             !gart_iommu_aperture ||
 794             (no_agp && init_k8_gatt(&info) < 0)) {
 795                 if (max_pfn > MAX_DMA32_PFN) {
 796                         printk(KERN_WARNING "More than 4GB of memory "
 797                                           "but GART IOMMU not available.\n"
 798                                KERN_WARNING "falling back to iommu=soft.\n");
 799                 }
 800                 return;
 801         }
 802
 803         printk(KERN_INFO "PCI-DMA: using GART IOMMU.\n");
 804         aper_size = info.aper_size * 1024 * 1024;
 805         iommu_size = check_iommu_size(info.aper_base, aper_size);
 806         iommu_pages = iommu_size >> PAGE_SHIFT;
 807
 808         iommu_gart_bitmap = (void *) __get_free_pages(GFP_KERNEL,
 809                                                       get_order(iommu_pages/8));
 810         if (!iommu_gart_bitmap)
 811                 panic("Cannot allocate iommu bitmap\n");
 812         memset(iommu_gart_bitmap, 0, iommu_pages/8);
 813
 814 #ifdef CONFIG_IOMMU_LEAK
 815         if (leak_trace) {
 816                 iommu_leak_tab = (void *)__get_free_pages(GFP_KERNEL,
 817                                   get_order(iommu_pages*sizeof(void *)));
 818                 if (iommu_leak_tab)
 819                         memset(iommu_leak_tab, 0, iommu_pages * 8);
 820                 else
 821                         printk(KERN_DEBUG
 822                                "PCI-DMA: Cannot allocate leak trace area\n");
 823         }
 824 #endif
 825
 826         /*
 827          * Out of IOMMU space handling.
 828          * Reserve some invalid pages at the beginning of the GART.
 829          */
 830         iommu_area_reserve(iommu_gart_bitmap, 0, EMERGENCY_PAGES);
 831
 832         agp_memory_reserved = iommu_size;
 833         printk(KERN_INFO
 834                "PCI-DMA: Reserving %luMB of IOMMU area in the AGP aperture\n",
 835                iommu_size >> 20);
 836
 837         iommu_start = aper_size - iommu_size;
 838         iommu_bus_base = info.aper_base + iommu_start;
 839         bad_dma_address = iommu_bus_base;
 840         iommu_gatt_base = agp_gatt_table + (iommu_start>>PAGE_SHIFT);
 841
 842         /*
 843          * Unmap the IOMMU part of the GART. The alias of the page is
 844          * always mapped with cache enabled and there is no full cache
 845          * coherency across the GART remapping. The unmapping avoids
 846          * automatic prefetches from the CPU allocating cache lines in
 847          * there. All CPU accesses are done via the direct mapping to
 848          * the backing memory. The GART address is only used by PCI
 849          * devices.
 850          */
 851         set_memory_np((unsigned long)__va(iommu_bus_base),
 852                                 iommu_size >> PAGE_SHIFT);
 853         /*
 854          * Tricky. The GART table remaps the physical memory range,
 855          * so the CPU wont notice potential aliases and if the memory
 856          * is remapped to UC later on, we might surprise the PCI devices
 857          * with a stray writeout of a cacheline. So play it sure and
 858          * do an explicit, full-scale wbinvd() _after_ having marked all
 859          * the pages as Not-Present:
 860          */
 861         wbinvd();
 862
 863         /*
 864          * Try to workaround a bug (thanks to BenH):
 865          * Set unmapped entries to a scratch page instead of 0.
 866          * Any prefetches that hit unmapped entries won't get an bus abort
 867          * then. (P2P bridge may be prefetching on DMA reads).
 868          */
 869         scratch = get_zeroed_page(GFP_KERNEL);
 870         if (!scratch)
 871                 panic("Cannot allocate iommu scratch page");
 872         gart_unmapped_entry = GPTE_ENCODE(__pa(scratch));
 873         for (i = EMERGENCY_PAGES; i < iommu_pages; i++)
 874                 iommu_gatt_base[i] = gart_unmapped_entry;
 875
 876         flush_gart();
 877         dma_ops = &gart_dma_ops;
 878 }
 879
 880 void __init gart_parse_options(char *p)
 881 {
 882         int arg;
 883
 884 #ifdef CONFIG_IOMMU_LEAK
 885         if (!strncmp(p, "leak", 4)) {
 886                 leak_trace = 1;
 887                 p += 4;
 888                 if (*p == '=') ++p;
 889                 if (isdigit(*p) && get_option(&p, &arg))
 890                         iommu_leak_pages = arg;
 891         }
 892 #endif
 893         if (isdigit(*p) && get_option(&p, &arg))
 894                 iommu_size = arg;
 895         if (!strncmp(p, "noagp", 5))
 896                 no_agp = 1;
 897         if (!strncmp(p, "noaperture", 10))
 898                 fix_aperture = 0;
 899         /* duplicated from pci-dma.c */
 900         if (!strncmp(p, "force", 5))
 901                 gart_iommu_aperture_allowed = 1;
 902         if (!strncmp(p, "allowed", 7))
 903                 gart_iommu_aperture_allowed = 1;
 904         if (!strncmp(p, "memaper", 7)) {
 905                 fallback_aper_force = 1;
 906                 p += 7;
 907                 if (*p == '=') {
 908                         ++p;
 909                         if (get_option(&p, &arg))
 910                                 fallback_aper_order = arg;
 911                 }
 912         }
 913 }