SAFE public projects git trees. - safe/jmp/linux-2.6/blob - arch/x86/kernel/io_apic_64.c

   1 /*
   2  *      Intel IO-APIC support for multi-Pentium hosts.
   3  *
   4  *      Copyright (C) 1997, 1998, 1999, 2000 Ingo Molnar, Hajnalka Szabo
   5  *
   6  *      Many thanks to Stig Venaas for trying out countless experimental
   7  *      patches and reporting/debugging problems patiently!
   8  *
   9  *      (c) 1999, Multiple IO-APIC support, developed by
  10  *      Ken-ichi Yaku <yaku@css1.kbnes.nec.co.jp> and
  11  *      Hidemi Kishimoto <kisimoto@css1.kbnes.nec.co.jp>,
  12  *      further tested and cleaned up by Zach Brown <zab@redhat.com>
  13  *      and Ingo Molnar <mingo@redhat.com>
  14  *
  15  *      Fixes
  16  *      Maciej W. Rozycki       :       Bits for genuine 82489DX APICs;
  17  *                                      thanks to Eric Gilmore
  18  *                                      and Rolf G. Tews
  19  *                                      for testing these extensively
  20  *      Paul Diefenbaugh        :       Added full ACPI support
  21  */
  22
  23 #include <linux/mm.h>
  24 #include <linux/interrupt.h>
  25 #include <linux/init.h>
  26 #include <linux/delay.h>
  27 #include <linux/sched.h>
  28 #include <linux/pci.h>
  29 #include <linux/mc146818rtc.h>
  30 #include <linux/acpi.h>
  31 #include <linux/sysdev.h>
  32 #include <linux/msi.h>
  33 #include <linux/htirq.h>
  34 #include <linux/dmar.h>
  35 #include <linux/jiffies.h>
  36 #ifdef CONFIG_ACPI
  37 #include <acpi/acpi_bus.h>
  38 #endif
  39 #include <linux/bootmem.h>
  40
  41 #include <asm/idle.h>
  42 #include <asm/io.h>
  43 #include <asm/smp.h>
  44 #include <asm/desc.h>
  45 #include <asm/proto.h>
  46 #include <asm/acpi.h>
  47 #include <asm/dma.h>
  48 #include <asm/nmi.h>
  49 #include <asm/msidef.h>
  50 #include <asm/hypertransport.h>
  51
  52 #include <mach_ipi.h>
  53 #include <mach_apic.h>
  54
  55 struct irq_cfg {
  56         cpumask_t domain;
  57         cpumask_t old_domain;
  58         unsigned move_cleanup_count;
  59         u8 vector;
  60         u8 move_in_progress : 1;
  61 };
  62
  63 /* irq_cfg is indexed by the sum of all RTEs in all I/O APICs. */
  64 struct irq_cfg irq_cfg[NR_IRQS] __read_mostly = {
  65         [0]  = { .domain = CPU_MASK_ALL, .vector = IRQ0_VECTOR,  },
  66         [1]  = { .domain = CPU_MASK_ALL, .vector = IRQ1_VECTOR,  },
  67         [2]  = { .domain = CPU_MASK_ALL, .vector = IRQ2_VECTOR,  },
  68         [3]  = { .domain = CPU_MASK_ALL, .vector = IRQ3_VECTOR,  },
  69         [4]  = { .domain = CPU_MASK_ALL, .vector = IRQ4_VECTOR,  },
  70         [5]  = { .domain = CPU_MASK_ALL, .vector = IRQ5_VECTOR,  },
  71         [6]  = { .domain = CPU_MASK_ALL, .vector = IRQ6_VECTOR,  },
  72         [7]  = { .domain = CPU_MASK_ALL, .vector = IRQ7_VECTOR,  },
  73         [8]  = { .domain = CPU_MASK_ALL, .vector = IRQ8_VECTOR,  },
  74         [9]  = { .domain = CPU_MASK_ALL, .vector = IRQ9_VECTOR,  },
  75         [10] = { .domain = CPU_MASK_ALL, .vector = IRQ10_VECTOR, },
  76         [11] = { .domain = CPU_MASK_ALL, .vector = IRQ11_VECTOR, },
  77         [12] = { .domain = CPU_MASK_ALL, .vector = IRQ12_VECTOR, },
  78         [13] = { .domain = CPU_MASK_ALL, .vector = IRQ13_VECTOR, },
  79         [14] = { .domain = CPU_MASK_ALL, .vector = IRQ14_VECTOR, },
  80         [15] = { .domain = CPU_MASK_ALL, .vector = IRQ15_VECTOR, },
  81 };
  82
  83 static int assign_irq_vector(int irq, cpumask_t mask);
  84
  85 #define __apicdebuginit  __init
  86
  87 int sis_apic_bug; /* not actually supported, dummy for compile */
  88
  89 static int no_timer_check;
  90
  91 static int disable_timer_pin_1 __initdata;
  92
  93 int timer_through_8259 __initdata;
  94
  95 /* Where if anywhere is the i8259 connect in external int mode */
  96 static struct { int pin, apic; } ioapic_i8259 = { -1, -1 };
  97
  98 static DEFINE_SPINLOCK(ioapic_lock);
  99 DEFINE_SPINLOCK(vector_lock);
 100
 101 /*
 102  * # of IRQ routing registers
 103  */
 104 int nr_ioapic_registers[MAX_IO_APICS];
 105
 106 /* I/O APIC entries */
 107 struct mpc_config_ioapic mp_ioapics[MAX_IO_APICS];
 108 int nr_ioapics;
 109
 110 /* MP IRQ source entries */
 111 struct mpc_config_intsrc mp_irqs[MAX_IRQ_SOURCES];
 112
 113 /* # of MP IRQ source entries */
 114 int mp_irq_entries;
 115
 116 /*
 117  * Rough estimation of how many shared IRQs there are, can
 118  * be changed anytime.
 119  */
 120 #define MAX_PLUS_SHARED_IRQS NR_IRQS
 121 #define PIN_MAP_SIZE (MAX_PLUS_SHARED_IRQS + NR_IRQS)
 122
 123 /*
 124  * This is performance-critical, we want to do it O(1)
 125  *
 126  * the indexing order of this array favors 1:1 mappings
 127  * between pins and IRQs.
 128  */
 129
 130 static struct irq_pin_list {
 131         short apic, pin, next;
 132 } irq_2_pin[PIN_MAP_SIZE];
 133
 134 struct io_apic {
 135         unsigned int index;
 136         unsigned int unused[3];
 137         unsigned int data;
 138 };
 139
 140 static __attribute_const__ struct io_apic __iomem *io_apic_base(int idx)
 141 {
 142         return (void __iomem *) __fix_to_virt(FIX_IO_APIC_BASE_0 + idx)
 143                 + (mp_ioapics[idx].mpc_apicaddr & ~PAGE_MASK);
 144 }
 145
 146 static inline unsigned int io_apic_read(unsigned int apic, unsigned int reg)
 147 {
 148         struct io_apic __iomem *io_apic = io_apic_base(apic);
 149         writel(reg, &io_apic->index);
 150         return readl(&io_apic->data);
 151 }
 152
 153 static inline void io_apic_write(unsigned int apic, unsigned int reg, unsigned int value)
 154 {
 155         struct io_apic __iomem *io_apic = io_apic_base(apic);
 156         writel(reg, &io_apic->index);
 157         writel(value, &io_apic->data);
 158 }
 159
 160 /*
 161  * Re-write a value: to be used for read-modify-write
 162  * cycles where the read already set up the index register.
 163  */
 164 static inline void io_apic_modify(unsigned int apic, unsigned int value)
 165 {
 166         struct io_apic __iomem *io_apic = io_apic_base(apic);
 167         writel(value, &io_apic->data);
 168 }
 169
 170 static bool io_apic_level_ack_pending(unsigned int irq)
 171 {
 172         struct irq_pin_list *entry;
 173         unsigned long flags;
 174
 175         spin_lock_irqsave(&ioapic_lock, flags);
 176         entry = irq_2_pin + irq;
 177         for (;;) {
 178                 unsigned int reg;
 179                 int pin;
 180
 181                 pin = entry->pin;
 182                 if (pin == -1)
 183                         break;
 184                 reg = io_apic_read(entry->apic, 0x10 + pin*2);
 185                 /* Is the remote IRR bit set? */
 186                 if ((reg >> 14) & 1) {
 187                         spin_unlock_irqrestore(&ioapic_lock, flags);
 188                         return true;
 189                 }
 190                 if (!entry->next)
 191                         break;
 192                 entry = irq_2_pin + entry->next;
 193         }
 194         spin_unlock_irqrestore(&ioapic_lock, flags);
 195
 196         return false;
 197 }
 198
 199 /*
 200  * Synchronize the IO-APIC and the CPU by doing
 201  * a dummy read from the IO-APIC
 202  */
 203 static inline void io_apic_sync(unsigned int apic)
 204 {
 205         struct io_apic __iomem *io_apic = io_apic_base(apic);
 206         readl(&io_apic->data);
 207 }
 208
 209 #define __DO_ACTION(R, ACTION, FINAL)                                   \
 210                                                                         \
 211 {                                                                       \
 212         int pin;                                                        \
 213         struct irq_pin_list *entry = irq_2_pin + irq;                   \
 214                                                                         \
 215         BUG_ON(irq >= NR_IRQS);                                         \
 216         for (;;) {                                                      \
 217                 unsigned int reg;                                       \
 218                 pin = entry->pin;                                       \
 219                 if (pin == -1)                                          \
 220                         break;                                          \
 221                 reg = io_apic_read(entry->apic, 0x10 + R + pin*2);      \
 222                 reg ACTION;                                             \
 223                 io_apic_modify(entry->apic, reg);                       \
 224                 FINAL;                                                  \
 225                 if (!entry->next)                                       \
 226                         break;                                          \
 227                 entry = irq_2_pin + entry->next;                        \
 228         }                                                               \
 229 }
 230
 231 union entry_union {
 232         struct { u32 w1, w2; };
 233         struct IO_APIC_route_entry entry;
 234 };
 235
 236 static struct IO_APIC_route_entry ioapic_read_entry(int apic, int pin)
 237 {
 238         union entry_union eu;
 239         unsigned long flags;
 240         spin_lock_irqsave(&ioapic_lock, flags);
 241         eu.w1 = io_apic_read(apic, 0x10 + 2 * pin);
 242         eu.w2 = io_apic_read(apic, 0x11 + 2 * pin);
 243         spin_unlock_irqrestore(&ioapic_lock, flags);
 244         return eu.entry;
 245 }
 246
 247 /*
 248  * When we write a new IO APIC routing entry, we need to write the high
 249  * word first! If the mask bit in the low word is clear, we will enable
 250  * the interrupt, and we need to make sure the entry is fully populated
 251  * before that happens.
 252  */
 253 static void
 254 __ioapic_write_entry(int apic, int pin, struct IO_APIC_route_entry e)
 255 {
 256         union entry_union eu;
 257         eu.entry = e;
 258         io_apic_write(apic, 0x11 + 2*pin, eu.w2);
 259         io_apic_write(apic, 0x10 + 2*pin, eu.w1);
 260 }
 261
 262 static void ioapic_write_entry(int apic, int pin, struct IO_APIC_route_entry e)
 263 {
 264         unsigned long flags;
 265         spin_lock_irqsave(&ioapic_lock, flags);
 266         __ioapic_write_entry(apic, pin, e);
 267         spin_unlock_irqrestore(&ioapic_lock, flags);
 268 }
 269
 270 /*
 271  * When we mask an IO APIC routing entry, we need to write the low
 272  * word first, in order to set the mask bit before we change the
 273  * high bits!
 274  */
 275 static void ioapic_mask_entry(int apic, int pin)
 276 {
 277         unsigned long flags;
 278         union entry_union eu = { .entry.mask = 1 };
 279
 280         spin_lock_irqsave(&ioapic_lock, flags);
 281         io_apic_write(apic, 0x10 + 2*pin, eu.w1);
 282         io_apic_write(apic, 0x11 + 2*pin, eu.w2);
 283         spin_unlock_irqrestore(&ioapic_lock, flags);
 284 }
 285
 286 #ifdef CONFIG_SMP
 287 static void __target_IO_APIC_irq(unsigned int irq, unsigned int dest, u8 vector)
 288 {
 289         int apic, pin;
 290         struct irq_pin_list *entry = irq_2_pin + irq;
 291
 292         BUG_ON(irq >= NR_IRQS);
 293         for (;;) {
 294                 unsigned int reg;
 295                 apic = entry->apic;
 296                 pin = entry->pin;
 297                 if (pin == -1)
 298                         break;
 299                 io_apic_write(apic, 0x11 + pin*2, dest);
 300                 reg = io_apic_read(apic, 0x10 + pin*2);
 301                 reg &= ~0x000000ff;
 302                 reg |= vector;
 303                 io_apic_modify(apic, reg);
 304                 if (!entry->next)
 305                         break;
 306                 entry = irq_2_pin + entry->next;
 307         }
 308 }
 309
 310 static void set_ioapic_affinity_irq(unsigned int irq, cpumask_t mask)
 311 {
 312         struct irq_cfg *cfg = irq_cfg + irq;
 313         unsigned long flags;
 314         unsigned int dest;
 315         cpumask_t tmp;
 316
 317         cpus_and(tmp, mask, cpu_online_map);
 318         if (cpus_empty(tmp))
 319                 return;
 320
 321         if (assign_irq_vector(irq, mask))
 322                 return;
 323
 324         cpus_and(tmp, cfg->domain, mask);
 325         dest = cpu_mask_to_apicid(tmp);
 326
 327         /*
 328          * Only the high 8 bits are valid.
 329          */
 330         dest = SET_APIC_LOGICAL_ID(dest);
 331
 332         spin_lock_irqsave(&ioapic_lock, flags);
 333         __target_IO_APIC_irq(irq, dest, cfg->vector);
 334         irq_desc[irq].affinity = mask;
 335         spin_unlock_irqrestore(&ioapic_lock, flags);
 336 }
 337 #endif
 338
 339 /*
 340  * The common case is 1:1 IRQ<->pin mappings. Sometimes there are
 341  * shared ISA-space IRQs, so we have to support them. We are super
 342  * fast in the common case, and fast for shared ISA-space IRQs.
 343  */
 344 static void add_pin_to_irq(unsigned int irq, int apic, int pin)
 345 {
 346         static int first_free_entry = NR_IRQS;
 347         struct irq_pin_list *entry = irq_2_pin + irq;
 348
 349         BUG_ON(irq >= NR_IRQS);
 350         while (entry->next)
 351                 entry = irq_2_pin + entry->next;
 352
 353         if (entry->pin != -1) {
 354                 entry->next = first_free_entry;
 355                 entry = irq_2_pin + entry->next;
 356                 if (++first_free_entry >= PIN_MAP_SIZE)
 357                         panic("io_apic.c: ran out of irq_2_pin entries!");
 358         }
 359         entry->apic = apic;
 360         entry->pin = pin;
 361 }
 362
 363
 364 #define DO_ACTION(name,R,ACTION, FINAL)                                 \
 365                                                                         \
 366         static void name##_IO_APIC_irq (unsigned int irq)               \
 367         __DO_ACTION(R, ACTION, FINAL)
 368
 369 DO_ACTION( __mask,             0, |= 0x00010000, io_apic_sync(entry->apic) )
 370                                                 /* mask = 1 */
 371 DO_ACTION( __unmask,           0, &= 0xfffeffff, )
 372                                                 /* mask = 0 */
 373
 374 static void mask_IO_APIC_irq (unsigned int irq)
 375 {
 376         unsigned long flags;
 377
 378         spin_lock_irqsave(&ioapic_lock, flags);
 379         __mask_IO_APIC_irq(irq);
 380         spin_unlock_irqrestore(&ioapic_lock, flags);
 381 }
 382
 383 static void unmask_IO_APIC_irq (unsigned int irq)
 384 {
 385         unsigned long flags;
 386
 387         spin_lock_irqsave(&ioapic_lock, flags);
 388         __unmask_IO_APIC_irq(irq);
 389         spin_unlock_irqrestore(&ioapic_lock, flags);
 390 }
 391
 392 static void clear_IO_APIC_pin(unsigned int apic, unsigned int pin)
 393 {
 394         struct IO_APIC_route_entry entry;
 395
 396         /* Check delivery_mode to be sure we're not clearing an SMI pin */
 397         entry = ioapic_read_entry(apic, pin);
 398         if (entry.delivery_mode == dest_SMI)
 399                 return;
 400         /*
 401          * Disable it in the IO-APIC irq-routing table:
 402          */
 403         ioapic_mask_entry(apic, pin);
 404 }
 405
 406 static void clear_IO_APIC (void)
 407 {
 408         int apic, pin;
 409
 410         for (apic = 0; apic < nr_ioapics; apic++)
 411                 for (pin = 0; pin < nr_ioapic_registers[apic]; pin++)
 412                         clear_IO_APIC_pin(apic, pin);
 413 }
 414
 415 int skip_ioapic_setup;
 416 int ioapic_force;
 417
 418 static int __init parse_noapic(char *str)
 419 {
 420         disable_ioapic_setup();
 421         return 0;
 422 }
 423 early_param("noapic", parse_noapic);
 424
 425 /* Actually the next is obsolete, but keep it for paranoid reasons -AK */
 426 static int __init disable_timer_pin_setup(char *arg)
 427 {
 428         disable_timer_pin_1 = 1;
 429         return 1;
 430 }
 431 __setup("disable_timer_pin_1", disable_timer_pin_setup);
 432
 433
 434 /*
 435  * Find the IRQ entry number of a certain pin.
 436  */
 437 static int find_irq_entry(int apic, int pin, int type)
 438 {
 439         int i;
 440
 441         for (i = 0; i < mp_irq_entries; i++)
 442                 if (mp_irqs[i].mpc_irqtype == type &&
 443                     (mp_irqs[i].mpc_dstapic == mp_ioapics[apic].mpc_apicid ||
 444                      mp_irqs[i].mpc_dstapic == MP_APIC_ALL) &&
 445                     mp_irqs[i].mpc_dstirq == pin)
 446                         return i;
 447
 448         return -1;
 449 }
 450
 451 /*
 452  * Find the pin to which IRQ[irq] (ISA) is connected
 453  */
 454 static int __init find_isa_irq_pin(int irq, int type)
 455 {
 456         int i;
 457
 458         for (i = 0; i < mp_irq_entries; i++) {
 459                 int lbus = mp_irqs[i].mpc_srcbus;
 460
 461                 if (test_bit(lbus, mp_bus_not_pci) &&
 462                     (mp_irqs[i].mpc_irqtype == type) &&
 463                     (mp_irqs[i].mpc_srcbusirq == irq))
 464
 465                         return mp_irqs[i].mpc_dstirq;
 466         }
 467         return -1;
 468 }
 469
 470 static int __init find_isa_irq_apic(int irq, int type)
 471 {
 472         int i;
 473
 474         for (i = 0; i < mp_irq_entries; i++) {
 475                 int lbus = mp_irqs[i].mpc_srcbus;
 476
 477                 if (test_bit(lbus, mp_bus_not_pci) &&
 478                     (mp_irqs[i].mpc_irqtype == type) &&
 479                     (mp_irqs[i].mpc_srcbusirq == irq))
 480                         break;
 481         }
 482         if (i < mp_irq_entries) {
 483                 int apic;
 484                 for(apic = 0; apic < nr_ioapics; apic++) {
 485                         if (mp_ioapics[apic].mpc_apicid == mp_irqs[i].mpc_dstapic)
 486                                 return apic;
 487                 }
 488         }
 489
 490         return -1;
 491 }
 492
 493 /*
 494  * Find a specific PCI IRQ entry.
 495  * Not an __init, possibly needed by modules
 496  */
 497 static int pin_2_irq(int idx, int apic, int pin);
 498
 499 int IO_APIC_get_PCI_irq_vector(int bus, int slot, int pin)
 500 {
 501         int apic, i, best_guess = -1;
 502
 503         apic_printk(APIC_DEBUG, "querying PCI -> IRQ mapping bus:%d, slot:%d, pin:%d.\n",
 504                 bus, slot, pin);
 505         if (mp_bus_id_to_pci_bus[bus] == -1) {
 506                 apic_printk(APIC_VERBOSE, "PCI BIOS passed nonexistent PCI bus %d!\n", bus);
 507                 return -1;
 508         }
 509         for (i = 0; i < mp_irq_entries; i++) {
 510                 int lbus = mp_irqs[i].mpc_srcbus;
 511
 512                 for (apic = 0; apic < nr_ioapics; apic++)
 513                         if (mp_ioapics[apic].mpc_apicid == mp_irqs[i].mpc_dstapic ||
 514                             mp_irqs[i].mpc_dstapic == MP_APIC_ALL)
 515                                 break;
 516
 517                 if (!test_bit(lbus, mp_bus_not_pci) &&
 518                     !mp_irqs[i].mpc_irqtype &&
 519                     (bus == lbus) &&
 520                     (slot == ((mp_irqs[i].mpc_srcbusirq >> 2) & 0x1f))) {
 521                         int irq = pin_2_irq(i,apic,mp_irqs[i].mpc_dstirq);
 522
 523                         if (!(apic || IO_APIC_IRQ(irq)))
 524                                 continue;
 525
 526                         if (pin == (mp_irqs[i].mpc_srcbusirq & 3))
 527                                 return irq;
 528                         /*
 529                          * Use the first all-but-pin matching entry as a
 530                          * best-guess fuzzy result for broken mptables.
 531                          */
 532                         if (best_guess < 0)
 533                                 best_guess = irq;
 534                 }
 535         }
 536         BUG_ON(best_guess >= NR_IRQS);
 537         return best_guess;
 538 }
 539
 540 /* ISA interrupts are always polarity zero edge triggered,
 541  * when listed as conforming in the MP table. */
 542
 543 #define default_ISA_trigger(idx)        (0)
 544 #define default_ISA_polarity(idx)       (0)
 545
 546 /* PCI interrupts are always polarity one level triggered,
 547  * when listed as conforming in the MP table. */
 548
 549 #define default_PCI_trigger(idx)        (1)
 550 #define default_PCI_polarity(idx)       (1)
 551
 552 static int MPBIOS_polarity(int idx)
 553 {
 554         int bus = mp_irqs[idx].mpc_srcbus;
 555         int polarity;
 556
 557         /*
 558          * Determine IRQ line polarity (high active or low active):
 559          */
 560         switch (mp_irqs[idx].mpc_irqflag & 3)
 561         {
 562                 case 0: /* conforms, ie. bus-type dependent polarity */
 563                         if (test_bit(bus, mp_bus_not_pci))
 564                                 polarity = default_ISA_polarity(idx);
 565                         else
 566                                 polarity = default_PCI_polarity(idx);
 567                         break;
 568                 case 1: /* high active */
 569                 {
 570                         polarity = 0;
 571                         break;
 572                 }
 573                 case 2: /* reserved */
 574                 {
 575                         printk(KERN_WARNING "broken BIOS!!\n");
 576                         polarity = 1;
 577                         break;
 578                 }
 579                 case 3: /* low active */
 580                 {
 581                         polarity = 1;
 582                         break;
 583                 }
 584                 default: /* invalid */
 585                 {
 586                         printk(KERN_WARNING "broken BIOS!!\n");
 587                         polarity = 1;
 588                         break;
 589                 }
 590         }
 591         return polarity;
 592 }
 593
 594 static int MPBIOS_trigger(int idx)
 595 {
 596         int bus = mp_irqs[idx].mpc_srcbus;
 597         int trigger;
 598
 599         /*
 600          * Determine IRQ trigger mode (edge or level sensitive):
 601          */
 602         switch ((mp_irqs[idx].mpc_irqflag>>2) & 3)
 603         {
 604                 case 0: /* conforms, ie. bus-type dependent */
 605                         if (test_bit(bus, mp_bus_not_pci))
 606                                 trigger = default_ISA_trigger(idx);
 607                         else
 608                                 trigger = default_PCI_trigger(idx);
 609                         break;
 610                 case 1: /* edge */
 611                 {
 612                         trigger = 0;
 613                         break;
 614                 }
 615                 case 2: /* reserved */
 616                 {
 617                         printk(KERN_WARNING "broken BIOS!!\n");
 618                         trigger = 1;
 619                         break;
 620                 }
 621                 case 3: /* level */
 622                 {
 623                         trigger = 1;
 624                         break;
 625                 }
 626                 default: /* invalid */
 627                 {
 628                         printk(KERN_WARNING "broken BIOS!!\n");
 629                         trigger = 0;
 630                         break;
 631                 }
 632         }
 633         return trigger;
 634 }
 635
 636 static inline int irq_polarity(int idx)
 637 {
 638         return MPBIOS_polarity(idx);
 639 }
 640
 641 static inline int irq_trigger(int idx)
 642 {
 643         return MPBIOS_trigger(idx);
 644 }
 645
 646 static int pin_2_irq(int idx, int apic, int pin)
 647 {
 648         int irq, i;
 649         int bus = mp_irqs[idx].mpc_srcbus;
 650
 651         /*
 652          * Debugging check, we are in big trouble if this message pops up!
 653          */
 654         if (mp_irqs[idx].mpc_dstirq != pin)
 655                 printk(KERN_ERR "broken BIOS or MPTABLE parser, ayiee!!\n");
 656
 657         if (test_bit(bus, mp_bus_not_pci)) {
 658                 irq = mp_irqs[idx].mpc_srcbusirq;
 659         } else {
 660                 /*
 661                  * PCI IRQs are mapped in order
 662                  */
 663                 i = irq = 0;
 664                 while (i < apic)
 665                         irq += nr_ioapic_registers[i++];
 666                 irq += pin;
 667         }
 668         BUG_ON(irq >= NR_IRQS);
 669         return irq;
 670 }
 671
 672 static int __assign_irq_vector(int irq, cpumask_t mask)
 673 {
 674         /*
 675          * NOTE! The local APIC isn't very good at handling
 676          * multiple interrupts at the same interrupt level.
 677          * As the interrupt level is determined by taking the
 678          * vector number and shifting that right by 4, we
 679          * want to spread these out a bit so that they don't
 680          * all fall in the same interrupt level.
 681          *
 682          * Also, we've got to be careful not to trash gate
 683          * 0x80, because int 0x80 is hm, kind of importantish. ;)
 684          */
 685         static int current_vector = FIRST_DEVICE_VECTOR, current_offset = 0;
 686         unsigned int old_vector;
 687         int cpu;
 688         struct irq_cfg *cfg;
 689
 690         BUG_ON((unsigned)irq >= NR_IRQS);
 691         cfg = &irq_cfg[irq];
 692
 693         /* Only try and allocate irqs on cpus that are present */
 694         cpus_and(mask, mask, cpu_online_map);
 695
 696         if ((cfg->move_in_progress) || cfg->move_cleanup_count)
 697                 return -EBUSY;
 698
 699         old_vector = cfg->vector;
 700         if (old_vector) {
 701                 cpumask_t tmp;
 702                 cpus_and(tmp, cfg->domain, mask);
 703                 if (!cpus_empty(tmp))
 704                         return 0;
 705         }
 706
 707         for_each_cpu_mask(cpu, mask) {
 708                 cpumask_t domain, new_mask;
 709                 int new_cpu;
 710                 int vector, offset;
 711
 712                 domain = vector_allocation_domain(cpu);
 713                 cpus_and(new_mask, domain, cpu_online_map);
 714
 715                 vector = current_vector;
 716                 offset = current_offset;
 717 next:
 718                 vector += 8;
 719                 if (vector >= FIRST_SYSTEM_VECTOR) {
 720                         /* If we run out of vectors on large boxen, must share them. */
 721                         offset = (offset + 1) % 8;
 722                         vector = FIRST_DEVICE_VECTOR + offset;
 723                 }
 724                 if (unlikely(current_vector == vector))
 725                         continue;
 726                 if (vector == IA32_SYSCALL_VECTOR)
 727                         goto next;
 728                 for_each_cpu_mask(new_cpu, new_mask)
 729                         if (per_cpu(vector_irq, new_cpu)[vector] != -1)
 730                                 goto next;
 731                 /* Found one! */
 732                 current_vector = vector;
 733                 current_offset = offset;
 734                 if (old_vector) {
 735                         cfg->move_in_progress = 1;
 736                         cfg->old_domain = cfg->domain;
 737                 }
 738                 for_each_cpu_mask(new_cpu, new_mask)
 739                         per_cpu(vector_irq, new_cpu)[vector] = irq;
 740                 cfg->vector = vector;
 741                 cfg->domain = domain;
 742                 return 0;
 743         }
 744         return -ENOSPC;
 745 }
 746
 747 static int assign_irq_vector(int irq, cpumask_t mask)
 748 {
 749         int err;
 750         unsigned long flags;
 751
 752         spin_lock_irqsave(&vector_lock, flags);
 753         err = __assign_irq_vector(irq, mask);
 754         spin_unlock_irqrestore(&vector_lock, flags);
 755         return err;
 756 }
 757
 758 static void __clear_irq_vector(int irq)
 759 {
 760         struct irq_cfg *cfg;
 761         cpumask_t mask;
 762         int cpu, vector;
 763
 764         BUG_ON((unsigned)irq >= NR_IRQS);
 765         cfg = &irq_cfg[irq];
 766         BUG_ON(!cfg->vector);
 767
 768         vector = cfg->vector;
 769         cpus_and(mask, cfg->domain, cpu_online_map);
 770         for_each_cpu_mask(cpu, mask)
 771                 per_cpu(vector_irq, cpu)[vector] = -1;
 772
 773         cfg->vector = 0;
 774         cpus_clear(cfg->domain);
 775 }
 776
 777 void __setup_vector_irq(int cpu)
 778 {
 779         /* Initialize vector_irq on a new cpu */
 780         /* This function must be called with vector_lock held */
 781         int irq, vector;
 782
 783         /* Mark the inuse vectors */
 784         for (irq = 0; irq < NR_IRQS; ++irq) {
 785                 if (!cpu_isset(cpu, irq_cfg[irq].domain))
 786                         continue;
 787                 vector = irq_cfg[irq].vector;
 788                 per_cpu(vector_irq, cpu)[vector] = irq;
 789         }
 790         /* Mark the free vectors */
 791         for (vector = 0; vector < NR_VECTORS; ++vector) {
 792                 irq = per_cpu(vector_irq, cpu)[vector];
 793                 if (irq < 0)
 794                         continue;
 795                 if (!cpu_isset(cpu, irq_cfg[irq].domain))
 796                         per_cpu(vector_irq, cpu)[vector] = -1;
 797         }
 798 }
 799
 800
 801 static struct irq_chip ioapic_chip;
 802
 803 static void ioapic_register_intr(int irq, unsigned long trigger)
 804 {
 805         if (trigger) {
 806                 irq_desc[irq].status |= IRQ_LEVEL;
 807                 set_irq_chip_and_handler_name(irq, &ioapic_chip,
 808                                               handle_fasteoi_irq, "fasteoi");
 809         } else {
 810                 irq_desc[irq].status &= ~IRQ_LEVEL;
 811                 set_irq_chip_and_handler_name(irq, &ioapic_chip,
 812                                               handle_edge_irq, "edge");
 813         }
 814 }
 815
 816 static void setup_IO_APIC_irq(int apic, int pin, unsigned int irq,
 817                               int trigger, int polarity)
 818 {
 819         struct irq_cfg *cfg = irq_cfg + irq;
 820         struct IO_APIC_route_entry entry;
 821         cpumask_t mask;
 822
 823         if (!IO_APIC_IRQ(irq))
 824                 return;
 825
 826         mask = TARGET_CPUS;
 827         if (assign_irq_vector(irq, mask))
 828                 return;
 829
 830         cpus_and(mask, cfg->domain, mask);
 831
 832         apic_printk(APIC_VERBOSE,KERN_DEBUG
 833                     "IOAPIC[%d]: Set routing entry (%d-%d -> 0x%x -> "
 834                     "IRQ %d Mode:%i Active:%i)\n",
 835                     apic, mp_ioapics[apic].mpc_apicid, pin, cfg->vector,
 836                     irq, trigger, polarity);
 837
 838         /*
 839          * add it to the IO-APIC irq-routing table:
 840          */
 841         memset(&entry,0,sizeof(entry));
 842
 843         entry.delivery_mode = INT_DELIVERY_MODE;
 844         entry.dest_mode = INT_DEST_MODE;
 845         entry.dest = cpu_mask_to_apicid(mask);
 846         entry.mask = 0;                         /* enable IRQ */
 847         entry.trigger = trigger;
 848         entry.polarity = polarity;
 849         entry.vector = cfg->vector;
 850
 851         /* Mask level triggered irqs.
 852          * Use IRQ_DELAYED_DISABLE for edge triggered irqs.
 853          */
 854         if (trigger)
 855                 entry.mask = 1;
 856
 857         ioapic_register_intr(irq, trigger);
 858         if (irq < 16)
 859                 disable_8259A_irq(irq);
 860
 861         ioapic_write_entry(apic, pin, entry);
 862 }
 863
 864 static void __init setup_IO_APIC_irqs(void)
 865 {
 866         int apic, pin, idx, irq, first_notcon = 1;
 867
 868         apic_printk(APIC_VERBOSE, KERN_DEBUG "init IO_APIC IRQs\n");
 869
 870         for (apic = 0; apic < nr_ioapics; apic++) {
 871         for (pin = 0; pin < nr_ioapic_registers[apic]; pin++) {
 872
 873                 idx = find_irq_entry(apic,pin,mp_INT);
 874                 if (idx == -1) {
 875                         if (first_notcon) {
 876                                 apic_printk(APIC_VERBOSE, KERN_DEBUG " IO-APIC (apicid-pin) %d-%d", mp_ioapics[apic].mpc_apicid, pin);
 877                                 first_notcon = 0;
 878                         } else
 879                                 apic_printk(APIC_VERBOSE, ", %d-%d", mp_ioapics[apic].mpc_apicid, pin);
 880                         continue;
 881                 }
 882                 if (!first_notcon) {
 883                         apic_printk(APIC_VERBOSE, " not connected.\n");
 884                         first_notcon = 1;
 885                 }
 886
 887                 irq = pin_2_irq(idx, apic, pin);
 888                 add_pin_to_irq(irq, apic, pin);
 889
 890                 setup_IO_APIC_irq(apic, pin, irq,
 891                                   irq_trigger(idx), irq_polarity(idx));
 892         }
 893         }
 894
 895         if (!first_notcon)
 896                 apic_printk(APIC_VERBOSE, " not connected.\n");
 897 }
 898
 899 /*
 900  * Set up the 8259A-master output pin as broadcast to all
 901  * CPUs.
 902  */
 903 static void __init setup_ExtINT_IRQ0_pin(unsigned int apic, unsigned int pin, int vector)
 904 {
 905         struct IO_APIC_route_entry entry;
 906
 907         memset(&entry, 0, sizeof(entry));
 908
 909         /* mask LVT0 */
 910         apic_write(APIC_LVT0, APIC_LVT_MASKED | APIC_DM_EXTINT);
 911
 912         /*
 913          * We use logical delivery to get the timer IRQ
 914          * to the first CPU.
 915          */
 916         entry.dest_mode = INT_DEST_MODE;
 917         entry.mask = 0;                                 /* unmask IRQ now */
 918         entry.dest = cpu_mask_to_apicid(TARGET_CPUS);
 919         entry.delivery_mode = INT_DELIVERY_MODE;
 920         entry.polarity = 0;
 921         entry.trigger = 0;
 922         entry.vector = vector;
 923
 924         /*
 925          * The timer IRQ doesn't have to know that behind the
 926          * scene we have a 8259A-master in AEOI mode ...
 927          */
 928         set_irq_chip_and_handler_name(0, &ioapic_chip, handle_edge_irq, "edge");
 929
 930         /*
 931          * Add it to the IO-APIC irq-routing table:
 932          */
 933         ioapic_write_entry(apic, pin, entry);
 934 }
 935
 936 void __apicdebuginit print_IO_APIC(void)
 937 {
 938         int apic, i;
 939         union IO_APIC_reg_00 reg_00;
 940         union IO_APIC_reg_01 reg_01;
 941         union IO_APIC_reg_02 reg_02;
 942         unsigned long flags;
 943
 944         if (apic_verbosity == APIC_QUIET)
 945                 return;
 946
 947         printk(KERN_DEBUG "number of MP IRQ sources: %d.\n", mp_irq_entries);
 948         for (i = 0; i < nr_ioapics; i++)
 949                 printk(KERN_DEBUG "number of IO-APIC #%d registers: %d.\n",
 950                        mp_ioapics[i].mpc_apicid, nr_ioapic_registers[i]);
 951
 952         /*
 953          * We are a bit conservative about what we expect.  We have to
 954          * know about every hardware change ASAP.
 955          */
 956         printk(KERN_INFO "testing the IO APIC.......................\n");
 957
 958         for (apic = 0; apic < nr_ioapics; apic++) {
 959
 960         spin_lock_irqsave(&ioapic_lock, flags);
 961         reg_00.raw = io_apic_read(apic, 0);
 962         reg_01.raw = io_apic_read(apic, 1);
 963         if (reg_01.bits.version >= 0x10)
 964                 reg_02.raw = io_apic_read(apic, 2);
 965         spin_unlock_irqrestore(&ioapic_lock, flags);
 966
 967         printk("\n");
 968         printk(KERN_DEBUG "IO APIC #%d......\n", mp_ioapics[apic].mpc_apicid);
 969         printk(KERN_DEBUG ".... register #00: %08X\n", reg_00.raw);
 970         printk(KERN_DEBUG ".......    : physical APIC id: %02X\n", reg_00.bits.ID);
 971
 972         printk(KERN_DEBUG ".... register #01: %08X\n", *(int *)&reg_01);
 973         printk(KERN_DEBUG ".......     : max redirection entries: %04X\n", reg_01.bits.entries);
 974
 975         printk(KERN_DEBUG ".......     : PRQ implemented: %X\n", reg_01.bits.PRQ);
 976         printk(KERN_DEBUG ".......     : IO APIC version: %04X\n", reg_01.bits.version);
 977
 978         if (reg_01.bits.version >= 0x10) {
 979                 printk(KERN_DEBUG ".... register #02: %08X\n", reg_02.raw);
 980                 printk(KERN_DEBUG ".......     : arbitration: %02X\n", reg_02.bits.arbitration);
 981         }
 982
 983         printk(KERN_DEBUG ".... IRQ redirection table:\n");
 984
 985         printk(KERN_DEBUG " NR Dst Mask Trig IRR Pol"
 986                           " Stat Dmod Deli Vect:   \n");
 987
 988         for (i = 0; i <= reg_01.bits.entries; i++) {
 989                 struct IO_APIC_route_entry entry;
 990
 991                 entry = ioapic_read_entry(apic, i);
 992
 993                 printk(KERN_DEBUG " %02x %03X ",
 994                         i,
 995                         entry.dest
 996                 );
 997
 998                 printk("%1d    %1d    %1d   %1d   %1d    %1d    %1d    %02X\n",
 999                         entry.mask,
1000                         entry.trigger,
1001                         entry.irr,
1002                         entry.polarity,
1003                         entry.delivery_status,
1004                         entry.dest_mode,
1005                         entry.delivery_mode,
1006                         entry.vector
1007                 );
1008         }
1009         }
1010         printk(KERN_DEBUG "IRQ to pin mappings:\n");
1011         for (i = 0; i < NR_IRQS; i++) {
1012                 struct irq_pin_list *entry = irq_2_pin + i;
1013                 if (entry->pin < 0)
1014                         continue;
1015                 printk(KERN_DEBUG "IRQ%d ", i);
1016                 for (;;) {
1017                         printk("-> %d:%d", entry->apic, entry->pin);
1018                         if (!entry->next)
1019                                 break;
1020                         entry = irq_2_pin + entry->next;
1021                 }
1022                 printk("\n");
1023         }
1024
1025         printk(KERN_INFO ".................................... done.\n");
1026
1027         return;
1028 }
1029
1030 #if 0
1031
1032 static __apicdebuginit void print_APIC_bitfield (int base)
1033 {
1034         unsigned int v;
1035         int i, j;
1036
1037         if (apic_verbosity == APIC_QUIET)
1038                 return;
1039
1040         printk(KERN_DEBUG "0123456789abcdef0123456789abcdef\n" KERN_DEBUG);
1041         for (i = 0; i < 8; i++) {
1042                 v = apic_read(base + i*0x10);
1043                 for (j = 0; j < 32; j++) {
1044                         if (v & (1<<j))
1045                                 printk("1");
1046                         else
1047                                 printk("0");
1048                 }
1049                 printk("\n");
1050         }
1051 }
1052
1053 void __apicdebuginit print_local_APIC(void * dummy)
1054 {
1055         unsigned int v, ver, maxlvt;
1056
1057         if (apic_verbosity == APIC_QUIET)
1058                 return;
1059
1060         printk("\n" KERN_DEBUG "printing local APIC contents on CPU#%d/%d:\n",
1061                 smp_processor_id(), hard_smp_processor_id());
1062         printk(KERN_INFO "... APIC ID:      %08x (%01x)\n", v, GET_APIC_ID(read_apic_id()));
1063         v = apic_read(APIC_LVR);
1064         printk(KERN_INFO "... APIC VERSION: %08x\n", v);
1065         ver = GET_APIC_VERSION(v);
1066         maxlvt = lapic_get_maxlvt();
1067
1068         v = apic_read(APIC_TASKPRI);
1069         printk(KERN_DEBUG "... APIC TASKPRI: %08x (%02x)\n", v, v & APIC_TPRI_MASK);
1070
1071         v = apic_read(APIC_ARBPRI);
1072         printk(KERN_DEBUG "... APIC ARBPRI: %08x (%02x)\n", v,
1073                 v & APIC_ARBPRI_MASK);
1074         v = apic_read(APIC_PROCPRI);
1075         printk(KERN_DEBUG "... APIC PROCPRI: %08x\n", v);
1076
1077         v = apic_read(APIC_EOI);
1078         printk(KERN_DEBUG "... APIC EOI: %08x\n", v);
1079         v = apic_read(APIC_RRR);
1080         printk(KERN_DEBUG "... APIC RRR: %08x\n", v);
1081         v = apic_read(APIC_LDR);
1082         printk(KERN_DEBUG "... APIC LDR: %08x\n", v);
1083         v = apic_read(APIC_DFR);
1084         printk(KERN_DEBUG "... APIC DFR: %08x\n", v);
1085         v = apic_read(APIC_SPIV);
1086         printk(KERN_DEBUG "... APIC SPIV: %08x\n", v);
1087
1088         printk(KERN_DEBUG "... APIC ISR field:\n");
1089         print_APIC_bitfield(APIC_ISR);
1090         printk(KERN_DEBUG "... APIC TMR field:\n");
1091         print_APIC_bitfield(APIC_TMR);
1092         printk(KERN_DEBUG "... APIC IRR field:\n");
1093         print_APIC_bitfield(APIC_IRR);
1094
1095         v = apic_read(APIC_ESR);
1096         printk(KERN_DEBUG "... APIC ESR: %08x\n", v);
1097
1098         v = apic_read(APIC_ICR);
1099         printk(KERN_DEBUG "... APIC ICR: %08x\n", v);
1100         v = apic_read(APIC_ICR2);
1101         printk(KERN_DEBUG "... APIC ICR2: %08x\n", v);
1102
1103         v = apic_read(APIC_LVTT);
1104         printk(KERN_DEBUG "... APIC LVTT: %08x\n", v);
1105
1106         if (maxlvt > 3) {                       /* PC is LVT#4. */
1107                 v = apic_read(APIC_LVTPC);
1108                 printk(KERN_DEBUG "... APIC LVTPC: %08x\n", v);
1109         }
1110         v = apic_read(APIC_LVT0);
1111         printk(KERN_DEBUG "... APIC LVT0: %08x\n", v);
1112         v = apic_read(APIC_LVT1);
1113         printk(KERN_DEBUG "... APIC LVT1: %08x\n", v);
1114
1115         if (maxlvt > 2) {                       /* ERR is LVT#3. */
1116                 v = apic_read(APIC_LVTERR);
1117                 printk(KERN_DEBUG "... APIC LVTERR: %08x\n", v);
1118         }
1119
1120         v = apic_read(APIC_TMICT);
1121         printk(KERN_DEBUG "... APIC TMICT: %08x\n", v);
1122         v = apic_read(APIC_TMCCT);
1123         printk(KERN_DEBUG "... APIC TMCCT: %08x\n", v);
1124         v = apic_read(APIC_TDCR);
1125         printk(KERN_DEBUG "... APIC TDCR: %08x\n", v);
1126         printk("\n");
1127 }
1128
1129 void print_all_local_APICs (void)
1130 {
1131         on_each_cpu(print_local_APIC, NULL, 1, 1);
1132 }
1133
1134 void __apicdebuginit print_PIC(void)
1135 {
1136         unsigned int v;
1137         unsigned long flags;
1138
1139         if (apic_verbosity == APIC_QUIET)
1140                 return;
1141
1142         printk(KERN_DEBUG "\nprinting PIC contents\n");
1143
1144         spin_lock_irqsave(&i8259A_lock, flags);
1145
1146         v = inb(0xa1) << 8 | inb(0x21);
1147         printk(KERN_DEBUG "... PIC  IMR: %04x\n", v);
1148
1149         v = inb(0xa0) << 8 | inb(0x20);
1150         printk(KERN_DEBUG "... PIC  IRR: %04x\n", v);
1151
1152         outb(0x0b,0xa0);
1153         outb(0x0b,0x20);
1154         v = inb(0xa0) << 8 | inb(0x20);
1155         outb(0x0a,0xa0);
1156         outb(0x0a,0x20);
1157
1158         spin_unlock_irqrestore(&i8259A_lock, flags);
1159
1160         printk(KERN_DEBUG "... PIC  ISR: %04x\n", v);
1161
1162         v = inb(0x4d1) << 8 | inb(0x4d0);
1163         printk(KERN_DEBUG "... PIC ELCR: %04x\n", v);
1164 }
1165
1166 #endif  /*  0  */
1167
1168 void __init enable_IO_APIC(void)
1169 {
1170         union IO_APIC_reg_01 reg_01;
1171         int i8259_apic, i8259_pin;
1172         int i, apic;
1173         unsigned long flags;
1174
1175         for (i = 0; i < PIN_MAP_SIZE; i++) {
1176                 irq_2_pin[i].pin = -1;
1177                 irq_2_pin[i].next = 0;
1178         }
1179
1180         /*
1181          * The number of IO-APIC IRQ registers (== #pins):
1182          */
1183         for (apic = 0; apic < nr_ioapics; apic++) {
1184                 spin_lock_irqsave(&ioapic_lock, flags);
1185                 reg_01.raw = io_apic_read(apic, 1);
1186                 spin_unlock_irqrestore(&ioapic_lock, flags);
1187                 nr_ioapic_registers[apic] = reg_01.bits.entries+1;
1188         }
1189         for(apic = 0; apic < nr_ioapics; apic++) {
1190                 int pin;
1191                 /* See if any of the pins is in ExtINT mode */
1192                 for (pin = 0; pin < nr_ioapic_registers[apic]; pin++) {
1193                         struct IO_APIC_route_entry entry;
1194                         entry = ioapic_read_entry(apic, pin);
1195
1196                         /* If the interrupt line is enabled and in ExtInt mode
1197                          * I have found the pin where the i8259 is connected.
1198                          */
1199                         if ((entry.mask == 0) && (entry.delivery_mode == dest_ExtINT)) {
1200                                 ioapic_i8259.apic = apic;
1201                                 ioapic_i8259.pin  = pin;
1202                                 goto found_i8259;
1203                         }
1204                 }
1205         }
1206  found_i8259:
1207         /* Look to see what if the MP table has reported the ExtINT */
1208         i8259_pin  = find_isa_irq_pin(0, mp_ExtINT);
1209         i8259_apic = find_isa_irq_apic(0, mp_ExtINT);
1210         /* Trust the MP table if nothing is setup in the hardware */
1211         if ((ioapic_i8259.pin == -1) && (i8259_pin >= 0)) {
1212                 printk(KERN_WARNING "ExtINT not setup in hardware but reported by MP table\n");
1213                 ioapic_i8259.pin  = i8259_pin;
1214                 ioapic_i8259.apic = i8259_apic;
1215         }
1216         /* Complain if the MP table and the hardware disagree */
1217         if (((ioapic_i8259.apic != i8259_apic) || (ioapic_i8259.pin != i8259_pin)) &&
1218                 (i8259_pin >= 0) && (ioapic_i8259.pin >= 0))
1219         {
1220                 printk(KERN_WARNING "ExtINT in hardware and MP table differ\n");
1221         }
1222
1223         /*
1224          * Do not trust the IO-APIC being empty at bootup
1225          */
1226         clear_IO_APIC();
1227 }
1228
1229 /*
1230  * Not an __init, needed by the reboot code
1231  */
1232 void disable_IO_APIC(void)
1233 {
1234         /*
1235          * Clear the IO-APIC before rebooting:
1236          */
1237         clear_IO_APIC();
1238
1239         /*
1240          * If the i8259 is routed through an IOAPIC
1241          * Put that IOAPIC in virtual wire mode
1242          * so legacy interrupts can be delivered.
1243          */
1244         if (ioapic_i8259.pin != -1) {
1245                 struct IO_APIC_route_entry entry;
1246
1247                 memset(&entry, 0, sizeof(entry));
1248                 entry.mask            = 0; /* Enabled */
1249                 entry.trigger         = 0; /* Edge */
1250                 entry.irr             = 0;
1251                 entry.polarity        = 0; /* High */
1252                 entry.delivery_status = 0;
1253                 entry.dest_mode       = 0; /* Physical */
1254                 entry.delivery_mode   = dest_ExtINT; /* ExtInt */
1255                 entry.vector          = 0;
1256                 entry.dest          = GET_APIC_ID(read_apic_id());
1257
1258                 /*
1259                  * Add it to the IO-APIC irq-routing table:
1260                  */
1261                 ioapic_write_entry(ioapic_i8259.apic, ioapic_i8259.pin, entry);
1262         }
1263
1264         disconnect_bsp_APIC(ioapic_i8259.pin != -1);
1265 }
1266
1267 /*
1268  * There is a nasty bug in some older SMP boards, their mptable lies
1269  * about the timer IRQ. We do the following to work around the situation:
1270  *
1271  *      - timer IRQ defaults to IO-APIC IRQ
1272  *      - if this function detects that timer IRQs are defunct, then we fall
1273  *        back to ISA timer IRQs
1274  */
1275 static int __init timer_irq_works(void)
1276 {
1277         unsigned long t1 = jiffies;
1278         unsigned long flags;
1279
1280         local_save_flags(flags);
1281         local_irq_enable();
1282         /* Let ten ticks pass... */
1283         mdelay((10 * 1000) / HZ);
1284         local_irq_restore(flags);
1285
1286         /*
1287          * Expect a few ticks at least, to be sure some possible
1288          * glue logic does not lock up after one or two first
1289          * ticks in a non-ExtINT mode.  Also the local APIC
1290          * might have cached one ExtINT interrupt.  Finally, at
1291          * least one tick may be lost due to delays.
1292          */
1293
1294         /* jiffies wrap? */
1295         if (time_after(jiffies, t1 + 4))
1296                 return 1;
1297         return 0;
1298 }
1299
1300 /*
1301  * In the SMP+IOAPIC case it might happen that there are an unspecified
1302  * number of pending IRQ events unhandled. These cases are very rare,
1303  * so we 'resend' these IRQs via IPIs, to the same CPU. It's much
1304  * better to do it this way as thus we do not have to be aware of
1305  * 'pending' interrupts in the IRQ path, except at this point.
1306  */
1307 /*
1308  * Edge triggered needs to resend any interrupt
1309  * that was delayed but this is now handled in the device
1310  * independent code.
1311  */
1312
1313 /*
1314  * Starting up a edge-triggered IO-APIC interrupt is
1315  * nasty - we need to make sure that we get the edge.
1316  * If it is already asserted for some reason, we need
1317  * return 1 to indicate that is was pending.
1318  *
1319  * This is not complete - we should be able to fake
1320  * an edge even if it isn't on the 8259A...
1321  */
1322
1323 static unsigned int startup_ioapic_irq(unsigned int irq)
1324 {
1325         int was_pending = 0;
1326         unsigned long flags;
1327
1328         spin_lock_irqsave(&ioapic_lock, flags);
1329         if (irq < 16) {
1330                 disable_8259A_irq(irq);
1331                 if (i8259A_irq_pending(irq))
1332                         was_pending = 1;
1333         }
1334         __unmask_IO_APIC_irq(irq);
1335         spin_unlock_irqrestore(&ioapic_lock, flags);
1336
1337         return was_pending;
1338 }
1339
1340 static int ioapic_retrigger_irq(unsigned int irq)
1341 {
1342         struct irq_cfg *cfg = &irq_cfg[irq];
1343         cpumask_t mask;
1344         unsigned long flags;
1345
1346         spin_lock_irqsave(&vector_lock, flags);
1347         mask = cpumask_of_cpu(first_cpu(cfg->domain));
1348         send_IPI_mask(mask, cfg->vector);
1349         spin_unlock_irqrestore(&vector_lock, flags);
1350
1351         return 1;
1352 }
1353
1354 /*
1355  * Level and edge triggered IO-APIC interrupts need different handling,
1356  * so we use two separate IRQ descriptors. Edge triggered IRQs can be
1357  * handled with the level-triggered descriptor, but that one has slightly
1358  * more overhead. Level-triggered interrupts cannot be handled with the
1359  * edge-triggered handler, without risking IRQ storms and other ugly
1360  * races.
1361  */
1362
1363 #ifdef CONFIG_SMP
1364 asmlinkage void smp_irq_move_cleanup_interrupt(void)
1365 {
1366         unsigned vector, me;
1367         ack_APIC_irq();
1368         exit_idle();
1369         irq_enter();
1370
1371         me = smp_processor_id();
1372         for (vector = FIRST_EXTERNAL_VECTOR; vector < NR_VECTORS; vector++) {
1373                 unsigned int irq;
1374                 struct irq_desc *desc;
1375                 struct irq_cfg *cfg;
1376                 irq = __get_cpu_var(vector_irq)[vector];
1377                 if (irq >= NR_IRQS)
1378                         continue;
1379
1380                 desc = irq_desc + irq;
1381                 cfg = irq_cfg + irq;
1382                 spin_lock(&desc->lock);
1383                 if (!cfg->move_cleanup_count)
1384                         goto unlock;
1385
1386                 if ((vector == cfg->vector) && cpu_isset(me, cfg->domain))
1387                         goto unlock;
1388
1389                 __get_cpu_var(vector_irq)[vector] = -1;
1390                 cfg->move_cleanup_count--;
1391 unlock:
1392                 spin_unlock(&desc->lock);
1393         }
1394
1395         irq_exit();
1396 }
1397
1398 static void irq_complete_move(unsigned int irq)
1399 {
1400         struct irq_cfg *cfg = irq_cfg + irq;
1401         unsigned vector, me;
1402
1403         if (likely(!cfg->move_in_progress))
1404                 return;
1405
1406         vector = ~get_irq_regs()->orig_ax;
1407         me = smp_processor_id();
1408         if ((vector == cfg->vector) && cpu_isset(me, cfg->domain)) {
1409                 cpumask_t cleanup_mask;
1410
1411                 cpus_and(cleanup_mask, cfg->old_domain, cpu_online_map);
1412                 cfg->move_cleanup_count = cpus_weight(cleanup_mask);
1413                 send_IPI_mask(cleanup_mask, IRQ_MOVE_CLEANUP_VECTOR);
1414                 cfg->move_in_progress = 0;
1415         }
1416 }
1417 #else
1418 static inline void irq_complete_move(unsigned int irq) {}
1419 #endif
1420
1421 static void ack_apic_edge(unsigned int irq)
1422 {
1423         irq_complete_move(irq);
1424         move_native_irq(irq);
1425         ack_APIC_irq();
1426 }
1427
1428 static void ack_apic_level(unsigned int irq)
1429 {
1430         int do_unmask_irq = 0;
1431
1432         irq_complete_move(irq);
1433 #ifdef CONFIG_GENERIC_PENDING_IRQ
1434         /* If we are moving the irq we need to mask it */
1435         if (unlikely(irq_desc[irq].status & IRQ_MOVE_PENDING)) {
1436                 do_unmask_irq = 1;
1437                 mask_IO_APIC_irq(irq);
1438         }
1439 #endif
1440
1441         /*
1442          * We must acknowledge the irq before we move it or the acknowledge will
1443          * not propagate properly.
1444          */
1445         ack_APIC_irq();
1446
1447         /* Now we can move and renable the irq */
1448         if (unlikely(do_unmask_irq)) {
1449                 /* Only migrate the irq if the ack has been received.
1450                  *
1451                  * On rare occasions the broadcast level triggered ack gets
1452                  * delayed going to ioapics, and if we reprogram the
1453                  * vector while Remote IRR is still set the irq will never
1454                  * fire again.
1455                  *
1456                  * To prevent this scenario we read the Remote IRR bit
1457                  * of the ioapic.  This has two effects.
1458                  * - On any sane system the read of the ioapic will
1459                  *   flush writes (and acks) going to the ioapic from
1460                  *   this cpu.
1461                  * - We get to see if the ACK has actually been delivered.
1462                  *
1463                  * Based on failed experiments of reprogramming the
1464                  * ioapic entry from outside of irq context starting
1465                  * with masking the ioapic entry and then polling until
1466                  * Remote IRR was clear before reprogramming the
1467                  * ioapic I don't trust the Remote IRR bit to be
1468                  * completey accurate.
1469                  *
1470                  * However there appears to be no other way to plug
1471                  * this race, so if the Remote IRR bit is not
1472                  * accurate and is causing problems then it is a hardware bug
1473                  * and you can go talk to the chipset vendor about it.
1474                  */
1475                 if (!io_apic_level_ack_pending(irq))
1476                         move_masked_irq(irq);
1477                 unmask_IO_APIC_irq(irq);
1478         }
1479 }
1480
1481 static struct irq_chip ioapic_chip __read_mostly = {
1482         .name           = "IO-APIC",
1483         .startup        = startup_ioapic_irq,
1484         .mask           = mask_IO_APIC_irq,
1485         .unmask         = unmask_IO_APIC_irq,
1486         .ack            = ack_apic_edge,
1487         .eoi            = ack_apic_level,
1488 #ifdef CONFIG_SMP
1489         .set_affinity   = set_ioapic_affinity_irq,
1490 #endif
1491         .retrigger      = ioapic_retrigger_irq,
1492 };
1493
1494 static inline void init_IO_APIC_traps(void)
1495 {
1496         int irq;
1497
1498         /*
1499          * NOTE! The local APIC isn't very good at handling
1500          * multiple interrupts at the same interrupt level.
1501          * As the interrupt level is determined by taking the
1502          * vector number and shifting that right by 4, we
1503          * want to spread these out a bit so that they don't
1504          * all fall in the same interrupt level.
1505          *
1506          * Also, we've got to be careful not to trash gate
1507          * 0x80, because int 0x80 is hm, kind of importantish. ;)
1508          */
1509         for (irq = 0; irq < NR_IRQS ; irq++) {
1510                 if (IO_APIC_IRQ(irq) && !irq_cfg[irq].vector) {
1511                         /*
1512                          * Hmm.. We don't have an entry for this,
1513                          * so default to an old-fashioned 8259
1514                          * interrupt if we can..
1515                          */
1516                         if (irq < 16)
1517                                 make_8259A_irq(irq);
1518                         else
1519                                 /* Strange. Oh, well.. */
1520                                 irq_desc[irq].chip = &no_irq_chip;
1521                 }
1522         }
1523 }
1524
1525 static void enable_lapic_irq (unsigned int irq)
1526 {
1527         unsigned long v;
1528
1529         v = apic_read(APIC_LVT0);
1530         apic_write(APIC_LVT0, v & ~APIC_LVT_MASKED);
1531 }
1532
1533 static void disable_lapic_irq (unsigned int irq)
1534 {
1535         unsigned long v;
1536
1537         v = apic_read(APIC_LVT0);
1538         apic_write(APIC_LVT0, v | APIC_LVT_MASKED);
1539 }
1540
1541 static void ack_lapic_irq (unsigned int irq)
1542 {
1543         ack_APIC_irq();
1544 }
1545
1546 static void end_lapic_irq (unsigned int i) { /* nothing */ }
1547
1548 static struct hw_interrupt_type lapic_irq_type __read_mostly = {
1549         .name = "local-APIC",
1550         .typename = "local-APIC-edge",
1551         .startup = NULL, /* startup_irq() not used for IRQ0 */
1552         .shutdown = NULL, /* shutdown_irq() not used for IRQ0 */
1553         .enable = enable_lapic_irq,
1554         .disable = disable_lapic_irq,
1555         .ack = ack_lapic_irq,
1556         .end = end_lapic_irq,
1557 };
1558
1559 static void __init setup_nmi(void)
1560 {
1561         /*
1562          * Dirty trick to enable the NMI watchdog ...
1563          * We put the 8259A master into AEOI mode and
1564          * unmask on all local APICs LVT0 as NMI.
1565          *
1566          * The idea to use the 8259A in AEOI mode ('8259A Virtual Wire')
1567          * is from Maciej W. Rozycki - so we do not have to EOI from
1568          * the NMI handler or the timer interrupt.
1569          */
1570         printk(KERN_INFO "activating NMI Watchdog ...");
1571
1572         enable_NMI_through_LVT0();
1573
1574         printk(" done.\n");
1575 }
1576
1577 /*
1578  * This looks a bit hackish but it's about the only one way of sending
1579  * a few INTA cycles to 8259As and any associated glue logic.  ICR does
1580  * not support the ExtINT mode, unfortunately.  We need to send these
1581  * cycles as some i82489DX-based boards have glue logic that keeps the
1582  * 8259A interrupt line asserted until INTA.  --macro
1583  */
1584 static inline void __init unlock_ExtINT_logic(void)
1585 {
1586         int apic, pin, i;
1587         struct IO_APIC_route_entry entry0, entry1;
1588         unsigned char save_control, save_freq_select;
1589
1590         pin  = find_isa_irq_pin(8, mp_INT);
1591         apic = find_isa_irq_apic(8, mp_INT);
1592         if (pin == -1)
1593                 return;
1594
1595         entry0 = ioapic_read_entry(apic, pin);
1596
1597         clear_IO_APIC_pin(apic, pin);
1598
1599         memset(&entry1, 0, sizeof(entry1));
1600
1601         entry1.dest_mode = 0;                   /* physical delivery */
1602         entry1.mask = 0;                        /* unmask IRQ now */
1603         entry1.dest = hard_smp_processor_id();
1604         entry1.delivery_mode = dest_ExtINT;
1605         entry1.polarity = entry0.polarity;
1606         entry1.trigger = 0;
1607         entry1.vector = 0;
1608
1609         ioapic_write_entry(apic, pin, entry1);
1610
1611         save_control = CMOS_READ(RTC_CONTROL);
1612         save_freq_select = CMOS_READ(RTC_FREQ_SELECT);
1613         CMOS_WRITE((save_freq_select & ~RTC_RATE_SELECT) | 0x6,
1614                    RTC_FREQ_SELECT);
1615         CMOS_WRITE(save_control | RTC_PIE, RTC_CONTROL);
1616
1617         i = 100;
1618         while (i-- > 0) {
1619                 mdelay(10);
1620                 if ((CMOS_READ(RTC_INTR_FLAGS) & RTC_PF) == RTC_PF)
1621                         i -= 10;
1622         }
1623
1624         CMOS_WRITE(save_control, RTC_CONTROL);
1625         CMOS_WRITE(save_freq_select, RTC_FREQ_SELECT);
1626         clear_IO_APIC_pin(apic, pin);
1627
1628         ioapic_write_entry(apic, pin, entry0);
1629 }
1630
1631 /*
1632  * This code may look a bit paranoid, but it's supposed to cooperate with
1633  * a wide range of boards and BIOS bugs.  Fortunately only the timer IRQ
1634  * is so screwy.  Thanks to Brian Perkins for testing/hacking this beast
1635  * fanatically on his truly buggy board.
1636  *
1637  * FIXME: really need to revamp this for modern platforms only.
1638  */
1639 static inline void __init check_timer(void)
1640 {
1641         struct irq_cfg *cfg = irq_cfg + 0;
1642         int apic1, pin1, apic2, pin2;
1643         unsigned long flags;
1644
1645         local_irq_save(flags);
1646
1647         /*
1648          * get/set the timer IRQ vector:
1649          */
1650         disable_8259A_irq(0);
1651         assign_irq_vector(0, TARGET_CPUS);
1652
1653         /*
1654          * As IRQ0 is to be enabled in the 8259A, the virtual
1655          * wire has to be disabled in the local APIC.
1656          */
1657         apic_write(APIC_LVT0, APIC_LVT_MASKED | APIC_DM_EXTINT);
1658         init_8259A(1);
1659
1660         pin1  = find_isa_irq_pin(0, mp_INT);
1661         apic1 = find_isa_irq_apic(0, mp_INT);
1662         pin2  = ioapic_i8259.pin;
1663         apic2 = ioapic_i8259.apic;
1664
1665         apic_printk(APIC_VERBOSE,KERN_INFO "..TIMER: vector=0x%02X apic1=%d pin1=%d apic2=%d pin2=%d\n",
1666                 cfg->vector, apic1, pin1, apic2, pin2);
1667
1668         if (pin1 != -1) {
1669                 /*
1670                  * Ok, does IRQ0 through the IOAPIC work?
1671                  */
1672                 unmask_IO_APIC_irq(0);
1673                 if (!no_timer_check && timer_irq_works()) {
1674                         nmi_watchdog_default();
1675                         if (nmi_watchdog == NMI_IO_APIC) {
1676                                 setup_nmi();
1677                                 enable_8259A_irq(0);
1678                         }
1679                         if (disable_timer_pin_1 > 0)
1680                                 clear_IO_APIC_pin(0, pin1);
1681                         goto out;
1682                 }
1683                 clear_IO_APIC_pin(apic1, pin1);
1684                 apic_printk(APIC_QUIET,KERN_ERR "..MP-BIOS bug: 8254 timer not "
1685                                 "connected to IO-APIC\n");
1686         }
1687
1688         apic_printk(APIC_VERBOSE,KERN_INFO "...trying to set up timer (IRQ0) "
1689                                 "through the 8259A ... ");
1690         if (pin2 != -1) {
1691                 apic_printk(APIC_VERBOSE,"\n..... (found apic %d pin %d) ...",
1692                         apic2, pin2);
1693                 /*
1694                  * legacy devices should be connected to IO APIC #0
1695                  */
1696                 setup_ExtINT_IRQ0_pin(apic2, pin2, cfg->vector);
1697                 enable_8259A_irq(0);
1698                 if (timer_irq_works()) {
1699                         apic_printk(APIC_VERBOSE," works.\n");
1700                         timer_through_8259 = 1;
1701                         nmi_watchdog_default();
1702                         if (nmi_watchdog == NMI_IO_APIC) {
1703                                 disable_8259A_irq(0);
1704                                 setup_nmi();
1705                                 enable_8259A_irq(0);
1706                         }
1707                         goto out;
1708                 }
1709                 /*
1710                  * Cleanup, just in case ...
1711                  */
1712                 disable_8259A_irq(0);
1713                 clear_IO_APIC_pin(apic2, pin2);
1714         }
1715         apic_printk(APIC_VERBOSE," failed.\n");
1716
1717         if (nmi_watchdog == NMI_IO_APIC) {
1718                 printk(KERN_WARNING "timer doesn't work through the IO-APIC - disabling NMI Watchdog!\n");
1719                 nmi_watchdog = 0;
1720         }
1721
1722         apic_printk(APIC_VERBOSE, KERN_INFO "...trying to set up timer as Virtual Wire IRQ...");
1723
1724         irq_desc[0].chip = &lapic_irq_type;
1725         apic_write(APIC_LVT0, APIC_DM_FIXED | cfg->vector);     /* Fixed mode */
1726         enable_8259A_irq(0);
1727
1728         if (timer_irq_works()) {
1729                 apic_printk(APIC_VERBOSE," works.\n");
1730                 goto out;
1731         }
1732         disable_8259A_irq(0);
1733         apic_write(APIC_LVT0, APIC_LVT_MASKED | APIC_DM_FIXED | cfg->vector);
1734         apic_printk(APIC_VERBOSE," failed.\n");
1735
1736         apic_printk(APIC_VERBOSE, KERN_INFO "...trying to set up timer as ExtINT IRQ...");
1737
1738         init_8259A(0);
1739         make_8259A_irq(0);
1740         apic_write(APIC_LVT0, APIC_DM_EXTINT);
1741
1742         unlock_ExtINT_logic();
1743
1744         if (timer_irq_works()) {
1745                 apic_printk(APIC_VERBOSE," works.\n");
1746                 goto out;
1747         }
1748         apic_printk(APIC_VERBOSE," failed :(.\n");
1749         panic("IO-APIC + timer doesn't work! Try using the 'noapic' kernel parameter\n");
1750 out:
1751         local_irq_restore(flags);
1752 }
1753
1754 static int __init notimercheck(char *s)
1755 {
1756         no_timer_check = 1;
1757         return 1;
1758 }
1759 __setup("no_timer_check", notimercheck);
1760
1761 /*
1762  *
1763  * IRQs that are handled by the PIC in the MPS IOAPIC case.
1764  * - IRQ2 is the cascade IRQ, and cannot be a io-apic IRQ.
1765  *   Linux doesn't really care, as it's not actually used
1766  *   for any interrupt handling anyway.
1767  */
1768 #define PIC_IRQS        (1<<2)
1769
1770 void __init setup_IO_APIC(void)
1771 {
1772
1773         /*
1774          * calling enable_IO_APIC() is moved to setup_local_APIC for BP
1775          */
1776
1777         if (acpi_ioapic)
1778                 io_apic_irqs = ~0;      /* all IRQs go through IOAPIC */
1779         else
1780                 io_apic_irqs = ~PIC_IRQS;
1781
1782         apic_printk(APIC_VERBOSE, "ENABLING IO-APIC IRQs\n");
1783
1784         sync_Arb_IDs();
1785         setup_IO_APIC_irqs();
1786         init_IO_APIC_traps();
1787         check_timer();
1788         if (!acpi_ioapic)
1789                 print_IO_APIC();
1790 }
1791
1792 struct sysfs_ioapic_data {
1793         struct sys_device dev;
1794         struct IO_APIC_route_entry entry[0];
1795 };
1796 static struct sysfs_ioapic_data * mp_ioapic_data[MAX_IO_APICS];
1797
1798 static int ioapic_suspend(struct sys_device *dev, pm_message_t state)
1799 {
1800         struct IO_APIC_route_entry *entry;
1801         struct sysfs_ioapic_data *data;
1802         int i;
1803
1804         data = container_of(dev, struct sysfs_ioapic_data, dev);
1805         entry = data->entry;
1806         for (i = 0; i < nr_ioapic_registers[dev->id]; i ++, entry ++ )
1807                 *entry = ioapic_read_entry(dev->id, i);
1808
1809         return 0;
1810 }
1811
1812 static int ioapic_resume(struct sys_device *dev)
1813 {
1814         struct IO_APIC_route_entry *entry;
1815         struct sysfs_ioapic_data *data;
1816         unsigned long flags;
1817         union IO_APIC_reg_00 reg_00;
1818         int i;
1819
1820         data = container_of(dev, struct sysfs_ioapic_data, dev);
1821         entry = data->entry;
1822
1823         spin_lock_irqsave(&ioapic_lock, flags);
1824         reg_00.raw = io_apic_read(dev->id, 0);
1825         if (reg_00.bits.ID != mp_ioapics[dev->id].mpc_apicid) {
1826                 reg_00.bits.ID = mp_ioapics[dev->id].mpc_apicid;
1827                 io_apic_write(dev->id, 0, reg_00.raw);
1828         }
1829         spin_unlock_irqrestore(&ioapic_lock, flags);
1830         for (i = 0; i < nr_ioapic_registers[dev->id]; i++)
1831                 ioapic_write_entry(dev->id, i, entry[i]);
1832
1833         return 0;
1834 }
1835
1836 static struct sysdev_class ioapic_sysdev_class = {
1837         .name = "ioapic",
1838         .suspend = ioapic_suspend,
1839         .resume = ioapic_resume,
1840 };
1841
1842 static int __init ioapic_init_sysfs(void)
1843 {
1844         struct sys_device * dev;
1845         int i, size, error;
1846
1847         error = sysdev_class_register(&ioapic_sysdev_class);
1848         if (error)
1849                 return error;
1850
1851         for (i = 0; i < nr_ioapics; i++ ) {
1852                 size = sizeof(struct sys_device) + nr_ioapic_registers[i]
1853                         * sizeof(struct IO_APIC_route_entry);
1854                 mp_ioapic_data[i] = kzalloc(size, GFP_KERNEL);
1855                 if (!mp_ioapic_data[i]) {
1856                         printk(KERN_ERR "Can't suspend/resume IOAPIC %d\n", i);
1857                         continue;
1858                 }
1859                 dev = &mp_ioapic_data[i]->dev;
1860                 dev->id = i;
1861                 dev->cls = &ioapic_sysdev_class;
1862                 error = sysdev_register(dev);
1863                 if (error) {
1864                         kfree(mp_ioapic_data[i]);
1865                         mp_ioapic_data[i] = NULL;
1866                         printk(KERN_ERR "Can't suspend/resume IOAPIC %d\n", i);
1867                         continue;
1868                 }
1869         }
1870
1871         return 0;
1872 }
1873
1874 device_initcall(ioapic_init_sysfs);
1875
1876 /*
1877  * Dynamic irq allocate and deallocation
1878  */
1879 int create_irq(void)
1880 {
1881         /* Allocate an unused irq */
1882         int irq;
1883         int new;
1884         unsigned long flags;
1885
1886         irq = -ENOSPC;
1887         spin_lock_irqsave(&vector_lock, flags);
1888         for (new = (NR_IRQS - 1); new >= 0; new--) {
1889                 if (platform_legacy_irq(new))
1890                         continue;
1891                 if (irq_cfg[new].vector != 0)
1892                         continue;
1893                 if (__assign_irq_vector(new, TARGET_CPUS) == 0)
1894                         irq = new;
1895                 break;
1896         }
1897         spin_unlock_irqrestore(&vector_lock, flags);
1898
1899         if (irq >= 0) {
1900                 dynamic_irq_init(irq);
1901         }
1902         return irq;
1903 }
1904
1905 void destroy_irq(unsigned int irq)
1906 {
1907         unsigned long flags;
1908
1909         dynamic_irq_cleanup(irq);
1910
1911         spin_lock_irqsave(&vector_lock, flags);
1912         __clear_irq_vector(irq);
1913         spin_unlock_irqrestore(&vector_lock, flags);
1914 }
1915
1916 /*
1917  * MSI message composition
1918  */
1919 #ifdef CONFIG_PCI_MSI
1920 static int msi_compose_msg(struct pci_dev *pdev, unsigned int irq, struct msi_msg *msg)
1921 {
1922         struct irq_cfg *cfg = irq_cfg + irq;
1923         int err;
1924         unsigned dest;
1925         cpumask_t tmp;
1926
1927         tmp = TARGET_CPUS;
1928         err = assign_irq_vector(irq, tmp);
1929         if (!err) {
1930                 cpus_and(tmp, cfg->domain, tmp);
1931                 dest = cpu_mask_to_apicid(tmp);
1932
1933                 msg->address_hi = MSI_ADDR_BASE_HI;
1934                 msg->address_lo =
1935                         MSI_ADDR_BASE_LO |
1936                         ((INT_DEST_MODE == 0) ?
1937                                 MSI_ADDR_DEST_MODE_PHYSICAL:
1938                                 MSI_ADDR_DEST_MODE_LOGICAL) |
1939                         ((INT_DELIVERY_MODE != dest_LowestPrio) ?
1940                                 MSI_ADDR_REDIRECTION_CPU:
1941                                 MSI_ADDR_REDIRECTION_LOWPRI) |
1942                         MSI_ADDR_DEST_ID(dest);
1943
1944                 msg->data =
1945                         MSI_DATA_TRIGGER_EDGE |
1946                         MSI_DATA_LEVEL_ASSERT |
1947                         ((INT_DELIVERY_MODE != dest_LowestPrio) ?
1948                                 MSI_DATA_DELIVERY_FIXED:
1949                                 MSI_DATA_DELIVERY_LOWPRI) |
1950                         MSI_DATA_VECTOR(cfg->vector);
1951         }
1952         return err;
1953 }
1954
1955 #ifdef CONFIG_SMP
1956 static void set_msi_irq_affinity(unsigned int irq, cpumask_t mask)
1957 {
1958         struct irq_cfg *cfg = irq_cfg + irq;
1959         struct msi_msg msg;
1960         unsigned int dest;
1961         cpumask_t tmp;
1962
1963         cpus_and(tmp, mask, cpu_online_map);
1964         if (cpus_empty(tmp))
1965                 return;
1966
1967         if (assign_irq_vector(irq, mask))
1968                 return;
1969
1970         cpus_and(tmp, cfg->domain, mask);
1971         dest = cpu_mask_to_apicid(tmp);
1972
1973         read_msi_msg(irq, &msg);
1974
1975         msg.data &= ~MSI_DATA_VECTOR_MASK;
1976         msg.data |= MSI_DATA_VECTOR(cfg->vector);
1977         msg.address_lo &= ~MSI_ADDR_DEST_ID_MASK;
1978         msg.address_lo |= MSI_ADDR_DEST_ID(dest);
1979
1980         write_msi_msg(irq, &msg);
1981         irq_desc[irq].affinity = mask;
1982 }
1983 #endif /* CONFIG_SMP */
1984
1985 /*
1986  * IRQ Chip for MSI PCI/PCI-X/PCI-Express Devices,
1987  * which implement the MSI or MSI-X Capability Structure.
1988  */
1989 static struct irq_chip msi_chip = {
1990         .name           = "PCI-MSI",
1991         .unmask         = unmask_msi_irq,
1992         .mask           = mask_msi_irq,
1993         .ack            = ack_apic_edge,
1994 #ifdef CONFIG_SMP
1995         .set_affinity   = set_msi_irq_affinity,
1996 #endif
1997         .retrigger      = ioapic_retrigger_irq,
1998 };
1999
2000 int arch_setup_msi_irq(struct pci_dev *dev, struct msi_desc *desc)
2001 {
2002         struct msi_msg msg;
2003         int irq, ret;
2004         irq = create_irq();
2005         if (irq < 0)
2006                 return irq;
2007
2008         ret = msi_compose_msg(dev, irq, &msg);
2009         if (ret < 0) {
2010                 destroy_irq(irq);
2011                 return ret;
2012         }
2013
2014         set_irq_msi(irq, desc);
2015         write_msi_msg(irq, &msg);
2016
2017         set_irq_chip_and_handler_name(irq, &msi_chip, handle_edge_irq, "edge");
2018
2019         return 0;
2020 }
2021
2022 void arch_teardown_msi_irq(unsigned int irq)
2023 {
2024         destroy_irq(irq);
2025 }
2026
2027 #ifdef CONFIG_DMAR
2028 #ifdef CONFIG_SMP
2029 static void dmar_msi_set_affinity(unsigned int irq, cpumask_t mask)
2030 {
2031         struct irq_cfg *cfg = irq_cfg + irq;
2032         struct msi_msg msg;
2033         unsigned int dest;
2034         cpumask_t tmp;
2035
2036         cpus_and(tmp, mask, cpu_online_map);
2037         if (cpus_empty(tmp))
2038                 return;
2039
2040         if (assign_irq_vector(irq, mask))
2041                 return;
2042
2043         cpus_and(tmp, cfg->domain, mask);
2044         dest = cpu_mask_to_apicid(tmp);
2045
2046         dmar_msi_read(irq, &msg);
2047
2048         msg.data &= ~MSI_DATA_VECTOR_MASK;
2049         msg.data |= MSI_DATA_VECTOR(cfg->vector);
2050         msg.address_lo &= ~MSI_ADDR_DEST_ID_MASK;
2051         msg.address_lo |= MSI_ADDR_DEST_ID(dest);
2052
2053         dmar_msi_write(irq, &msg);
2054         irq_desc[irq].affinity = mask;
2055 }
2056 #endif /* CONFIG_SMP */
2057
2058 struct irq_chip dmar_msi_type = {
2059         .name = "DMAR_MSI",
2060         .unmask = dmar_msi_unmask,
2061         .mask = dmar_msi_mask,
2062         .ack = ack_apic_edge,
2063 #ifdef CONFIG_SMP
2064         .set_affinity = dmar_msi_set_affinity,
2065 #endif
2066         .retrigger = ioapic_retrigger_irq,
2067 };
2068
2069 int arch_setup_dmar_msi(unsigned int irq)
2070 {
2071         int ret;
2072         struct msi_msg msg;
2073
2074         ret = msi_compose_msg(NULL, irq, &msg);
2075         if (ret < 0)
2076                 return ret;
2077         dmar_msi_write(irq, &msg);
2078         set_irq_chip_and_handler_name(irq, &dmar_msi_type, handle_edge_irq,
2079                 "edge");
2080         return 0;
2081 }
2082 #endif
2083
2084 #endif /* CONFIG_PCI_MSI */
2085 /*
2086  * Hypertransport interrupt support
2087  */
2088 #ifdef CONFIG_HT_IRQ
2089
2090 #ifdef CONFIG_SMP
2091
2092 static void target_ht_irq(unsigned int irq, unsigned int dest, u8 vector)
2093 {
2094         struct ht_irq_msg msg;
2095         fetch_ht_irq_msg(irq, &msg);
2096
2097         msg.address_lo &= ~(HT_IRQ_LOW_VECTOR_MASK | HT_IRQ_LOW_DEST_ID_MASK);
2098         msg.address_hi &= ~(HT_IRQ_HIGH_DEST_ID_MASK);
2099
2100         msg.address_lo |= HT_IRQ_LOW_VECTOR(vector) | HT_IRQ_LOW_DEST_ID(dest);
2101         msg.address_hi |= HT_IRQ_HIGH_DEST_ID(dest);
2102
2103         write_ht_irq_msg(irq, &msg);
2104 }
2105
2106 static void set_ht_irq_affinity(unsigned int irq, cpumask_t mask)
2107 {
2108         struct irq_cfg *cfg = irq_cfg + irq;
2109         unsigned int dest;
2110         cpumask_t tmp;
2111
2112         cpus_and(tmp, mask, cpu_online_map);
2113         if (cpus_empty(tmp))
2114                 return;
2115
2116         if (assign_irq_vector(irq, mask))
2117                 return;
2118
2119         cpus_and(tmp, cfg->domain, mask);
2120         dest = cpu_mask_to_apicid(tmp);
2121
2122         target_ht_irq(irq, dest, cfg->vector);
2123         irq_desc[irq].affinity = mask;
2124 }
2125 #endif
2126
2127 static struct irq_chip ht_irq_chip = {
2128         .name           = "PCI-HT",
2129         .mask           = mask_ht_irq,
2130         .unmask         = unmask_ht_irq,
2131         .ack            = ack_apic_edge,
2132 #ifdef CONFIG_SMP
2133         .set_affinity   = set_ht_irq_affinity,
2134 #endif
2135         .retrigger      = ioapic_retrigger_irq,
2136 };
2137
2138 int arch_setup_ht_irq(unsigned int irq, struct pci_dev *dev)
2139 {
2140         struct irq_cfg *cfg = irq_cfg + irq;
2141         int err;
2142         cpumask_t tmp;
2143
2144         tmp = TARGET_CPUS;
2145         err = assign_irq_vector(irq, tmp);
2146         if (!err) {
2147                 struct ht_irq_msg msg;
2148                 unsigned dest;
2149
2150                 cpus_and(tmp, cfg->domain, tmp);
2151                 dest = cpu_mask_to_apicid(tmp);
2152
2153                 msg.address_hi = HT_IRQ_HIGH_DEST_ID(dest);
2154
2155                 msg.address_lo =
2156                         HT_IRQ_LOW_BASE |
2157                         HT_IRQ_LOW_DEST_ID(dest) |
2158                         HT_IRQ_LOW_VECTOR(cfg->vector) |
2159                         ((INT_DEST_MODE == 0) ?
2160                                 HT_IRQ_LOW_DM_PHYSICAL :
2161                                 HT_IRQ_LOW_DM_LOGICAL) |
2162                         HT_IRQ_LOW_RQEOI_EDGE |
2163                         ((INT_DELIVERY_MODE != dest_LowestPrio) ?
2164                                 HT_IRQ_LOW_MT_FIXED :
2165                                 HT_IRQ_LOW_MT_ARBITRATED) |
2166                         HT_IRQ_LOW_IRQ_MASKED;
2167
2168                 write_ht_irq_msg(irq, &msg);
2169
2170                 set_irq_chip_and_handler_name(irq, &ht_irq_chip,
2171                                               handle_edge_irq, "edge");
2172         }
2173         return err;
2174 }
2175 #endif /* CONFIG_HT_IRQ */
2176
2177 /* --------------------------------------------------------------------------
2178                           ACPI-based IOAPIC Configuration
2179    -------------------------------------------------------------------------- */
2180
2181 #ifdef CONFIG_ACPI
2182
2183 #define IO_APIC_MAX_ID          0xFE
2184
2185 int __init io_apic_get_redir_entries (int ioapic)
2186 {
2187         union IO_APIC_reg_01    reg_01;
2188         unsigned long flags;
2189
2190         spin_lock_irqsave(&ioapic_lock, flags);
2191         reg_01.raw = io_apic_read(ioapic, 1);
2192         spin_unlock_irqrestore(&ioapic_lock, flags);
2193
2194         return reg_01.bits.entries;
2195 }
2196
2197
2198 int io_apic_set_pci_routing (int ioapic, int pin, int irq, int triggering, int polarity)
2199 {
2200         if (!IO_APIC_IRQ(irq)) {
2201                 apic_printk(APIC_QUIET,KERN_ERR "IOAPIC[%d]: Invalid reference to IRQ 0\n",
2202                         ioapic);
2203                 return -EINVAL;
2204         }
2205
2206         /*
2207          * IRQs < 16 are already in the irq_2_pin[] map
2208          */
2209         if (irq >= 16)
2210                 add_pin_to_irq(irq, ioapic, pin);
2211
2212         setup_IO_APIC_irq(ioapic, pin, irq, triggering, polarity);
2213
2214         return 0;
2215 }
2216
2217
2218 int acpi_get_override_irq(int bus_irq, int *trigger, int *polarity)
2219 {
2220         int i;
2221
2222         if (skip_ioapic_setup)
2223                 return -1;
2224
2225         for (i = 0; i < mp_irq_entries; i++)
2226                 if (mp_irqs[i].mpc_irqtype == mp_INT &&
2227                     mp_irqs[i].mpc_srcbusirq == bus_irq)
2228                         break;
2229         if (i >= mp_irq_entries)
2230                 return -1;
2231
2232         *trigger = irq_trigger(i);
2233         *polarity = irq_polarity(i);
2234         return 0;
2235 }
2236
2237 #endif /* CONFIG_ACPI */
2238
2239 /*
2240  * This function currently is only a helper for the i386 smp boot process where
2241  * we need to reprogram the ioredtbls to cater for the cpus which have come online
2242  * so mask in all cases should simply be TARGET_CPUS
2243  */
2244 #ifdef CONFIG_SMP
2245 void __init setup_ioapic_dest(void)
2246 {
2247         int pin, ioapic, irq, irq_entry;
2248
2249         if (skip_ioapic_setup == 1)
2250                 return;
2251
2252         for (ioapic = 0; ioapic < nr_ioapics; ioapic++) {
2253                 for (pin = 0; pin < nr_ioapic_registers[ioapic]; pin++) {
2254                         irq_entry = find_irq_entry(ioapic, pin, mp_INT);
2255                         if (irq_entry == -1)
2256                                 continue;
2257                         irq = pin_2_irq(irq_entry, ioapic, pin);
2258
2259                         /* setup_IO_APIC_irqs could fail to get vector for some device
2260                          * when you have too many devices, because at that time only boot
2261                          * cpu is online.
2262                          */
2263                         if (!irq_cfg[irq].vector)
2264                                 setup_IO_APIC_irq(ioapic, pin, irq,
2265                                                   irq_trigger(irq_entry),
2266                                                   irq_polarity(irq_entry));
2267                         else
2268                                 set_ioapic_affinity_irq(irq, TARGET_CPUS);
2269                 }
2270
2271         }
2272 }
2273 #endif
2274
2275 #define IOAPIC_RESOURCE_NAME_SIZE 11
2276
2277 static struct resource *ioapic_resources;
2278
2279 static struct resource * __init ioapic_setup_resources(void)
2280 {
2281         unsigned long n;
2282         struct resource *res;
2283         char *mem;
2284         int i;
2285
2286         if (nr_ioapics <= 0)
2287                 return NULL;
2288
2289         n = IOAPIC_RESOURCE_NAME_SIZE + sizeof(struct resource);
2290         n *= nr_ioapics;
2291
2292         mem = alloc_bootmem(n);
2293         res = (void *)mem;
2294
2295         if (mem != NULL) {
2296                 mem += sizeof(struct resource) * nr_ioapics;
2297
2298                 for (i = 0; i < nr_ioapics; i++) {
2299                         res[i].name = mem;
2300                         res[i].flags = IORESOURCE_MEM | IORESOURCE_BUSY;
2301                         sprintf(mem,  "IOAPIC %u", i);
2302                         mem += IOAPIC_RESOURCE_NAME_SIZE;
2303                 }
2304         }
2305
2306         ioapic_resources = res;
2307
2308         return res;
2309 }
2310
2311 void __init ioapic_init_mappings(void)
2312 {
2313         unsigned long ioapic_phys, idx = FIX_IO_APIC_BASE_0;
2314         struct resource *ioapic_res;
2315         int i;
2316
2317         ioapic_res = ioapic_setup_resources();
2318         for (i = 0; i < nr_ioapics; i++) {
2319                 if (smp_found_config) {
2320                         ioapic_phys = mp_ioapics[i].mpc_apicaddr;
2321                 } else {
2322                         ioapic_phys = (unsigned long)
2323                                 alloc_bootmem_pages(PAGE_SIZE);
2324                         ioapic_phys = __pa(ioapic_phys);
2325                 }
2326                 set_fixmap_nocache(idx, ioapic_phys);
2327                 apic_printk(APIC_VERBOSE,
2328                             "mapped IOAPIC to %016lx (%016lx)\n",
2329                             __fix_to_virt(idx), ioapic_phys);
2330                 idx++;
2331
2332                 if (ioapic_res != NULL) {
2333                         ioapic_res->start = ioapic_phys;
2334                         ioapic_res->end = ioapic_phys + (4 * 1024) - 1;
2335                         ioapic_res++;
2336                 }
2337         }
2338 }
2339
2340 static int __init ioapic_insert_resources(void)
2341 {
2342         int i;
2343         struct resource *r = ioapic_resources;
2344
2345         if (!r) {
2346                 printk(KERN_ERR
2347                        "IO APIC resources could be not be allocated.\n");
2348                 return -1;
2349         }
2350
2351         for (i = 0; i < nr_ioapics; i++) {
2352                 insert_resource(&iomem_resource, r);
2353                 r++;
2354         }
2355
2356         return 0;
2357 }
2358
2359 /* Insert the IO APIC resources after PCI initialization has occured to handle
2360  * IO APICS that are mapped in on a BAR in PCI space. */
2361 late_initcall(ioapic_insert_resources);
2362