SAFE public projects git trees. - safe/jmp/linux-2.6/blob - arch/x86/kernel/cpu/common.c

   1 #include <linux/init.h>
   2 #include <linux/kernel.h>
   3 #include <linux/sched.h>
   4 #include <linux/string.h>
   5 #include <linux/bootmem.h>
   6 #include <linux/bitops.h>
   7 #include <linux/module.h>
   8 #include <linux/kgdb.h>
   9 #include <linux/topology.h>
  10 #include <linux/delay.h>
  11 #include <linux/smp.h>
  12 #include <linux/percpu.h>
  13 #include <asm/i387.h>
  14 #include <asm/msr.h>
  15 #include <asm/io.h>
  16 #include <asm/linkage.h>
  17 #include <asm/mmu_context.h>
  18 #include <asm/mtrr.h>
  19 #include <asm/mce.h>
  20 #include <asm/pat.h>
  21 #include <asm/asm.h>
  22 #include <asm/numa.h>
  23 #include <asm/smp.h>
  24 #include <asm/cpu.h>
  25 #include <asm/cpumask.h>
  26 #ifdef CONFIG_X86_LOCAL_APIC
  27 #include <asm/mpspec.h>
  28 #include <asm/apic.h>
  29 #include <asm/genapic.h>
  30 #include <asm/genapic.h>
  31 #include <asm/uv/uv.h>
  32 #endif
  33
  34 #include <asm/pgtable.h>
  35 #include <asm/processor.h>
  36 #include <asm/desc.h>
  37 #include <asm/atomic.h>
  38 #include <asm/proto.h>
  39 #include <asm/sections.h>
  40 #include <asm/setup.h>
  41 #include <asm/hypervisor.h>
  42
  43 #include "cpu.h"
  44
  45 #ifdef CONFIG_X86_64
  46
  47 /* all of these masks are initialized in setup_cpu_local_masks() */
  48 cpumask_var_t cpu_callin_mask;
  49 cpumask_var_t cpu_callout_mask;
  50 cpumask_var_t cpu_initialized_mask;
  51
  52 /* representing cpus for which sibling maps can be computed */
  53 cpumask_var_t cpu_sibling_setup_mask;
  54
  55 /* correctly size the local cpu masks */
  56 void __init setup_cpu_local_masks(void)
  57 {
  58         alloc_bootmem_cpumask_var(&cpu_initialized_mask);
  59         alloc_bootmem_cpumask_var(&cpu_callin_mask);
  60         alloc_bootmem_cpumask_var(&cpu_callout_mask);
  61         alloc_bootmem_cpumask_var(&cpu_sibling_setup_mask);
  62 }
  63
  64 #else /* CONFIG_X86_32 */
  65
  66 cpumask_t cpu_callin_map;
  67 cpumask_t cpu_callout_map;
  68 cpumask_t cpu_initialized;
  69 cpumask_t cpu_sibling_setup_map;
  70
  71 #endif /* CONFIG_X86_32 */
  72
  73
  74 static struct cpu_dev *this_cpu __cpuinitdata;
  75
  76 DEFINE_PER_CPU_PAGE_ALIGNED(struct gdt_page, gdt_page) = { .gdt = {
  77 #ifdef CONFIG_X86_64
  78         /*
  79          * We need valid kernel segments for data and code in long mode too
  80          * IRET will check the segment types  kkeil 2000/10/28
  81          * Also sysret mandates a special GDT layout
  82          *
  83          * The TLS descriptors are currently at a different place compared to i386.
  84          * Hopefully nobody expects them at a fixed place (Wine?)
  85          */
  86         [GDT_ENTRY_KERNEL32_CS] = { { { 0x0000ffff, 0x00cf9b00 } } },
  87         [GDT_ENTRY_KERNEL_CS] = { { { 0x0000ffff, 0x00af9b00 } } },
  88         [GDT_ENTRY_KERNEL_DS] = { { { 0x0000ffff, 0x00cf9300 } } },
  89         [GDT_ENTRY_DEFAULT_USER32_CS] = { { { 0x0000ffff, 0x00cffb00 } } },
  90         [GDT_ENTRY_DEFAULT_USER_DS] = { { { 0x0000ffff, 0x00cff300 } } },
  91         [GDT_ENTRY_DEFAULT_USER_CS] = { { { 0x0000ffff, 0x00affb00 } } },
  92 #else
  93         [GDT_ENTRY_KERNEL_CS] = { { { 0x0000ffff, 0x00cf9a00 } } },
  94         [GDT_ENTRY_KERNEL_DS] = { { { 0x0000ffff, 0x00cf9200 } } },
  95         [GDT_ENTRY_DEFAULT_USER_CS] = { { { 0x0000ffff, 0x00cffa00 } } },
  96         [GDT_ENTRY_DEFAULT_USER_DS] = { { { 0x0000ffff, 0x00cff200 } } },
  97         /*
  98          * Segments used for calling PnP BIOS have byte granularity.
  99          * They code segments and data segments have fixed 64k limits,
 100          * the transfer segment sizes are set at run time.
 101          */
 102         /* 32-bit code */
 103         [GDT_ENTRY_PNPBIOS_CS32] = { { { 0x0000ffff, 0x00409a00 } } },
 104         /* 16-bit code */
 105         [GDT_ENTRY_PNPBIOS_CS16] = { { { 0x0000ffff, 0x00009a00 } } },
 106         /* 16-bit data */
 107         [GDT_ENTRY_PNPBIOS_DS] = { { { 0x0000ffff, 0x00009200 } } },
 108         /* 16-bit data */
 109         [GDT_ENTRY_PNPBIOS_TS1] = { { { 0x00000000, 0x00009200 } } },
 110         /* 16-bit data */
 111         [GDT_ENTRY_PNPBIOS_TS2] = { { { 0x00000000, 0x00009200 } } },
 112         /*
 113          * The APM segments have byte granularity and their bases
 114          * are set at run time.  All have 64k limits.
 115          */
 116         /* 32-bit code */
 117         [GDT_ENTRY_APMBIOS_BASE] = { { { 0x0000ffff, 0x00409a00 } } },
 118         /* 16-bit code */
 119         [GDT_ENTRY_APMBIOS_BASE+1] = { { { 0x0000ffff, 0x00009a00 } } },
 120         /* data */
 121         [GDT_ENTRY_APMBIOS_BASE+2] = { { { 0x0000ffff, 0x00409200 } } },
 122
 123         [GDT_ENTRY_ESPFIX_SS] = { { { 0x00000000, 0x00c09200 } } },
 124         [GDT_ENTRY_PERCPU] = { { { 0x0000ffff, 0x00cf9200 } } },
 125 #endif
 126 } };
 127 EXPORT_PER_CPU_SYMBOL_GPL(gdt_page);
 128
 129 #ifdef CONFIG_X86_32
 130 static int cachesize_override __cpuinitdata = -1;
 131 static int disable_x86_serial_nr __cpuinitdata = 1;
 132
 133 static int __init cachesize_setup(char *str)
 134 {
 135         get_option(&str, &cachesize_override);
 136         return 1;
 137 }
 138 __setup("cachesize=", cachesize_setup);
 139
 140 static int __init x86_fxsr_setup(char *s)
 141 {
 142         setup_clear_cpu_cap(X86_FEATURE_FXSR);
 143         setup_clear_cpu_cap(X86_FEATURE_XMM);
 144         return 1;
 145 }
 146 __setup("nofxsr", x86_fxsr_setup);
 147
 148 static int __init x86_sep_setup(char *s)
 149 {
 150         setup_clear_cpu_cap(X86_FEATURE_SEP);
 151         return 1;
 152 }
 153 __setup("nosep", x86_sep_setup);
 154
 155 /* Standard macro to see if a specific flag is changeable */
 156 static inline int flag_is_changeable_p(u32 flag)
 157 {
 158         u32 f1, f2;
 159
 160         /*
 161          * Cyrix and IDT cpus allow disabling of CPUID
 162          * so the code below may return different results
 163          * when it is executed before and after enabling
 164          * the CPUID. Add "volatile" to not allow gcc to
 165          * optimize the subsequent calls to this function.
 166          */
 167         asm volatile ("pushfl\n\t"
 168                       "pushfl\n\t"
 169                       "popl %0\n\t"
 170                       "movl %0,%1\n\t"
 171                       "xorl %2,%0\n\t"
 172                       "pushl %0\n\t"
 173                       "popfl\n\t"
 174                       "pushfl\n\t"
 175                       "popl %0\n\t"
 176                       "popfl\n\t"
 177                       : "=&r" (f1), "=&r" (f2)
 178                       : "ir" (flag));
 179
 180         return ((f1^f2) & flag) != 0;
 181 }
 182
 183 /* Probe for the CPUID instruction */
 184 static int __cpuinit have_cpuid_p(void)
 185 {
 186         return flag_is_changeable_p(X86_EFLAGS_ID);
 187 }
 188
 189 static void __cpuinit squash_the_stupid_serial_number(struct cpuinfo_x86 *c)
 190 {
 191         if (cpu_has(c, X86_FEATURE_PN) && disable_x86_serial_nr) {
 192                 /* Disable processor serial number */
 193                 unsigned long lo, hi;
 194                 rdmsr(MSR_IA32_BBL_CR_CTL, lo, hi);
 195                 lo |= 0x200000;
 196                 wrmsr(MSR_IA32_BBL_CR_CTL, lo, hi);
 197                 printk(KERN_NOTICE "CPU serial number disabled.\n");
 198                 clear_cpu_cap(c, X86_FEATURE_PN);
 199
 200                 /* Disabling the serial number may affect the cpuid level */
 201                 c->cpuid_level = cpuid_eax(0);
 202         }
 203 }
 204
 205 static int __init x86_serial_nr_setup(char *s)
 206 {
 207         disable_x86_serial_nr = 0;
 208         return 1;
 209 }
 210 __setup("serialnumber", x86_serial_nr_setup);
 211 #else
 212 static inline int flag_is_changeable_p(u32 flag)
 213 {
 214         return 1;
 215 }
 216 /* Probe for the CPUID instruction */
 217 static inline int have_cpuid_p(void)
 218 {
 219         return 1;
 220 }
 221 static inline void squash_the_stupid_serial_number(struct cpuinfo_x86 *c)
 222 {
 223 }
 224 #endif
 225
 226 /*
 227  * Some CPU features depend on higher CPUID levels, which may not always
 228  * be available due to CPUID level capping or broken virtualization
 229  * software.  Add those features to this table to auto-disable them.
 230  */
 231 struct cpuid_dependent_feature {
 232         u32 feature;
 233         u32 level;
 234 };
 235 static const struct cpuid_dependent_feature __cpuinitconst
 236 cpuid_dependent_features[] = {
 237         { X86_FEATURE_MWAIT,            0x00000005 },
 238         { X86_FEATURE_DCA,              0x00000009 },
 239         { X86_FEATURE_XSAVE,            0x0000000d },
 240         { 0, 0 }
 241 };
 242
 243 static void __cpuinit filter_cpuid_features(struct cpuinfo_x86 *c, bool warn)
 244 {
 245         const struct cpuid_dependent_feature *df;
 246         for (df = cpuid_dependent_features; df->feature; df++) {
 247                 /*
 248                  * Note: cpuid_level is set to -1 if unavailable, but
 249                  * extended_extended_level is set to 0 if unavailable
 250                  * and the legitimate extended levels are all negative
 251                  * when signed; hence the weird messing around with
 252                  * signs here...
 253                  */
 254                 if (cpu_has(c, df->feature) &&
 255                     ((s32)df->feature < 0 ?
 256                      (u32)df->feature > (u32)c->extended_cpuid_level :
 257                      (s32)df->feature > (s32)c->cpuid_level)) {
 258                         clear_cpu_cap(c, df->feature);
 259                         if (warn)
 260                                 printk(KERN_WARNING
 261                                        "CPU: CPU feature %s disabled "
 262                                        "due to lack of CPUID level 0x%x\n",
 263                                        x86_cap_flags[df->feature],
 264                                        df->level);
 265                 }
 266         }
 267 }
 268
 269 /*
 270  * Naming convention should be: <Name> [(<Codename>)]
 271  * This table only is used unless init_<vendor>() below doesn't set it;
 272  * in particular, if CPUID levels 0x80000002..4 are supported, this isn't used
 273  *
 274  */
 275
 276 /* Look up CPU names by table lookup. */
 277 static char __cpuinit *table_lookup_model(struct cpuinfo_x86 *c)
 278 {
 279         struct cpu_model_info *info;
 280
 281         if (c->x86_model >= 16)
 282                 return NULL;    /* Range check */
 283
 284         if (!this_cpu)
 285                 return NULL;
 286
 287         info = this_cpu->c_models;
 288
 289         while (info && info->family) {
 290                 if (info->family == c->x86)
 291                         return info->model_names[c->x86_model];
 292                 info++;
 293         }
 294         return NULL;            /* Not found */
 295 }
 296
 297 __u32 cleared_cpu_caps[NCAPINTS] __cpuinitdata;
 298
 299 void load_percpu_segment(int cpu)
 300 {
 301 #ifdef CONFIG_X86_32
 302         loadsegment(fs, __KERNEL_PERCPU);
 303 #else
 304         loadsegment(gs, 0);
 305         wrmsrl(MSR_GS_BASE, (unsigned long)per_cpu(irq_stack_union.gs_base, cpu));
 306 #endif
 307 }
 308
 309 /* Current gdt points %fs at the "master" per-cpu area: after this,
 310  * it's on the real one. */
 311 void switch_to_new_gdt(int cpu)
 312 {
 313         struct desc_ptr gdt_descr;
 314
 315         gdt_descr.address = (long)get_cpu_gdt_table(cpu);
 316         gdt_descr.size = GDT_SIZE - 1;
 317         load_gdt(&gdt_descr);
 318         /* Reload the per-cpu base */
 319
 320         load_percpu_segment(cpu);
 321 }
 322
 323 static struct cpu_dev *cpu_devs[X86_VENDOR_NUM] = {};
 324
 325 static void __cpuinit default_init(struct cpuinfo_x86 *c)
 326 {
 327 #ifdef CONFIG_X86_64
 328         display_cacheinfo(c);
 329 #else
 330         /* Not much we can do here... */
 331         /* Check if at least it has cpuid */
 332         if (c->cpuid_level == -1) {
 333                 /* No cpuid. It must be an ancient CPU */
 334                 if (c->x86 == 4)
 335                         strcpy(c->x86_model_id, "486");
 336                 else if (c->x86 == 3)
 337                         strcpy(c->x86_model_id, "386");
 338         }
 339 #endif
 340 }
 341
 342 static struct cpu_dev __cpuinitdata default_cpu = {
 343         .c_init = default_init,
 344         .c_vendor = "Unknown",
 345         .c_x86_vendor = X86_VENDOR_UNKNOWN,
 346 };
 347
 348 static void __cpuinit get_model_name(struct cpuinfo_x86 *c)
 349 {
 350         unsigned int *v;
 351         char *p, *q;
 352
 353         if (c->extended_cpuid_level < 0x80000004)
 354                 return;
 355
 356         v = (unsigned int *) c->x86_model_id;
 357         cpuid(0x80000002, &v[0], &v[1], &v[2], &v[3]);
 358         cpuid(0x80000003, &v[4], &v[5], &v[6], &v[7]);
 359         cpuid(0x80000004, &v[8], &v[9], &v[10], &v[11]);
 360         c->x86_model_id[48] = 0;
 361
 362         /* Intel chips right-justify this string for some dumb reason;
 363            undo that brain damage */
 364         p = q = &c->x86_model_id[0];
 365         while (*p == ' ')
 366              p++;
 367         if (p != q) {
 368              while (*p)
 369                   *q++ = *p++;
 370              while (q <= &c->x86_model_id[48])
 371                   *q++ = '\0';  /* Zero-pad the rest */
 372         }
 373 }
 374
 375 void __cpuinit display_cacheinfo(struct cpuinfo_x86 *c)
 376 {
 377         unsigned int n, dummy, ebx, ecx, edx, l2size;
 378
 379         n = c->extended_cpuid_level;
 380
 381         if (n >= 0x80000005) {
 382                 cpuid(0x80000005, &dummy, &ebx, &ecx, &edx);
 383                 printk(KERN_INFO "CPU: L1 I Cache: %dK (%d bytes/line), D cache %dK (%d bytes/line)\n",
 384                                 edx>>24, edx&0xFF, ecx>>24, ecx&0xFF);
 385                 c->x86_cache_size = (ecx>>24) + (edx>>24);
 386 #ifdef CONFIG_X86_64
 387                 /* On K8 L1 TLB is inclusive, so don't count it */
 388                 c->x86_tlbsize = 0;
 389 #endif
 390         }
 391
 392         if (n < 0x80000006)     /* Some chips just has a large L1. */
 393                 return;
 394
 395         cpuid(0x80000006, &dummy, &ebx, &ecx, &edx);
 396         l2size = ecx >> 16;
 397
 398 #ifdef CONFIG_X86_64
 399         c->x86_tlbsize += ((ebx >> 16) & 0xfff) + (ebx & 0xfff);
 400 #else
 401         /* do processor-specific cache resizing */
 402         if (this_cpu->c_size_cache)
 403                 l2size = this_cpu->c_size_cache(c, l2size);
 404
 405         /* Allow user to override all this if necessary. */
 406         if (cachesize_override != -1)
 407                 l2size = cachesize_override;
 408
 409         if (l2size == 0)
 410                 return;         /* Again, no L2 cache is possible */
 411 #endif
 412
 413         c->x86_cache_size = l2size;
 414
 415         printk(KERN_INFO "CPU: L2 Cache: %dK (%d bytes/line)\n",
 416                         l2size, ecx & 0xFF);
 417 }
 418
 419 void __cpuinit detect_ht(struct cpuinfo_x86 *c)
 420 {
 421 #ifdef CONFIG_X86_HT
 422         u32 eax, ebx, ecx, edx;
 423         int index_msb, core_bits;
 424
 425         if (!cpu_has(c, X86_FEATURE_HT))
 426                 return;
 427
 428         if (cpu_has(c, X86_FEATURE_CMP_LEGACY))
 429                 goto out;
 430
 431         if (cpu_has(c, X86_FEATURE_XTOPOLOGY))
 432                 return;
 433
 434         cpuid(1, &eax, &ebx, &ecx, &edx);
 435
 436         smp_num_siblings = (ebx & 0xff0000) >> 16;
 437
 438         if (smp_num_siblings == 1) {
 439                 printk(KERN_INFO  "CPU: Hyper-Threading is disabled\n");
 440         } else if (smp_num_siblings > 1) {
 441
 442                 if (smp_num_siblings > nr_cpu_ids) {
 443                         printk(KERN_WARNING "CPU: Unsupported number of siblings %d",
 444                                         smp_num_siblings);
 445                         smp_num_siblings = 1;
 446                         return;
 447                 }
 448
 449                 index_msb = get_count_order(smp_num_siblings);
 450                 c->phys_proc_id = apic->phys_pkg_id(c->initial_apicid, index_msb);
 451
 452                 smp_num_siblings = smp_num_siblings / c->x86_max_cores;
 453
 454                 index_msb = get_count_order(smp_num_siblings);
 455
 456                 core_bits = get_count_order(c->x86_max_cores);
 457
 458                 c->cpu_core_id = apic->phys_pkg_id(c->initial_apicid, index_msb) &
 459                                                ((1 << core_bits) - 1);
 460         }
 461
 462 out:
 463         if ((c->x86_max_cores * smp_num_siblings) > 1) {
 464                 printk(KERN_INFO  "CPU: Physical Processor ID: %d\n",
 465                        c->phys_proc_id);
 466                 printk(KERN_INFO  "CPU: Processor Core ID: %d\n",
 467                        c->cpu_core_id);
 468         }
 469 #endif
 470 }
 471
 472 static void __cpuinit get_cpu_vendor(struct cpuinfo_x86 *c)
 473 {
 474         char *v = c->x86_vendor_id;
 475         int i;
 476         static int printed;
 477
 478         for (i = 0; i < X86_VENDOR_NUM; i++) {
 479                 if (!cpu_devs[i])
 480                         break;
 481
 482                 if (!strcmp(v, cpu_devs[i]->c_ident[0]) ||
 483                     (cpu_devs[i]->c_ident[1] &&
 484                      !strcmp(v, cpu_devs[i]->c_ident[1]))) {
 485                         this_cpu = cpu_devs[i];
 486                         c->x86_vendor = this_cpu->c_x86_vendor;
 487                         return;
 488                 }
 489         }
 490
 491         if (!printed) {
 492                 printed++;
 493                 printk(KERN_ERR "CPU: vendor_id '%s' unknown, using generic init.\n", v);
 494                 printk(KERN_ERR "CPU: Your system may be unstable.\n");
 495         }
 496
 497         c->x86_vendor = X86_VENDOR_UNKNOWN;
 498         this_cpu = &default_cpu;
 499 }
 500
 501 void __cpuinit cpu_detect(struct cpuinfo_x86 *c)
 502 {
 503         /* Get vendor name */
 504         cpuid(0x00000000, (unsigned int *)&c->cpuid_level,
 505               (unsigned int *)&c->x86_vendor_id[0],
 506               (unsigned int *)&c->x86_vendor_id[8],
 507               (unsigned int *)&c->x86_vendor_id[4]);
 508
 509         c->x86 = 4;
 510         /* Intel-defined flags: level 0x00000001 */
 511         if (c->cpuid_level >= 0x00000001) {
 512                 u32 junk, tfms, cap0, misc;
 513                 cpuid(0x00000001, &tfms, &misc, &junk, &cap0);
 514                 c->x86 = (tfms >> 8) & 0xf;
 515                 c->x86_model = (tfms >> 4) & 0xf;
 516                 c->x86_mask = tfms & 0xf;
 517                 if (c->x86 == 0xf)
 518                         c->x86 += (tfms >> 20) & 0xff;
 519                 if (c->x86 >= 0x6)
 520                         c->x86_model += ((tfms >> 16) & 0xf) << 4;
 521                 if (cap0 & (1<<19)) {
 522                         c->x86_clflush_size = ((misc >> 8) & 0xff) * 8;
 523                         c->x86_cache_alignment = c->x86_clflush_size;
 524                 }
 525         }
 526 }
 527
 528 static void __cpuinit get_cpu_cap(struct cpuinfo_x86 *c)
 529 {
 530         u32 tfms, xlvl;
 531         u32 ebx;
 532
 533         /* Intel-defined flags: level 0x00000001 */
 534         if (c->cpuid_level >= 0x00000001) {
 535                 u32 capability, excap;
 536                 cpuid(0x00000001, &tfms, &ebx, &excap, &capability);
 537                 c->x86_capability[0] = capability;
 538                 c->x86_capability[4] = excap;
 539         }
 540
 541         /* AMD-defined flags: level 0x80000001 */
 542         xlvl = cpuid_eax(0x80000000);
 543         c->extended_cpuid_level = xlvl;
 544         if ((xlvl & 0xffff0000) == 0x80000000) {
 545                 if (xlvl >= 0x80000001) {
 546                         c->x86_capability[1] = cpuid_edx(0x80000001);
 547                         c->x86_capability[6] = cpuid_ecx(0x80000001);
 548                 }
 549         }
 550
 551 #ifdef CONFIG_X86_64
 552         if (c->extended_cpuid_level >= 0x80000008) {
 553                 u32 eax = cpuid_eax(0x80000008);
 554
 555                 c->x86_virt_bits = (eax >> 8) & 0xff;
 556                 c->x86_phys_bits = eax & 0xff;
 557         }
 558 #endif
 559
 560         if (c->extended_cpuid_level >= 0x80000007)
 561                 c->x86_power = cpuid_edx(0x80000007);
 562
 563 }
 564
 565 static void __cpuinit identify_cpu_without_cpuid(struct cpuinfo_x86 *c)
 566 {
 567 #ifdef CONFIG_X86_32
 568         int i;
 569
 570         /*
 571          * First of all, decide if this is a 486 or higher
 572          * It's a 486 if we can modify the AC flag
 573          */
 574         if (flag_is_changeable_p(X86_EFLAGS_AC))
 575                 c->x86 = 4;
 576         else
 577                 c->x86 = 3;
 578
 579         for (i = 0; i < X86_VENDOR_NUM; i++)
 580                 if (cpu_devs[i] && cpu_devs[i]->c_identify) {
 581                         c->x86_vendor_id[0] = 0;
 582                         cpu_devs[i]->c_identify(c);
 583                         if (c->x86_vendor_id[0]) {
 584                                 get_cpu_vendor(c);
 585                                 break;
 586                         }
 587                 }
 588 #endif
 589 }
 590
 591 /*
 592  * Do minimum CPU detection early.
 593  * Fields really needed: vendor, cpuid_level, family, model, mask,
 594  * cache alignment.
 595  * The others are not touched to avoid unwanted side effects.
 596  *
 597  * WARNING: this function is only called on the BP.  Don't add code here
 598  * that is supposed to run on all CPUs.
 599  */
 600 static void __init early_identify_cpu(struct cpuinfo_x86 *c)
 601 {
 602 #ifdef CONFIG_X86_64
 603         c->x86_clflush_size = 64;
 604 #else
 605         c->x86_clflush_size = 32;
 606 #endif
 607         c->x86_cache_alignment = c->x86_clflush_size;
 608
 609         memset(&c->x86_capability, 0, sizeof c->x86_capability);
 610         c->extended_cpuid_level = 0;
 611
 612         if (!have_cpuid_p())
 613                 identify_cpu_without_cpuid(c);
 614
 615         /* cyrix could have cpuid enabled via c_identify()*/
 616         if (!have_cpuid_p())
 617                 return;
 618
 619         cpu_detect(c);
 620
 621         get_cpu_vendor(c);
 622
 623         get_cpu_cap(c);
 624
 625         if (this_cpu->c_early_init)
 626                 this_cpu->c_early_init(c);
 627
 628 #ifdef CONFIG_SMP
 629         c->cpu_index = boot_cpu_id;
 630 #endif
 631         filter_cpuid_features(c, false);
 632 }
 633
 634 void __init early_cpu_init(void)
 635 {
 636         struct cpu_dev **cdev;
 637         int count = 0;
 638
 639         printk("KERNEL supported cpus:\n");
 640         for (cdev = __x86_cpu_dev_start; cdev < __x86_cpu_dev_end; cdev++) {
 641                 struct cpu_dev *cpudev = *cdev;
 642                 unsigned int j;
 643
 644                 if (count >= X86_VENDOR_NUM)
 645                         break;
 646                 cpu_devs[count] = cpudev;
 647                 count++;
 648
 649                 for (j = 0; j < 2; j++) {
 650                         if (!cpudev->c_ident[j])
 651                                 continue;
 652                         printk("  %s %s\n", cpudev->c_vendor,
 653                                 cpudev->c_ident[j]);
 654                 }
 655         }
 656
 657         early_identify_cpu(&boot_cpu_data);
 658 }
 659
 660 /*
 661  * The NOPL instruction is supposed to exist on all CPUs with
 662  * family >= 6; unfortunately, that's not true in practice because
 663  * of early VIA chips and (more importantly) broken virtualizers that
 664  * are not easy to detect.  In the latter case it doesn't even *fail*
 665  * reliably, so probing for it doesn't even work.  Disable it completely
 666  * unless we can find a reliable way to detect all the broken cases.
 667  */
 668 static void __cpuinit detect_nopl(struct cpuinfo_x86 *c)
 669 {
 670         clear_cpu_cap(c, X86_FEATURE_NOPL);
 671 }
 672
 673 static void __cpuinit generic_identify(struct cpuinfo_x86 *c)
 674 {
 675         c->extended_cpuid_level = 0;
 676
 677         if (!have_cpuid_p())
 678                 identify_cpu_without_cpuid(c);
 679
 680         /* cyrix could have cpuid enabled via c_identify()*/
 681         if (!have_cpuid_p())
 682                 return;
 683
 684         cpu_detect(c);
 685
 686         get_cpu_vendor(c);
 687
 688         get_cpu_cap(c);
 689
 690         if (c->cpuid_level >= 0x00000001) {
 691                 c->initial_apicid = (cpuid_ebx(1) >> 24) & 0xFF;
 692 #ifdef CONFIG_X86_32
 693 # ifdef CONFIG_X86_HT
 694                 c->apicid = apic->phys_pkg_id(c->initial_apicid, 0);
 695 # else
 696                 c->apicid = c->initial_apicid;
 697 # endif
 698 #endif
 699
 700 #ifdef CONFIG_X86_HT
 701                 c->phys_proc_id = c->initial_apicid;
 702 #endif
 703         }
 704
 705         get_model_name(c); /* Default name */
 706
 707         init_scattered_cpuid_features(c);
 708         detect_nopl(c);
 709 }
 710
 711 /*
 712  * This does the hard work of actually picking apart the CPU stuff...
 713  */
 714 static void __cpuinit identify_cpu(struct cpuinfo_x86 *c)
 715 {
 716         int i;
 717
 718         c->loops_per_jiffy = loops_per_jiffy;
 719         c->x86_cache_size = -1;
 720         c->x86_vendor = X86_VENDOR_UNKNOWN;
 721         c->x86_model = c->x86_mask = 0; /* So far unknown... */
 722         c->x86_vendor_id[0] = '\0'; /* Unset */
 723         c->x86_model_id[0] = '\0';  /* Unset */
 724         c->x86_max_cores = 1;
 725         c->x86_coreid_bits = 0;
 726 #ifdef CONFIG_X86_64
 727         c->x86_clflush_size = 64;
 728 #else
 729         c->cpuid_level = -1;    /* CPUID not detected */
 730         c->x86_clflush_size = 32;
 731 #endif
 732         c->x86_cache_alignment = c->x86_clflush_size;
 733         memset(&c->x86_capability, 0, sizeof c->x86_capability);
 734
 735         generic_identify(c);
 736
 737         if (this_cpu->c_identify)
 738                 this_cpu->c_identify(c);
 739
 740 #ifdef CONFIG_X86_64
 741         c->apicid = apic->phys_pkg_id(c->initial_apicid, 0);
 742 #endif
 743
 744         /*
 745          * Vendor-specific initialization.  In this section we
 746          * canonicalize the feature flags, meaning if there are
 747          * features a certain CPU supports which CPUID doesn't
 748          * tell us, CPUID claiming incorrect flags, or other bugs,
 749          * we handle them here.
 750          *
 751          * At the end of this section, c->x86_capability better
 752          * indicate the features this CPU genuinely supports!
 753          */
 754         if (this_cpu->c_init)
 755                 this_cpu->c_init(c);
 756
 757         /* Disable the PN if appropriate */
 758         squash_the_stupid_serial_number(c);
 759
 760         /*
 761          * The vendor-specific functions might have changed features.  Now
 762          * we do "generic changes."
 763          */
 764
 765         /* Filter out anything that depends on CPUID levels we don't have */
 766         filter_cpuid_features(c, true);
 767
 768         /* If the model name is still unset, do table lookup. */
 769         if (!c->x86_model_id[0]) {
 770                 char *p;
 771                 p = table_lookup_model(c);
 772                 if (p)
 773                         strcpy(c->x86_model_id, p);
 774                 else
 775                         /* Last resort... */
 776                         sprintf(c->x86_model_id, "%02x/%02x",
 777                                 c->x86, c->x86_model);
 778         }
 779
 780 #ifdef CONFIG_X86_64
 781         detect_ht(c);
 782 #endif
 783
 784         init_hypervisor(c);
 785         /*
 786          * On SMP, boot_cpu_data holds the common feature set between
 787          * all CPUs; so make sure that we indicate which features are
 788          * common between the CPUs.  The first time this routine gets
 789          * executed, c == &boot_cpu_data.
 790          */
 791         if (c != &boot_cpu_data) {
 792                 /* AND the already accumulated flags with these */
 793                 for (i = 0; i < NCAPINTS; i++)
 794                         boot_cpu_data.x86_capability[i] &= c->x86_capability[i];
 795         }
 796
 797         /* Clear all flags overriden by options */
 798         for (i = 0; i < NCAPINTS; i++)
 799                 c->x86_capability[i] &= ~cleared_cpu_caps[i];
 800
 801 #ifdef CONFIG_X86_MCE
 802         /* Init Machine Check Exception if available. */
 803         mcheck_init(c);
 804 #endif
 805
 806         select_idle_routine(c);
 807
 808 #if defined(CONFIG_NUMA) && defined(CONFIG_X86_64)
 809         numa_add_cpu(smp_processor_id());
 810 #endif
 811 }
 812
 813 #ifdef CONFIG_X86_64
 814 static void vgetcpu_set_mode(void)
 815 {
 816         if (cpu_has(&boot_cpu_data, X86_FEATURE_RDTSCP))
 817                 vgetcpu_mode = VGETCPU_RDTSCP;
 818         else
 819                 vgetcpu_mode = VGETCPU_LSL;
 820 }
 821 #endif
 822
 823 void __init identify_boot_cpu(void)
 824 {
 825         identify_cpu(&boot_cpu_data);
 826 #ifdef CONFIG_X86_32
 827         sysenter_setup();
 828         enable_sep_cpu();
 829 #else
 830         vgetcpu_set_mode();
 831 #endif
 832 }
 833
 834 void __cpuinit identify_secondary_cpu(struct cpuinfo_x86 *c)
 835 {
 836         BUG_ON(c == &boot_cpu_data);
 837         identify_cpu(c);
 838 #ifdef CONFIG_X86_32
 839         enable_sep_cpu();
 840 #endif
 841         mtrr_ap_init();
 842 }
 843
 844 struct msr_range {
 845         unsigned min;
 846         unsigned max;
 847 };
 848
 849 static struct msr_range msr_range_array[] __cpuinitdata = {
 850         { 0x00000000, 0x00000418},
 851         { 0xc0000000, 0xc000040b},
 852         { 0xc0010000, 0xc0010142},
 853         { 0xc0011000, 0xc001103b},
 854 };
 855
 856 static void __cpuinit print_cpu_msr(void)
 857 {
 858         unsigned index;
 859         u64 val;
 860         int i;
 861         unsigned index_min, index_max;
 862
 863         for (i = 0; i < ARRAY_SIZE(msr_range_array); i++) {
 864                 index_min = msr_range_array[i].min;
 865                 index_max = msr_range_array[i].max;
 866                 for (index = index_min; index < index_max; index++) {
 867                         if (rdmsrl_amd_safe(index, &val))
 868                                 continue;
 869                         printk(KERN_INFO " MSR%08x: %016llx\n", index, val);
 870                 }
 871         }
 872 }
 873
 874 static int show_msr __cpuinitdata;
 875 static __init int setup_show_msr(char *arg)
 876 {
 877         int num;
 878
 879         get_option(&arg, &num);
 880
 881         if (num > 0)
 882                 show_msr = num;
 883         return 1;
 884 }
 885 __setup("show_msr=", setup_show_msr);
 886
 887 static __init int setup_noclflush(char *arg)
 888 {
 889         setup_clear_cpu_cap(X86_FEATURE_CLFLSH);
 890         return 1;
 891 }
 892 __setup("noclflush", setup_noclflush);
 893
 894 void __cpuinit print_cpu_info(struct cpuinfo_x86 *c)
 895 {
 896         char *vendor = NULL;
 897
 898         if (c->x86_vendor < X86_VENDOR_NUM)
 899                 vendor = this_cpu->c_vendor;
 900         else if (c->cpuid_level >= 0)
 901                 vendor = c->x86_vendor_id;
 902
 903         if (vendor && !strstr(c->x86_model_id, vendor))
 904                 printk(KERN_CONT "%s ", vendor);
 905
 906         if (c->x86_model_id[0])
 907                 printk(KERN_CONT "%s", c->x86_model_id);
 908         else
 909                 printk(KERN_CONT "%d86", c->x86);
 910
 911         if (c->x86_mask || c->cpuid_level >= 0)
 912                 printk(KERN_CONT " stepping %02x\n", c->x86_mask);
 913         else
 914                 printk(KERN_CONT "\n");
 915
 916 #ifdef CONFIG_SMP
 917         if (c->cpu_index < show_msr)
 918                 print_cpu_msr();
 919 #else
 920         if (show_msr)
 921                 print_cpu_msr();
 922 #endif
 923 }
 924
 925 static __init int setup_disablecpuid(char *arg)
 926 {
 927         int bit;
 928         if (get_option(&arg, &bit) && bit < NCAPINTS*32)
 929                 setup_clear_cpu_cap(bit);
 930         else
 931                 return 0;
 932         return 1;
 933 }
 934 __setup("clearcpuid=", setup_disablecpuid);
 935
 936 #ifdef CONFIG_X86_64
 937 struct desc_ptr idt_descr = { 256 * 16 - 1, (unsigned long) idt_table };
 938
 939 DEFINE_PER_CPU_FIRST(union irq_stack_union,
 940                      irq_stack_union) __aligned(PAGE_SIZE);
 941 #ifdef CONFIG_SMP
 942 DEFINE_PER_CPU(char *, irq_stack_ptr);  /* will be set during per cpu init */
 943 #else
 944 DEFINE_PER_CPU(char *, irq_stack_ptr) =
 945         per_cpu_var(irq_stack_union.irq_stack) + IRQ_STACK_SIZE - 64;
 946 #endif
 947
 948 DEFINE_PER_CPU(unsigned long, kernel_stack) =
 949         (unsigned long)&init_thread_union - KERNEL_STACK_OFFSET + THREAD_SIZE;
 950 EXPORT_PER_CPU_SYMBOL(kernel_stack);
 951
 952 DEFINE_PER_CPU(unsigned int, irq_count) = -1;
 953
 954 static DEFINE_PER_CPU_PAGE_ALIGNED(char, exception_stacks
 955         [(N_EXCEPTION_STACKS - 1) * EXCEPTION_STKSZ + DEBUG_STKSZ])
 956         __aligned(PAGE_SIZE);
 957
 958 extern asmlinkage void ignore_sysret(void);
 959
 960 /* May not be marked __init: used by software suspend */
 961 void syscall_init(void)
 962 {
 963         /*
 964          * LSTAR and STAR live in a bit strange symbiosis.
 965          * They both write to the same internal register. STAR allows to
 966          * set CS/DS but only a 32bit target. LSTAR sets the 64bit rip.
 967          */
 968         wrmsrl(MSR_STAR,  ((u64)__USER32_CS)<<48  | ((u64)__KERNEL_CS)<<32);
 969         wrmsrl(MSR_LSTAR, system_call);
 970         wrmsrl(MSR_CSTAR, ignore_sysret);
 971
 972 #ifdef CONFIG_IA32_EMULATION
 973         syscall32_cpu_init();
 974 #endif
 975
 976         /* Flags to clear on syscall */
 977         wrmsrl(MSR_SYSCALL_MASK,
 978                X86_EFLAGS_TF|X86_EFLAGS_DF|X86_EFLAGS_IF|X86_EFLAGS_IOPL);
 979 }
 980
 981 unsigned long kernel_eflags;
 982
 983 /*
 984  * Copies of the original ist values from the tss are only accessed during
 985  * debugging, no special alignment required.
 986  */
 987 DEFINE_PER_CPU(struct orig_ist, orig_ist);
 988
 989 #else
 990
 991 /* Make sure %fs is initialized properly in idle threads */
 992 struct pt_regs * __cpuinit idle_regs(struct pt_regs *regs)
 993 {
 994         memset(regs, 0, sizeof(struct pt_regs));
 995         regs->fs = __KERNEL_PERCPU;
 996         return regs;
 997 }
 998 #endif
 999
1000 /*
1001  * cpu_init() initializes state that is per-CPU. Some data is already
1002  * initialized (naturally) in the bootstrap process, such as the GDT
1003  * and IDT. We reload them nevertheless, this function acts as a
1004  * 'CPU state barrier', nothing should get across.
1005  * A lot of state is already set up in PDA init for 64 bit
1006  */
1007 #ifdef CONFIG_X86_64
1008 void __cpuinit cpu_init(void)
1009 {
1010         int cpu = stack_smp_processor_id();
1011         struct tss_struct *t = &per_cpu(init_tss, cpu);
1012         struct orig_ist *orig_ist = &per_cpu(orig_ist, cpu);
1013         unsigned long v;
1014         struct task_struct *me;
1015         int i;
1016
1017 #ifdef CONFIG_NUMA
1018         if (cpu != 0 && percpu_read(node_number) == 0 &&
1019             cpu_to_node(cpu) != NUMA_NO_NODE)
1020                 percpu_write(node_number, cpu_to_node(cpu));
1021 #endif
1022
1023         me = current;
1024
1025         if (cpumask_test_and_set_cpu(cpu, cpu_initialized_mask))
1026                 panic("CPU#%d already initialized!\n", cpu);
1027
1028         printk(KERN_INFO "Initializing CPU#%d\n", cpu);
1029
1030         clear_in_cr4(X86_CR4_VME|X86_CR4_PVI|X86_CR4_TSD|X86_CR4_DE);
1031
1032         /*
1033          * Initialize the per-CPU GDT with the boot GDT,
1034          * and set up the GDT descriptor:
1035          */
1036
1037         switch_to_new_gdt(cpu);
1038         loadsegment(fs, 0);
1039
1040         load_idt((const struct desc_ptr *)&idt_descr);
1041
1042         memset(me->thread.tls_array, 0, GDT_ENTRY_TLS_ENTRIES * 8);
1043         syscall_init();
1044
1045         wrmsrl(MSR_FS_BASE, 0);
1046         wrmsrl(MSR_KERNEL_GS_BASE, 0);
1047         barrier();
1048
1049         check_efer();
1050         if (cpu != 0 && x2apic)
1051                 enable_x2apic();
1052
1053         /*
1054          * set up and load the per-CPU TSS
1055          */
1056         if (!orig_ist->ist[0]) {
1057                 static const unsigned int sizes[N_EXCEPTION_STACKS] = {
1058                   [0 ... N_EXCEPTION_STACKS - 1] = EXCEPTION_STKSZ,
1059                   [DEBUG_STACK - 1] = DEBUG_STKSZ
1060                 };
1061                 char *estacks = per_cpu(exception_stacks, cpu);
1062                 for (v = 0; v < N_EXCEPTION_STACKS; v++) {
1063                         estacks += sizes[v];
1064                         orig_ist->ist[v] = t->x86_tss.ist[v] =
1065                                         (unsigned long)estacks;
1066                 }
1067         }
1068
1069         t->x86_tss.io_bitmap_base = offsetof(struct tss_struct, io_bitmap);
1070         /*
1071          * <= is required because the CPU will access up to
1072          * 8 bits beyond the end of the IO permission bitmap.
1073          */
1074         for (i = 0; i <= IO_BITMAP_LONGS; i++)
1075                 t->io_bitmap[i] = ~0UL;
1076
1077         atomic_inc(&init_mm.mm_count);
1078         me->active_mm = &init_mm;
1079         if (me->mm)
1080                 BUG();
1081         enter_lazy_tlb(&init_mm, me);
1082
1083         load_sp0(t, &current->thread);
1084         set_tss_desc(cpu, t);
1085         load_TR_desc();
1086         load_LDT(&init_mm.context);
1087
1088 #ifdef CONFIG_KGDB
1089         /*
1090          * If the kgdb is connected no debug regs should be altered.  This
1091          * is only applicable when KGDB and a KGDB I/O module are built
1092          * into the kernel and you are using early debugging with
1093          * kgdbwait. KGDB will control the kernel HW breakpoint registers.
1094          */
1095         if (kgdb_connected && arch_kgdb_ops.correct_hw_break)
1096                 arch_kgdb_ops.correct_hw_break();
1097         else
1098 #endif
1099         {
1100                 /*
1101                  * Clear all 6 debug registers:
1102                  */
1103                 set_debugreg(0UL, 0);
1104                 set_debugreg(0UL, 1);
1105                 set_debugreg(0UL, 2);
1106                 set_debugreg(0UL, 3);
1107                 set_debugreg(0UL, 6);
1108                 set_debugreg(0UL, 7);
1109         }
1110
1111         fpu_init();
1112
1113         raw_local_save_flags(kernel_eflags);
1114
1115         if (is_uv_system())
1116                 uv_cpu_init();
1117 }
1118
1119 #else
1120
1121 void __cpuinit cpu_init(void)
1122 {
1123         int cpu = smp_processor_id();
1124         struct task_struct *curr = current;
1125         struct tss_struct *t = &per_cpu(init_tss, cpu);
1126         struct thread_struct *thread = &curr->thread;
1127
1128         if (cpumask_test_and_set_cpu(cpu, cpu_initialized_mask)) {
1129                 printk(KERN_WARNING "CPU#%d already initialized!\n", cpu);
1130                 for (;;) local_irq_enable();
1131         }
1132
1133         printk(KERN_INFO "Initializing CPU#%d\n", cpu);
1134
1135         if (cpu_has_vme || cpu_has_tsc || cpu_has_de)
1136                 clear_in_cr4(X86_CR4_VME|X86_CR4_PVI|X86_CR4_TSD|X86_CR4_DE);
1137
1138         load_idt(&idt_descr);
1139         switch_to_new_gdt(cpu);
1140
1141         /*
1142          * Set up and load the per-CPU TSS and LDT
1143          */
1144         atomic_inc(&init_mm.mm_count);
1145         curr->active_mm = &init_mm;
1146         if (curr->mm)
1147                 BUG();
1148         enter_lazy_tlb(&init_mm, curr);
1149
1150         load_sp0(t, thread);
1151         set_tss_desc(cpu, t);
1152         load_TR_desc();
1153         load_LDT(&init_mm.context);
1154
1155 #ifdef CONFIG_DOUBLEFAULT
1156         /* Set up doublefault TSS pointer in the GDT */
1157         __set_tss_desc(cpu, GDT_ENTRY_DOUBLEFAULT_TSS, &doublefault_tss);
1158 #endif
1159
1160         /* Clear %gs. */
1161         asm volatile ("mov %0, %%gs" : : "r" (0));
1162
1163         /* Clear all 6 debug registers: */
1164         set_debugreg(0, 0);
1165         set_debugreg(0, 1);
1166         set_debugreg(0, 2);
1167         set_debugreg(0, 3);
1168         set_debugreg(0, 6);
1169         set_debugreg(0, 7);
1170
1171         /*
1172          * Force FPU initialization:
1173          */
1174         if (cpu_has_xsave)
1175                 current_thread_info()->status = TS_XSAVE;
1176         else
1177                 current_thread_info()->status = 0;
1178         clear_used_math();
1179         mxcsr_feature_mask_init();
1180
1181         /*
1182          * Boot processor to setup the FP and extended state context info.
1183          */
1184         if (smp_processor_id() == boot_cpu_id)
1185                 init_thread_xstate();
1186
1187         xsave_init();
1188 }
1189
1190
1191 #endif