SAFE public projects git trees. - safe/jmp/linux-2.6/blob - arch/powerpc/platforms/chrp/setup.c

   1 /*
   2  *  Copyright (C) 1995  Linus Torvalds
   3  *  Adapted from 'alpha' version by Gary Thomas
   4  *  Modified by Cort Dougan (cort@cs.nmt.edu)
   5  */
   6
   7 /*
   8  * bootup setup stuff..
   9  */
  10
  11 #include <linux/errno.h>
  12 #include <linux/sched.h>
  13 #include <linux/kernel.h>
  14 #include <linux/mm.h>
  15 #include <linux/stddef.h>
  16 #include <linux/unistd.h>
  17 #include <linux/ptrace.h>
  18 #include <linux/slab.h>
  19 #include <linux/user.h>
  20 #include <linux/a.out.h>
  21 #include <linux/tty.h>
  22 #include <linux/major.h>
  23 #include <linux/interrupt.h>
  24 #include <linux/reboot.h>
  25 #include <linux/init.h>
  26 #include <linux/pci.h>
  27 #include <linux/utsrelease.h>
  28 #include <linux/adb.h>
  29 #include <linux/module.h>
  30 #include <linux/delay.h>
  31 #include <linux/console.h>
  32 #include <linux/seq_file.h>
  33 #include <linux/root_dev.h>
  34 #include <linux/initrd.h>
  35 #include <linux/module.h>
  36 #include <linux/timer.h>
  37
  38 #include <asm/io.h>
  39 #include <asm/pgtable.h>
  40 #include <asm/prom.h>
  41 #include <asm/gg2.h>
  42 #include <asm/pci-bridge.h>
  43 #include <asm/dma.h>
  44 #include <asm/machdep.h>
  45 #include <asm/irq.h>
  46 #include <asm/hydra.h>
  47 #include <asm/sections.h>
  48 #include <asm/time.h>
  49 #include <asm/i8259.h>
  50 #include <asm/mpic.h>
  51 #include <asm/rtas.h>
  52 #include <asm/xmon.h>
  53
  54 #include "chrp.h"
  55
  56 void rtas_indicator_progress(char *, unsigned short);
  57
  58 int _chrp_type;
  59 EXPORT_SYMBOL(_chrp_type);
  60
  61 static struct mpic *chrp_mpic;
  62
  63 /* Used for doing CHRP event-scans */
  64 DEFINE_PER_CPU(struct timer_list, heartbeat_timer);
  65 unsigned long event_scan_interval;
  66
  67 /*
  68  * XXX this should be in xmon.h, but putting it there means xmon.h
  69  * has to include <linux/interrupt.h> (to get irqreturn_t), which
  70  * causes all sorts of problems.  -- paulus
  71  */
  72 extern irqreturn_t xmon_irq(int, void *);
  73
  74 extern unsigned long loops_per_jiffy;
  75
  76 /* To be replaced by RTAS when available */
  77 static unsigned int __iomem *briq_SPOR;
  78
  79 #ifdef CONFIG_SMP
  80 extern struct smp_ops_t chrp_smp_ops;
  81 #endif
  82
  83 static const char *gg2_memtypes[4] = {
  84         "FPM", "SDRAM", "EDO", "BEDO"
  85 };
  86 static const char *gg2_cachesizes[4] = {
  87         "256 KB", "512 KB", "1 MB", "Reserved"
  88 };
  89 static const char *gg2_cachetypes[4] = {
  90         "Asynchronous", "Reserved", "Flow-Through Synchronous",
  91         "Pipelined Synchronous"
  92 };
  93 static const char *gg2_cachemodes[4] = {
  94         "Disabled", "Write-Through", "Copy-Back", "Transparent Mode"
  95 };
  96
  97 static const char *chrp_names[] = {
  98         "Unknown",
  99         "","","",
 100         "Motorola",
 101         "IBM or Longtrail",
 102         "Genesi Pegasos",
 103         "Total Impact Briq"
 104 };
 105
 106 void chrp_show_cpuinfo(struct seq_file *m)
 107 {
 108         int i, sdramen;
 109         unsigned int t;
 110         struct device_node *root;
 111         const char *model = "";
 112
 113         root = find_path_device("/");
 114         if (root)
 115                 model = get_property(root, "model", NULL);
 116         seq_printf(m, "machine\t\t: CHRP %s\n", model);
 117
 118         /* longtrail (goldengate) stuff */
 119         if (!strncmp(model, "IBM,LongTrail", 13)) {
 120                 /* VLSI VAS96011/12 `Golden Gate 2' */
 121                 /* Memory banks */
 122                 sdramen = (in_le32(gg2_pci_config_base + GG2_PCI_DRAM_CTRL)
 123                            >>31) & 1;
 124                 for (i = 0; i < (sdramen ? 4 : 6); i++) {
 125                         t = in_le32(gg2_pci_config_base+
 126                                                  GG2_PCI_DRAM_BANK0+
 127                                                  i*4);
 128                         if (!(t & 1))
 129                                 continue;
 130                         switch ((t>>8) & 0x1f) {
 131                         case 0x1f:
 132                                 model = "4 MB";
 133                                 break;
 134                         case 0x1e:
 135                                 model = "8 MB";
 136                                 break;
 137                         case 0x1c:
 138                                 model = "16 MB";
 139                                 break;
 140                         case 0x18:
 141                                 model = "32 MB";
 142                                 break;
 143                         case 0x10:
 144                                 model = "64 MB";
 145                                 break;
 146                         case 0x00:
 147                                 model = "128 MB";
 148                                 break;
 149                         default:
 150                                 model = "Reserved";
 151                                 break;
 152                         }
 153                         seq_printf(m, "memory bank %d\t: %s %s\n", i, model,
 154                                    gg2_memtypes[sdramen ? 1 : ((t>>1) & 3)]);
 155                 }
 156                 /* L2 cache */
 157                 t = in_le32(gg2_pci_config_base+GG2_PCI_CC_CTRL);
 158                 seq_printf(m, "board l2\t: %s %s (%s)\n",
 159                            gg2_cachesizes[(t>>7) & 3],
 160                            gg2_cachetypes[(t>>2) & 3],
 161                            gg2_cachemodes[t & 3]);
 162         }
 163 }
 164
 165 /*
 166  *  Fixes for the National Semiconductor PC78308VUL SuperI/O
 167  *
 168  *  Some versions of Open Firmware incorrectly initialize the IRQ settings
 169  *  for keyboard and mouse
 170  */
 171 static inline void __init sio_write(u8 val, u8 index)
 172 {
 173         outb(index, 0x15c);
 174         outb(val, 0x15d);
 175 }
 176
 177 static inline u8 __init sio_read(u8 index)
 178 {
 179         outb(index, 0x15c);
 180         return inb(0x15d);
 181 }
 182
 183 static void __init sio_fixup_irq(const char *name, u8 device, u8 level,
 184                                      u8 type)
 185 {
 186         u8 level0, type0, active;
 187
 188         /* select logical device */
 189         sio_write(device, 0x07);
 190         active = sio_read(0x30);
 191         level0 = sio_read(0x70);
 192         type0 = sio_read(0x71);
 193         if (level0 != level || type0 != type || !active) {
 194                 printk(KERN_WARNING "sio: %s irq level %d, type %d, %sactive: "
 195                        "remapping to level %d, type %d, active\n",
 196                        name, level0, type0, !active ? "in" : "", level, type);
 197                 sio_write(0x01, 0x30);
 198                 sio_write(level, 0x70);
 199                 sio_write(type, 0x71);
 200         }
 201 }
 202
 203 static void __init sio_init(void)
 204 {
 205         struct device_node *root;
 206
 207         if ((root = find_path_device("/")) &&
 208             !strncmp(get_property(root, "model", NULL), "IBM,LongTrail", 13)) {
 209                 /* logical device 0 (KBC/Keyboard) */
 210                 sio_fixup_irq("keyboard", 0, 1, 2);
 211                 /* select logical device 1 (KBC/Mouse) */
 212                 sio_fixup_irq("mouse", 1, 12, 2);
 213         }
 214 }
 215
 216
 217 static void __init pegasos_set_l2cr(void)
 218 {
 219         struct device_node *np;
 220
 221         /* On Pegasos, enable the l2 cache if needed, as the OF forgets it */
 222         if (_chrp_type != _CHRP_Pegasos)
 223                 return;
 224
 225         /* Enable L2 cache if needed */
 226         np = find_type_devices("cpu");
 227         if (np != NULL) {
 228                 const unsigned int *l2cr = get_property(np, "l2cr", NULL);
 229                 if (l2cr == NULL) {
 230                         printk ("Pegasos l2cr : no cpu l2cr property found\n");
 231                         return;
 232                 }
 233                 if (!((*l2cr) & 0x80000000)) {
 234                         printk ("Pegasos l2cr : L2 cache was not active, "
 235                                 "activating\n");
 236                         _set_L2CR(0);
 237                         _set_L2CR((*l2cr) | 0x80000000);
 238                 }
 239         }
 240 }
 241
 242 static void briq_restart(char *cmd)
 243 {
 244         local_irq_disable();
 245         if (briq_SPOR)
 246                 out_be32(briq_SPOR, 0);
 247         for(;;);
 248 }
 249
 250 void __init chrp_setup_arch(void)
 251 {
 252         struct device_node *root = find_path_device ("/");
 253         const char *machine = NULL;
 254
 255         /* init to some ~sane value until calibrate_delay() runs */
 256         loops_per_jiffy = 50000000/HZ;
 257
 258         if (root)
 259                 machine = get_property(root, "model", NULL);
 260         if (machine && strncmp(machine, "Pegasos", 7) == 0) {
 261                 _chrp_type = _CHRP_Pegasos;
 262         } else if (machine && strncmp(machine, "IBM", 3) == 0) {
 263                 _chrp_type = _CHRP_IBM;
 264         } else if (machine && strncmp(machine, "MOT", 3) == 0) {
 265                 _chrp_type = _CHRP_Motorola;
 266         } else if (machine && strncmp(machine, "TotalImpact,BRIQ-1", 18) == 0) {
 267                 _chrp_type = _CHRP_briq;
 268                 /* Map the SPOR register on briq and change the restart hook */
 269                 briq_SPOR = ioremap(0xff0000e8, 4);
 270                 ppc_md.restart = briq_restart;
 271         } else {
 272                 /* Let's assume it is an IBM chrp if all else fails */
 273                 _chrp_type = _CHRP_IBM;
 274         }
 275         printk("chrp type = %x [%s]\n", _chrp_type, chrp_names[_chrp_type]);
 276
 277         rtas_initialize();
 278         if (rtas_token("display-character") >= 0)
 279                 ppc_md.progress = rtas_progress;
 280
 281         /* use RTAS time-of-day routines if available */
 282         if (rtas_token("get-time-of-day") != RTAS_UNKNOWN_SERVICE) {
 283                 ppc_md.get_boot_time    = rtas_get_boot_time;
 284                 ppc_md.get_rtc_time     = rtas_get_rtc_time;
 285                 ppc_md.set_rtc_time     = rtas_set_rtc_time;
 286         }
 287
 288 #ifdef CONFIG_BLK_DEV_INITRD
 289         /* this is fine for chrp */
 290         initrd_below_start_ok = 1;
 291
 292         if (initrd_start)
 293                 ROOT_DEV = Root_RAM0;
 294         else
 295 #endif
 296                 ROOT_DEV = Root_SDA2; /* sda2 (sda1 is for the kernel) */
 297
 298         /* On pegasos, enable the L2 cache if not already done by OF */
 299         pegasos_set_l2cr();
 300
 301         /* Lookup PCI host bridges */
 302         chrp_find_bridges();
 303
 304         /*
 305          *  Temporary fixes for PCI devices.
 306          *  -- Geert
 307          */
 308         hydra_init();           /* Mac I/O */
 309
 310         /*
 311          *  Fix the Super I/O configuration
 312          */
 313         sio_init();
 314
 315         pci_create_OF_bus_map();
 316
 317         /*
 318          * Print the banner, then scroll down so boot progress
 319          * can be printed.  -- Cort
 320          */
 321         if (ppc_md.progress) ppc_md.progress("Linux/PPC "UTS_RELEASE"\n", 0x0);
 322 }
 323
 324 void
 325 chrp_event_scan(unsigned long unused)
 326 {
 327         unsigned char log[1024];
 328         int ret = 0;
 329
 330         /* XXX: we should loop until the hardware says no more error logs -- Cort */
 331         rtas_call(rtas_token("event-scan"), 4, 1, &ret, 0xffffffff, 0,
 332                   __pa(log), 1024);
 333         mod_timer(&__get_cpu_var(heartbeat_timer),
 334                   jiffies + event_scan_interval);
 335 }
 336
 337 static void chrp_8259_cascade(unsigned int irq, struct irq_desc *desc)
 338 {
 339         unsigned int cascade_irq = i8259_irq();
 340         if (cascade_irq != NO_IRQ)
 341                 generic_handle_irq(cascade_irq);
 342         desc->chip->eoi(irq);
 343 }
 344
 345 /*
 346  * Finds the open-pic node and sets up the mpic driver.
 347  */
 348 static void __init chrp_find_openpic(void)
 349 {
 350         struct device_node *np, *root;
 351         int len, i, j;
 352         int isu_size, idu_size;
 353         const unsigned int *iranges, *opprop = NULL;
 354         int oplen = 0;
 355         unsigned long opaddr;
 356         int na = 1;
 357
 358         np = of_find_node_by_type(NULL, "open-pic");
 359         if (np == NULL)
 360                 return;
 361         root = of_find_node_by_path("/");
 362         if (root) {
 363                 opprop = get_property(root, "platform-open-pic", &oplen);
 364                 na = prom_n_addr_cells(root);
 365         }
 366         if (opprop && oplen >= na * sizeof(unsigned int)) {
 367                 opaddr = opprop[na-1];  /* assume 32-bit */
 368                 oplen /= na * sizeof(unsigned int);
 369         } else {
 370                 struct resource r;
 371                 if (of_address_to_resource(np, 0, &r)) {
 372                         goto bail;
 373                 }
 374                 opaddr = r.start;
 375                 oplen = 0;
 376         }
 377
 378         printk(KERN_INFO "OpenPIC at %lx\n", opaddr);
 379
 380         iranges = get_property(np, "interrupt-ranges", &len);
 381         if (iranges == NULL)
 382                 len = 0;        /* non-distributed mpic */
 383         else
 384                 len /= 2 * sizeof(unsigned int);
 385
 386         /*
 387          * The first pair of cells in interrupt-ranges refers to the
 388          * IDU; subsequent pairs refer to the ISUs.
 389          */
 390         if (oplen < len) {
 391                 printk(KERN_ERR "Insufficient addresses for distributed"
 392                        " OpenPIC (%d < %d)\n", oplen, len);
 393                 len = oplen;
 394         }
 395
 396         isu_size = 0;
 397         idu_size = 0;
 398         if (len > 0 && iranges[1] != 0) {
 399                 printk(KERN_INFO "OpenPIC irqs %d..%d in IDU\n",
 400                        iranges[0], iranges[0] + iranges[1] - 1);
 401                 idu_size = iranges[1];
 402         }
 403         if (len > 1)
 404                 isu_size = iranges[3];
 405
 406         chrp_mpic = mpic_alloc(np, opaddr, MPIC_PRIMARY,
 407                                isu_size, 0, " MPIC    ");
 408         if (chrp_mpic == NULL) {
 409                 printk(KERN_ERR "Failed to allocate MPIC structure\n");
 410                 goto bail;
 411         }
 412         j = na - 1;
 413         for (i = 1; i < len; ++i) {
 414                 iranges += 2;
 415                 j += na;
 416                 printk(KERN_INFO "OpenPIC irqs %d..%d in ISU at %x\n",
 417                        iranges[0], iranges[0] + iranges[1] - 1,
 418                        opprop[j]);
 419                 mpic_assign_isu(chrp_mpic, i - 1, opprop[j]);
 420         }
 421
 422         mpic_init(chrp_mpic);
 423         ppc_md.get_irq = mpic_get_irq;
 424  bail:
 425         of_node_put(root);
 426         of_node_put(np);
 427 }
 428
 429 #if defined(CONFIG_VT) && defined(CONFIG_INPUT_ADBHID) && defined(CONFIG_XMON)
 430 static struct irqaction xmon_irqaction = {
 431         .handler = xmon_irq,
 432         .mask = CPU_MASK_NONE,
 433         .name = "XMON break",
 434 };
 435 #endif
 436
 437 static void __init chrp_find_8259(void)
 438 {
 439         struct device_node *np, *pic = NULL;
 440         unsigned long chrp_int_ack = 0;
 441         unsigned int cascade_irq;
 442
 443         /* Look for cascade */
 444         for_each_node_by_type(np, "interrupt-controller")
 445                 if (device_is_compatible(np, "chrp,iic")) {
 446                         pic = np;
 447                         break;
 448                 }
 449         /* Ok, 8259 wasn't found. We need to handle the case where
 450          * we have a pegasos that claims to be chrp but doesn't have
 451          * a proper interrupt tree
 452          */
 453         if (pic == NULL && chrp_mpic != NULL) {
 454                 printk(KERN_ERR "i8259: Not found in device-tree"
 455                        " assuming no legacy interrupts\n");
 456                 return;
 457         }
 458
 459         /* Look for intack. In a perfect world, we would look for it on
 460          * the ISA bus that holds the 8259 but heh... Works that way. If
 461          * we ever see a problem, we can try to re-use the pSeries code here.
 462          * Also, Pegasos-type platforms don't have a proper node to start
 463          * from anyway
 464          */
 465         for (np = find_devices("pci"); np != NULL; np = np->next) {
 466                 const unsigned int *addrp = get_property(np,
 467                                 "8259-interrupt-acknowledge", NULL);
 468
 469                 if (addrp == NULL)
 470                         continue;
 471                 chrp_int_ack = addrp[prom_n_addr_cells(np)-1];
 472                 break;
 473         }
 474         if (np == NULL)
 475                 printk(KERN_WARNING "Cannot find PCI interrupt acknowledge"
 476                        " address, polling\n");
 477
 478         i8259_init(pic, chrp_int_ack);
 479         if (ppc_md.get_irq == NULL) {
 480                 ppc_md.get_irq = i8259_irq;
 481                 irq_set_default_host(i8259_get_host());
 482         }
 483         if (chrp_mpic != NULL) {
 484                 cascade_irq = irq_of_parse_and_map(pic, 0);
 485                 if (cascade_irq == NO_IRQ)
 486                         printk(KERN_ERR "i8259: failed to map cascade irq\n");
 487                 else
 488                         set_irq_chained_handler(cascade_irq,
 489                                                 chrp_8259_cascade);
 490         }
 491 }
 492
 493 void __init chrp_init_IRQ(void)
 494 {
 495 #if defined(CONFIG_VT) && defined(CONFIG_INPUT_ADBHID) && defined(CONFIG_XMON)
 496         struct device_node *kbd;
 497 #endif
 498         chrp_find_openpic();
 499         chrp_find_8259();
 500
 501 #ifdef CONFIG_SMP
 502         /* Pegasos has no MPIC, those ops would make it crash. It might be an
 503          * option to move setting them to after we probe the PIC though
 504          */
 505         if (chrp_mpic != NULL)
 506                 smp_ops = &chrp_smp_ops;
 507 #endif /* CONFIG_SMP */
 508
 509         if (_chrp_type == _CHRP_Pegasos)
 510                 ppc_md.get_irq        = i8259_irq;
 511
 512 #if defined(CONFIG_VT) && defined(CONFIG_INPUT_ADBHID) && defined(CONFIG_XMON)
 513         /* see if there is a keyboard in the device tree
 514            with a parent of type "adb" */
 515         for (kbd = find_devices("keyboard"); kbd; kbd = kbd->next)
 516                 if (kbd->parent && kbd->parent->type
 517                     && strcmp(kbd->parent->type, "adb") == 0)
 518                         break;
 519         if (kbd)
 520                 setup_irq(HYDRA_INT_ADB_NMI, &xmon_irqaction);
 521 #endif
 522 }
 523
 524 void __init
 525 chrp_init2(void)
 526 {
 527         struct device_node *device;
 528         const unsigned int *p = NULL;
 529
 530 #ifdef CONFIG_NVRAM
 531         chrp_nvram_init();
 532 #endif
 533
 534         request_region(0x20,0x20,"pic1");
 535         request_region(0xa0,0x20,"pic2");
 536         request_region(0x00,0x20,"dma1");
 537         request_region(0x40,0x20,"timer");
 538         request_region(0x80,0x10,"dma page reg");
 539         request_region(0xc0,0x20,"dma2");
 540
 541         /* Get the event scan rate for the rtas so we know how
 542          * often it expects a heartbeat. -- Cort
 543          */
 544         device = find_devices("rtas");
 545         if (device)
 546                 p = get_property(device, "rtas-event-scan-rate", NULL);
 547         if (p && *p) {
 548                 /*
 549                  * Arrange to call chrp_event_scan at least *p times
 550                  * per minute.  We use 59 rather than 60 here so that
 551                  * the rate will be slightly higher than the minimum.
 552                  * This all assumes we don't do hotplug CPU on any
 553                  * machine that needs the event scans done.
 554                  */
 555                 unsigned long interval, offset;
 556                 int cpu, ncpus;
 557                 struct timer_list *timer;
 558
 559                 interval = HZ * 59 / *p;
 560                 offset = HZ;
 561                 ncpus = num_online_cpus();
 562                 event_scan_interval = ncpus * interval;
 563                 for (cpu = 0; cpu < ncpus; ++cpu) {
 564                         timer = &per_cpu(heartbeat_timer, cpu);
 565                         setup_timer(timer, chrp_event_scan, 0);
 566                         timer->expires = jiffies + offset;
 567                         add_timer_on(timer, cpu);
 568                         offset += interval;
 569                 }
 570                 printk("RTAS Event Scan Rate: %u (%lu jiffies)\n",
 571                        *p, interval);
 572         }
 573
 574         if (ppc_md.progress)
 575                 ppc_md.progress("  Have fun!    ", 0x7777);
 576 }
 577
 578 static int __init chrp_probe(void)
 579 {
 580         char *dtype = of_get_flat_dt_prop(of_get_flat_dt_root(),
 581                                           "device_type", NULL);
 582         if (dtype == NULL)
 583                 return 0;
 584         if (strcmp(dtype, "chrp"))
 585                 return 0;
 586
 587         ISA_DMA_THRESHOLD = ~0L;
 588         DMA_MODE_READ = 0x44;
 589         DMA_MODE_WRITE = 0x48;
 590
 591         return 1;
 592 }
 593
 594 define_machine(chrp) {
 595         .name                   = "CHRP",
 596         .probe                  = chrp_probe,
 597         .setup_arch             = chrp_setup_arch,
 598         .init                   = chrp_init2,
 599         .show_cpuinfo           = chrp_show_cpuinfo,
 600         .init_IRQ               = chrp_init_IRQ,
 601         .restart                = rtas_restart,
 602         .power_off              = rtas_power_off,
 603         .halt                   = rtas_halt,
 604         .time_init              = chrp_time_init,
 605         .set_rtc_time           = chrp_set_rtc_time,
 606         .get_rtc_time           = chrp_get_rtc_time,
 607         .calibrate_decr         = generic_calibrate_decr,
 608         .phys_mem_access_prot   = pci_phys_mem_access_prot,
 609 };