SAFE public projects git trees. - safe/jmp/linux-2.6/blob - arch/powerpc/platforms/chrp/setup.c

   1 /*
   2  *  Copyright (C) 1995  Linus Torvalds
   3  *  Adapted from 'alpha' version by Gary Thomas
   4  *  Modified by Cort Dougan (cort@cs.nmt.edu)
   5  */
   6
   7 /*
   8  * bootup setup stuff..
   9  */
  10
  11 #include <linux/errno.h>
  12 #include <linux/sched.h>
  13 #include <linux/kernel.h>
  14 #include <linux/mm.h>
  15 #include <linux/stddef.h>
  16 #include <linux/unistd.h>
  17 #include <linux/ptrace.h>
  18 #include <linux/slab.h>
  19 #include <linux/user.h>
  20 #include <linux/a.out.h>
  21 #include <linux/tty.h>
  22 #include <linux/major.h>
  23 #include <linux/interrupt.h>
  24 #include <linux/reboot.h>
  25 #include <linux/init.h>
  26 #include <linux/pci.h>
  27 #include <linux/utsrelease.h>
  28 #include <linux/adb.h>
  29 #include <linux/module.h>
  30 #include <linux/delay.h>
  31 #include <linux/ide.h>
  32 #include <linux/console.h>
  33 #include <linux/seq_file.h>
  34 #include <linux/root_dev.h>
  35 #include <linux/initrd.h>
  36 #include <linux/module.h>
  37 #include <linux/timer.h>
  38
  39 #include <asm/io.h>
  40 #include <asm/pgtable.h>
  41 #include <asm/prom.h>
  42 #include <asm/gg2.h>
  43 #include <asm/pci-bridge.h>
  44 #include <asm/dma.h>
  45 #include <asm/machdep.h>
  46 #include <asm/irq.h>
  47 #include <asm/hydra.h>
  48 #include <asm/sections.h>
  49 #include <asm/time.h>
  50 #include <asm/i8259.h>
  51 #include <asm/mpic.h>
  52 #include <asm/rtas.h>
  53 #include <asm/xmon.h>
  54
  55 #include "chrp.h"
  56
  57 void rtas_indicator_progress(char *, unsigned short);
  58
  59 int _chrp_type;
  60 EXPORT_SYMBOL(_chrp_type);
  61
  62 static struct mpic *chrp_mpic;
  63
  64 /* Used for doing CHRP event-scans */
  65 DEFINE_PER_CPU(struct timer_list, heartbeat_timer);
  66 unsigned long event_scan_interval;
  67
  68 /*
  69  * XXX this should be in xmon.h, but putting it there means xmon.h
  70  * has to include <linux/interrupt.h> (to get irqreturn_t), which
  71  * causes all sorts of problems.  -- paulus
  72  */
  73 extern irqreturn_t xmon_irq(int, void *, struct pt_regs *);
  74
  75 extern unsigned long loops_per_jiffy;
  76
  77 /* To be replaced by RTAS when available */
  78 static unsigned int *briq_SPOR;
  79
  80 #ifdef CONFIG_SMP
  81 extern struct smp_ops_t chrp_smp_ops;
  82 #endif
  83
  84 static const char *gg2_memtypes[4] = {
  85         "FPM", "SDRAM", "EDO", "BEDO"
  86 };
  87 static const char *gg2_cachesizes[4] = {
  88         "256 KB", "512 KB", "1 MB", "Reserved"
  89 };
  90 static const char *gg2_cachetypes[4] = {
  91         "Asynchronous", "Reserved", "Flow-Through Synchronous",
  92         "Pipelined Synchronous"
  93 };
  94 static const char *gg2_cachemodes[4] = {
  95         "Disabled", "Write-Through", "Copy-Back", "Transparent Mode"
  96 };
  97
  98 static const char *chrp_names[] = {
  99         "Unknown",
 100         "","","",
 101         "Motorola",
 102         "IBM or Longtrail",
 103         "Genesi Pegasos",
 104         "Total Impact Briq"
 105 };
 106
 107 void chrp_show_cpuinfo(struct seq_file *m)
 108 {
 109         int i, sdramen;
 110         unsigned int t;
 111         struct device_node *root;
 112         const char *model = "";
 113
 114         root = find_path_device("/");
 115         if (root)
 116                 model = get_property(root, "model", NULL);
 117         seq_printf(m, "machine\t\t: CHRP %s\n", model);
 118
 119         /* longtrail (goldengate) stuff */
 120         if (!strncmp(model, "IBM,LongTrail", 13)) {
 121                 /* VLSI VAS96011/12 `Golden Gate 2' */
 122                 /* Memory banks */
 123                 sdramen = (in_le32(gg2_pci_config_base + GG2_PCI_DRAM_CTRL)
 124                            >>31) & 1;
 125                 for (i = 0; i < (sdramen ? 4 : 6); i++) {
 126                         t = in_le32(gg2_pci_config_base+
 127                                                  GG2_PCI_DRAM_BANK0+
 128                                                  i*4);
 129                         if (!(t & 1))
 130                                 continue;
 131                         switch ((t>>8) & 0x1f) {
 132                         case 0x1f:
 133                                 model = "4 MB";
 134                                 break;
 135                         case 0x1e:
 136                                 model = "8 MB";
 137                                 break;
 138                         case 0x1c:
 139                                 model = "16 MB";
 140                                 break;
 141                         case 0x18:
 142                                 model = "32 MB";
 143                                 break;
 144                         case 0x10:
 145                                 model = "64 MB";
 146                                 break;
 147                         case 0x00:
 148                                 model = "128 MB";
 149                                 break;
 150                         default:
 151                                 model = "Reserved";
 152                                 break;
 153                         }
 154                         seq_printf(m, "memory bank %d\t: %s %s\n", i, model,
 155                                    gg2_memtypes[sdramen ? 1 : ((t>>1) & 3)]);
 156                 }
 157                 /* L2 cache */
 158                 t = in_le32(gg2_pci_config_base+GG2_PCI_CC_CTRL);
 159                 seq_printf(m, "board l2\t: %s %s (%s)\n",
 160                            gg2_cachesizes[(t>>7) & 3],
 161                            gg2_cachetypes[(t>>2) & 3],
 162                            gg2_cachemodes[t & 3]);
 163         }
 164 }
 165
 166 /*
 167  *  Fixes for the National Semiconductor PC78308VUL SuperI/O
 168  *
 169  *  Some versions of Open Firmware incorrectly initialize the IRQ settings
 170  *  for keyboard and mouse
 171  */
 172 static inline void __init sio_write(u8 val, u8 index)
 173 {
 174         outb(index, 0x15c);
 175         outb(val, 0x15d);
 176 }
 177
 178 static inline u8 __init sio_read(u8 index)
 179 {
 180         outb(index, 0x15c);
 181         return inb(0x15d);
 182 }
 183
 184 static void __init sio_fixup_irq(const char *name, u8 device, u8 level,
 185                                      u8 type)
 186 {
 187         u8 level0, type0, active;
 188
 189         /* select logical device */
 190         sio_write(device, 0x07);
 191         active = sio_read(0x30);
 192         level0 = sio_read(0x70);
 193         type0 = sio_read(0x71);
 194         if (level0 != level || type0 != type || !active) {
 195                 printk(KERN_WARNING "sio: %s irq level %d, type %d, %sactive: "
 196                        "remapping to level %d, type %d, active\n",
 197                        name, level0, type0, !active ? "in" : "", level, type);
 198                 sio_write(0x01, 0x30);
 199                 sio_write(level, 0x70);
 200                 sio_write(type, 0x71);
 201         }
 202 }
 203
 204 static void __init sio_init(void)
 205 {
 206         struct device_node *root;
 207
 208         if ((root = find_path_device("/")) &&
 209             !strncmp(get_property(root, "model", NULL), "IBM,LongTrail", 13)) {
 210                 /* logical device 0 (KBC/Keyboard) */
 211                 sio_fixup_irq("keyboard", 0, 1, 2);
 212                 /* select logical device 1 (KBC/Mouse) */
 213                 sio_fixup_irq("mouse", 1, 12, 2);
 214         }
 215 }
 216
 217
 218 static void __init pegasos_set_l2cr(void)
 219 {
 220         struct device_node *np;
 221
 222         /* On Pegasos, enable the l2 cache if needed, as the OF forgets it */
 223         if (_chrp_type != _CHRP_Pegasos)
 224                 return;
 225
 226         /* Enable L2 cache if needed */
 227         np = find_type_devices("cpu");
 228         if (np != NULL) {
 229                 unsigned int *l2cr = (unsigned int *)
 230                         get_property (np, "l2cr", NULL);
 231                 if (l2cr == NULL) {
 232                         printk ("Pegasos l2cr : no cpu l2cr property found\n");
 233                         return;
 234                 }
 235                 if (!((*l2cr) & 0x80000000)) {
 236                         printk ("Pegasos l2cr : L2 cache was not active, "
 237                                 "activating\n");
 238                         _set_L2CR(0);
 239                         _set_L2CR((*l2cr) | 0x80000000);
 240                 }
 241         }
 242 }
 243
 244 static void briq_restart(char *cmd)
 245 {
 246         local_irq_disable();
 247         if (briq_SPOR)
 248                 out_be32(briq_SPOR, 0);
 249         for(;;);
 250 }
 251
 252 void __init chrp_setup_arch(void)
 253 {
 254         struct device_node *root = find_path_device ("/");
 255         char *machine = NULL;
 256
 257         /* init to some ~sane value until calibrate_delay() runs */
 258         loops_per_jiffy = 50000000/HZ;
 259
 260         if (root)
 261                 machine = get_property(root, "model", NULL);
 262         if (machine && strncmp(machine, "Pegasos", 7) == 0) {
 263                 _chrp_type = _CHRP_Pegasos;
 264         } else if (machine && strncmp(machine, "IBM", 3) == 0) {
 265                 _chrp_type = _CHRP_IBM;
 266         } else if (machine && strncmp(machine, "MOT", 3) == 0) {
 267                 _chrp_type = _CHRP_Motorola;
 268         } else if (machine && strncmp(machine, "TotalImpact,BRIQ-1", 18) == 0) {
 269                 _chrp_type = _CHRP_briq;
 270                 /* Map the SPOR register on briq and change the restart hook */
 271                 briq_SPOR = (unsigned int *)ioremap(0xff0000e8, 4);
 272                 ppc_md.restart = briq_restart;
 273         } else {
 274                 /* Let's assume it is an IBM chrp if all else fails */
 275                 _chrp_type = _CHRP_IBM;
 276         }
 277         printk("chrp type = %x [%s]\n", _chrp_type, chrp_names[_chrp_type]);
 278
 279         rtas_initialize();
 280         if (rtas_token("display-character") >= 0)
 281                 ppc_md.progress = rtas_progress;
 282
 283         /* use RTAS time-of-day routines if available */
 284         if (rtas_token("get-time-of-day") != RTAS_UNKNOWN_SERVICE) {
 285                 ppc_md.get_boot_time    = rtas_get_boot_time;
 286                 ppc_md.get_rtc_time     = rtas_get_rtc_time;
 287                 ppc_md.set_rtc_time     = rtas_set_rtc_time;
 288         }
 289
 290 #ifdef CONFIG_BLK_DEV_INITRD
 291         /* this is fine for chrp */
 292         initrd_below_start_ok = 1;
 293
 294         if (initrd_start)
 295                 ROOT_DEV = Root_RAM0;
 296         else
 297 #endif
 298                 ROOT_DEV = Root_SDA2; /* sda2 (sda1 is for the kernel) */
 299
 300         /* On pegasos, enable the L2 cache if not already done by OF */
 301         pegasos_set_l2cr();
 302
 303         /* Lookup PCI host bridges */
 304         chrp_find_bridges();
 305
 306         /*
 307          *  Temporary fixes for PCI devices.
 308          *  -- Geert
 309          */
 310         hydra_init();           /* Mac I/O */
 311
 312         /*
 313          *  Fix the Super I/O configuration
 314          */
 315         sio_init();
 316
 317         pci_create_OF_bus_map();
 318
 319         /*
 320          * Print the banner, then scroll down so boot progress
 321          * can be printed.  -- Cort
 322          */
 323         if (ppc_md.progress) ppc_md.progress("Linux/PPC "UTS_RELEASE"\n", 0x0);
 324 }
 325
 326 void
 327 chrp_event_scan(unsigned long unused)
 328 {
 329         unsigned char log[1024];
 330         int ret = 0;
 331
 332         /* XXX: we should loop until the hardware says no more error logs -- Cort */
 333         rtas_call(rtas_token("event-scan"), 4, 1, &ret, 0xffffffff, 0,
 334                   __pa(log), 1024);
 335         mod_timer(&__get_cpu_var(heartbeat_timer),
 336                   jiffies + event_scan_interval);
 337 }
 338
 339 static void chrp_8259_cascade(unsigned int irq, struct irq_desc *desc,
 340                               struct pt_regs *regs)
 341 {
 342         unsigned int cascade_irq = i8259_irq(regs);
 343         if (cascade_irq != NO_IRQ)
 344                 generic_handle_irq(cascade_irq, regs);
 345         desc->chip->eoi(irq);
 346 }
 347
 348 /*
 349  * Finds the open-pic node and sets up the mpic driver.
 350  */
 351 static void __init chrp_find_openpic(void)
 352 {
 353         struct device_node *np, *root;
 354         int len, i, j;
 355         int isu_size, idu_size;
 356         unsigned int *iranges, *opprop = NULL;
 357         int oplen = 0;
 358         unsigned long opaddr;
 359         int na = 1;
 360
 361         np = of_find_node_by_type(NULL, "open-pic");
 362         if (np == NULL)
 363                 return;
 364         root = of_find_node_by_path("/");
 365         if (root) {
 366                 opprop = (unsigned int *) get_property
 367                         (root, "platform-open-pic", &oplen);
 368                 na = prom_n_addr_cells(root);
 369         }
 370         if (opprop && oplen >= na * sizeof(unsigned int)) {
 371                 opaddr = opprop[na-1];  /* assume 32-bit */
 372                 oplen /= na * sizeof(unsigned int);
 373         } else {
 374                 struct resource r;
 375                 if (of_address_to_resource(np, 0, &r)) {
 376                         goto bail;
 377                 }
 378                 opaddr = r.start;
 379                 oplen = 0;
 380         }
 381
 382         printk(KERN_INFO "OpenPIC at %lx\n", opaddr);
 383
 384         iranges = (unsigned int *) get_property(np, "interrupt-ranges", &len);
 385         if (iranges == NULL)
 386                 len = 0;        /* non-distributed mpic */
 387         else
 388                 len /= 2 * sizeof(unsigned int);
 389
 390         /*
 391          * The first pair of cells in interrupt-ranges refers to the
 392          * IDU; subsequent pairs refer to the ISUs.
 393          */
 394         if (oplen < len) {
 395                 printk(KERN_ERR "Insufficient addresses for distributed"
 396                        " OpenPIC (%d < %d)\n", oplen, len);
 397                 len = oplen;
 398         }
 399
 400         isu_size = 0;
 401         idu_size = 0;
 402         if (len > 0 && iranges[1] != 0) {
 403                 printk(KERN_INFO "OpenPIC irqs %d..%d in IDU\n",
 404                        iranges[0], iranges[0] + iranges[1] - 1);
 405                 idu_size = iranges[1];
 406         }
 407         if (len > 1)
 408                 isu_size = iranges[3];
 409
 410         chrp_mpic = mpic_alloc(np, opaddr, MPIC_PRIMARY,
 411                                isu_size, 0, " MPIC    ");
 412         if (chrp_mpic == NULL) {
 413                 printk(KERN_ERR "Failed to allocate MPIC structure\n");
 414                 goto bail;
 415         }
 416         j = na - 1;
 417         for (i = 1; i < len; ++i) {
 418                 iranges += 2;
 419                 j += na;
 420                 printk(KERN_INFO "OpenPIC irqs %d..%d in ISU at %x\n",
 421                        iranges[0], iranges[0] + iranges[1] - 1,
 422                        opprop[j]);
 423                 mpic_assign_isu(chrp_mpic, i - 1, opprop[j]);
 424         }
 425
 426         mpic_init(chrp_mpic);
 427         ppc_md.get_irq = mpic_get_irq;
 428  bail:
 429         of_node_put(root);
 430         of_node_put(np);
 431 }
 432
 433 #if defined(CONFIG_VT) && defined(CONFIG_INPUT_ADBHID) && defined(XMON)
 434 static struct irqaction xmon_irqaction = {
 435         .handler = xmon_irq,
 436         .mask = CPU_MASK_NONE,
 437         .name = "XMON break",
 438 };
 439 #endif
 440
 441 static void __init chrp_find_8259(void)
 442 {
 443         struct device_node *np, *pic = NULL;
 444         unsigned long chrp_int_ack = 0;
 445         unsigned int cascade_irq;
 446
 447         /* Look for cascade */
 448         for_each_node_by_type(np, "interrupt-controller")
 449                 if (device_is_compatible(np, "chrp,iic")) {
 450                         pic = np;
 451                         break;
 452                 }
 453         /* Ok, 8259 wasn't found. We need to handle the case where
 454          * we have a pegasos that claims to be chrp but doesn't have
 455          * a proper interrupt tree
 456          */
 457         if (pic == NULL && chrp_mpic != NULL) {
 458                 printk(KERN_ERR "i8259: Not found in device-tree"
 459                        " assuming no legacy interrupts\n");
 460                 return;
 461         }
 462
 463         /* Look for intack. In a perfect world, we would look for it on
 464          * the ISA bus that holds the 8259 but heh... Works that way. If
 465          * we ever see a problem, we can try to re-use the pSeries code here.
 466          * Also, Pegasos-type platforms don't have a proper node to start
 467          * from anyway
 468          */
 469         for (np = find_devices("pci"); np != NULL; np = np->next) {
 470                 unsigned int *addrp = (unsigned int *)
 471                         get_property(np, "8259-interrupt-acknowledge", NULL);
 472
 473                 if (addrp == NULL)
 474                         continue;
 475                 chrp_int_ack = addrp[prom_n_addr_cells(np)-1];
 476                 break;
 477         }
 478         if (np == NULL)
 479                 printk(KERN_WARNING "Cannot find PCI interrupt acknowledge"
 480                        " address, polling\n");
 481
 482         i8259_init(pic, chrp_int_ack);
 483         if (ppc_md.get_irq == NULL)
 484                 ppc_md.get_irq = i8259_irq;
 485         if (chrp_mpic != NULL) {
 486                 cascade_irq = irq_of_parse_and_map(pic, 0);
 487                 if (cascade_irq == NO_IRQ)
 488                         printk(KERN_ERR "i8259: failed to map cascade irq\n");
 489                 else
 490                         set_irq_chained_handler(cascade_irq,
 491                                                 chrp_8259_cascade);
 492         }
 493 }
 494
 495 void __init chrp_init_IRQ(void)
 496 {
 497 #if defined(CONFIG_VT) && defined(CONFIG_INPUT_ADBHID) && defined(XMON)
 498         struct device_node *kbd;
 499 #endif
 500         chrp_find_openpic();
 501         chrp_find_8259();
 502
 503 #ifdef CONFIG_SMP
 504         /* Pegasos has no MPIC, those ops would make it crash. It might be an
 505          * option to move setting them to after we probe the PIC though
 506          */
 507         if (chrp_mpic != NULL)
 508                 smp_ops = &chrp_smp_ops;
 509 #endif /* CONFIG_SMP */
 510
 511         if (_chrp_type == _CHRP_Pegasos)
 512                 ppc_md.get_irq        = i8259_irq;
 513
 514 #if defined(CONFIG_VT) && defined(CONFIG_INPUT_ADBHID) && defined(XMON)
 515         /* see if there is a keyboard in the device tree
 516            with a parent of type "adb" */
 517         for (kbd = find_devices("keyboard"); kbd; kbd = kbd->next)
 518                 if (kbd->parent && kbd->parent->type
 519                     && strcmp(kbd->parent->type, "adb") == 0)
 520                         break;
 521         if (kbd)
 522                 setup_irq(HYDRA_INT_ADB_NMI, &xmon_irqaction);
 523 #endif
 524 }
 525
 526 void __init
 527 chrp_init2(void)
 528 {
 529         struct device_node *device;
 530         unsigned int *p = NULL;
 531
 532 #ifdef CONFIG_NVRAM
 533         chrp_nvram_init();
 534 #endif
 535
 536         request_region(0x20,0x20,"pic1");
 537         request_region(0xa0,0x20,"pic2");
 538         request_region(0x00,0x20,"dma1");
 539         request_region(0x40,0x20,"timer");
 540         request_region(0x80,0x10,"dma page reg");
 541         request_region(0xc0,0x20,"dma2");
 542
 543         /* Get the event scan rate for the rtas so we know how
 544          * often it expects a heartbeat. -- Cort
 545          */
 546         device = find_devices("rtas");
 547         if (device)
 548                 p = (unsigned int *) get_property
 549                         (device, "rtas-event-scan-rate", NULL);
 550         if (p && *p) {
 551                 /*
 552                  * Arrange to call chrp_event_scan at least *p times
 553                  * per minute.  We use 59 rather than 60 here so that
 554                  * the rate will be slightly higher than the minimum.
 555                  * This all assumes we don't do hotplug CPU on any
 556                  * machine that needs the event scans done.
 557                  */
 558                 unsigned long interval, offset;
 559                 int cpu, ncpus;
 560                 struct timer_list *timer;
 561
 562                 interval = HZ * 59 / *p;
 563                 offset = HZ;
 564                 ncpus = num_online_cpus();
 565                 event_scan_interval = ncpus * interval;
 566                 for (cpu = 0; cpu < ncpus; ++cpu) {
 567                         timer = &per_cpu(heartbeat_timer, cpu);
 568                         setup_timer(timer, chrp_event_scan, 0);
 569                         timer->expires = jiffies + offset;
 570                         add_timer_on(timer, cpu);
 571                         offset += interval;
 572                 }
 573                 printk("RTAS Event Scan Rate: %u (%lu jiffies)\n",
 574                        *p, interval);
 575         }
 576
 577         if (ppc_md.progress)
 578                 ppc_md.progress("  Have fun!    ", 0x7777);
 579 }
 580
 581 static int __init chrp_probe(void)
 582 {
 583         char *dtype = of_get_flat_dt_prop(of_get_flat_dt_root(),
 584                                           "device_type", NULL);
 585         if (dtype == NULL)
 586                 return 0;
 587         if (strcmp(dtype, "chrp"))
 588                 return 0;
 589
 590         ISA_DMA_THRESHOLD = ~0L;
 591         DMA_MODE_READ = 0x44;
 592         DMA_MODE_WRITE = 0x48;
 593         isa_io_base = CHRP_ISA_IO_BASE;         /* default value */
 594
 595         return 1;
 596 }
 597
 598 define_machine(chrp) {
 599         .name                   = "CHRP",
 600         .probe                  = chrp_probe,
 601         .setup_arch             = chrp_setup_arch,
 602         .init                   = chrp_init2,
 603         .show_cpuinfo           = chrp_show_cpuinfo,
 604         .init_IRQ               = chrp_init_IRQ,
 605         .pcibios_fixup          = chrp_pcibios_fixup,
 606         .restart                = rtas_restart,
 607         .power_off              = rtas_power_off,
 608         .halt                   = rtas_halt,
 609         .time_init              = chrp_time_init,
 610         .set_rtc_time           = chrp_set_rtc_time,
 611         .get_rtc_time           = chrp_get_rtc_time,
 612         .calibrate_decr         = generic_calibrate_decr,
 613         .phys_mem_access_prot   = pci_phys_mem_access_prot,
 614 };