[MIPS] Fix pipeline hazard.
authorRalf Baechle <ralf@linux-mips.org>
Tue, 20 Mar 2007 13:56:50 +0000 (13:56 +0000)
committerRalf Baechle <ralf@linux-mips.org>
Sat, 24 Mar 2007 17:01:49 +0000 (17:01 +0000)
commit7605b3906192a171e651076325b1ed1d5ea57ec9
treea86d308b36fda5297349691089a868208a5a9688
parent83598f1cb06101e972b1f5aaf3408eb729622fa8
[MIPS] Fix pipeline hazard.

In the the sequence:
        ei
        ..
        mfc0    $x, $status

the mfc0 may not see the SR_IE bit set. This was a deliberate bug in the
kernel code because we knew this was a safe thing to do on all R2 silicon
so far but new silicon is changing this.

Signed-off-by: Ralf Baechle <ralf@linux-mips.org>
include/asm-mips/hazards.h