SAFE public projects git trees. - safe/jmp/linux-2.6/blob - drivers/spi/spi_bfin5xx.c

   1 /*
   2  * Blackfin On-Chip SPI Driver
   3  *
   4  * Copyright 2004-2007 Analog Devices Inc.
   5  *
   6  * Enter bugs at http://blackfin.uclinux.org/
   7  *
   8  * Licensed under the GPL-2 or later.
   9  */
  10
  11 #include <linux/init.h>
  12 #include <linux/module.h>
  13 #include <linux/delay.h>
  14 #include <linux/device.h>
  15 #include <linux/io.h>
  16 #include <linux/ioport.h>
  17 #include <linux/irq.h>
  18 #include <linux/errno.h>
  19 #include <linux/interrupt.h>
  20 #include <linux/platform_device.h>
  21 #include <linux/dma-mapping.h>
  22 #include <linux/spi/spi.h>
  23 #include <linux/workqueue.h>
  24
  25 #include <asm/dma.h>
  26 #include <asm/portmux.h>
  27 #include <asm/bfin5xx_spi.h>
  28 #include <asm/cacheflush.h>
  29
  30 #define DRV_NAME        "bfin-spi"
  31 #define DRV_AUTHOR      "Bryan Wu, Luke Yang"
  32 #define DRV_DESC        "Blackfin BF5xx on-chip SPI Controller Driver"
  33 #define DRV_VERSION     "1.0"
  34
  35 MODULE_AUTHOR(DRV_AUTHOR);
  36 MODULE_DESCRIPTION(DRV_DESC);
  37 MODULE_LICENSE("GPL");
  38
  39 #define IS_DMA_ALIGNED(x) (((u32)(x)&0x07) == 0)
  40
  41 #define START_STATE     ((void *)0)
  42 #define RUNNING_STATE   ((void *)1)
  43 #define DONE_STATE      ((void *)2)
  44 #define ERROR_STATE     ((void *)-1)
  45 #define QUEUE_RUNNING   0
  46 #define QUEUE_STOPPED   1
  47
  48 struct driver_data {
  49         /* Driver model hookup */
  50         struct platform_device *pdev;
  51
  52         /* SPI framework hookup */
  53         struct spi_master *master;
  54
  55         /* Regs base of SPI controller */
  56         void __iomem *regs_base;
  57
  58         /* Pin request list */
  59         u16 *pin_req;
  60
  61         /* BFIN hookup */
  62         struct bfin5xx_spi_master *master_info;
  63
  64         /* Driver message queue */
  65         struct workqueue_struct *workqueue;
  66         struct work_struct pump_messages;
  67         spinlock_t lock;
  68         struct list_head queue;
  69         int busy;
  70         int run;
  71
  72         /* Message Transfer pump */
  73         struct tasklet_struct pump_transfers;
  74
  75         /* Current message transfer state info */
  76         struct spi_message *cur_msg;
  77         struct spi_transfer *cur_transfer;
  78         struct chip_data *cur_chip;
  79         size_t len_in_bytes;
  80         size_t len;
  81         void *tx;
  82         void *tx_end;
  83         void *rx;
  84         void *rx_end;
  85
  86         /* DMA stuffs */
  87         int dma_channel;
  88         int dma_mapped;
  89         int dma_requested;
  90         dma_addr_t rx_dma;
  91         dma_addr_t tx_dma;
  92
  93         size_t rx_map_len;
  94         size_t tx_map_len;
  95         u8 n_bytes;
  96         int cs_change;
  97         void (*write) (struct driver_data *);
  98         void (*read) (struct driver_data *);
  99         void (*duplex) (struct driver_data *);
 100 };
 101
 102 struct chip_data {
 103         u16 ctl_reg;
 104         u16 baud;
 105         u16 flag;
 106
 107         u8 chip_select_num;
 108         u8 n_bytes;
 109         u8 width;               /* 0 or 1 */
 110         u8 enable_dma;
 111         u8 bits_per_word;       /* 8 or 16 */
 112         u8 cs_change_per_word;
 113         u16 cs_chg_udelay;      /* Some devices require > 255usec delay */
 114         void (*write) (struct driver_data *);
 115         void (*read) (struct driver_data *);
 116         void (*duplex) (struct driver_data *);
 117 };
 118
 119 #define DEFINE_SPI_REG(reg, off) \
 120 static inline u16 read_##reg(struct driver_data *drv_data) \
 121         { return bfin_read16(drv_data->regs_base + off); } \
 122 static inline void write_##reg(struct driver_data *drv_data, u16 v) \
 123         { bfin_write16(drv_data->regs_base + off, v); }
 124
 125 DEFINE_SPI_REG(CTRL, 0x00)
 126 DEFINE_SPI_REG(FLAG, 0x04)
 127 DEFINE_SPI_REG(STAT, 0x08)
 128 DEFINE_SPI_REG(TDBR, 0x0C)
 129 DEFINE_SPI_REG(RDBR, 0x10)
 130 DEFINE_SPI_REG(BAUD, 0x14)
 131 DEFINE_SPI_REG(SHAW, 0x18)
 132
 133 static void bfin_spi_enable(struct driver_data *drv_data)
 134 {
 135         u16 cr;
 136
 137         cr = read_CTRL(drv_data);
 138         write_CTRL(drv_data, (cr | BIT_CTL_ENABLE));
 139 }
 140
 141 static void bfin_spi_disable(struct driver_data *drv_data)
 142 {
 143         u16 cr;
 144
 145         cr = read_CTRL(drv_data);
 146         write_CTRL(drv_data, (cr & (~BIT_CTL_ENABLE)));
 147 }
 148
 149 /* Caculate the SPI_BAUD register value based on input HZ */
 150 static u16 hz_to_spi_baud(u32 speed_hz)
 151 {
 152         u_long sclk = get_sclk();
 153         u16 spi_baud = (sclk / (2 * speed_hz));
 154
 155         if ((sclk % (2 * speed_hz)) > 0)
 156                 spi_baud++;
 157
 158         if (spi_baud < MIN_SPI_BAUD_VAL)
 159                 spi_baud = MIN_SPI_BAUD_VAL;
 160
 161         return spi_baud;
 162 }
 163
 164 static int flush(struct driver_data *drv_data)
 165 {
 166         unsigned long limit = loops_per_jiffy << 1;
 167
 168         /* wait for stop and clear stat */
 169         while (!(read_STAT(drv_data) & BIT_STAT_SPIF) && limit--)
 170                 cpu_relax();
 171
 172         write_STAT(drv_data, BIT_STAT_CLR);
 173
 174         return limit;
 175 }
 176
 177 /* Chip select operation functions for cs_change flag */
 178 static void cs_active(struct driver_data *drv_data, struct chip_data *chip)
 179 {
 180         u16 flag = read_FLAG(drv_data);
 181
 182         flag |= chip->flag;
 183         flag &= ~(chip->flag << 8);
 184
 185         write_FLAG(drv_data, flag);
 186 }
 187
 188 static void cs_deactive(struct driver_data *drv_data, struct chip_data *chip)
 189 {
 190         u16 flag = read_FLAG(drv_data);
 191
 192         flag |= (chip->flag << 8);
 193
 194         write_FLAG(drv_data, flag);
 195
 196         /* Move delay here for consistency */
 197         if (chip->cs_chg_udelay)
 198                 udelay(chip->cs_chg_udelay);
 199 }
 200
 201 #define MAX_SPI_SSEL    7
 202
 203 /* stop controller and re-config current chip*/
 204 static void restore_state(struct driver_data *drv_data)
 205 {
 206         struct chip_data *chip = drv_data->cur_chip;
 207
 208         /* Clear status and disable clock */
 209         write_STAT(drv_data, BIT_STAT_CLR);
 210         bfin_spi_disable(drv_data);
 211         dev_dbg(&drv_data->pdev->dev, "restoring spi ctl state\n");
 212
 213         /* Load the registers */
 214         write_CTRL(drv_data, chip->ctl_reg);
 215         write_BAUD(drv_data, chip->baud);
 216
 217         bfin_spi_enable(drv_data);
 218         cs_active(drv_data, chip);
 219 }
 220
 221 /* used to kick off transfer in rx mode */
 222 static unsigned short dummy_read(struct driver_data *drv_data)
 223 {
 224         unsigned short tmp;
 225         tmp = read_RDBR(drv_data);
 226         return tmp;
 227 }
 228
 229 static void null_writer(struct driver_data *drv_data)
 230 {
 231         u8 n_bytes = drv_data->n_bytes;
 232
 233         while (drv_data->tx < drv_data->tx_end) {
 234                 write_TDBR(drv_data, 0);
 235                 while ((read_STAT(drv_data) & BIT_STAT_TXS))
 236                         cpu_relax();
 237                 drv_data->tx += n_bytes;
 238         }
 239 }
 240
 241 static void null_reader(struct driver_data *drv_data)
 242 {
 243         u8 n_bytes = drv_data->n_bytes;
 244         dummy_read(drv_data);
 245
 246         while (drv_data->rx < drv_data->rx_end) {
 247                 while (!(read_STAT(drv_data) & BIT_STAT_RXS))
 248                         cpu_relax();
 249                 dummy_read(drv_data);
 250                 drv_data->rx += n_bytes;
 251         }
 252 }
 253
 254 static void u8_writer(struct driver_data *drv_data)
 255 {
 256         dev_dbg(&drv_data->pdev->dev,
 257                 "cr8-s is 0x%x\n", read_STAT(drv_data));
 258
 259         while (drv_data->tx < drv_data->tx_end) {
 260                 write_TDBR(drv_data, (*(u8 *) (drv_data->tx)));
 261                 while (read_STAT(drv_data) & BIT_STAT_TXS)
 262                         cpu_relax();
 263                 ++drv_data->tx;
 264         }
 265
 266         /* poll for SPI completion before return */
 267         while (!(read_STAT(drv_data) & BIT_STAT_SPIF))
 268                 cpu_relax();
 269 }
 270
 271 static void u8_cs_chg_writer(struct driver_data *drv_data)
 272 {
 273         struct chip_data *chip = drv_data->cur_chip;
 274
 275         while (drv_data->tx < drv_data->tx_end) {
 276                 cs_active(drv_data, chip);
 277
 278                 write_TDBR(drv_data, (*(u8 *) (drv_data->tx)));
 279                 while (read_STAT(drv_data) & BIT_STAT_TXS)
 280                         cpu_relax();
 281                 while (!(read_STAT(drv_data) & BIT_STAT_SPIF))
 282                         cpu_relax();
 283
 284                 cs_deactive(drv_data, chip);
 285
 286                 ++drv_data->tx;
 287         }
 288 }
 289
 290 static void u8_reader(struct driver_data *drv_data)
 291 {
 292         dev_dbg(&drv_data->pdev->dev,
 293                 "cr-8 is 0x%x\n", read_STAT(drv_data));
 294
 295         /* poll for SPI completion before start */
 296         while (!(read_STAT(drv_data) & BIT_STAT_SPIF))
 297                 cpu_relax();
 298
 299         /* clear TDBR buffer before read(else it will be shifted out) */
 300         write_TDBR(drv_data, 0xFFFF);
 301
 302         dummy_read(drv_data);
 303
 304         while (drv_data->rx < drv_data->rx_end - 1) {
 305                 while (!(read_STAT(drv_data) & BIT_STAT_RXS))
 306                         cpu_relax();
 307                 *(u8 *) (drv_data->rx) = read_RDBR(drv_data);
 308                 ++drv_data->rx;
 309         }
 310
 311         while (!(read_STAT(drv_data) & BIT_STAT_RXS))
 312                 cpu_relax();
 313         *(u8 *) (drv_data->rx) = read_SHAW(drv_data);
 314         ++drv_data->rx;
 315 }
 316
 317 static void u8_cs_chg_reader(struct driver_data *drv_data)
 318 {
 319         struct chip_data *chip = drv_data->cur_chip;
 320
 321         while (drv_data->rx < drv_data->rx_end) {
 322                 cs_active(drv_data, chip);
 323                 read_RDBR(drv_data);    /* kick off */
 324
 325                 while (!(read_STAT(drv_data) & BIT_STAT_RXS))
 326                         cpu_relax();
 327                 while (!(read_STAT(drv_data) & BIT_STAT_SPIF))
 328                         cpu_relax();
 329
 330                 *(u8 *) (drv_data->rx) = read_SHAW(drv_data);
 331                 cs_deactive(drv_data, chip);
 332
 333                 ++drv_data->rx;
 334         }
 335 }
 336
 337 static void u8_duplex(struct driver_data *drv_data)
 338 {
 339         /* in duplex mode, clk is triggered by writing of TDBR */
 340         while (drv_data->rx < drv_data->rx_end) {
 341                 write_TDBR(drv_data, (*(u8 *) (drv_data->tx)));
 342                 while (!(read_STAT(drv_data) & BIT_STAT_SPIF))
 343                         cpu_relax();
 344                 while (!(read_STAT(drv_data) & BIT_STAT_RXS))
 345                         cpu_relax();
 346                 *(u8 *) (drv_data->rx) = read_RDBR(drv_data);
 347                 ++drv_data->rx;
 348                 ++drv_data->tx;
 349         }
 350 }
 351
 352 static void u8_cs_chg_duplex(struct driver_data *drv_data)
 353 {
 354         struct chip_data *chip = drv_data->cur_chip;
 355
 356         while (drv_data->rx < drv_data->rx_end) {
 357                 cs_active(drv_data, chip);
 358
 359                 write_TDBR(drv_data, (*(u8 *) (drv_data->tx)));
 360
 361                 while (!(read_STAT(drv_data) & BIT_STAT_SPIF))
 362                         cpu_relax();
 363                 while (!(read_STAT(drv_data) & BIT_STAT_RXS))
 364                         cpu_relax();
 365                 *(u8 *) (drv_data->rx) = read_RDBR(drv_data);
 366
 367                 cs_deactive(drv_data, chip);
 368
 369                 ++drv_data->rx;
 370                 ++drv_data->tx;
 371         }
 372 }
 373
 374 static void u16_writer(struct driver_data *drv_data)
 375 {
 376         dev_dbg(&drv_data->pdev->dev,
 377                 "cr16 is 0x%x\n", read_STAT(drv_data));
 378
 379         while (drv_data->tx < drv_data->tx_end) {
 380                 write_TDBR(drv_data, (*(u16 *) (drv_data->tx)));
 381                 while ((read_STAT(drv_data) & BIT_STAT_TXS))
 382                         cpu_relax();
 383                 drv_data->tx += 2;
 384         }
 385
 386         /* poll for SPI completion before return */
 387         while (!(read_STAT(drv_data) & BIT_STAT_SPIF))
 388                 cpu_relax();
 389 }
 390
 391 static void u16_cs_chg_writer(struct driver_data *drv_data)
 392 {
 393         struct chip_data *chip = drv_data->cur_chip;
 394
 395         while (drv_data->tx < drv_data->tx_end) {
 396                 cs_active(drv_data, chip);
 397
 398                 write_TDBR(drv_data, (*(u16 *) (drv_data->tx)));
 399                 while ((read_STAT(drv_data) & BIT_STAT_TXS))
 400                         cpu_relax();
 401                 while (!(read_STAT(drv_data) & BIT_STAT_SPIF))
 402                         cpu_relax();
 403
 404                 cs_deactive(drv_data, chip);
 405
 406                 drv_data->tx += 2;
 407         }
 408 }
 409
 410 static void u16_reader(struct driver_data *drv_data)
 411 {
 412         dev_dbg(&drv_data->pdev->dev,
 413                 "cr-16 is 0x%x\n", read_STAT(drv_data));
 414
 415         /* poll for SPI completion before start */
 416         while (!(read_STAT(drv_data) & BIT_STAT_SPIF))
 417                 cpu_relax();
 418
 419         /* clear TDBR buffer before read(else it will be shifted out) */
 420         write_TDBR(drv_data, 0xFFFF);
 421
 422         dummy_read(drv_data);
 423
 424         while (drv_data->rx < (drv_data->rx_end - 2)) {
 425                 while (!(read_STAT(drv_data) & BIT_STAT_RXS))
 426                         cpu_relax();
 427                 *(u16 *) (drv_data->rx) = read_RDBR(drv_data);
 428                 drv_data->rx += 2;
 429         }
 430
 431         while (!(read_STAT(drv_data) & BIT_STAT_RXS))
 432                 cpu_relax();
 433         *(u16 *) (drv_data->rx) = read_SHAW(drv_data);
 434         drv_data->rx += 2;
 435 }
 436
 437 static void u16_cs_chg_reader(struct driver_data *drv_data)
 438 {
 439         struct chip_data *chip = drv_data->cur_chip;
 440
 441         /* poll for SPI completion before start */
 442         while (!(read_STAT(drv_data) & BIT_STAT_SPIF))
 443                 cpu_relax();
 444
 445         /* clear TDBR buffer before read(else it will be shifted out) */
 446         write_TDBR(drv_data, 0xFFFF);
 447
 448         cs_active(drv_data, chip);
 449         dummy_read(drv_data);
 450
 451         while (drv_data->rx < drv_data->rx_end - 2) {
 452                 cs_deactive(drv_data, chip);
 453
 454                 while (!(read_STAT(drv_data) & BIT_STAT_RXS))
 455                         cpu_relax();
 456                 cs_active(drv_data, chip);
 457                 *(u16 *) (drv_data->rx) = read_RDBR(drv_data);
 458                 drv_data->rx += 2;
 459         }
 460         cs_deactive(drv_data, chip);
 461
 462         while (!(read_STAT(drv_data) & BIT_STAT_RXS))
 463                 cpu_relax();
 464         *(u16 *) (drv_data->rx) = read_SHAW(drv_data);
 465         drv_data->rx += 2;
 466 }
 467
 468 static void u16_duplex(struct driver_data *drv_data)
 469 {
 470         /* in duplex mode, clk is triggered by writing of TDBR */
 471         while (drv_data->tx < drv_data->tx_end) {
 472                 write_TDBR(drv_data, (*(u16 *) (drv_data->tx)));
 473                 while (!(read_STAT(drv_data) & BIT_STAT_SPIF))
 474                         cpu_relax();
 475                 while (!(read_STAT(drv_data) & BIT_STAT_RXS))
 476                         cpu_relax();
 477                 *(u16 *) (drv_data->rx) = read_RDBR(drv_data);
 478                 drv_data->rx += 2;
 479                 drv_data->tx += 2;
 480         }
 481 }
 482
 483 static void u16_cs_chg_duplex(struct driver_data *drv_data)
 484 {
 485         struct chip_data *chip = drv_data->cur_chip;
 486
 487         while (drv_data->tx < drv_data->tx_end) {
 488                 cs_active(drv_data, chip);
 489
 490                 write_TDBR(drv_data, (*(u16 *) (drv_data->tx)));
 491                 while (!(read_STAT(drv_data) & BIT_STAT_SPIF))
 492                         cpu_relax();
 493                 while (!(read_STAT(drv_data) & BIT_STAT_RXS))
 494                         cpu_relax();
 495                 *(u16 *) (drv_data->rx) = read_RDBR(drv_data);
 496
 497                 cs_deactive(drv_data, chip);
 498
 499                 drv_data->rx += 2;
 500                 drv_data->tx += 2;
 501         }
 502 }
 503
 504 /* test if ther is more transfer to be done */
 505 static void *next_transfer(struct driver_data *drv_data)
 506 {
 507         struct spi_message *msg = drv_data->cur_msg;
 508         struct spi_transfer *trans = drv_data->cur_transfer;
 509
 510         /* Move to next transfer */
 511         if (trans->transfer_list.next != &msg->transfers) {
 512                 drv_data->cur_transfer =
 513                     list_entry(trans->transfer_list.next,
 514                                struct spi_transfer, transfer_list);
 515                 return RUNNING_STATE;
 516         } else
 517                 return DONE_STATE;
 518 }
 519
 520 /*
 521  * caller already set message->status;
 522  * dma and pio irqs are blocked give finished message back
 523  */
 524 static void giveback(struct driver_data *drv_data)
 525 {
 526         struct chip_data *chip = drv_data->cur_chip;
 527         struct spi_transfer *last_transfer;
 528         unsigned long flags;
 529         struct spi_message *msg;
 530
 531         spin_lock_irqsave(&drv_data->lock, flags);
 532         msg = drv_data->cur_msg;
 533         drv_data->cur_msg = NULL;
 534         drv_data->cur_transfer = NULL;
 535         drv_data->cur_chip = NULL;
 536         queue_work(drv_data->workqueue, &drv_data->pump_messages);
 537         spin_unlock_irqrestore(&drv_data->lock, flags);
 538
 539         last_transfer = list_entry(msg->transfers.prev,
 540                                    struct spi_transfer, transfer_list);
 541
 542         msg->state = NULL;
 543
 544         /* disable chip select signal. And not stop spi in autobuffer mode */
 545         if (drv_data->tx_dma != 0xFFFF) {
 546                 cs_deactive(drv_data, chip);
 547                 bfin_spi_disable(drv_data);
 548         }
 549
 550         if (!drv_data->cs_change)
 551                 cs_deactive(drv_data, chip);
 552
 553         if (msg->complete)
 554                 msg->complete(msg->context);
 555 }
 556
 557 static irqreturn_t dma_irq_handler(int irq, void *dev_id)
 558 {
 559         struct driver_data *drv_data = dev_id;
 560         struct chip_data *chip = drv_data->cur_chip;
 561         struct spi_message *msg = drv_data->cur_msg;
 562         u16 spistat = read_STAT(drv_data);
 563
 564         dev_dbg(&drv_data->pdev->dev, "in dma_irq_handler\n");
 565         clear_dma_irqstat(drv_data->dma_channel);
 566
 567         /* Wait for DMA to complete */
 568         while (get_dma_curr_irqstat(drv_data->dma_channel) & DMA_RUN)
 569                 cpu_relax();
 570
 571         /*
 572          * wait for the last transaction shifted out.  HRM states:
 573          * at this point there may still be data in the SPI DMA FIFO waiting
 574          * to be transmitted ... software needs to poll TXS in the SPI_STAT
 575          * register until it goes low for 2 successive reads
 576          */
 577         if (drv_data->tx != NULL) {
 578                 while ((read_STAT(drv_data) & TXS) ||
 579                        (read_STAT(drv_data) & TXS))
 580                         cpu_relax();
 581         }
 582
 583         while (!(read_STAT(drv_data) & SPIF))
 584                 cpu_relax();
 585
 586         if (spistat & RBSY) {
 587                 msg->state = ERROR_STATE;
 588                 dev_err(&drv_data->pdev->dev, "dma receive: fifo/buffer overflow\n");
 589         } else {
 590                 msg->actual_length += drv_data->len_in_bytes;
 591
 592                 if (drv_data->cs_change)
 593                         cs_deactive(drv_data, chip);
 594
 595                 /* Move to next transfer */
 596                 msg->state = next_transfer(drv_data);
 597         }
 598
 599         /* Schedule transfer tasklet */
 600         tasklet_schedule(&drv_data->pump_transfers);
 601
 602         /* free the irq handler before next transfer */
 603         dev_dbg(&drv_data->pdev->dev,
 604                 "disable dma channel irq%d\n",
 605                 drv_data->dma_channel);
 606         dma_disable_irq(drv_data->dma_channel);
 607
 608         return IRQ_HANDLED;
 609 }
 610
 611 static void pump_transfers(unsigned long data)
 612 {
 613         struct driver_data *drv_data = (struct driver_data *)data;
 614         struct spi_message *message = NULL;
 615         struct spi_transfer *transfer = NULL;
 616         struct spi_transfer *previous = NULL;
 617         struct chip_data *chip = NULL;
 618         u8 width;
 619         u16 cr, dma_width, dma_config;
 620         u32 tranf_success = 1;
 621         u8 full_duplex = 0;
 622
 623         /* Get current state information */
 624         message = drv_data->cur_msg;
 625         transfer = drv_data->cur_transfer;
 626         chip = drv_data->cur_chip;
 627
 628         /*
 629          * if msg is error or done, report it back using complete() callback
 630          */
 631
 632          /* Handle for abort */
 633         if (message->state == ERROR_STATE) {
 634                 message->status = -EIO;
 635                 giveback(drv_data);
 636                 return;
 637         }
 638
 639         /* Handle end of message */
 640         if (message->state == DONE_STATE) {
 641                 message->status = 0;
 642                 giveback(drv_data);
 643                 return;
 644         }
 645
 646         /* Delay if requested at end of transfer */
 647         if (message->state == RUNNING_STATE) {
 648                 previous = list_entry(transfer->transfer_list.prev,
 649                                       struct spi_transfer, transfer_list);
 650                 if (previous->delay_usecs)
 651                         udelay(previous->delay_usecs);
 652         }
 653
 654         /* Setup the transfer state based on the type of transfer */
 655         if (flush(drv_data) == 0) {
 656                 dev_err(&drv_data->pdev->dev, "pump_transfers: flush failed\n");
 657                 message->status = -EIO;
 658                 giveback(drv_data);
 659                 return;
 660         }
 661
 662         if (transfer->tx_buf != NULL) {
 663                 drv_data->tx = (void *)transfer->tx_buf;
 664                 drv_data->tx_end = drv_data->tx + transfer->len;
 665                 dev_dbg(&drv_data->pdev->dev, "tx_buf is %p, tx_end is %p\n",
 666                         transfer->tx_buf, drv_data->tx_end);
 667         } else {
 668                 drv_data->tx = NULL;
 669         }
 670
 671         if (transfer->rx_buf != NULL) {
 672                 full_duplex = transfer->tx_buf != NULL;
 673                 drv_data->rx = transfer->rx_buf;
 674                 drv_data->rx_end = drv_data->rx + transfer->len;
 675                 dev_dbg(&drv_data->pdev->dev, "rx_buf is %p, rx_end is %p\n",
 676                         transfer->rx_buf, drv_data->rx_end);
 677         } else {
 678                 drv_data->rx = NULL;
 679         }
 680
 681         drv_data->rx_dma = transfer->rx_dma;
 682         drv_data->tx_dma = transfer->tx_dma;
 683         drv_data->len_in_bytes = transfer->len;
 684         drv_data->cs_change = transfer->cs_change;
 685
 686         /* Bits per word setup */
 687         switch (transfer->bits_per_word) {
 688         case 8:
 689                 drv_data->n_bytes = 1;
 690                 width = CFG_SPI_WORDSIZE8;
 691                 drv_data->read = chip->cs_change_per_word ?
 692                         u8_cs_chg_reader : u8_reader;
 693                 drv_data->write = chip->cs_change_per_word ?
 694                         u8_cs_chg_writer : u8_writer;
 695                 drv_data->duplex = chip->cs_change_per_word ?
 696                         u8_cs_chg_duplex : u8_duplex;
 697                 break;
 698
 699         case 16:
 700                 drv_data->n_bytes = 2;
 701                 width = CFG_SPI_WORDSIZE16;
 702                 drv_data->read = chip->cs_change_per_word ?
 703                         u16_cs_chg_reader : u16_reader;
 704                 drv_data->write = chip->cs_change_per_word ?
 705                         u16_cs_chg_writer : u16_writer;
 706                 drv_data->duplex = chip->cs_change_per_word ?
 707                         u16_cs_chg_duplex : u16_duplex;
 708                 break;
 709
 710         default:
 711                 /* No change, the same as default setting */
 712                 drv_data->n_bytes = chip->n_bytes;
 713                 width = chip->width;
 714                 drv_data->write = drv_data->tx ? chip->write : null_writer;
 715                 drv_data->read = drv_data->rx ? chip->read : null_reader;
 716                 drv_data->duplex = chip->duplex ? chip->duplex : null_writer;
 717                 break;
 718         }
 719         cr = (read_CTRL(drv_data) & (~BIT_CTL_TIMOD));
 720         cr |= (width << 8);
 721         write_CTRL(drv_data, cr);
 722
 723         if (width == CFG_SPI_WORDSIZE16) {
 724                 drv_data->len = (transfer->len) >> 1;
 725         } else {
 726                 drv_data->len = transfer->len;
 727         }
 728         dev_dbg(&drv_data->pdev->dev,
 729                 "transfer: drv_data->write is %p, chip->write is %p, null_wr is %p\n",
 730                 drv_data->write, chip->write, null_writer);
 731
 732         /* speed and width has been set on per message */
 733         message->state = RUNNING_STATE;
 734         dma_config = 0;
 735
 736         /* Speed setup (surely valid because already checked) */
 737         if (transfer->speed_hz)
 738                 write_BAUD(drv_data, hz_to_spi_baud(transfer->speed_hz));
 739         else
 740                 write_BAUD(drv_data, chip->baud);
 741
 742         write_STAT(drv_data, BIT_STAT_CLR);
 743         cr = (read_CTRL(drv_data) & (~BIT_CTL_TIMOD));
 744         cs_active(drv_data, chip);
 745
 746         dev_dbg(&drv_data->pdev->dev,
 747                 "now pumping a transfer: width is %d, len is %d\n",
 748                 width, transfer->len);
 749
 750         /*
 751          * Try to map dma buffer and do a dma transfer.  If successful use,
 752          * different way to r/w according to the enable_dma settings and if
 753          * we are not doing a full duplex transfer (since the hardware does
 754          * not support full duplex DMA transfers).
 755          */
 756         if (!full_duplex && drv_data->cur_chip->enable_dma
 757                                 && drv_data->len > 6) {
 758
 759                 unsigned long dma_start_addr;
 760
 761                 disable_dma(drv_data->dma_channel);
 762                 clear_dma_irqstat(drv_data->dma_channel);
 763                 bfin_spi_disable(drv_data);
 764
 765                 /* config dma channel */
 766                 dev_dbg(&drv_data->pdev->dev, "doing dma transfer\n");
 767                 set_dma_x_count(drv_data->dma_channel, drv_data->len);
 768                 if (width == CFG_SPI_WORDSIZE16) {
 769                         set_dma_x_modify(drv_data->dma_channel, 2);
 770                         dma_width = WDSIZE_16;
 771                 } else {
 772                         set_dma_x_modify(drv_data->dma_channel, 1);
 773                         dma_width = WDSIZE_8;
 774                 }
 775
 776                 /* poll for SPI completion before start */
 777                 while (!(read_STAT(drv_data) & BIT_STAT_SPIF))
 778                         cpu_relax();
 779
 780                 /* dirty hack for autobuffer DMA mode */
 781                 if (drv_data->tx_dma == 0xFFFF) {
 782                         dev_dbg(&drv_data->pdev->dev,
 783                                 "doing autobuffer DMA out.\n");
 784
 785                         /* no irq in autobuffer mode */
 786                         dma_config =
 787                             (DMAFLOW_AUTO | RESTART | dma_width | DI_EN);
 788                         set_dma_config(drv_data->dma_channel, dma_config);
 789                         set_dma_start_addr(drv_data->dma_channel,
 790                                         (unsigned long)drv_data->tx);
 791                         enable_dma(drv_data->dma_channel);
 792
 793                         /* start SPI transfer */
 794                         write_CTRL(drv_data,
 795                                 (cr | CFG_SPI_DMAWRITE | BIT_CTL_ENABLE));
 796
 797                         /* just return here, there can only be one transfer
 798                          * in this mode
 799                          */
 800                         message->status = 0;
 801                         giveback(drv_data);
 802                         return;
 803                 }
 804
 805                 /* In dma mode, rx or tx must be NULL in one transfer */
 806                 dma_config = (RESTART | dma_width | DI_EN);
 807                 if (drv_data->rx != NULL) {
 808                         /* set transfer mode, and enable SPI */
 809                         dev_dbg(&drv_data->pdev->dev, "doing DMA in.\n");
 810
 811                         /* invalidate caches, if needed */
 812                         if (bfin_addr_dcachable((unsigned long) drv_data->rx))
 813                                 invalidate_dcache_range((unsigned long) drv_data->rx,
 814                                                         (unsigned long) (drv_data->rx +
 815                                                         drv_data->len_in_bytes));
 816
 817                         /* clear tx reg soformer data is not shifted out */
 818                         write_TDBR(drv_data, 0xFFFF);
 819
 820                         dma_config |= WNR;
 821                         dma_start_addr = (unsigned long)drv_data->rx;
 822                         cr |= CFG_SPI_DMAREAD;
 823
 824                 } else if (drv_data->tx != NULL) {
 825                         dev_dbg(&drv_data->pdev->dev, "doing DMA out.\n");
 826
 827                         /* flush caches, if needed */
 828                         if (bfin_addr_dcachable((unsigned long) drv_data->tx))
 829                                 flush_dcache_range((unsigned long) drv_data->tx,
 830                                                 (unsigned long) (drv_data->tx +
 831                                                 drv_data->len_in_bytes));
 832
 833                         dma_start_addr = (unsigned long)drv_data->tx;
 834                         cr |= CFG_SPI_DMAWRITE;
 835
 836                 } else
 837                         BUG();
 838
 839                 /* start dma */
 840                 dma_enable_irq(drv_data->dma_channel);
 841                 set_dma_config(drv_data->dma_channel, dma_config);
 842                 set_dma_start_addr(drv_data->dma_channel, dma_start_addr);
 843                 enable_dma(drv_data->dma_channel);
 844
 845                 /* start SPI transfer */
 846                 write_CTRL(drv_data, (cr | BIT_CTL_ENABLE));
 847
 848         } else {
 849                 /* IO mode write then read */
 850                 dev_dbg(&drv_data->pdev->dev, "doing IO transfer\n");
 851
 852                 if (full_duplex) {
 853                         /* full duplex mode */
 854                         BUG_ON((drv_data->tx_end - drv_data->tx) !=
 855                                (drv_data->rx_end - drv_data->rx));
 856                         dev_dbg(&drv_data->pdev->dev,
 857                                 "IO duplex: cr is 0x%x\n", cr);
 858
 859                         /* set SPI transfer mode */
 860                         write_CTRL(drv_data, (cr | CFG_SPI_WRITE));
 861
 862                         drv_data->duplex(drv_data);
 863
 864                         if (drv_data->tx != drv_data->tx_end)
 865                                 tranf_success = 0;
 866                 } else if (drv_data->tx != NULL) {
 867                         /* write only half duplex */
 868                         dev_dbg(&drv_data->pdev->dev,
 869                                 "IO write: cr is 0x%x\n", cr);
 870
 871                         /* set SPI transfer mode */
 872                         write_CTRL(drv_data, (cr | CFG_SPI_WRITE));
 873
 874                         drv_data->write(drv_data);
 875
 876                         if (drv_data->tx != drv_data->tx_end)
 877                                 tranf_success = 0;
 878                 } else if (drv_data->rx != NULL) {
 879                         /* read only half duplex */
 880                         dev_dbg(&drv_data->pdev->dev,
 881                                 "IO read: cr is 0x%x\n", cr);
 882
 883                         /* set SPI transfer mode */
 884                         write_CTRL(drv_data, (cr | CFG_SPI_READ));
 885
 886                         drv_data->read(drv_data);
 887                         if (drv_data->rx != drv_data->rx_end)
 888                                 tranf_success = 0;
 889                 }
 890
 891                 if (!tranf_success) {
 892                         dev_dbg(&drv_data->pdev->dev,
 893                                 "IO write error!\n");
 894                         message->state = ERROR_STATE;
 895                 } else {
 896                         /* Update total byte transfered */
 897                         message->actual_length += drv_data->len_in_bytes;
 898
 899                         /* Move to next transfer of this msg */
 900                         message->state = next_transfer(drv_data);
 901                 }
 902
 903                 /* Schedule next transfer tasklet */
 904                 tasklet_schedule(&drv_data->pump_transfers);
 905
 906         }
 907 }
 908
 909 /* pop a msg from queue and kick off real transfer */
 910 static void pump_messages(struct work_struct *work)
 911 {
 912         struct driver_data *drv_data;
 913         unsigned long flags;
 914
 915         drv_data = container_of(work, struct driver_data, pump_messages);
 916
 917         /* Lock queue and check for queue work */
 918         spin_lock_irqsave(&drv_data->lock, flags);
 919         if (list_empty(&drv_data->queue) || drv_data->run == QUEUE_STOPPED) {
 920                 /* pumper kicked off but no work to do */
 921                 drv_data->busy = 0;
 922                 spin_unlock_irqrestore(&drv_data->lock, flags);
 923                 return;
 924         }
 925
 926         /* Make sure we are not already running a message */
 927         if (drv_data->cur_msg) {
 928                 spin_unlock_irqrestore(&drv_data->lock, flags);
 929                 return;
 930         }
 931
 932         /* Extract head of queue */
 933         drv_data->cur_msg = list_entry(drv_data->queue.next,
 934                                        struct spi_message, queue);
 935
 936         /* Setup the SSP using the per chip configuration */
 937         drv_data->cur_chip = spi_get_ctldata(drv_data->cur_msg->spi);
 938         restore_state(drv_data);
 939
 940         list_del_init(&drv_data->cur_msg->queue);
 941
 942         /* Initial message state */
 943         drv_data->cur_msg->state = START_STATE;
 944         drv_data->cur_transfer = list_entry(drv_data->cur_msg->transfers.next,
 945                                             struct spi_transfer, transfer_list);
 946
 947         dev_dbg(&drv_data->pdev->dev, "got a message to pump, "
 948                 "state is set to: baud %d, flag 0x%x, ctl 0x%x\n",
 949                 drv_data->cur_chip->baud, drv_data->cur_chip->flag,
 950                 drv_data->cur_chip->ctl_reg);
 951
 952         dev_dbg(&drv_data->pdev->dev,
 953                 "the first transfer len is %d\n",
 954                 drv_data->cur_transfer->len);
 955
 956         /* Mark as busy and launch transfers */
 957         tasklet_schedule(&drv_data->pump_transfers);
 958
 959         drv_data->busy = 1;
 960         spin_unlock_irqrestore(&drv_data->lock, flags);
 961 }
 962
 963 /*
 964  * got a msg to transfer, queue it in drv_data->queue.
 965  * And kick off message pumper
 966  */
 967 static int transfer(struct spi_device *spi, struct spi_message *msg)
 968 {
 969         struct driver_data *drv_data = spi_master_get_devdata(spi->master);
 970         unsigned long flags;
 971
 972         spin_lock_irqsave(&drv_data->lock, flags);
 973
 974         if (drv_data->run == QUEUE_STOPPED) {
 975                 spin_unlock_irqrestore(&drv_data->lock, flags);
 976                 return -ESHUTDOWN;
 977         }
 978
 979         msg->actual_length = 0;
 980         msg->status = -EINPROGRESS;
 981         msg->state = START_STATE;
 982
 983         dev_dbg(&spi->dev, "adding an msg in transfer() \n");
 984         list_add_tail(&msg->queue, &drv_data->queue);
 985
 986         if (drv_data->run == QUEUE_RUNNING && !drv_data->busy)
 987                 queue_work(drv_data->workqueue, &drv_data->pump_messages);
 988
 989         spin_unlock_irqrestore(&drv_data->lock, flags);
 990
 991         return 0;
 992 }
 993
 994 #define MAX_SPI_SSEL    7
 995
 996 static u16 ssel[3][MAX_SPI_SSEL] = {
 997         {P_SPI0_SSEL1, P_SPI0_SSEL2, P_SPI0_SSEL3,
 998         P_SPI0_SSEL4, P_SPI0_SSEL5,
 999         P_SPI0_SSEL6, P_SPI0_SSEL7},
1000
1001         {P_SPI1_SSEL1, P_SPI1_SSEL2, P_SPI1_SSEL3,
1002         P_SPI1_SSEL4, P_SPI1_SSEL5,
1003         P_SPI1_SSEL6, P_SPI1_SSEL7},
1004
1005         {P_SPI2_SSEL1, P_SPI2_SSEL2, P_SPI2_SSEL3,
1006         P_SPI2_SSEL4, P_SPI2_SSEL5,
1007         P_SPI2_SSEL6, P_SPI2_SSEL7},
1008 };
1009
1010 /* first setup for new devices */
1011 static int setup(struct spi_device *spi)
1012 {
1013         struct bfin5xx_spi_chip *chip_info = NULL;
1014         struct chip_data *chip;
1015         struct driver_data *drv_data = spi_master_get_devdata(spi->master);
1016         u8 spi_flg;
1017
1018         /* Abort device setup if requested features are not supported */
1019         if (spi->mode & ~(SPI_CPOL | SPI_CPHA | SPI_LSB_FIRST)) {
1020                 dev_err(&spi->dev, "requested mode not fully supported\n");
1021                 return -EINVAL;
1022         }
1023
1024         /* Zero (the default) here means 8 bits */
1025         if (!spi->bits_per_word)
1026                 spi->bits_per_word = 8;
1027
1028         if (spi->bits_per_word != 8 && spi->bits_per_word != 16)
1029                 return -EINVAL;
1030
1031         /* Only alloc (or use chip_info) on first setup */
1032         chip = spi_get_ctldata(spi);
1033         if (chip == NULL) {
1034                 chip = kzalloc(sizeof(struct chip_data), GFP_KERNEL);
1035                 if (!chip)
1036                         return -ENOMEM;
1037
1038                 chip->enable_dma = 0;
1039                 chip_info = spi->controller_data;
1040         }
1041
1042         /* chip_info isn't always needed */
1043         if (chip_info) {
1044                 /* Make sure people stop trying to set fields via ctl_reg
1045                  * when they should actually be using common SPI framework.
1046                  * Currently we let through: WOM EMISO PSSE GM SZ TIMOD.
1047                  * Not sure if a user actually needs/uses any of these,
1048                  * but let's assume (for now) they do.
1049                  */
1050                 if (chip_info->ctl_reg & (SPE|MSTR|CPOL|CPHA|LSBF|SIZE)) {
1051                         dev_err(&spi->dev, "do not set bits in ctl_reg "
1052                                 "that the SPI framework manages\n");
1053                         return -EINVAL;
1054                 }
1055
1056                 chip->enable_dma = chip_info->enable_dma != 0
1057                     && drv_data->master_info->enable_dma;
1058                 chip->ctl_reg = chip_info->ctl_reg;
1059                 chip->bits_per_word = chip_info->bits_per_word;
1060                 chip->cs_change_per_word = chip_info->cs_change_per_word;
1061                 chip->cs_chg_udelay = chip_info->cs_chg_udelay;
1062         }
1063
1064         /* translate common spi framework into our register */
1065         if (spi->mode & SPI_CPOL)
1066                 chip->ctl_reg |= CPOL;
1067         if (spi->mode & SPI_CPHA)
1068                 chip->ctl_reg |= CPHA;
1069         if (spi->mode & SPI_LSB_FIRST)
1070                 chip->ctl_reg |= LSBF;
1071         /* we dont support running in slave mode (yet?) */
1072         chip->ctl_reg |= MSTR;
1073
1074         /*
1075          * if any one SPI chip is registered and wants DMA, request the
1076          * DMA channel for it
1077          */
1078         if (chip->enable_dma && !drv_data->dma_requested) {
1079                 /* register dma irq handler */
1080                 if (request_dma(drv_data->dma_channel, "BFIN_SPI_DMA") < 0) {
1081                         dev_dbg(&spi->dev,
1082                                 "Unable to request BlackFin SPI DMA channel\n");
1083                         return -ENODEV;
1084                 }
1085                 if (set_dma_callback(drv_data->dma_channel,
1086                     dma_irq_handler, drv_data) < 0) {
1087                         dev_dbg(&spi->dev, "Unable to set dma callback\n");
1088                         return -EPERM;
1089                 }
1090                 dma_disable_irq(drv_data->dma_channel);
1091                 drv_data->dma_requested = 1;
1092         }
1093
1094         /*
1095          * Notice: for blackfin, the speed_hz is the value of register
1096          * SPI_BAUD, not the real baudrate
1097          */
1098         chip->baud = hz_to_spi_baud(spi->max_speed_hz);
1099         spi_flg = ~(1 << (spi->chip_select));
1100         chip->flag = ((u16) spi_flg << 8) | (1 << (spi->chip_select));
1101         chip->chip_select_num = spi->chip_select;
1102
1103         switch (chip->bits_per_word) {
1104         case 8:
1105                 chip->n_bytes = 1;
1106                 chip->width = CFG_SPI_WORDSIZE8;
1107                 chip->read = chip->cs_change_per_word ?
1108                         u8_cs_chg_reader : u8_reader;
1109                 chip->write = chip->cs_change_per_word ?
1110                         u8_cs_chg_writer : u8_writer;
1111                 chip->duplex = chip->cs_change_per_word ?
1112                         u8_cs_chg_duplex : u8_duplex;
1113                 break;
1114
1115         case 16:
1116                 chip->n_bytes = 2;
1117                 chip->width = CFG_SPI_WORDSIZE16;
1118                 chip->read = chip->cs_change_per_word ?
1119                         u16_cs_chg_reader : u16_reader;
1120                 chip->write = chip->cs_change_per_word ?
1121                         u16_cs_chg_writer : u16_writer;
1122                 chip->duplex = chip->cs_change_per_word ?
1123                         u16_cs_chg_duplex : u16_duplex;
1124                 break;
1125
1126         default:
1127                 dev_err(&spi->dev, "%d bits_per_word is not supported\n",
1128                                 chip->bits_per_word);
1129                 kfree(chip);
1130                 return -ENODEV;
1131         }
1132
1133         dev_dbg(&spi->dev, "setup spi chip %s, width is %d, dma is %d\n",
1134                         spi->modalias, chip->width, chip->enable_dma);
1135         dev_dbg(&spi->dev, "ctl_reg is 0x%x, flag_reg is 0x%x\n",
1136                         chip->ctl_reg, chip->flag);
1137
1138         spi_set_ctldata(spi, chip);
1139
1140         dev_dbg(&spi->dev, "chip select number is %d\n", chip->chip_select_num);
1141         if ((chip->chip_select_num > 0)
1142                 && (chip->chip_select_num <= spi->master->num_chipselect))
1143                 peripheral_request(ssel[spi->master->bus_num]
1144                         [chip->chip_select_num-1], spi->modalias);
1145
1146         cs_deactive(drv_data, chip);
1147
1148         return 0;
1149 }
1150
1151 /*
1152  * callback for spi framework.
1153  * clean driver specific data
1154  */
1155 static void cleanup(struct spi_device *spi)
1156 {
1157         struct chip_data *chip = spi_get_ctldata(spi);
1158
1159         if ((chip->chip_select_num > 0)
1160                 && (chip->chip_select_num <= spi->master->num_chipselect))
1161                 peripheral_free(ssel[spi->master->bus_num]
1162                                         [chip->chip_select_num-1]);
1163
1164         kfree(chip);
1165 }
1166
1167 static inline int init_queue(struct driver_data *drv_data)
1168 {
1169         INIT_LIST_HEAD(&drv_data->queue);
1170         spin_lock_init(&drv_data->lock);
1171
1172         drv_data->run = QUEUE_STOPPED;
1173         drv_data->busy = 0;
1174
1175         /* init transfer tasklet */
1176         tasklet_init(&drv_data->pump_transfers,
1177                      pump_transfers, (unsigned long)drv_data);
1178
1179         /* init messages workqueue */
1180         INIT_WORK(&drv_data->pump_messages, pump_messages);
1181         drv_data->workqueue = create_singlethread_workqueue(
1182                                 dev_name(drv_data->master->dev.parent));
1183         if (drv_data->workqueue == NULL)
1184                 return -EBUSY;
1185
1186         return 0;
1187 }
1188
1189 static inline int start_queue(struct driver_data *drv_data)
1190 {
1191         unsigned long flags;
1192
1193         spin_lock_irqsave(&drv_data->lock, flags);
1194
1195         if (drv_data->run == QUEUE_RUNNING || drv_data->busy) {
1196                 spin_unlock_irqrestore(&drv_data->lock, flags);
1197                 return -EBUSY;
1198         }
1199
1200         drv_data->run = QUEUE_RUNNING;
1201         drv_data->cur_msg = NULL;
1202         drv_data->cur_transfer = NULL;
1203         drv_data->cur_chip = NULL;
1204         spin_unlock_irqrestore(&drv_data->lock, flags);
1205
1206         queue_work(drv_data->workqueue, &drv_data->pump_messages);
1207
1208         return 0;
1209 }
1210
1211 static inline int stop_queue(struct driver_data *drv_data)
1212 {
1213         unsigned long flags;
1214         unsigned limit = 500;
1215         int status = 0;
1216
1217         spin_lock_irqsave(&drv_data->lock, flags);
1218
1219         /*
1220          * This is a bit lame, but is optimized for the common execution path.
1221          * A wait_queue on the drv_data->busy could be used, but then the common
1222          * execution path (pump_messages) would be required to call wake_up or
1223          * friends on every SPI message. Do this instead
1224          */
1225         drv_data->run = QUEUE_STOPPED;
1226         while (!list_empty(&drv_data->queue) && drv_data->busy && limit--) {
1227                 spin_unlock_irqrestore(&drv_data->lock, flags);
1228                 msleep(10);
1229                 spin_lock_irqsave(&drv_data->lock, flags);
1230         }
1231
1232         if (!list_empty(&drv_data->queue) || drv_data->busy)
1233                 status = -EBUSY;
1234
1235         spin_unlock_irqrestore(&drv_data->lock, flags);
1236
1237         return status;
1238 }
1239
1240 static inline int destroy_queue(struct driver_data *drv_data)
1241 {
1242         int status;
1243
1244         status = stop_queue(drv_data);
1245         if (status != 0)
1246                 return status;
1247
1248         destroy_workqueue(drv_data->workqueue);
1249
1250         return 0;
1251 }
1252
1253 static int __init bfin5xx_spi_probe(struct platform_device *pdev)
1254 {
1255         struct device *dev = &pdev->dev;
1256         struct bfin5xx_spi_master *platform_info;
1257         struct spi_master *master;
1258         struct driver_data *drv_data = 0;
1259         struct resource *res;
1260         int status = 0;
1261
1262         platform_info = dev->platform_data;
1263
1264         /* Allocate master with space for drv_data */
1265         master = spi_alloc_master(dev, sizeof(struct driver_data) + 16);
1266         if (!master) {
1267                 dev_err(&pdev->dev, "can not alloc spi_master\n");
1268                 return -ENOMEM;
1269         }
1270
1271         drv_data = spi_master_get_devdata(master);
1272         drv_data->master = master;
1273         drv_data->master_info = platform_info;
1274         drv_data->pdev = pdev;
1275         drv_data->pin_req = platform_info->pin_req;
1276
1277         master->bus_num = pdev->id;
1278         master->num_chipselect = platform_info->num_chipselect;
1279         master->cleanup = cleanup;
1280         master->setup = setup;
1281         master->transfer = transfer;
1282
1283         /* Find and map our resources */
1284         res = platform_get_resource(pdev, IORESOURCE_MEM, 0);
1285         if (res == NULL) {
1286                 dev_err(dev, "Cannot get IORESOURCE_MEM\n");
1287                 status = -ENOENT;
1288                 goto out_error_get_res;
1289         }
1290
1291         drv_data->regs_base = ioremap(res->start, (res->end - res->start + 1));
1292         if (drv_data->regs_base == NULL) {
1293                 dev_err(dev, "Cannot map IO\n");
1294                 status = -ENXIO;
1295                 goto out_error_ioremap;
1296         }
1297
1298         drv_data->dma_channel = platform_get_irq(pdev, 0);
1299         if (drv_data->dma_channel < 0) {
1300                 dev_err(dev, "No DMA channel specified\n");
1301                 status = -ENOENT;
1302                 goto out_error_no_dma_ch;
1303         }
1304
1305         /* Initial and start queue */
1306         status = init_queue(drv_data);
1307         if (status != 0) {
1308                 dev_err(dev, "problem initializing queue\n");
1309                 goto out_error_queue_alloc;
1310         }
1311
1312         status = start_queue(drv_data);
1313         if (status != 0) {
1314                 dev_err(dev, "problem starting queue\n");
1315                 goto out_error_queue_alloc;
1316         }
1317
1318         status = peripheral_request_list(drv_data->pin_req, DRV_NAME);
1319         if (status != 0) {
1320                 dev_err(&pdev->dev, ": Requesting Peripherals failed\n");
1321                 goto out_error_queue_alloc;
1322         }
1323
1324         /* Register with the SPI framework */
1325         platform_set_drvdata(pdev, drv_data);
1326         status = spi_register_master(master);
1327         if (status != 0) {
1328                 dev_err(dev, "problem registering spi master\n");
1329                 goto out_error_queue_alloc;
1330         }
1331
1332         dev_info(dev, "%s, Version %s, regs_base@%p, dma channel@%d\n",
1333                 DRV_DESC, DRV_VERSION, drv_data->regs_base,
1334                 drv_data->dma_channel);
1335         return status;
1336
1337 out_error_queue_alloc:
1338         destroy_queue(drv_data);
1339 out_error_no_dma_ch:
1340         iounmap((void *) drv_data->regs_base);
1341 out_error_ioremap:
1342 out_error_get_res:
1343         spi_master_put(master);
1344
1345         return status;
1346 }
1347
1348 /* stop hardware and remove the driver */
1349 static int __devexit bfin5xx_spi_remove(struct platform_device *pdev)
1350 {
1351         struct driver_data *drv_data = platform_get_drvdata(pdev);
1352         int status = 0;
1353
1354         if (!drv_data)
1355                 return 0;
1356
1357         /* Remove the queue */
1358         status = destroy_queue(drv_data);
1359         if (status != 0)
1360                 return status;
1361
1362         /* Disable the SSP at the peripheral and SOC level */
1363         bfin_spi_disable(drv_data);
1364
1365         /* Release DMA */
1366         if (drv_data->master_info->enable_dma) {
1367                 if (dma_channel_active(drv_data->dma_channel))
1368                         free_dma(drv_data->dma_channel);
1369         }
1370
1371         /* Disconnect from the SPI framework */
1372         spi_unregister_master(drv_data->master);
1373
1374         peripheral_free_list(drv_data->pin_req);
1375
1376         /* Prevent double remove */
1377         platform_set_drvdata(pdev, NULL);
1378
1379         return 0;
1380 }
1381
1382 #ifdef CONFIG_PM
1383 static int bfin5xx_spi_suspend(struct platform_device *pdev, pm_message_t state)
1384 {
1385         struct driver_data *drv_data = platform_get_drvdata(pdev);
1386         int status = 0;
1387
1388         status = stop_queue(drv_data);
1389         if (status != 0)
1390                 return status;
1391
1392         /* stop hardware */
1393         bfin_spi_disable(drv_data);
1394
1395         return 0;
1396 }
1397
1398 static int bfin5xx_spi_resume(struct platform_device *pdev)
1399 {
1400         struct driver_data *drv_data = platform_get_drvdata(pdev);
1401         int status = 0;
1402
1403         /* Enable the SPI interface */
1404         bfin_spi_enable(drv_data);
1405
1406         /* Start the queue running */
1407         status = start_queue(drv_data);
1408         if (status != 0) {
1409                 dev_err(&pdev->dev, "problem starting queue (%d)\n", status);
1410                 return status;
1411         }
1412
1413         return 0;
1414 }
1415 #else
1416 #define bfin5xx_spi_suspend NULL
1417 #define bfin5xx_spi_resume NULL
1418 #endif                          /* CONFIG_PM */
1419
1420 MODULE_ALIAS("platform:bfin-spi");
1421 static struct platform_driver bfin5xx_spi_driver = {
1422         .driver = {
1423                 .name   = DRV_NAME,
1424                 .owner  = THIS_MODULE,
1425         },
1426         .suspend        = bfin5xx_spi_suspend,
1427         .resume         = bfin5xx_spi_resume,
1428         .remove         = __devexit_p(bfin5xx_spi_remove),
1429 };
1430
1431 static int __init bfin5xx_spi_init(void)
1432 {
1433         return platform_driver_probe(&bfin5xx_spi_driver, bfin5xx_spi_probe);
1434 }
1435 module_init(bfin5xx_spi_init);
1436
1437 static void __exit bfin5xx_spi_exit(void)
1438 {
1439         platform_driver_unregister(&bfin5xx_spi_driver);
1440 }
1441 module_exit(bfin5xx_spi_exit);