SAFE public projects git trees. - safe/jmp/linux-2.6/blob - drivers/net/pcmcia/nmclan_cs.c

   1 /* ----------------------------------------------------------------------------
   2 Linux PCMCIA ethernet adapter driver for the New Media Ethernet LAN.
   3   nmclan_cs.c,v 0.16 1995/07/01 06:42:17 rpao Exp rpao
   4
   5   The Ethernet LAN uses the Advanced Micro Devices (AMD) Am79C940 Media
   6   Access Controller for Ethernet (MACE).  It is essentially the Am2150
   7   PCMCIA Ethernet card contained in the Am2150 Demo Kit.
   8
   9 Written by Roger C. Pao <rpao@paonet.org>
  10   Copyright 1995 Roger C. Pao
  11   Linux 2.5 cleanups Copyright Red Hat 2003
  12
  13   This software may be used and distributed according to the terms of
  14   the GNU General Public License.
  15
  16 Ported to Linux 1.3.* network driver environment by
  17   Matti Aarnio <mea@utu.fi>
  18
  19 References
  20
  21   Am2150 Technical Reference Manual, Revision 1.0, August 17, 1993
  22   Am79C940 (MACE) Data Sheet, 1994
  23   Am79C90 (C-LANCE) Data Sheet, 1994
  24   Linux PCMCIA Programmer's Guide v1.17
  25   /usr/src/linux/net/inet/dev.c, Linux kernel 1.2.8
  26
  27   Eric Mears, New Media Corporation
  28   Tom Pollard, New Media Corporation
  29   Dean Siasoyco, New Media Corporation
  30   Ken Lesniak, Silicon Graphics, Inc. <lesniak@boston.sgi.com>
  31   Donald Becker <becker@scyld.com>
  32   David Hinds <dahinds@users.sourceforge.net>
  33
  34   The Linux client driver is based on the 3c589_cs.c client driver by
  35   David Hinds.
  36
  37   The Linux network driver outline is based on the 3c589_cs.c driver,
  38   the 8390.c driver, and the example skeleton.c kernel code, which are
  39   by Donald Becker.
  40
  41   The Am2150 network driver hardware interface code is based on the
  42   OS/9000 driver for the New Media Ethernet LAN by Eric Mears.
  43
  44   Special thanks for testing and help in debugging this driver goes
  45   to Ken Lesniak.
  46
  47 -------------------------------------------------------------------------------
  48 Driver Notes and Issues
  49 -------------------------------------------------------------------------------
  50
  51 1. Developed on a Dell 320SLi
  52    PCMCIA Card Services 2.6.2
  53    Linux dell 1.2.10 #1 Thu Jun 29 20:23:41 PDT 1995 i386
  54
  55 2. rc.pcmcia may require loading pcmcia_core with io_speed=300:
  56    'insmod pcmcia_core.o io_speed=300'.
  57    This will avoid problems with fast systems which causes rx_framecnt
  58    to return random values.
  59
  60 3. If hot extraction does not work for you, use 'ifconfig eth0 down'
  61    before extraction.
  62
  63 4. There is a bad slow-down problem in this driver.
  64
  65 5. Future: Multicast processing.  In the meantime, do _not_ compile your
  66    kernel with multicast ip enabled.
  67
  68 -------------------------------------------------------------------------------
  69 History
  70 -------------------------------------------------------------------------------
  71 Log: nmclan_cs.c,v
  72  * 2.5.75-ac1 2003/07/11 Alan Cox <alan@redhat.com>
  73  * Fixed hang on card eject as we probe it
  74  * Cleaned up to use new style locking.
  75  *
  76  * Revision 0.16  1995/07/01  06:42:17  rpao
  77  * Bug fix: nmclan_reset() called CardServices incorrectly.
  78  *
  79  * Revision 0.15  1995/05/24  08:09:47  rpao
  80  * Re-implement MULTI_TX dev->tbusy handling.
  81  *
  82  * Revision 0.14  1995/05/23  03:19:30  rpao
  83  * Added, in nmclan_config(), "tuple.Attributes = 0;".
  84  * Modified MACE ID check to ignore chip revision level.
  85  * Avoid tx_free_frames race condition between _start_xmit and _interrupt.
  86  *
  87  * Revision 0.13  1995/05/18  05:56:34  rpao
  88  * Statistics changes.
  89  * Bug fix: nmclan_reset did not enable TX and RX: call restore_multicast_list.
  90  * Bug fix: mace_interrupt checks ~MACE_IMR_DEFAULT.  Fixes driver lockup.
  91  *
  92  * Revision 0.12  1995/05/14  00:12:23  rpao
  93  * Statistics overhaul.
  94  *
  95
  96 95/05/13 rpao   V0.10a
  97                 Bug fix: MACE statistics counters used wrong I/O ports.
  98                 Bug fix: mace_interrupt() needed to allow statistics to be
  99                 processed without RX or TX interrupts pending.
 100 95/05/11 rpao   V0.10
 101                 Multiple transmit request processing.
 102                 Modified statistics to use MACE counters where possible.
 103 95/05/10 rpao   V0.09 Bug fix: Must use IO_DATA_PATH_WIDTH_AUTO.
 104                 *Released
 105 95/05/10 rpao   V0.08
 106                 Bug fix: Make all non-exported functions private by using
 107                 static keyword.
 108                 Bug fix: Test IntrCnt _before_ reading MACE_IR.
 109 95/05/10 rpao   V0.07 Statistics.
 110 95/05/09 rpao   V0.06 Fix rx_framecnt problem by addition of PCIC wait states.
 111
 112 ---------------------------------------------------------------------------- */
 113
 114 #define DRV_NAME        "nmclan_cs"
 115 #define DRV_VERSION     "0.16"
 116
 117
 118 /* ----------------------------------------------------------------------------
 119 Conditional Compilation Options
 120 ---------------------------------------------------------------------------- */
 121
 122 #define MULTI_TX                        0
 123 #define RESET_ON_TIMEOUT                1
 124 #define TX_INTERRUPTABLE                1
 125 #define RESET_XILINX                    0
 126
 127 /* ----------------------------------------------------------------------------
 128 Include Files
 129 ---------------------------------------------------------------------------- */
 130
 131 #include <linux/module.h>
 132 #include <linux/kernel.h>
 133 #include <linux/init.h>
 134 #include <linux/ptrace.h>
 135 #include <linux/slab.h>
 136 #include <linux/string.h>
 137 #include <linux/timer.h>
 138 #include <linux/interrupt.h>
 139 #include <linux/in.h>
 140 #include <linux/delay.h>
 141 #include <linux/ethtool.h>
 142 #include <linux/netdevice.h>
 143 #include <linux/etherdevice.h>
 144 #include <linux/skbuff.h>
 145 #include <linux/if_arp.h>
 146 #include <linux/ioport.h>
 147 #include <linux/bitops.h>
 148
 149 #include <pcmcia/cs_types.h>
 150 #include <pcmcia/cs.h>
 151 #include <pcmcia/cisreg.h>
 152 #include <pcmcia/cistpl.h>
 153 #include <pcmcia/ds.h>
 154
 155 #include <asm/uaccess.h>
 156 #include <asm/io.h>
 157 #include <asm/system.h>
 158
 159 /* ----------------------------------------------------------------------------
 160 Defines
 161 ---------------------------------------------------------------------------- */
 162
 163 #define ETHER_ADDR_LEN                  ETH_ALEN
 164                                         /* 6 bytes in an Ethernet Address */
 165 #define MACE_LADRF_LEN                  8
 166                                         /* 8 bytes in Logical Address Filter */
 167
 168 /* Loop Control Defines */
 169 #define MACE_MAX_IR_ITERATIONS          10
 170 #define MACE_MAX_RX_ITERATIONS          12
 171         /*
 172         TBD: Dean brought this up, and I assumed the hardware would
 173         handle it:
 174
 175         If MACE_MAX_RX_ITERATIONS is > 1, rx_framecnt may still be
 176         non-zero when the isr exits.  We may not get another interrupt
 177         to process the remaining packets for some time.
 178         */
 179
 180 /*
 181 The Am2150 has a Xilinx XC3042 field programmable gate array (FPGA)
 182 which manages the interface between the MACE and the PCMCIA bus.  It
 183 also includes buffer management for the 32K x 8 SRAM to control up to
 184 four transmit and 12 receive frames at a time.
 185 */
 186 #define AM2150_MAX_TX_FRAMES            4
 187 #define AM2150_MAX_RX_FRAMES            12
 188
 189 /* Am2150 Ethernet Card I/O Mapping */
 190 #define AM2150_RCV                      0x00
 191 #define AM2150_XMT                      0x04
 192 #define AM2150_XMT_SKIP                 0x09
 193 #define AM2150_RCV_NEXT                 0x0A
 194 #define AM2150_RCV_FRAME_COUNT          0x0B
 195 #define AM2150_MACE_BANK                0x0C
 196 #define AM2150_MACE_BASE                0x10
 197
 198 /* MACE Registers */
 199 #define MACE_RCVFIFO                    0
 200 #define MACE_XMTFIFO                    1
 201 #define MACE_XMTFC                      2
 202 #define MACE_XMTFS                      3
 203 #define MACE_XMTRC                      4
 204 #define MACE_RCVFC                      5
 205 #define MACE_RCVFS                      6
 206 #define MACE_FIFOFC                     7
 207 #define MACE_IR                         8
 208 #define MACE_IMR                        9
 209 #define MACE_PR                         10
 210 #define MACE_BIUCC                      11
 211 #define MACE_FIFOCC                     12
 212 #define MACE_MACCC                      13
 213 #define MACE_PLSCC                      14
 214 #define MACE_PHYCC                      15
 215 #define MACE_CHIPIDL                    16
 216 #define MACE_CHIPIDH                    17
 217 #define MACE_IAC                        18
 218 /* Reserved */
 219 #define MACE_LADRF                      20
 220 #define MACE_PADR                       21
 221 /* Reserved */
 222 /* Reserved */
 223 #define MACE_MPC                        24
 224 /* Reserved */
 225 #define MACE_RNTPC                      26
 226 #define MACE_RCVCC                      27
 227 /* Reserved */
 228 #define MACE_UTR                        29
 229 #define MACE_RTR1                       30
 230 #define MACE_RTR2                       31
 231
 232 /* MACE Bit Masks */
 233 #define MACE_XMTRC_EXDEF                0x80
 234 #define MACE_XMTRC_XMTRC                0x0F
 235
 236 #define MACE_XMTFS_XMTSV                0x80
 237 #define MACE_XMTFS_UFLO                 0x40
 238 #define MACE_XMTFS_LCOL                 0x20
 239 #define MACE_XMTFS_MORE                 0x10
 240 #define MACE_XMTFS_ONE                  0x08
 241 #define MACE_XMTFS_DEFER                0x04
 242 #define MACE_XMTFS_LCAR                 0x02
 243 #define MACE_XMTFS_RTRY                 0x01
 244
 245 #define MACE_RCVFS_RCVSTS               0xF000
 246 #define MACE_RCVFS_OFLO                 0x8000
 247 #define MACE_RCVFS_CLSN                 0x4000
 248 #define MACE_RCVFS_FRAM                 0x2000
 249 #define MACE_RCVFS_FCS                  0x1000
 250
 251 #define MACE_FIFOFC_RCVFC               0xF0
 252 #define MACE_FIFOFC_XMTFC               0x0F
 253
 254 #define MACE_IR_JAB                     0x80
 255 #define MACE_IR_BABL                    0x40
 256 #define MACE_IR_CERR                    0x20
 257 #define MACE_IR_RCVCCO                  0x10
 258 #define MACE_IR_RNTPCO                  0x08
 259 #define MACE_IR_MPCO                    0x04
 260 #define MACE_IR_RCVINT                  0x02
 261 #define MACE_IR_XMTINT                  0x01
 262
 263 #define MACE_MACCC_PROM                 0x80
 264 #define MACE_MACCC_DXMT2PD              0x40
 265 #define MACE_MACCC_EMBA                 0x20
 266 #define MACE_MACCC_RESERVED             0x10
 267 #define MACE_MACCC_DRCVPA               0x08
 268 #define MACE_MACCC_DRCVBC               0x04
 269 #define MACE_MACCC_ENXMT                0x02
 270 #define MACE_MACCC_ENRCV                0x01
 271
 272 #define MACE_PHYCC_LNKFL                0x80
 273 #define MACE_PHYCC_DLNKTST              0x40
 274 #define MACE_PHYCC_REVPOL               0x20
 275 #define MACE_PHYCC_DAPC                 0x10
 276 #define MACE_PHYCC_LRT                  0x08
 277 #define MACE_PHYCC_ASEL                 0x04
 278 #define MACE_PHYCC_RWAKE                0x02
 279 #define MACE_PHYCC_AWAKE                0x01
 280
 281 #define MACE_IAC_ADDRCHG                0x80
 282 #define MACE_IAC_PHYADDR                0x04
 283 #define MACE_IAC_LOGADDR                0x02
 284
 285 #define MACE_UTR_RTRE                   0x80
 286 #define MACE_UTR_RTRD                   0x40
 287 #define MACE_UTR_RPA                    0x20
 288 #define MACE_UTR_FCOLL                  0x10
 289 #define MACE_UTR_RCVFCSE                0x08
 290 #define MACE_UTR_LOOP_INCL_MENDEC       0x06
 291 #define MACE_UTR_LOOP_NO_MENDEC         0x04
 292 #define MACE_UTR_LOOP_EXTERNAL          0x02
 293 #define MACE_UTR_LOOP_NONE              0x00
 294 #define MACE_UTR_RESERVED               0x01
 295
 296 /* Switch MACE register bank (only 0 and 1 are valid) */
 297 #define MACEBANK(win_num) outb((win_num), ioaddr + AM2150_MACE_BANK)
 298
 299 #define MACE_IMR_DEFAULT \
 300   (0xFF - \
 301     ( \
 302       MACE_IR_CERR | \
 303       MACE_IR_RCVCCO | \
 304       MACE_IR_RNTPCO | \
 305       MACE_IR_MPCO | \
 306       MACE_IR_RCVINT | \
 307       MACE_IR_XMTINT \
 308     ) \
 309   )
 310 #undef MACE_IMR_DEFAULT
 311 #define MACE_IMR_DEFAULT 0x00 /* New statistics handling: grab everything */
 312
 313 #define TX_TIMEOUT              ((400*HZ)/1000)
 314
 315 /* ----------------------------------------------------------------------------
 316 Type Definitions
 317 ---------------------------------------------------------------------------- */
 318
 319 typedef struct _mace_statistics {
 320     /* MACE_XMTFS */
 321     int xmtsv;
 322     int uflo;
 323     int lcol;
 324     int more;
 325     int one;
 326     int defer;
 327     int lcar;
 328     int rtry;
 329
 330     /* MACE_XMTRC */
 331     int exdef;
 332     int xmtrc;
 333
 334     /* RFS1--Receive Status (RCVSTS) */
 335     int oflo;
 336     int clsn;
 337     int fram;
 338     int fcs;
 339
 340     /* RFS2--Runt Packet Count (RNTPC) */
 341     int rfs_rntpc;
 342
 343     /* RFS3--Receive Collision Count (RCVCC) */
 344     int rfs_rcvcc;
 345
 346     /* MACE_IR */
 347     int jab;
 348     int babl;
 349     int cerr;
 350     int rcvcco;
 351     int rntpco;
 352     int mpco;
 353
 354     /* MACE_MPC */
 355     int mpc;
 356
 357     /* MACE_RNTPC */
 358     int rntpc;
 359
 360     /* MACE_RCVCC */
 361     int rcvcc;
 362 } mace_statistics;
 363
 364 typedef struct _mace_private {
 365         struct pcmcia_device    *p_dev;
 366     dev_node_t node;
 367     struct net_device_stats linux_stats; /* Linux statistics counters */
 368     mace_statistics mace_stats; /* MACE chip statistics counters */
 369
 370     /* restore_multicast_list() state variables */
 371     int multicast_ladrf[MACE_LADRF_LEN]; /* Logical address filter */
 372     int multicast_num_addrs;
 373
 374     char tx_free_frames; /* Number of free transmit frame buffers */
 375     char tx_irq_disabled; /* MACE TX interrupt disabled */
 376
 377     spinlock_t bank_lock; /* Must be held if you step off bank 0 */
 378 } mace_private;
 379
 380 /* ----------------------------------------------------------------------------
 381 Private Global Variables
 382 ---------------------------------------------------------------------------- */
 383
 384 #ifdef PCMCIA_DEBUG
 385 static char rcsid[] =
 386 "nmclan_cs.c,v 0.16 1995/07/01 06:42:17 rpao Exp rpao";
 387 static char *version =
 388 DRV_NAME " " DRV_VERSION " (Roger C. Pao)";
 389 #endif
 390
 391 static const char *if_names[]={
 392     "Auto", "10baseT", "BNC",
 393 };
 394
 395 /* ----------------------------------------------------------------------------
 396 Parameters
 397         These are the parameters that can be set during loading with
 398         'insmod'.
 399 ---------------------------------------------------------------------------- */
 400
 401 MODULE_DESCRIPTION("New Media PCMCIA ethernet driver");
 402 MODULE_LICENSE("GPL");
 403
 404 #define INT_MODULE_PARM(n, v) static int n = v; module_param(n, int, 0)
 405
 406 /* 0=auto, 1=10baseT, 2 = 10base2, default=auto */
 407 INT_MODULE_PARM(if_port, 0);
 408
 409 #ifdef PCMCIA_DEBUG
 410 INT_MODULE_PARM(pc_debug, PCMCIA_DEBUG);
 411 #define DEBUG(n, args...) if (pc_debug>(n)) printk(KERN_DEBUG args)
 412 #else
 413 #define DEBUG(n, args...)
 414 #endif
 415
 416 /* ----------------------------------------------------------------------------
 417 Function Prototypes
 418 ---------------------------------------------------------------------------- */
 419
 420 static void nmclan_config(dev_link_t *link);
 421 static void nmclan_release(dev_link_t *link);
 422
 423 static void nmclan_reset(struct net_device *dev);
 424 static int mace_config(struct net_device *dev, struct ifmap *map);
 425 static int mace_open(struct net_device *dev);
 426 static int mace_close(struct net_device *dev);
 427 static int mace_start_xmit(struct sk_buff *skb, struct net_device *dev);
 428 static void mace_tx_timeout(struct net_device *dev);
 429 static irqreturn_t mace_interrupt(int irq, void *dev_id, struct pt_regs *regs);
 430 static struct net_device_stats *mace_get_stats(struct net_device *dev);
 431 static int mace_rx(struct net_device *dev, unsigned char RxCnt);
 432 static void restore_multicast_list(struct net_device *dev);
 433 static void set_multicast_list(struct net_device *dev);
 434 static struct ethtool_ops netdev_ethtool_ops;
 435
 436
 437 static void nmclan_detach(struct pcmcia_device *p_dev);
 438
 439 /* ----------------------------------------------------------------------------
 440 nmclan_attach
 441         Creates an "instance" of the driver, allocating local data
 442         structures for one device.  The device is registered with Card
 443         Services.
 444 ---------------------------------------------------------------------------- */
 445
 446 static int nmclan_attach(struct pcmcia_device *p_dev)
 447 {
 448     mace_private *lp;
 449     struct net_device *dev;
 450     dev_link_t *link = dev_to_instance(p_dev);
 451
 452     DEBUG(0, "nmclan_attach()\n");
 453     DEBUG(1, "%s\n", rcsid);
 454
 455     /* Create new ethernet device */
 456     dev = alloc_etherdev(sizeof(mace_private));
 457     if (!dev)
 458             return -ENOMEM;
 459     lp = netdev_priv(dev);
 460     lp->p_dev = p_dev;
 461     link->priv = dev;
 462
 463     spin_lock_init(&lp->bank_lock);
 464     link->io.NumPorts1 = 32;
 465     link->io.Attributes1 = IO_DATA_PATH_WIDTH_AUTO;
 466     link->io.IOAddrLines = 5;
 467     link->irq.Attributes = IRQ_TYPE_EXCLUSIVE | IRQ_HANDLE_PRESENT;
 468     link->irq.IRQInfo1 = IRQ_LEVEL_ID;
 469     link->irq.Handler = &mace_interrupt;
 470     link->irq.Instance = dev;
 471     link->conf.Attributes = CONF_ENABLE_IRQ;
 472     link->conf.IntType = INT_MEMORY_AND_IO;
 473     link->conf.ConfigIndex = 1;
 474     link->conf.Present = PRESENT_OPTION;
 475
 476     lp->tx_free_frames=AM2150_MAX_TX_FRAMES;
 477
 478     SET_MODULE_OWNER(dev);
 479     dev->hard_start_xmit = &mace_start_xmit;
 480     dev->set_config = &mace_config;
 481     dev->get_stats = &mace_get_stats;
 482     dev->set_multicast_list = &set_multicast_list;
 483     SET_ETHTOOL_OPS(dev, &netdev_ethtool_ops);
 484     dev->open = &mace_open;
 485     dev->stop = &mace_close;
 486 #ifdef HAVE_TX_TIMEOUT
 487     dev->tx_timeout = mace_tx_timeout;
 488     dev->watchdog_timeo = TX_TIMEOUT;
 489 #endif
 490
 491     link->state |= DEV_PRESENT | DEV_CONFIG_PENDING;
 492     nmclan_config(link);
 493
 494     return 0;
 495 } /* nmclan_attach */
 496
 497 /* ----------------------------------------------------------------------------
 498 nmclan_detach
 499         This deletes a driver "instance".  The device is de-registered
 500         with Card Services.  If it has been released, all local data
 501         structures are freed.  Otherwise, the structures will be freed
 502         when the device is released.
 503 ---------------------------------------------------------------------------- */
 504
 505 static void nmclan_detach(struct pcmcia_device *p_dev)
 506 {
 507     dev_link_t *link = dev_to_instance(p_dev);
 508     struct net_device *dev = link->priv;
 509
 510     DEBUG(0, "nmclan_detach(0x%p)\n", link);
 511
 512     if (link->dev_node)
 513         unregister_netdev(dev);
 514
 515     if (link->state & DEV_CONFIG)
 516         nmclan_release(link);
 517
 518     free_netdev(dev);
 519 } /* nmclan_detach */
 520
 521 /* ----------------------------------------------------------------------------
 522 mace_read
 523         Reads a MACE register.  This is bank independent; however, the
 524         caller must ensure that this call is not interruptable.  We are
 525         assuming that during normal operation, the MACE is always in
 526         bank 0.
 527 ---------------------------------------------------------------------------- */
 528 static int mace_read(mace_private *lp, kio_addr_t ioaddr, int reg)
 529 {
 530   int data = 0xFF;
 531   unsigned long flags;
 532
 533   switch (reg >> 4) {
 534     case 0: /* register 0-15 */
 535       data = inb(ioaddr + AM2150_MACE_BASE + reg);
 536       break;
 537     case 1: /* register 16-31 */
 538       spin_lock_irqsave(&lp->bank_lock, flags);
 539       MACEBANK(1);
 540       data = inb(ioaddr + AM2150_MACE_BASE + (reg & 0x0F));
 541       MACEBANK(0);
 542       spin_unlock_irqrestore(&lp->bank_lock, flags);
 543       break;
 544   }
 545   return (data & 0xFF);
 546 } /* mace_read */
 547
 548 /* ----------------------------------------------------------------------------
 549 mace_write
 550         Writes to a MACE register.  This is bank independent; however,
 551         the caller must ensure that this call is not interruptable.  We
 552         are assuming that during normal operation, the MACE is always in
 553         bank 0.
 554 ---------------------------------------------------------------------------- */
 555 static void mace_write(mace_private *lp, kio_addr_t ioaddr, int reg, int data)
 556 {
 557   unsigned long flags;
 558
 559   switch (reg >> 4) {
 560     case 0: /* register 0-15 */
 561       outb(data & 0xFF, ioaddr + AM2150_MACE_BASE + reg);
 562       break;
 563     case 1: /* register 16-31 */
 564       spin_lock_irqsave(&lp->bank_lock, flags);
 565       MACEBANK(1);
 566       outb(data & 0xFF, ioaddr + AM2150_MACE_BASE + (reg & 0x0F));
 567       MACEBANK(0);
 568       spin_unlock_irqrestore(&lp->bank_lock, flags);
 569       break;
 570   }
 571 } /* mace_write */
 572
 573 /* ----------------------------------------------------------------------------
 574 mace_init
 575         Resets the MACE chip.
 576 ---------------------------------------------------------------------------- */
 577 static int mace_init(mace_private *lp, kio_addr_t ioaddr, char *enet_addr)
 578 {
 579   int i;
 580   int ct = 0;
 581
 582   /* MACE Software reset */
 583   mace_write(lp, ioaddr, MACE_BIUCC, 1);
 584   while (mace_read(lp, ioaddr, MACE_BIUCC) & 0x01) {
 585     /* Wait for reset bit to be cleared automatically after <= 200ns */;
 586     if(++ct > 500)
 587     {
 588         printk(KERN_ERR "mace: reset failed, card removed ?\n");
 589         return -1;
 590     }
 591     udelay(1);
 592   }
 593   mace_write(lp, ioaddr, MACE_BIUCC, 0);
 594
 595   /* The Am2150 requires that the MACE FIFOs operate in burst mode. */
 596   mace_write(lp, ioaddr, MACE_FIFOCC, 0x0F);
 597
 598   mace_write(lp,ioaddr, MACE_RCVFC, 0); /* Disable Auto Strip Receive */
 599   mace_write(lp, ioaddr, MACE_IMR, 0xFF); /* Disable all interrupts until _open */
 600
 601   /*
 602    * Bit 2-1 PORTSEL[1-0] Port Select.
 603    * 00 AUI/10Base-2
 604    * 01 10Base-T
 605    * 10 DAI Port (reserved in Am2150)
 606    * 11 GPSI
 607    * For this card, only the first two are valid.
 608    * So, PLSCC should be set to
 609    * 0x00 for 10Base-2
 610    * 0x02 for 10Base-T
 611    * Or just set ASEL in PHYCC below!
 612    */
 613   switch (if_port) {
 614     case 1:
 615       mace_write(lp, ioaddr, MACE_PLSCC, 0x02);
 616       break;
 617     case 2:
 618       mace_write(lp, ioaddr, MACE_PLSCC, 0x00);
 619       break;
 620     default:
 621       mace_write(lp, ioaddr, MACE_PHYCC, /* ASEL */ 4);
 622       /* ASEL Auto Select.  When set, the PORTSEL[1-0] bits are overridden,
 623          and the MACE device will automatically select the operating media
 624          interface port. */
 625       break;
 626   }
 627
 628   mace_write(lp, ioaddr, MACE_IAC, MACE_IAC_ADDRCHG | MACE_IAC_PHYADDR);
 629   /* Poll ADDRCHG bit */
 630   ct = 0;
 631   while (mace_read(lp, ioaddr, MACE_IAC) & MACE_IAC_ADDRCHG)
 632   {
 633         if(++ ct > 500)
 634         {
 635                 printk(KERN_ERR "mace: ADDRCHG timeout, card removed ?\n");
 636                 return -1;
 637         }
 638   }
 639   /* Set PADR register */
 640   for (i = 0; i < ETHER_ADDR_LEN; i++)
 641     mace_write(lp, ioaddr, MACE_PADR, enet_addr[i]);
 642
 643   /* MAC Configuration Control Register should be written last */
 644   /* Let set_multicast_list set this. */
 645   /* mace_write(lp, ioaddr, MACE_MACCC, MACE_MACCC_ENXMT | MACE_MACCC_ENRCV); */
 646   mace_write(lp, ioaddr, MACE_MACCC, 0x00);
 647   return 0;
 648 } /* mace_init */
 649
 650 /* ----------------------------------------------------------------------------
 651 nmclan_config
 652         This routine is scheduled to run after a CARD_INSERTION event
 653         is received, to configure the PCMCIA socket, and to make the
 654         ethernet device available to the system.
 655 ---------------------------------------------------------------------------- */
 656
 657 #define CS_CHECK(fn, ret) \
 658   do { last_fn = (fn); if ((last_ret = (ret)) != 0) goto cs_failed; } while (0)
 659
 660 static void nmclan_config(dev_link_t *link)
 661 {
 662   client_handle_t handle = link->handle;
 663   struct net_device *dev = link->priv;
 664   mace_private *lp = netdev_priv(dev);
 665   tuple_t tuple;
 666   cisparse_t parse;
 667   u_char buf[64];
 668   int i, last_ret, last_fn;
 669   kio_addr_t ioaddr;
 670
 671   DEBUG(0, "nmclan_config(0x%p)\n", link);
 672
 673   tuple.Attributes = 0;
 674   tuple.TupleData = buf;
 675   tuple.TupleDataMax = 64;
 676   tuple.TupleOffset = 0;
 677   tuple.DesiredTuple = CISTPL_CONFIG;
 678   CS_CHECK(GetFirstTuple, pcmcia_get_first_tuple(handle, &tuple));
 679   CS_CHECK(GetTupleData, pcmcia_get_tuple_data(handle, &tuple));
 680   CS_CHECK(ParseTuple, pcmcia_parse_tuple(handle, &tuple, &parse));
 681   link->conf.ConfigBase = parse.config.base;
 682
 683   /* Configure card */
 684   link->state |= DEV_CONFIG;
 685
 686   CS_CHECK(RequestIO, pcmcia_request_io(handle, &link->io));
 687   CS_CHECK(RequestIRQ, pcmcia_request_irq(handle, &link->irq));
 688   CS_CHECK(RequestConfiguration, pcmcia_request_configuration(handle, &link->conf));
 689   dev->irq = link->irq.AssignedIRQ;
 690   dev->base_addr = link->io.BasePort1;
 691
 692   ioaddr = dev->base_addr;
 693
 694   /* Read the ethernet address from the CIS. */
 695   tuple.DesiredTuple = 0x80 /* CISTPL_CFTABLE_ENTRY_MISC */;
 696   tuple.TupleData = buf;
 697   tuple.TupleDataMax = 64;
 698   tuple.TupleOffset = 0;
 699   CS_CHECK(GetFirstTuple, pcmcia_get_first_tuple(handle, &tuple));
 700   CS_CHECK(GetTupleData, pcmcia_get_tuple_data(handle, &tuple));
 701   memcpy(dev->dev_addr, tuple.TupleData, ETHER_ADDR_LEN);
 702
 703   /* Verify configuration by reading the MACE ID. */
 704   {
 705     char sig[2];
 706
 707     sig[0] = mace_read(lp, ioaddr, MACE_CHIPIDL);
 708     sig[1] = mace_read(lp, ioaddr, MACE_CHIPIDH);
 709     if ((sig[0] == 0x40) && ((sig[1] & 0x0F) == 0x09)) {
 710       DEBUG(0, "nmclan_cs configured: mace id=%x %x\n",
 711             sig[0], sig[1]);
 712     } else {
 713       printk(KERN_NOTICE "nmclan_cs: mace id not found: %x %x should"
 714              " be 0x40 0x?9\n", sig[0], sig[1]);
 715       link->state &= ~DEV_CONFIG_PENDING;
 716       return;
 717     }
 718   }
 719
 720   if(mace_init(lp, ioaddr, dev->dev_addr) == -1)
 721         goto failed;
 722
 723   /* The if_port symbol can be set when the module is loaded */
 724   if (if_port <= 2)
 725     dev->if_port = if_port;
 726   else
 727     printk(KERN_NOTICE "nmclan_cs: invalid if_port requested\n");
 728
 729   link->dev_node = &lp->node;
 730   link->state &= ~DEV_CONFIG_PENDING;
 731   SET_NETDEV_DEV(dev, &handle_to_dev(handle));
 732
 733   i = register_netdev(dev);
 734   if (i != 0) {
 735     printk(KERN_NOTICE "nmclan_cs: register_netdev() failed\n");
 736     link->dev_node = NULL;
 737     goto failed;
 738   }
 739
 740   strcpy(lp->node.dev_name, dev->name);
 741
 742   printk(KERN_INFO "%s: nmclan: port %#3lx, irq %d, %s port, hw_addr ",
 743          dev->name, dev->base_addr, dev->irq, if_names[dev->if_port]);
 744   for (i = 0; i < 6; i++)
 745       printk("%02X%s", dev->dev_addr[i], ((i<5) ? ":" : "\n"));
 746   return;
 747
 748 cs_failed:
 749     cs_error(link->handle, last_fn, last_ret);
 750 failed:
 751     nmclan_release(link);
 752     return;
 753
 754 } /* nmclan_config */
 755
 756 /* ----------------------------------------------------------------------------
 757 nmclan_release
 758         After a card is removed, nmclan_release() will unregister the
 759         net device, and release the PCMCIA configuration.  If the device
 760         is still open, this will be postponed until it is closed.
 761 ---------------------------------------------------------------------------- */
 762 static void nmclan_release(dev_link_t *link)
 763 {
 764         DEBUG(0, "nmclan_release(0x%p)\n", link);
 765         pcmcia_disable_device(link->handle);
 766 }
 767
 768 static int nmclan_suspend(struct pcmcia_device *p_dev)
 769 {
 770         dev_link_t *link = dev_to_instance(p_dev);
 771         struct net_device *dev = link->priv;
 772
 773         if ((link->state & DEV_CONFIG) && (link->open))
 774                 netif_device_detach(dev);
 775
 776         return 0;
 777 }
 778
 779 static int nmclan_resume(struct pcmcia_device *p_dev)
 780 {
 781         dev_link_t *link = dev_to_instance(p_dev);
 782         struct net_device *dev = link->priv;
 783
 784         if ((link->state & DEV_CONFIG) && (link->open)) {
 785                 nmclan_reset(dev);
 786                 netif_device_attach(dev);
 787         }
 788
 789         return 0;
 790 }
 791
 792
 793 /* ----------------------------------------------------------------------------
 794 nmclan_reset
 795         Reset and restore all of the Xilinx and MACE registers.
 796 ---------------------------------------------------------------------------- */
 797 static void nmclan_reset(struct net_device *dev)
 798 {
 799   mace_private *lp = netdev_priv(dev);
 800
 801 #if RESET_XILINX
 802   dev_link_t *link = &lp->link;
 803   conf_reg_t reg;
 804   u_long OrigCorValue;
 805
 806   /* Save original COR value */
 807   reg.Function = 0;
 808   reg.Action = CS_READ;
 809   reg.Offset = CISREG_COR;
 810   reg.Value = 0;
 811   pcmcia_access_configuration_register(link->handle, &reg);
 812   OrigCorValue = reg.Value;
 813
 814   /* Reset Xilinx */
 815   reg.Action = CS_WRITE;
 816   reg.Offset = CISREG_COR;
 817   DEBUG(1, "nmclan_reset: OrigCorValue=0x%lX, resetting...\n",
 818         OrigCorValue);
 819   reg.Value = COR_SOFT_RESET;
 820   pcmcia_access_configuration_register(link->handle, &reg);
 821   /* Need to wait for 20 ms for PCMCIA to finish reset. */
 822
 823   /* Restore original COR configuration index */
 824   reg.Value = COR_LEVEL_REQ | (OrigCorValue & COR_CONFIG_MASK);
 825   pcmcia_access_configuration_register(link->handle, &reg);
 826   /* Xilinx is now completely reset along with the MACE chip. */
 827   lp->tx_free_frames=AM2150_MAX_TX_FRAMES;
 828
 829 #endif /* #if RESET_XILINX */
 830
 831   /* Xilinx is now completely reset along with the MACE chip. */
 832   lp->tx_free_frames=AM2150_MAX_TX_FRAMES;
 833
 834   /* Reinitialize the MACE chip for operation. */
 835   mace_init(lp, dev->base_addr, dev->dev_addr);
 836   mace_write(lp, dev->base_addr, MACE_IMR, MACE_IMR_DEFAULT);
 837
 838   /* Restore the multicast list and enable TX and RX. */
 839   restore_multicast_list(dev);
 840 } /* nmclan_reset */
 841
 842 /* ----------------------------------------------------------------------------
 843 mace_config
 844         [Someone tell me what this is supposed to do?  Is if_port a defined
 845         standard?  If so, there should be defines to indicate 1=10Base-T,
 846         2=10Base-2, etc. including limited automatic detection.]
 847 ---------------------------------------------------------------------------- */
 848 static int mace_config(struct net_device *dev, struct ifmap *map)
 849 {
 850   if ((map->port != (u_char)(-1)) && (map->port != dev->if_port)) {
 851     if (map->port <= 2) {
 852       dev->if_port = map->port;
 853       printk(KERN_INFO "%s: switched to %s port\n", dev->name,
 854              if_names[dev->if_port]);
 855     } else
 856       return -EINVAL;
 857   }
 858   return 0;
 859 } /* mace_config */
 860
 861 /* ----------------------------------------------------------------------------
 862 mace_open
 863         Open device driver.
 864 ---------------------------------------------------------------------------- */
 865 static int mace_open(struct net_device *dev)
 866 {
 867   kio_addr_t ioaddr = dev->base_addr;
 868   mace_private *lp = netdev_priv(dev);
 869   dev_link_t *link = lp->p_dev;
 870
 871   if (!DEV_OK(link))
 872     return -ENODEV;
 873
 874   link->open++;
 875
 876   MACEBANK(0);
 877
 878   netif_start_queue(dev);
 879   nmclan_reset(dev);
 880
 881   return 0; /* Always succeed */
 882 } /* mace_open */
 883
 884 /* ----------------------------------------------------------------------------
 885 mace_close
 886         Closes device driver.
 887 ---------------------------------------------------------------------------- */
 888 static int mace_close(struct net_device *dev)
 889 {
 890   kio_addr_t ioaddr = dev->base_addr;
 891   mace_private *lp = netdev_priv(dev);
 892   dev_link_t *link = lp->p_dev;
 893
 894   DEBUG(2, "%s: shutting down ethercard.\n", dev->name);
 895
 896   /* Mask off all interrupts from the MACE chip. */
 897   outb(0xFF, ioaddr + AM2150_MACE_BASE + MACE_IMR);
 898
 899   link->open--;
 900   netif_stop_queue(dev);
 901
 902   return 0;
 903 } /* mace_close */
 904
 905 static void netdev_get_drvinfo(struct net_device *dev,
 906                                struct ethtool_drvinfo *info)
 907 {
 908         strcpy(info->driver, DRV_NAME);
 909         strcpy(info->version, DRV_VERSION);
 910         sprintf(info->bus_info, "PCMCIA 0x%lx", dev->base_addr);
 911 }
 912
 913 #ifdef PCMCIA_DEBUG
 914 static u32 netdev_get_msglevel(struct net_device *dev)
 915 {
 916         return pc_debug;
 917 }
 918
 919 static void netdev_set_msglevel(struct net_device *dev, u32 level)
 920 {
 921         pc_debug = level;
 922 }
 923 #endif /* PCMCIA_DEBUG */
 924
 925 static struct ethtool_ops netdev_ethtool_ops = {
 926         .get_drvinfo            = netdev_get_drvinfo,
 927 #ifdef PCMCIA_DEBUG
 928         .get_msglevel           = netdev_get_msglevel,
 929         .set_msglevel           = netdev_set_msglevel,
 930 #endif /* PCMCIA_DEBUG */
 931 };
 932
 933 /* ----------------------------------------------------------------------------
 934 mace_start_xmit
 935         This routine begins the packet transmit function.  When completed,
 936         it will generate a transmit interrupt.
 937
 938         According to /usr/src/linux/net/inet/dev.c, if _start_xmit
 939         returns 0, the "packet is now solely the responsibility of the
 940         driver."  If _start_xmit returns non-zero, the "transmission
 941         failed, put skb back into a list."
 942 ---------------------------------------------------------------------------- */
 943
 944 static void mace_tx_timeout(struct net_device *dev)
 945 {
 946   mace_private *lp = netdev_priv(dev);
 947   dev_link_t *link = lp->p_dev;
 948
 949   printk(KERN_NOTICE "%s: transmit timed out -- ", dev->name);
 950 #if RESET_ON_TIMEOUT
 951   printk("resetting card\n");
 952   pcmcia_reset_card(link->handle, NULL);
 953 #else /* #if RESET_ON_TIMEOUT */
 954   printk("NOT resetting card\n");
 955 #endif /* #if RESET_ON_TIMEOUT */
 956   dev->trans_start = jiffies;
 957   netif_wake_queue(dev);
 958 }
 959
 960 static int mace_start_xmit(struct sk_buff *skb, struct net_device *dev)
 961 {
 962   mace_private *lp = netdev_priv(dev);
 963   kio_addr_t ioaddr = dev->base_addr;
 964
 965   netif_stop_queue(dev);
 966
 967   DEBUG(3, "%s: mace_start_xmit(length = %ld) called.\n",
 968         dev->name, (long)skb->len);
 969
 970 #if (!TX_INTERRUPTABLE)
 971   /* Disable MACE TX interrupts. */
 972   outb(MACE_IMR_DEFAULT | MACE_IR_XMTINT,
 973     ioaddr + AM2150_MACE_BASE + MACE_IMR);
 974   lp->tx_irq_disabled=1;
 975 #endif /* #if (!TX_INTERRUPTABLE) */
 976
 977   {
 978     /* This block must not be interrupted by another transmit request!
 979        mace_tx_timeout will take care of timer-based retransmissions from
 980        the upper layers.  The interrupt handler is guaranteed never to
 981        service a transmit interrupt while we are in here.
 982     */
 983
 984     lp->linux_stats.tx_bytes += skb->len;
 985     lp->tx_free_frames--;
 986
 987     /* WARNING: Write the _exact_ number of bytes written in the header! */
 988     /* Put out the word header [must be an outw()] . . . */
 989     outw(skb->len, ioaddr + AM2150_XMT);
 990     /* . . . and the packet [may be any combination of outw() and outb()] */
 991     outsw(ioaddr + AM2150_XMT, skb->data, skb->len >> 1);
 992     if (skb->len & 1) {
 993       /* Odd byte transfer */
 994       outb(skb->data[skb->len-1], ioaddr + AM2150_XMT);
 995     }
 996
 997     dev->trans_start = jiffies;
 998
 999 #if MULTI_TX
1000     if (lp->tx_free_frames > 0)
1001       netif_start_queue(dev);
1002 #endif /* #if MULTI_TX */
1003   }
1004
1005 #if (!TX_INTERRUPTABLE)
1006   /* Re-enable MACE TX interrupts. */
1007   lp->tx_irq_disabled=0;
1008   outb(MACE_IMR_DEFAULT, ioaddr + AM2150_MACE_BASE + MACE_IMR);
1009 #endif /* #if (!TX_INTERRUPTABLE) */
1010
1011   dev_kfree_skb(skb);
1012
1013   return 0;
1014 } /* mace_start_xmit */
1015
1016 /* ----------------------------------------------------------------------------
1017 mace_interrupt
1018         The interrupt handler.
1019 ---------------------------------------------------------------------------- */
1020 static irqreturn_t mace_interrupt(int irq, void *dev_id, struct pt_regs *regs)
1021 {
1022   struct net_device *dev = (struct net_device *) dev_id;
1023   mace_private *lp = netdev_priv(dev);
1024   kio_addr_t ioaddr = dev->base_addr;
1025   int status;
1026   int IntrCnt = MACE_MAX_IR_ITERATIONS;
1027
1028   if (dev == NULL) {
1029     DEBUG(2, "mace_interrupt(): irq 0x%X for unknown device.\n",
1030           irq);
1031     return IRQ_NONE;
1032   }
1033
1034   if (lp->tx_irq_disabled) {
1035     printk(
1036       (lp->tx_irq_disabled?
1037        KERN_NOTICE "%s: Interrupt with tx_irq_disabled "
1038        "[isr=%02X, imr=%02X]\n":
1039        KERN_NOTICE "%s: Re-entering the interrupt handler "
1040        "[isr=%02X, imr=%02X]\n"),
1041       dev->name,
1042       inb(ioaddr + AM2150_MACE_BASE + MACE_IR),
1043       inb(ioaddr + AM2150_MACE_BASE + MACE_IMR)
1044     );
1045     /* WARNING: MACE_IR has been read! */
1046     return IRQ_NONE;
1047   }
1048
1049   if (!netif_device_present(dev)) {
1050     DEBUG(2, "%s: interrupt from dead card\n", dev->name);
1051     return IRQ_NONE;
1052   }
1053
1054   do {
1055     /* WARNING: MACE_IR is a READ/CLEAR port! */
1056     status = inb(ioaddr + AM2150_MACE_BASE + MACE_IR);
1057
1058     DEBUG(3, "mace_interrupt: irq 0x%X status 0x%X.\n", irq, status);
1059
1060     if (status & MACE_IR_RCVINT) {
1061       mace_rx(dev, MACE_MAX_RX_ITERATIONS);
1062     }
1063
1064     if (status & MACE_IR_XMTINT) {
1065       unsigned char fifofc;
1066       unsigned char xmtrc;
1067       unsigned char xmtfs;
1068
1069       fifofc = inb(ioaddr + AM2150_MACE_BASE + MACE_FIFOFC);
1070       if ((fifofc & MACE_FIFOFC_XMTFC)==0) {
1071         lp->linux_stats.tx_errors++;
1072         outb(0xFF, ioaddr + AM2150_XMT_SKIP);
1073       }
1074
1075       /* Transmit Retry Count (XMTRC, reg 4) */
1076       xmtrc = inb(ioaddr + AM2150_MACE_BASE + MACE_XMTRC);
1077       if (xmtrc & MACE_XMTRC_EXDEF) lp->mace_stats.exdef++;
1078       lp->mace_stats.xmtrc += (xmtrc & MACE_XMTRC_XMTRC);
1079
1080       if (
1081         (xmtfs = inb(ioaddr + AM2150_MACE_BASE + MACE_XMTFS)) &
1082         MACE_XMTFS_XMTSV /* Transmit Status Valid */
1083       ) {
1084         lp->mace_stats.xmtsv++;
1085
1086         if (xmtfs & ~MACE_XMTFS_XMTSV) {
1087           if (xmtfs & MACE_XMTFS_UFLO) {
1088             /* Underflow.  Indicates that the Transmit FIFO emptied before
1089                the end of frame was reached. */
1090             lp->mace_stats.uflo++;
1091           }
1092           if (xmtfs & MACE_XMTFS_LCOL) {
1093             /* Late Collision */
1094             lp->mace_stats.lcol++;
1095           }
1096           if (xmtfs & MACE_XMTFS_MORE) {
1097             /* MORE than one retry was needed */
1098             lp->mace_stats.more++;
1099           }
1100           if (xmtfs & MACE_XMTFS_ONE) {
1101             /* Exactly ONE retry occurred */
1102             lp->mace_stats.one++;
1103           }
1104           if (xmtfs & MACE_XMTFS_DEFER) {
1105             /* Transmission was defered */
1106             lp->mace_stats.defer++;
1107           }
1108           if (xmtfs & MACE_XMTFS_LCAR) {
1109             /* Loss of carrier */
1110             lp->mace_stats.lcar++;
1111           }
1112           if (xmtfs & MACE_XMTFS_RTRY) {
1113             /* Retry error: transmit aborted after 16 attempts */
1114             lp->mace_stats.rtry++;
1115           }
1116         } /* if (xmtfs & ~MACE_XMTFS_XMTSV) */
1117
1118       } /* if (xmtfs & MACE_XMTFS_XMTSV) */
1119
1120       lp->linux_stats.tx_packets++;
1121       lp->tx_free_frames++;
1122       netif_wake_queue(dev);
1123     } /* if (status & MACE_IR_XMTINT) */
1124
1125     if (status & ~MACE_IMR_DEFAULT & ~MACE_IR_RCVINT & ~MACE_IR_XMTINT) {
1126       if (status & MACE_IR_JAB) {
1127         /* Jabber Error.  Excessive transmit duration (20-150ms). */
1128         lp->mace_stats.jab++;
1129       }
1130       if (status & MACE_IR_BABL) {
1131         /* Babble Error.  >1518 bytes transmitted. */
1132         lp->mace_stats.babl++;
1133       }
1134       if (status & MACE_IR_CERR) {
1135         /* Collision Error.  CERR indicates the absence of the
1136            Signal Quality Error Test message after a packet
1137            transmission. */
1138         lp->mace_stats.cerr++;
1139       }
1140       if (status & MACE_IR_RCVCCO) {
1141         /* Receive Collision Count Overflow; */
1142         lp->mace_stats.rcvcco++;
1143       }
1144       if (status & MACE_IR_RNTPCO) {
1145         /* Runt Packet Count Overflow */
1146         lp->mace_stats.rntpco++;
1147       }
1148       if (status & MACE_IR_MPCO) {
1149         /* Missed Packet Count Overflow */
1150         lp->mace_stats.mpco++;
1151       }
1152     } /* if (status & ~MACE_IMR_DEFAULT & ~MACE_IR_RCVINT & ~MACE_IR_XMTINT) */
1153
1154   } while ((status & ~MACE_IMR_DEFAULT) && (--IntrCnt));
1155
1156   return IRQ_HANDLED;
1157 } /* mace_interrupt */
1158
1159 /* ----------------------------------------------------------------------------
1160 mace_rx
1161         Receives packets.
1162 ---------------------------------------------------------------------------- */
1163 static int mace_rx(struct net_device *dev, unsigned char RxCnt)
1164 {
1165   mace_private *lp = netdev_priv(dev);
1166   kio_addr_t ioaddr = dev->base_addr;
1167   unsigned char rx_framecnt;
1168   unsigned short rx_status;
1169
1170   while (
1171     ((rx_framecnt = inb(ioaddr + AM2150_RCV_FRAME_COUNT)) > 0) &&
1172     (rx_framecnt <= 12) && /* rx_framecnt==0xFF if card is extracted. */
1173     (RxCnt--)
1174   ) {
1175     rx_status = inw(ioaddr + AM2150_RCV);
1176
1177     DEBUG(3, "%s: in mace_rx(), framecnt 0x%X, rx_status"
1178           " 0x%X.\n", dev->name, rx_framecnt, rx_status);
1179
1180     if (rx_status & MACE_RCVFS_RCVSTS) { /* Error, update stats. */
1181       lp->linux_stats.rx_errors++;
1182       if (rx_status & MACE_RCVFS_OFLO) {
1183         lp->mace_stats.oflo++;
1184       }
1185       if (rx_status & MACE_RCVFS_CLSN) {
1186         lp->mace_stats.clsn++;
1187       }
1188       if (rx_status & MACE_RCVFS_FRAM) {
1189         lp->mace_stats.fram++;
1190       }
1191       if (rx_status & MACE_RCVFS_FCS) {
1192         lp->mace_stats.fcs++;
1193       }
1194     } else {
1195       short pkt_len = (rx_status & ~MACE_RCVFS_RCVSTS) - 4;
1196         /* Auto Strip is off, always subtract 4 */
1197       struct sk_buff *skb;
1198
1199       lp->mace_stats.rfs_rntpc += inb(ioaddr + AM2150_RCV);
1200         /* runt packet count */
1201       lp->mace_stats.rfs_rcvcc += inb(ioaddr + AM2150_RCV);
1202         /* rcv collision count */
1203
1204       DEBUG(3, "    receiving packet size 0x%X rx_status"
1205             " 0x%X.\n", pkt_len, rx_status);
1206
1207       skb = dev_alloc_skb(pkt_len+2);
1208
1209       if (skb != NULL) {
1210         skb->dev = dev;
1211
1212         skb_reserve(skb, 2);
1213         insw(ioaddr + AM2150_RCV, skb_put(skb, pkt_len), pkt_len>>1);
1214         if (pkt_len & 1)
1215             *(skb->tail-1) = inb(ioaddr + AM2150_RCV);
1216         skb->protocol = eth_type_trans(skb, dev);
1217
1218         netif_rx(skb); /* Send the packet to the upper (protocol) layers. */
1219
1220         dev->last_rx = jiffies;
1221         lp->linux_stats.rx_packets++;
1222         lp->linux_stats.rx_bytes += skb->len;
1223         outb(0xFF, ioaddr + AM2150_RCV_NEXT); /* skip to next frame */
1224         continue;
1225       } else {
1226         DEBUG(1, "%s: couldn't allocate a sk_buff of size"
1227               " %d.\n", dev->name, pkt_len);
1228         lp->linux_stats.rx_dropped++;
1229       }
1230     }
1231     outb(0xFF, ioaddr + AM2150_RCV_NEXT); /* skip to next frame */
1232   } /* while */
1233
1234   return 0;
1235 } /* mace_rx */
1236
1237 /* ----------------------------------------------------------------------------
1238 pr_linux_stats
1239 ---------------------------------------------------------------------------- */
1240 static void pr_linux_stats(struct net_device_stats *pstats)
1241 {
1242   DEBUG(2, "pr_linux_stats\n");
1243   DEBUG(2, " rx_packets=%-7ld        tx_packets=%ld\n",
1244         (long)pstats->rx_packets, (long)pstats->tx_packets);
1245   DEBUG(2, " rx_errors=%-7ld         tx_errors=%ld\n",
1246         (long)pstats->rx_errors, (long)pstats->tx_errors);
1247   DEBUG(2, " rx_dropped=%-7ld        tx_dropped=%ld\n",
1248         (long)pstats->rx_dropped, (long)pstats->tx_dropped);
1249   DEBUG(2, " multicast=%-7ld         collisions=%ld\n",
1250         (long)pstats->multicast, (long)pstats->collisions);
1251
1252   DEBUG(2, " rx_length_errors=%-7ld  rx_over_errors=%ld\n",
1253         (long)pstats->rx_length_errors, (long)pstats->rx_over_errors);
1254   DEBUG(2, " rx_crc_errors=%-7ld     rx_frame_errors=%ld\n",
1255         (long)pstats->rx_crc_errors, (long)pstats->rx_frame_errors);
1256   DEBUG(2, " rx_fifo_errors=%-7ld    rx_missed_errors=%ld\n",
1257         (long)pstats->rx_fifo_errors, (long)pstats->rx_missed_errors);
1258
1259   DEBUG(2, " tx_aborted_errors=%-7ld tx_carrier_errors=%ld\n",
1260         (long)pstats->tx_aborted_errors, (long)pstats->tx_carrier_errors);
1261   DEBUG(2, " tx_fifo_errors=%-7ld    tx_heartbeat_errors=%ld\n",
1262         (long)pstats->tx_fifo_errors, (long)pstats->tx_heartbeat_errors);
1263   DEBUG(2, " tx_window_errors=%ld\n",
1264         (long)pstats->tx_window_errors);
1265 } /* pr_linux_stats */
1266
1267 /* ----------------------------------------------------------------------------
1268 pr_mace_stats
1269 ---------------------------------------------------------------------------- */
1270 static void pr_mace_stats(mace_statistics *pstats)
1271 {
1272   DEBUG(2, "pr_mace_stats\n");
1273
1274   DEBUG(2, " xmtsv=%-7d             uflo=%d\n",
1275         pstats->xmtsv, pstats->uflo);
1276   DEBUG(2, " lcol=%-7d              more=%d\n",
1277         pstats->lcol, pstats->more);
1278   DEBUG(2, " one=%-7d               defer=%d\n",
1279         pstats->one, pstats->defer);
1280   DEBUG(2, " lcar=%-7d              rtry=%d\n",
1281         pstats->lcar, pstats->rtry);
1282
1283   /* MACE_XMTRC */
1284   DEBUG(2, " exdef=%-7d             xmtrc=%d\n",
1285         pstats->exdef, pstats->xmtrc);
1286
1287   /* RFS1--Receive Status (RCVSTS) */
1288   DEBUG(2, " oflo=%-7d              clsn=%d\n",
1289         pstats->oflo, pstats->clsn);
1290   DEBUG(2, " fram=%-7d              fcs=%d\n",
1291         pstats->fram, pstats->fcs);
1292
1293   /* RFS2--Runt Packet Count (RNTPC) */
1294   /* RFS3--Receive Collision Count (RCVCC) */
1295   DEBUG(2, " rfs_rntpc=%-7d         rfs_rcvcc=%d\n",
1296         pstats->rfs_rntpc, pstats->rfs_rcvcc);
1297
1298   /* MACE_IR */
1299   DEBUG(2, " jab=%-7d               babl=%d\n",
1300         pstats->jab, pstats->babl);
1301   DEBUG(2, " cerr=%-7d              rcvcco=%d\n",
1302         pstats->cerr, pstats->rcvcco);
1303   DEBUG(2, " rntpco=%-7d            mpco=%d\n",
1304         pstats->rntpco, pstats->mpco);
1305
1306   /* MACE_MPC */
1307   DEBUG(2, " mpc=%d\n", pstats->mpc);
1308
1309   /* MACE_RNTPC */
1310   DEBUG(2, " rntpc=%d\n", pstats->rntpc);
1311
1312   /* MACE_RCVCC */
1313   DEBUG(2, " rcvcc=%d\n", pstats->rcvcc);
1314
1315 } /* pr_mace_stats */
1316
1317 /* ----------------------------------------------------------------------------
1318 update_stats
1319         Update statistics.  We change to register window 1, so this
1320         should be run single-threaded if the device is active. This is
1321         expected to be a rare operation, and it's simpler for the rest
1322         of the driver to assume that window 0 is always valid rather
1323         than use a special window-state variable.
1324
1325         oflo & uflo should _never_ occur since it would mean the Xilinx
1326         was not able to transfer data between the MACE FIFO and the
1327         card's SRAM fast enough.  If this happens, something is
1328         seriously wrong with the hardware.
1329 ---------------------------------------------------------------------------- */
1330 static void update_stats(kio_addr_t ioaddr, struct net_device *dev)
1331 {
1332   mace_private *lp = netdev_priv(dev);
1333
1334   lp->mace_stats.rcvcc += mace_read(lp, ioaddr, MACE_RCVCC);
1335   lp->mace_stats.rntpc += mace_read(lp, ioaddr, MACE_RNTPC);
1336   lp->mace_stats.mpc += mace_read(lp, ioaddr, MACE_MPC);
1337   /* At this point, mace_stats is fully updated for this call.
1338      We may now update the linux_stats. */
1339
1340   /* The MACE has no equivalent for linux_stats field which are commented
1341      out. */
1342
1343   /* lp->linux_stats.multicast; */
1344   lp->linux_stats.collisions =
1345     lp->mace_stats.rcvcco * 256 + lp->mace_stats.rcvcc;
1346     /* Collision: The MACE may retry sending a packet 15 times
1347        before giving up.  The retry count is in XMTRC.
1348        Does each retry constitute a collision?
1349        If so, why doesn't the RCVCC record these collisions? */
1350
1351   /* detailed rx_errors: */
1352   lp->linux_stats.rx_length_errors =
1353     lp->mace_stats.rntpco * 256 + lp->mace_stats.rntpc;
1354   /* lp->linux_stats.rx_over_errors */
1355   lp->linux_stats.rx_crc_errors = lp->mace_stats.fcs;
1356   lp->linux_stats.rx_frame_errors = lp->mace_stats.fram;
1357   lp->linux_stats.rx_fifo_errors = lp->mace_stats.oflo;
1358   lp->linux_stats.rx_missed_errors =
1359     lp->mace_stats.mpco * 256 + lp->mace_stats.mpc;
1360
1361   /* detailed tx_errors */
1362   lp->linux_stats.tx_aborted_errors = lp->mace_stats.rtry;
1363   lp->linux_stats.tx_carrier_errors = lp->mace_stats.lcar;
1364     /* LCAR usually results from bad cabling. */
1365   lp->linux_stats.tx_fifo_errors = lp->mace_stats.uflo;
1366   lp->linux_stats.tx_heartbeat_errors = lp->mace_stats.cerr;
1367   /* lp->linux_stats.tx_window_errors; */
1368
1369   return;
1370 } /* update_stats */
1371
1372 /* ----------------------------------------------------------------------------
1373 mace_get_stats
1374         Gathers ethernet statistics from the MACE chip.
1375 ---------------------------------------------------------------------------- */
1376 static struct net_device_stats *mace_get_stats(struct net_device *dev)
1377 {
1378   mace_private *lp = netdev_priv(dev);
1379
1380   update_stats(dev->base_addr, dev);
1381
1382   DEBUG(1, "%s: updating the statistics.\n", dev->name);
1383   pr_linux_stats(&lp->linux_stats);
1384   pr_mace_stats(&lp->mace_stats);
1385
1386   return &lp->linux_stats;
1387 } /* net_device_stats */
1388
1389 /* ----------------------------------------------------------------------------
1390 updateCRC
1391         Modified from Am79C90 data sheet.
1392 ---------------------------------------------------------------------------- */
1393
1394 #ifdef BROKEN_MULTICAST
1395
1396 static void updateCRC(int *CRC, int bit)
1397 {
1398   int poly[]={
1399     1,1,1,0, 1,1,0,1,
1400     1,0,1,1, 1,0,0,0,
1401     1,0,0,0, 0,0,1,1,
1402     0,0,1,0, 0,0,0,0
1403   }; /* CRC polynomial.  poly[n] = coefficient of the x**n term of the
1404         CRC generator polynomial. */
1405
1406   int j;
1407
1408   /* shift CRC and control bit (CRC[32]) */
1409   for (j = 32; j > 0; j--)
1410     CRC[j] = CRC[j-1];
1411   CRC[0] = 0;
1412
1413   /* If bit XOR(control bit) = 1, set CRC = CRC XOR polynomial. */
1414   if (bit ^ CRC[32])
1415     for (j = 0; j < 32; j++)
1416       CRC[j] ^= poly[j];
1417 } /* updateCRC */
1418
1419 /* ----------------------------------------------------------------------------
1420 BuildLAF
1421         Build logical address filter.
1422         Modified from Am79C90 data sheet.
1423
1424 Input
1425         ladrf: logical address filter (contents initialized to 0)
1426         adr: ethernet address
1427 ---------------------------------------------------------------------------- */
1428 static void BuildLAF(int *ladrf, int *adr)
1429 {
1430   int CRC[33]={1}; /* CRC register, 1 word/bit + extra control bit */
1431
1432   int i, byte; /* temporary array indices */
1433   int hashcode; /* the output object */
1434
1435   CRC[32]=0;
1436
1437   for (byte = 0; byte < 6; byte++)
1438     for (i = 0; i < 8; i++)
1439       updateCRC(CRC, (adr[byte] >> i) & 1);
1440
1441   hashcode = 0;
1442   for (i = 0; i < 6; i++)
1443     hashcode = (hashcode << 1) + CRC[i];
1444
1445   byte = hashcode >> 3;
1446   ladrf[byte] |= (1 << (hashcode & 7));
1447
1448 #ifdef PCMCIA_DEBUG
1449   if (pc_debug > 2) {
1450     printk(KERN_DEBUG "    adr =");
1451     for (i = 0; i < 6; i++)
1452       printk(" %02X", adr[i]);
1453     printk("\n" KERN_DEBUG "    hashcode = %d(decimal), ladrf[0:63]"
1454            " =", hashcode);
1455     for (i = 0; i < 8; i++)
1456       printk(" %02X", ladrf[i]);
1457     printk("\n");
1458   }
1459 #endif
1460 } /* BuildLAF */
1461
1462 /* ----------------------------------------------------------------------------
1463 restore_multicast_list
1464         Restores the multicast filter for MACE chip to the last
1465         set_multicast_list() call.
1466
1467 Input
1468         multicast_num_addrs
1469         multicast_ladrf[]
1470 ---------------------------------------------------------------------------- */
1471 static void restore_multicast_list(struct net_device *dev)
1472 {
1473   mace_private *lp = netdev_priv(dev);
1474   int num_addrs = lp->multicast_num_addrs;
1475   int *ladrf = lp->multicast_ladrf;
1476   kio_addr_t ioaddr = dev->base_addr;
1477   int i;
1478
1479   DEBUG(2, "%s: restoring Rx mode to %d addresses.\n",
1480         dev->name, num_addrs);
1481
1482   if (num_addrs > 0) {
1483
1484     DEBUG(1, "Attempt to restore multicast list detected.\n");
1485
1486     mace_write(lp, ioaddr, MACE_IAC, MACE_IAC_ADDRCHG | MACE_IAC_LOGADDR);
1487     /* Poll ADDRCHG bit */
1488     while (mace_read(lp, ioaddr, MACE_IAC) & MACE_IAC_ADDRCHG)
1489       ;
1490     /* Set LADRF register */
1491     for (i = 0; i < MACE_LADRF_LEN; i++)
1492       mace_write(lp, ioaddr, MACE_LADRF, ladrf[i]);
1493
1494     mace_write(lp, ioaddr, MACE_UTR, MACE_UTR_RCVFCSE | MACE_UTR_LOOP_EXTERNAL);
1495     mace_write(lp, ioaddr, MACE_MACCC, MACE_MACCC_ENXMT | MACE_MACCC_ENRCV);
1496
1497   } else if (num_addrs < 0) {
1498
1499     /* Promiscuous mode: receive all packets */
1500     mace_write(lp, ioaddr, MACE_UTR, MACE_UTR_LOOP_EXTERNAL);
1501     mace_write(lp, ioaddr, MACE_MACCC,
1502       MACE_MACCC_PROM | MACE_MACCC_ENXMT | MACE_MACCC_ENRCV
1503     );
1504
1505   } else {
1506
1507     /* Normal mode */
1508     mace_write(lp, ioaddr, MACE_UTR, MACE_UTR_LOOP_EXTERNAL);
1509     mace_write(lp, ioaddr, MACE_MACCC, MACE_MACCC_ENXMT | MACE_MACCC_ENRCV);
1510
1511   }
1512 } /* restore_multicast_list */
1513
1514 /* ----------------------------------------------------------------------------
1515 set_multicast_list
1516         Set or clear the multicast filter for this adaptor.
1517
1518 Input
1519         num_addrs == -1 Promiscuous mode, receive all packets
1520         num_addrs == 0  Normal mode, clear multicast list
1521         num_addrs > 0   Multicast mode, receive normal and MC packets, and do
1522                         best-effort filtering.
1523 Output
1524         multicast_num_addrs
1525         multicast_ladrf[]
1526 ---------------------------------------------------------------------------- */
1527
1528 static void set_multicast_list(struct net_device *dev)
1529 {
1530   mace_private *lp = netdev_priv(dev);
1531   int adr[ETHER_ADDR_LEN] = {0}; /* Ethernet address */
1532   int i;
1533   struct dev_mc_list *dmi = dev->mc_list;
1534
1535 #ifdef PCMCIA_DEBUG
1536   if (pc_debug > 1) {
1537     static int old;
1538     if (dev->mc_count != old) {
1539       old = dev->mc_count;
1540       DEBUG(0, "%s: setting Rx mode to %d addresses.\n",
1541             dev->name, old);
1542     }
1543   }
1544 #endif
1545
1546   /* Set multicast_num_addrs. */
1547   lp->multicast_num_addrs = dev->mc_count;
1548
1549   /* Set multicast_ladrf. */
1550   if (num_addrs > 0) {
1551     /* Calculate multicast logical address filter */
1552     memset(lp->multicast_ladrf, 0, MACE_LADRF_LEN);
1553     for (i = 0; i < dev->mc_count; i++) {
1554       memcpy(adr, dmi->dmi_addr, ETHER_ADDR_LEN);
1555       dmi = dmi->next;
1556       BuildLAF(lp->multicast_ladrf, adr);
1557     }
1558   }
1559
1560   restore_multicast_list(dev);
1561
1562 } /* set_multicast_list */
1563
1564 #endif /* BROKEN_MULTICAST */
1565
1566 static void restore_multicast_list(struct net_device *dev)
1567 {
1568   kio_addr_t ioaddr = dev->base_addr;
1569   mace_private *lp = netdev_priv(dev);
1570
1571   DEBUG(2, "%s: restoring Rx mode to %d addresses.\n", dev->name,
1572         lp->multicast_num_addrs);
1573
1574   if (dev->flags & IFF_PROMISC) {
1575     /* Promiscuous mode: receive all packets */
1576     mace_write(lp,ioaddr, MACE_UTR, MACE_UTR_LOOP_EXTERNAL);
1577     mace_write(lp, ioaddr, MACE_MACCC,
1578       MACE_MACCC_PROM | MACE_MACCC_ENXMT | MACE_MACCC_ENRCV
1579     );
1580   } else {
1581     /* Normal mode */
1582     mace_write(lp, ioaddr, MACE_UTR, MACE_UTR_LOOP_EXTERNAL);
1583     mace_write(lp, ioaddr, MACE_MACCC, MACE_MACCC_ENXMT | MACE_MACCC_ENRCV);
1584   }
1585 } /* restore_multicast_list */
1586
1587 static void set_multicast_list(struct net_device *dev)
1588 {
1589   mace_private *lp = netdev_priv(dev);
1590
1591 #ifdef PCMCIA_DEBUG
1592   if (pc_debug > 1) {
1593     static int old;
1594     if (dev->mc_count != old) {
1595       old = dev->mc_count;
1596       DEBUG(0, "%s: setting Rx mode to %d addresses.\n",
1597             dev->name, old);
1598     }
1599   }
1600 #endif
1601
1602   lp->multicast_num_addrs = dev->mc_count;
1603   restore_multicast_list(dev);
1604
1605 } /* set_multicast_list */
1606
1607 static struct pcmcia_device_id nmclan_ids[] = {
1608         PCMCIA_DEVICE_PROD_ID12("New Media Corporation", "Ethernet", 0x085a850b, 0x00b2e941),
1609         PCMCIA_DEVICE_PROD_ID12("Portable Add-ons", "Ethernet+", 0xebf1d60, 0xad673aaf),
1610         PCMCIA_DEVICE_NULL,
1611 };
1612 MODULE_DEVICE_TABLE(pcmcia, nmclan_ids);
1613
1614 static struct pcmcia_driver nmclan_cs_driver = {
1615         .owner          = THIS_MODULE,
1616         .drv            = {
1617                 .name   = "nmclan_cs",
1618         },
1619         .probe          = nmclan_attach,
1620         .remove         = nmclan_detach,
1621         .id_table       = nmclan_ids,
1622         .suspend        = nmclan_suspend,
1623         .resume         = nmclan_resume,
1624 };
1625
1626 static int __init init_nmclan_cs(void)
1627 {
1628         return pcmcia_register_driver(&nmclan_cs_driver);
1629 }
1630
1631 static void __exit exit_nmclan_cs(void)
1632 {
1633         pcmcia_unregister_driver(&nmclan_cs_driver);
1634 }
1635
1636 module_init(init_nmclan_cs);
1637 module_exit(exit_nmclan_cs);