SAFE public projects git trees. - safe/jmp/linux-2.6/blob - drivers/net/netxen/netxen_nic_hw.c

   1 /*
   2  * Copyright (C) 2003 - 2009 NetXen, Inc.
   3  * All rights reserved.
   4  *
   5  * This program is free software; you can redistribute it and/or
   6  * modify it under the terms of the GNU General Public License
   7  * as published by the Free Software Foundation; either version 2
   8  * of the License, or (at your option) any later version.
   9  *
  10  * This program is distributed in the hope that it will be useful, but
  11  * WITHOUT ANY WARRANTY; without even the implied warranty of
  12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13  * GNU General Public License for more details.
  14  *
  15  * You should have received a copy of the GNU General Public License
  16  * along with this program; if not, write to the Free Software
  17  * Foundation, Inc., 59 Temple Place - Suite 330, Boston,
  18  * MA  02111-1307, USA.
  19  *
  20  * The full GNU General Public License is included in this distribution
  21  * in the file called LICENSE.
  22  *
  23  * Contact Information:
  24  *    info@netxen.com
  25  * NetXen Inc,
  26  * 18922 Forge Drive
  27  * Cupertino, CA 95014-0701
  28  *
  29  */
  30
  31 #include "netxen_nic.h"
  32 #include "netxen_nic_hw.h"
  33 #include "netxen_nic_phan_reg.h"
  34
  35 #include <linux/firmware.h>
  36 #include <net/ip.h>
  37
  38 #define MASK(n) ((1ULL<<(n))-1)
  39 #define MN_WIN(addr) (((addr & 0x1fc0000) >> 1) | ((addr >> 25) & 0x3ff))
  40 #define OCM_WIN(addr) (((addr & 0x1ff0000) >> 1) | ((addr >> 25) & 0x3ff))
  41 #define MS_WIN(addr) (addr & 0x0ffc0000)
  42
  43 #define GET_MEM_OFFS_2M(addr) (addr & MASK(18))
  44
  45 #define CRB_BLK(off)    ((off >> 20) & 0x3f)
  46 #define CRB_SUBBLK(off) ((off >> 16) & 0xf)
  47 #define CRB_WINDOW_2M   (0x130060)
  48 #define CRB_HI(off)     ((crb_hub_agt[CRB_BLK(off)] << 20) | ((off) & 0xf0000))
  49 #define CRB_INDIRECT_2M (0x1e0000UL)
  50
  51 #define CRB_WIN_LOCK_TIMEOUT 100000000
  52 static crb_128M_2M_block_map_t crb_128M_2M_map[64] = {
  53     {{{0, 0,         0,         0} } },         /* 0: PCI */
  54     {{{1, 0x0100000, 0x0102000, 0x120000},      /* 1: PCIE */
  55           {1, 0x0110000, 0x0120000, 0x130000},
  56           {1, 0x0120000, 0x0122000, 0x124000},
  57           {1, 0x0130000, 0x0132000, 0x126000},
  58           {1, 0x0140000, 0x0142000, 0x128000},
  59           {1, 0x0150000, 0x0152000, 0x12a000},
  60           {1, 0x0160000, 0x0170000, 0x110000},
  61           {1, 0x0170000, 0x0172000, 0x12e000},
  62           {0, 0x0000000, 0x0000000, 0x000000},
  63           {0, 0x0000000, 0x0000000, 0x000000},
  64           {0, 0x0000000, 0x0000000, 0x000000},
  65           {0, 0x0000000, 0x0000000, 0x000000},
  66           {0, 0x0000000, 0x0000000, 0x000000},
  67           {0, 0x0000000, 0x0000000, 0x000000},
  68           {1, 0x01e0000, 0x01e0800, 0x122000},
  69           {0, 0x0000000, 0x0000000, 0x000000} } },
  70         {{{1, 0x0200000, 0x0210000, 0x180000} } },/* 2: MN */
  71     {{{0, 0,         0,         0} } },     /* 3: */
  72     {{{1, 0x0400000, 0x0401000, 0x169000} } },/* 4: P2NR1 */
  73     {{{1, 0x0500000, 0x0510000, 0x140000} } },/* 5: SRE   */
  74     {{{1, 0x0600000, 0x0610000, 0x1c0000} } },/* 6: NIU   */
  75     {{{1, 0x0700000, 0x0704000, 0x1b8000} } },/* 7: QM    */
  76     {{{1, 0x0800000, 0x0802000, 0x170000},  /* 8: SQM0  */
  77       {0, 0x0000000, 0x0000000, 0x000000},
  78       {0, 0x0000000, 0x0000000, 0x000000},
  79       {0, 0x0000000, 0x0000000, 0x000000},
  80       {0, 0x0000000, 0x0000000, 0x000000},
  81       {0, 0x0000000, 0x0000000, 0x000000},
  82       {0, 0x0000000, 0x0000000, 0x000000},
  83       {0, 0x0000000, 0x0000000, 0x000000},
  84       {0, 0x0000000, 0x0000000, 0x000000},
  85       {0, 0x0000000, 0x0000000, 0x000000},
  86       {0, 0x0000000, 0x0000000, 0x000000},
  87       {0, 0x0000000, 0x0000000, 0x000000},
  88       {0, 0x0000000, 0x0000000, 0x000000},
  89       {0, 0x0000000, 0x0000000, 0x000000},
  90       {0, 0x0000000, 0x0000000, 0x000000},
  91       {1, 0x08f0000, 0x08f2000, 0x172000} } },
  92     {{{1, 0x0900000, 0x0902000, 0x174000},      /* 9: SQM1*/
  93       {0, 0x0000000, 0x0000000, 0x000000},
  94       {0, 0x0000000, 0x0000000, 0x000000},
  95       {0, 0x0000000, 0x0000000, 0x000000},
  96       {0, 0x0000000, 0x0000000, 0x000000},
  97       {0, 0x0000000, 0x0000000, 0x000000},
  98       {0, 0x0000000, 0x0000000, 0x000000},
  99       {0, 0x0000000, 0x0000000, 0x000000},
 100       {0, 0x0000000, 0x0000000, 0x000000},
 101       {0, 0x0000000, 0x0000000, 0x000000},
 102       {0, 0x0000000, 0x0000000, 0x000000},
 103       {0, 0x0000000, 0x0000000, 0x000000},
 104       {0, 0x0000000, 0x0000000, 0x000000},
 105       {0, 0x0000000, 0x0000000, 0x000000},
 106       {0, 0x0000000, 0x0000000, 0x000000},
 107       {1, 0x09f0000, 0x09f2000, 0x176000} } },
 108     {{{0, 0x0a00000, 0x0a02000, 0x178000},      /* 10: SQM2*/
 109       {0, 0x0000000, 0x0000000, 0x000000},
 110       {0, 0x0000000, 0x0000000, 0x000000},
 111       {0, 0x0000000, 0x0000000, 0x000000},
 112       {0, 0x0000000, 0x0000000, 0x000000},
 113       {0, 0x0000000, 0x0000000, 0x000000},
 114       {0, 0x0000000, 0x0000000, 0x000000},
 115       {0, 0x0000000, 0x0000000, 0x000000},
 116       {0, 0x0000000, 0x0000000, 0x000000},
 117       {0, 0x0000000, 0x0000000, 0x000000},
 118       {0, 0x0000000, 0x0000000, 0x000000},
 119       {0, 0x0000000, 0x0000000, 0x000000},
 120       {0, 0x0000000, 0x0000000, 0x000000},
 121       {0, 0x0000000, 0x0000000, 0x000000},
 122       {0, 0x0000000, 0x0000000, 0x000000},
 123       {1, 0x0af0000, 0x0af2000, 0x17a000} } },
 124     {{{0, 0x0b00000, 0x0b02000, 0x17c000},      /* 11: SQM3*/
 125       {0, 0x0000000, 0x0000000, 0x000000},
 126       {0, 0x0000000, 0x0000000, 0x000000},
 127       {0, 0x0000000, 0x0000000, 0x000000},
 128       {0, 0x0000000, 0x0000000, 0x000000},
 129       {0, 0x0000000, 0x0000000, 0x000000},
 130       {0, 0x0000000, 0x0000000, 0x000000},
 131       {0, 0x0000000, 0x0000000, 0x000000},
 132       {0, 0x0000000, 0x0000000, 0x000000},
 133       {0, 0x0000000, 0x0000000, 0x000000},
 134       {0, 0x0000000, 0x0000000, 0x000000},
 135       {0, 0x0000000, 0x0000000, 0x000000},
 136       {0, 0x0000000, 0x0000000, 0x000000},
 137       {0, 0x0000000, 0x0000000, 0x000000},
 138       {0, 0x0000000, 0x0000000, 0x000000},
 139       {1, 0x0bf0000, 0x0bf2000, 0x17e000} } },
 140         {{{1, 0x0c00000, 0x0c04000, 0x1d4000} } },/* 12: I2Q */
 141         {{{1, 0x0d00000, 0x0d04000, 0x1a4000} } },/* 13: TMR */
 142         {{{1, 0x0e00000, 0x0e04000, 0x1a0000} } },/* 14: ROMUSB */
 143         {{{1, 0x0f00000, 0x0f01000, 0x164000} } },/* 15: PEG4 */
 144         {{{0, 0x1000000, 0x1004000, 0x1a8000} } },/* 16: XDMA */
 145         {{{1, 0x1100000, 0x1101000, 0x160000} } },/* 17: PEG0 */
 146         {{{1, 0x1200000, 0x1201000, 0x161000} } },/* 18: PEG1 */
 147         {{{1, 0x1300000, 0x1301000, 0x162000} } },/* 19: PEG2 */
 148         {{{1, 0x1400000, 0x1401000, 0x163000} } },/* 20: PEG3 */
 149         {{{1, 0x1500000, 0x1501000, 0x165000} } },/* 21: P2ND */
 150         {{{1, 0x1600000, 0x1601000, 0x166000} } },/* 22: P2NI */
 151         {{{0, 0,         0,         0} } },     /* 23: */
 152         {{{0, 0,         0,         0} } },     /* 24: */
 153         {{{0, 0,         0,         0} } },     /* 25: */
 154         {{{0, 0,         0,         0} } },     /* 26: */
 155         {{{0, 0,         0,         0} } },     /* 27: */
 156         {{{0, 0,         0,         0} } },     /* 28: */
 157         {{{1, 0x1d00000, 0x1d10000, 0x190000} } },/* 29: MS */
 158     {{{1, 0x1e00000, 0x1e01000, 0x16a000} } },/* 30: P2NR2 */
 159     {{{1, 0x1f00000, 0x1f10000, 0x150000} } },/* 31: EPG */
 160         {{{0} } },                              /* 32: PCI */
 161         {{{1, 0x2100000, 0x2102000, 0x120000},  /* 33: PCIE */
 162           {1, 0x2110000, 0x2120000, 0x130000},
 163           {1, 0x2120000, 0x2122000, 0x124000},
 164           {1, 0x2130000, 0x2132000, 0x126000},
 165           {1, 0x2140000, 0x2142000, 0x128000},
 166           {1, 0x2150000, 0x2152000, 0x12a000},
 167           {1, 0x2160000, 0x2170000, 0x110000},
 168           {1, 0x2170000, 0x2172000, 0x12e000},
 169           {0, 0x0000000, 0x0000000, 0x000000},
 170           {0, 0x0000000, 0x0000000, 0x000000},
 171           {0, 0x0000000, 0x0000000, 0x000000},
 172           {0, 0x0000000, 0x0000000, 0x000000},
 173           {0, 0x0000000, 0x0000000, 0x000000},
 174           {0, 0x0000000, 0x0000000, 0x000000},
 175           {0, 0x0000000, 0x0000000, 0x000000},
 176           {0, 0x0000000, 0x0000000, 0x000000} } },
 177         {{{1, 0x2200000, 0x2204000, 0x1b0000} } },/* 34: CAM */
 178         {{{0} } },                              /* 35: */
 179         {{{0} } },                              /* 36: */
 180         {{{0} } },                              /* 37: */
 181         {{{0} } },                              /* 38: */
 182         {{{0} } },                              /* 39: */
 183         {{{1, 0x2800000, 0x2804000, 0x1a4000} } },/* 40: TMR */
 184         {{{1, 0x2900000, 0x2901000, 0x16b000} } },/* 41: P2NR3 */
 185         {{{1, 0x2a00000, 0x2a00400, 0x1ac400} } },/* 42: RPMX1 */
 186         {{{1, 0x2b00000, 0x2b00400, 0x1ac800} } },/* 43: RPMX2 */
 187         {{{1, 0x2c00000, 0x2c00400, 0x1acc00} } },/* 44: RPMX3 */
 188         {{{1, 0x2d00000, 0x2d00400, 0x1ad000} } },/* 45: RPMX4 */
 189         {{{1, 0x2e00000, 0x2e00400, 0x1ad400} } },/* 46: RPMX5 */
 190         {{{1, 0x2f00000, 0x2f00400, 0x1ad800} } },/* 47: RPMX6 */
 191         {{{1, 0x3000000, 0x3000400, 0x1adc00} } },/* 48: RPMX7 */
 192         {{{0, 0x3100000, 0x3104000, 0x1a8000} } },/* 49: XDMA */
 193         {{{1, 0x3200000, 0x3204000, 0x1d4000} } },/* 50: I2Q */
 194         {{{1, 0x3300000, 0x3304000, 0x1a0000} } },/* 51: ROMUSB */
 195         {{{0} } },                              /* 52: */
 196         {{{1, 0x3500000, 0x3500400, 0x1ac000} } },/* 53: RPMX0 */
 197         {{{1, 0x3600000, 0x3600400, 0x1ae000} } },/* 54: RPMX8 */
 198         {{{1, 0x3700000, 0x3700400, 0x1ae400} } },/* 55: RPMX9 */
 199         {{{1, 0x3800000, 0x3804000, 0x1d0000} } },/* 56: OCM0 */
 200         {{{1, 0x3900000, 0x3904000, 0x1b4000} } },/* 57: CRYPTO */
 201         {{{1, 0x3a00000, 0x3a04000, 0x1d8000} } },/* 58: SMB */
 202         {{{0} } },                              /* 59: I2C0 */
 203         {{{0} } },                              /* 60: I2C1 */
 204         {{{1, 0x3d00000, 0x3d04000, 0x1d8000} } },/* 61: LPC */
 205         {{{1, 0x3e00000, 0x3e01000, 0x167000} } },/* 62: P2NC */
 206         {{{1, 0x3f00000, 0x3f01000, 0x168000} } }       /* 63: P2NR0 */
 207 };
 208
 209 /*
 210  * top 12 bits of crb internal address (hub, agent)
 211  */
 212 static unsigned crb_hub_agt[64] =
 213 {
 214         0,
 215         NETXEN_HW_CRB_HUB_AGT_ADR_PS,
 216         NETXEN_HW_CRB_HUB_AGT_ADR_MN,
 217         NETXEN_HW_CRB_HUB_AGT_ADR_MS,
 218         0,
 219         NETXEN_HW_CRB_HUB_AGT_ADR_SRE,
 220         NETXEN_HW_CRB_HUB_AGT_ADR_NIU,
 221         NETXEN_HW_CRB_HUB_AGT_ADR_QMN,
 222         NETXEN_HW_CRB_HUB_AGT_ADR_SQN0,
 223         NETXEN_HW_CRB_HUB_AGT_ADR_SQN1,
 224         NETXEN_HW_CRB_HUB_AGT_ADR_SQN2,
 225         NETXEN_HW_CRB_HUB_AGT_ADR_SQN3,
 226         NETXEN_HW_CRB_HUB_AGT_ADR_I2Q,
 227         NETXEN_HW_CRB_HUB_AGT_ADR_TIMR,
 228         NETXEN_HW_CRB_HUB_AGT_ADR_ROMUSB,
 229         NETXEN_HW_CRB_HUB_AGT_ADR_PGN4,
 230         NETXEN_HW_CRB_HUB_AGT_ADR_XDMA,
 231         NETXEN_HW_CRB_HUB_AGT_ADR_PGN0,
 232         NETXEN_HW_CRB_HUB_AGT_ADR_PGN1,
 233         NETXEN_HW_CRB_HUB_AGT_ADR_PGN2,
 234         NETXEN_HW_CRB_HUB_AGT_ADR_PGN3,
 235         NETXEN_HW_CRB_HUB_AGT_ADR_PGND,
 236         NETXEN_HW_CRB_HUB_AGT_ADR_PGNI,
 237         NETXEN_HW_CRB_HUB_AGT_ADR_PGS0,
 238         NETXEN_HW_CRB_HUB_AGT_ADR_PGS1,
 239         NETXEN_HW_CRB_HUB_AGT_ADR_PGS2,
 240         NETXEN_HW_CRB_HUB_AGT_ADR_PGS3,
 241         0,
 242         NETXEN_HW_CRB_HUB_AGT_ADR_PGSI,
 243         NETXEN_HW_CRB_HUB_AGT_ADR_SN,
 244         0,
 245         NETXEN_HW_CRB_HUB_AGT_ADR_EG,
 246         0,
 247         NETXEN_HW_CRB_HUB_AGT_ADR_PS,
 248         NETXEN_HW_CRB_HUB_AGT_ADR_CAM,
 249         0,
 250         0,
 251         0,
 252         0,
 253         0,
 254         NETXEN_HW_CRB_HUB_AGT_ADR_TIMR,
 255         0,
 256         NETXEN_HW_CRB_HUB_AGT_ADR_RPMX1,
 257         NETXEN_HW_CRB_HUB_AGT_ADR_RPMX2,
 258         NETXEN_HW_CRB_HUB_AGT_ADR_RPMX3,
 259         NETXEN_HW_CRB_HUB_AGT_ADR_RPMX4,
 260         NETXEN_HW_CRB_HUB_AGT_ADR_RPMX5,
 261         NETXEN_HW_CRB_HUB_AGT_ADR_RPMX6,
 262         NETXEN_HW_CRB_HUB_AGT_ADR_RPMX7,
 263         NETXEN_HW_CRB_HUB_AGT_ADR_XDMA,
 264         NETXEN_HW_CRB_HUB_AGT_ADR_I2Q,
 265         NETXEN_HW_CRB_HUB_AGT_ADR_ROMUSB,
 266         0,
 267         NETXEN_HW_CRB_HUB_AGT_ADR_RPMX0,
 268         NETXEN_HW_CRB_HUB_AGT_ADR_RPMX8,
 269         NETXEN_HW_CRB_HUB_AGT_ADR_RPMX9,
 270         NETXEN_HW_CRB_HUB_AGT_ADR_OCM0,
 271         0,
 272         NETXEN_HW_CRB_HUB_AGT_ADR_SMB,
 273         NETXEN_HW_CRB_HUB_AGT_ADR_I2C0,
 274         NETXEN_HW_CRB_HUB_AGT_ADR_I2C1,
 275         0,
 276         NETXEN_HW_CRB_HUB_AGT_ADR_PGNC,
 277         0,
 278 };
 279
 280 /*  PCI Windowing for DDR regions.  */
 281
 282 #define ADDR_IN_RANGE(addr, low, high)  \
 283         (((addr) <= (high)) && ((addr) >= (low)))
 284
 285 #define NETXEN_WINDOW_ONE       0x2000000 /*CRB Window: bit 25 of CRB address */
 286
 287 #define NETXEN_NIC_ZERO_PAUSE_ADDR     0ULL
 288 #define NETXEN_NIC_UNIT_PAUSE_ADDR     0x200ULL
 289 #define NETXEN_NIC_EPG_PAUSE_ADDR1     0x2200010000c28001ULL
 290 #define NETXEN_NIC_EPG_PAUSE_ADDR2     0x0100088866554433ULL
 291
 292 #define NETXEN_NIC_WINDOW_MARGIN 0x100000
 293
 294 int netxen_nic_set_mac(struct net_device *netdev, void *p)
 295 {
 296         struct netxen_adapter *adapter = netdev_priv(netdev);
 297         struct sockaddr *addr = p;
 298
 299         if (netif_running(netdev))
 300                 return -EBUSY;
 301
 302         if (!is_valid_ether_addr(addr->sa_data))
 303                 return -EADDRNOTAVAIL;
 304
 305         memcpy(netdev->dev_addr, addr->sa_data, netdev->addr_len);
 306
 307         /* For P3, MAC addr is not set in NIU */
 308         if (NX_IS_REVISION_P2(adapter->ahw.revision_id))
 309                 if (adapter->macaddr_set)
 310                         adapter->macaddr_set(adapter, addr->sa_data);
 311
 312         return 0;
 313 }
 314
 315 #define NETXEN_UNICAST_ADDR(port, index) \
 316         (NETXEN_UNICAST_ADDR_BASE+(port*32)+(index*8))
 317 #define NETXEN_MCAST_ADDR(port, index) \
 318         (NETXEN_MULTICAST_ADDR_BASE+(port*0x80)+(index*8))
 319 #define MAC_HI(addr) \
 320         ((addr[2] << 16) | (addr[1] << 8) | (addr[0]))
 321 #define MAC_LO(addr) \
 322         ((addr[5] << 16) | (addr[4] << 8) | (addr[3]))
 323
 324 static int
 325 netxen_nic_enable_mcast_filter(struct netxen_adapter *adapter)
 326 {
 327         u32     val = 0;
 328         u16 port = adapter->physical_port;
 329         u8 *addr = adapter->netdev->dev_addr;
 330
 331         if (adapter->mc_enabled)
 332                 return 0;
 333
 334         adapter->hw_read_wx(adapter, NETXEN_MAC_ADDR_CNTL_REG, &val, 4);
 335         val |= (1UL << (28+port));
 336         adapter->hw_write_wx(adapter, NETXEN_MAC_ADDR_CNTL_REG, &val, 4);
 337
 338         /* add broadcast addr to filter */
 339         val = 0xffffff;
 340         netxen_crb_writelit_adapter(adapter, NETXEN_UNICAST_ADDR(port, 0), val);
 341         netxen_crb_writelit_adapter(adapter,
 342                         NETXEN_UNICAST_ADDR(port, 0)+4, val);
 343
 344         /* add station addr to filter */
 345         val = MAC_HI(addr);
 346         netxen_crb_writelit_adapter(adapter, NETXEN_UNICAST_ADDR(port, 1), val);
 347         val = MAC_LO(addr);
 348         netxen_crb_writelit_adapter(adapter,
 349                         NETXEN_UNICAST_ADDR(port, 1)+4, val);
 350
 351         adapter->mc_enabled = 1;
 352         return 0;
 353 }
 354
 355 static int
 356 netxen_nic_disable_mcast_filter(struct netxen_adapter *adapter)
 357 {
 358         u32     val = 0;
 359         u16 port = adapter->physical_port;
 360         u8 *addr = adapter->netdev->dev_addr;
 361
 362         if (!adapter->mc_enabled)
 363                 return 0;
 364
 365         adapter->hw_read_wx(adapter, NETXEN_MAC_ADDR_CNTL_REG, &val, 4);
 366         val &= ~(1UL << (28+port));
 367         adapter->hw_write_wx(adapter, NETXEN_MAC_ADDR_CNTL_REG, &val, 4);
 368
 369         val = MAC_HI(addr);
 370         netxen_crb_writelit_adapter(adapter, NETXEN_UNICAST_ADDR(port, 0), val);
 371         val = MAC_LO(addr);
 372         netxen_crb_writelit_adapter(adapter,
 373                         NETXEN_UNICAST_ADDR(port, 0)+4, val);
 374
 375         netxen_crb_writelit_adapter(adapter, NETXEN_UNICAST_ADDR(port, 1), 0);
 376         netxen_crb_writelit_adapter(adapter, NETXEN_UNICAST_ADDR(port, 1)+4, 0);
 377
 378         adapter->mc_enabled = 0;
 379         return 0;
 380 }
 381
 382 static int
 383 netxen_nic_set_mcast_addr(struct netxen_adapter *adapter,
 384                 int index, u8 *addr)
 385 {
 386         u32 hi = 0, lo = 0;
 387         u16 port = adapter->physical_port;
 388
 389         lo = MAC_LO(addr);
 390         hi = MAC_HI(addr);
 391
 392         netxen_crb_writelit_adapter(adapter,
 393                         NETXEN_MCAST_ADDR(port, index), hi);
 394         netxen_crb_writelit_adapter(adapter,
 395                         NETXEN_MCAST_ADDR(port, index)+4, lo);
 396
 397         return 0;
 398 }
 399
 400 void netxen_p2_nic_set_multi(struct net_device *netdev)
 401 {
 402         struct netxen_adapter *adapter = netdev_priv(netdev);
 403         struct dev_mc_list *mc_ptr;
 404         u8 null_addr[6];
 405         int index = 0;
 406
 407         memset(null_addr, 0, 6);
 408
 409         if (netdev->flags & IFF_PROMISC) {
 410
 411                 adapter->set_promisc(adapter,
 412                                 NETXEN_NIU_PROMISC_MODE);
 413
 414                 /* Full promiscuous mode */
 415                 netxen_nic_disable_mcast_filter(adapter);
 416
 417                 return;
 418         }
 419
 420         if (netdev->mc_count == 0) {
 421                 adapter->set_promisc(adapter,
 422                                 NETXEN_NIU_NON_PROMISC_MODE);
 423                 netxen_nic_disable_mcast_filter(adapter);
 424                 return;
 425         }
 426
 427         adapter->set_promisc(adapter, NETXEN_NIU_ALLMULTI_MODE);
 428         if (netdev->flags & IFF_ALLMULTI ||
 429                         netdev->mc_count > adapter->max_mc_count) {
 430                 netxen_nic_disable_mcast_filter(adapter);
 431                 return;
 432         }
 433
 434         netxen_nic_enable_mcast_filter(adapter);
 435
 436         for (mc_ptr = netdev->mc_list; mc_ptr; mc_ptr = mc_ptr->next, index++)
 437                 netxen_nic_set_mcast_addr(adapter, index, mc_ptr->dmi_addr);
 438
 439         if (index != netdev->mc_count)
 440                 printk(KERN_WARNING "%s: %s multicast address count mismatch\n",
 441                         netxen_nic_driver_name, netdev->name);
 442
 443         /* Clear out remaining addresses */
 444         for (; index < adapter->max_mc_count; index++)
 445                 netxen_nic_set_mcast_addr(adapter, index, null_addr);
 446 }
 447
 448 static int nx_p3_nic_add_mac(struct netxen_adapter *adapter,
 449                 u8 *addr, nx_mac_list_t **add_list, nx_mac_list_t **del_list)
 450 {
 451         nx_mac_list_t *cur, *prev;
 452
 453         /* if in del_list, move it to adapter->mac_list */
 454         for (cur = *del_list, prev = NULL; cur;) {
 455                 if (memcmp(addr, cur->mac_addr, ETH_ALEN) == 0) {
 456                         if (prev == NULL)
 457                                 *del_list = cur->next;
 458                         else
 459                                 prev->next = cur->next;
 460                         cur->next = adapter->mac_list;
 461                         adapter->mac_list = cur;
 462                         return 0;
 463                 }
 464                 prev = cur;
 465                 cur = cur->next;
 466         }
 467
 468         /* make sure to add each mac address only once */
 469         for (cur = adapter->mac_list; cur; cur = cur->next) {
 470                 if (memcmp(addr, cur->mac_addr, ETH_ALEN) == 0)
 471                         return 0;
 472         }
 473         /* not in del_list, create new entry and add to add_list */
 474         cur = kmalloc(sizeof(*cur), in_atomic()? GFP_ATOMIC : GFP_KERNEL);
 475         if (cur == NULL) {
 476                 printk(KERN_ERR "%s: cannot allocate memory. MAC filtering may"
 477                                 "not work properly from now.\n", __func__);
 478                 return -1;
 479         }
 480
 481         memcpy(cur->mac_addr, addr, ETH_ALEN);
 482         cur->next = *add_list;
 483         *add_list = cur;
 484         return 0;
 485 }
 486
 487 static int
 488 netxen_send_cmd_descs(struct netxen_adapter *adapter,
 489                 struct cmd_desc_type0 *cmd_desc_arr, int nr_elements)
 490 {
 491         uint32_t i, producer;
 492         struct netxen_cmd_buffer *pbuf;
 493         struct cmd_desc_type0 *cmd_desc;
 494
 495         if (nr_elements > MAX_PENDING_DESC_BLOCK_SIZE || nr_elements == 0) {
 496                 printk(KERN_WARNING "%s: Too many command descriptors in a "
 497                               "request\n", __func__);
 498                 return -EINVAL;
 499         }
 500
 501         i = 0;
 502
 503         netif_tx_lock_bh(adapter->netdev);
 504
 505         producer = adapter->cmd_producer;
 506         do {
 507                 cmd_desc = &cmd_desc_arr[i];
 508
 509                 pbuf = &adapter->cmd_buf_arr[producer];
 510                 pbuf->skb = NULL;
 511                 pbuf->frag_count = 0;
 512
 513                 /* adapter->ahw.cmd_desc_head[producer] = *cmd_desc; */
 514                 memcpy(&adapter->ahw.cmd_desc_head[producer],
 515                         &cmd_desc_arr[i], sizeof(struct cmd_desc_type0));
 516
 517                 producer = get_next_index(producer,
 518                                 adapter->max_tx_desc_count);
 519                 i++;
 520
 521         } while (i != nr_elements);
 522
 523         adapter->cmd_producer = producer;
 524
 525         /* write producer index to start the xmit */
 526
 527         netxen_nic_update_cmd_producer(adapter, adapter->cmd_producer);
 528
 529         netif_tx_unlock_bh(adapter->netdev);
 530
 531         return 0;
 532 }
 533
 534 static int nx_p3_sre_macaddr_change(struct net_device *dev,
 535                 u8 *addr, unsigned op)
 536 {
 537         struct netxen_adapter *adapter = netdev_priv(dev);
 538         nx_nic_req_t req;
 539         nx_mac_req_t *mac_req;
 540         u64 word;
 541         int rv;
 542
 543         memset(&req, 0, sizeof(nx_nic_req_t));
 544         req.qhdr = cpu_to_le64(NX_NIC_REQUEST << 23);
 545
 546         word = NX_MAC_EVENT | ((u64)adapter->portnum << 16);
 547         req.req_hdr = cpu_to_le64(word);
 548
 549         mac_req = (nx_mac_req_t *)&req.words[0];
 550         mac_req->op = op;
 551         memcpy(mac_req->mac_addr, addr, 6);
 552
 553         rv = netxen_send_cmd_descs(adapter, (struct cmd_desc_type0 *)&req, 1);
 554         if (rv != 0) {
 555                 printk(KERN_ERR "ERROR. Could not send mac update\n");
 556                 return rv;
 557         }
 558
 559         return 0;
 560 }
 561
 562 void netxen_p3_nic_set_multi(struct net_device *netdev)
 563 {
 564         struct netxen_adapter *adapter = netdev_priv(netdev);
 565         nx_mac_list_t *cur, *next, *del_list, *add_list = NULL;
 566         struct dev_mc_list *mc_ptr;
 567         u8 bcast_addr[ETH_ALEN] = { 0xff, 0xff, 0xff, 0xff, 0xff, 0xff };
 568         u32 mode = VPORT_MISS_MODE_DROP;
 569
 570         del_list = adapter->mac_list;
 571         adapter->mac_list = NULL;
 572
 573         nx_p3_nic_add_mac(adapter, netdev->dev_addr, &add_list, &del_list);
 574         nx_p3_nic_add_mac(adapter, bcast_addr, &add_list, &del_list);
 575
 576         if (netdev->flags & IFF_PROMISC) {
 577                 mode = VPORT_MISS_MODE_ACCEPT_ALL;
 578                 goto send_fw_cmd;
 579         }
 580
 581         if ((netdev->flags & IFF_ALLMULTI) ||
 582                         (netdev->mc_count > adapter->max_mc_count)) {
 583                 mode = VPORT_MISS_MODE_ACCEPT_MULTI;
 584                 goto send_fw_cmd;
 585         }
 586
 587         if (netdev->mc_count > 0) {
 588                 for (mc_ptr = netdev->mc_list; mc_ptr;
 589                      mc_ptr = mc_ptr->next) {
 590                         nx_p3_nic_add_mac(adapter, mc_ptr->dmi_addr,
 591                                           &add_list, &del_list);
 592                 }
 593         }
 594
 595 send_fw_cmd:
 596         adapter->set_promisc(adapter, mode);
 597         for (cur = del_list; cur;) {
 598                 nx_p3_sre_macaddr_change(netdev, cur->mac_addr, NETXEN_MAC_DEL);
 599                 next = cur->next;
 600                 kfree(cur);
 601                 cur = next;
 602         }
 603         for (cur = add_list; cur;) {
 604                 nx_p3_sre_macaddr_change(netdev, cur->mac_addr, NETXEN_MAC_ADD);
 605                 next = cur->next;
 606                 cur->next = adapter->mac_list;
 607                 adapter->mac_list = cur;
 608                 cur = next;
 609         }
 610 }
 611
 612 int netxen_p3_nic_set_promisc(struct netxen_adapter *adapter, u32 mode)
 613 {
 614         nx_nic_req_t req;
 615         u64 word;
 616
 617         memset(&req, 0, sizeof(nx_nic_req_t));
 618
 619         req.qhdr = cpu_to_le64(NX_HOST_REQUEST << 23);
 620
 621         word = NX_NIC_H2C_OPCODE_PROXY_SET_VPORT_MISS_MODE |
 622                         ((u64)adapter->portnum << 16);
 623         req.req_hdr = cpu_to_le64(word);
 624
 625         req.words[0] = cpu_to_le64(mode);
 626
 627         return netxen_send_cmd_descs(adapter,
 628                                 (struct cmd_desc_type0 *)&req, 1);
 629 }
 630
 631 void netxen_p3_free_mac_list(struct netxen_adapter *adapter)
 632 {
 633         nx_mac_list_t *cur, *next;
 634
 635         cur = adapter->mac_list;
 636
 637         while (cur) {
 638                 next = cur->next;
 639                 kfree(cur);
 640                 cur = next;
 641         }
 642 }
 643
 644 #define NETXEN_CONFIG_INTR_COALESCE     3
 645
 646 /*
 647  * Send the interrupt coalescing parameter set by ethtool to the card.
 648  */
 649 int netxen_config_intr_coalesce(struct netxen_adapter *adapter)
 650 {
 651         nx_nic_req_t req;
 652         u64 word;
 653         int rv;
 654
 655         memset(&req, 0, sizeof(nx_nic_req_t));
 656
 657         req.qhdr = cpu_to_le64(NX_NIC_REQUEST << 23);
 658
 659         word = NETXEN_CONFIG_INTR_COALESCE | ((u64)adapter->portnum << 16);
 660         req.req_hdr = cpu_to_le64(word);
 661
 662         memcpy(&req.words[0], &adapter->coal, sizeof(adapter->coal));
 663
 664         rv = netxen_send_cmd_descs(adapter, (struct cmd_desc_type0 *)&req, 1);
 665         if (rv != 0) {
 666                 printk(KERN_ERR "ERROR. Could not send "
 667                         "interrupt coalescing parameters\n");
 668         }
 669
 670         return rv;
 671 }
 672
 673 /*
 674  * netxen_nic_change_mtu - Change the Maximum Transfer Unit
 675  * @returns 0 on success, negative on failure
 676  */
 677
 678 #define MTU_FUDGE_FACTOR        100
 679
 680 int netxen_nic_change_mtu(struct net_device *netdev, int mtu)
 681 {
 682         struct netxen_adapter *adapter = netdev_priv(netdev);
 683         int max_mtu;
 684         int rc = 0;
 685
 686         if (NX_IS_REVISION_P3(adapter->ahw.revision_id))
 687                 max_mtu = P3_MAX_MTU;
 688         else
 689                 max_mtu = P2_MAX_MTU;
 690
 691         if (mtu > max_mtu) {
 692                 printk(KERN_ERR "%s: mtu > %d bytes unsupported\n",
 693                                 netdev->name, max_mtu);
 694                 return -EINVAL;
 695         }
 696
 697         if (adapter->set_mtu)
 698                 rc = adapter->set_mtu(adapter, mtu);
 699
 700         if (!rc)
 701                 netdev->mtu = mtu;
 702
 703         return rc;
 704 }
 705
 706 int netxen_is_flash_supported(struct netxen_adapter *adapter)
 707 {
 708         const int locs[] = { 0, 0x4, 0x100, 0x4000, 0x4128 };
 709         int addr, val01, val02, i, j;
 710
 711         /* if the flash size less than 4Mb, make huge war cry and die */
 712         for (j = 1; j < 4; j++) {
 713                 addr = j * NETXEN_NIC_WINDOW_MARGIN;
 714                 for (i = 0; i < ARRAY_SIZE(locs); i++) {
 715                         if (netxen_rom_fast_read(adapter, locs[i], &val01) == 0
 716                             && netxen_rom_fast_read(adapter, (addr + locs[i]),
 717                                                     &val02) == 0) {
 718                                 if (val01 == val02)
 719                                         return -1;
 720                         } else
 721                                 return -1;
 722                 }
 723         }
 724
 725         return 0;
 726 }
 727
 728 static int netxen_get_flash_block(struct netxen_adapter *adapter, int base,
 729                                   int size, __le32 * buf)
 730 {
 731         int i, v, addr;
 732         __le32 *ptr32;
 733
 734         addr = base;
 735         ptr32 = buf;
 736         for (i = 0; i < size / sizeof(u32); i++) {
 737                 if (netxen_rom_fast_read(adapter, addr, &v) == -1)
 738                         return -1;
 739                 *ptr32 = cpu_to_le32(v);
 740                 ptr32++;
 741                 addr += sizeof(u32);
 742         }
 743         if ((char *)buf + size > (char *)ptr32) {
 744                 __le32 local;
 745                 if (netxen_rom_fast_read(adapter, addr, &v) == -1)
 746                         return -1;
 747                 local = cpu_to_le32(v);
 748                 memcpy(ptr32, &local, (char *)buf + size - (char *)ptr32);
 749         }
 750
 751         return 0;
 752 }
 753
 754 int netxen_get_flash_mac_addr(struct netxen_adapter *adapter, __le64 *mac)
 755 {
 756         __le32 *pmac = (__le32 *) mac;
 757         u32 offset;
 758
 759         offset = NETXEN_USER_START +
 760                 offsetof(struct netxen_new_user_info, mac_addr) +
 761                 adapter->portnum * sizeof(u64);
 762
 763         if (netxen_get_flash_block(adapter, offset, sizeof(u64), pmac) == -1)
 764                 return -1;
 765
 766         if (*mac == cpu_to_le64(~0ULL)) {
 767
 768                 offset = NETXEN_USER_START_OLD +
 769                         offsetof(struct netxen_user_old_info, mac_addr) +
 770                         adapter->portnum * sizeof(u64);
 771
 772                 if (netxen_get_flash_block(adapter,
 773                                         offset, sizeof(u64), pmac) == -1)
 774                         return -1;
 775
 776                 if (*mac == cpu_to_le64(~0ULL))
 777                         return -1;
 778         }
 779         return 0;
 780 }
 781
 782 int netxen_p3_get_mac_addr(struct netxen_adapter *adapter, __le64 *mac)
 783 {
 784         uint32_t crbaddr, mac_hi, mac_lo;
 785         int pci_func = adapter->ahw.pci_func;
 786
 787         crbaddr = CRB_MAC_BLOCK_START +
 788                 (4 * ((pci_func/2) * 3)) + (4 * (pci_func & 1));
 789
 790         adapter->hw_read_wx(adapter, crbaddr, &mac_lo, 4);
 791         adapter->hw_read_wx(adapter, crbaddr+4, &mac_hi, 4);
 792
 793         if (pci_func & 1)
 794                 *mac = le64_to_cpu((mac_lo >> 16) | ((u64)mac_hi << 16));
 795         else
 796                 *mac = le64_to_cpu((u64)mac_lo | ((u64)mac_hi << 32));
 797
 798         return 0;
 799 }
 800
 801 #define CRB_WIN_LOCK_TIMEOUT 100000000
 802
 803 static int crb_win_lock(struct netxen_adapter *adapter)
 804 {
 805         int done = 0, timeout = 0;
 806
 807         while (!done) {
 808                 /* acquire semaphore3 from PCI HW block */
 809                 adapter->hw_read_wx(adapter,
 810                                 NETXEN_PCIE_REG(PCIE_SEM7_LOCK), &done, 4);
 811                 if (done == 1)
 812                         break;
 813                 if (timeout >= CRB_WIN_LOCK_TIMEOUT)
 814                         return -1;
 815                 timeout++;
 816                 udelay(1);
 817         }
 818         netxen_crb_writelit_adapter(adapter,
 819                         NETXEN_CRB_WIN_LOCK_ID, adapter->portnum);
 820         return 0;
 821 }
 822
 823 static void crb_win_unlock(struct netxen_adapter *adapter)
 824 {
 825         int val;
 826
 827         adapter->hw_read_wx(adapter,
 828                         NETXEN_PCIE_REG(PCIE_SEM7_UNLOCK), &val, 4);
 829 }
 830
 831 /*
 832  * Changes the CRB window to the specified window.
 833  */
 834 void
 835 netxen_nic_pci_change_crbwindow_128M(struct netxen_adapter *adapter, u32 wndw)
 836 {
 837         void __iomem *offset;
 838         u32 tmp;
 839         int count = 0;
 840         uint8_t func = adapter->ahw.pci_func;
 841
 842         if (adapter->curr_window == wndw)
 843                 return;
 844         /*
 845          * Move the CRB window.
 846          * We need to write to the "direct access" region of PCI
 847          * to avoid a race condition where the window register has
 848          * not been successfully written across CRB before the target
 849          * register address is received by PCI. The direct region bypasses
 850          * the CRB bus.
 851          */
 852         offset = PCI_OFFSET_SECOND_RANGE(adapter,
 853                         NETXEN_PCIX_PH_REG(PCIE_CRB_WINDOW_REG(func)));
 854
 855         if (wndw & 0x1)
 856                 wndw = NETXEN_WINDOW_ONE;
 857
 858         writel(wndw, offset);
 859
 860         /* MUST make sure window is set before we forge on... */
 861         while ((tmp = readl(offset)) != wndw) {
 862                 printk(KERN_WARNING "%s: %s WARNING: CRB window value not "
 863                        "registered properly: 0x%08x.\n",
 864                        netxen_nic_driver_name, __func__, tmp);
 865                 mdelay(1);
 866                 if (count >= 10)
 867                         break;
 868                 count++;
 869         }
 870
 871         if (wndw == NETXEN_WINDOW_ONE)
 872                 adapter->curr_window = 1;
 873         else
 874                 adapter->curr_window = 0;
 875 }
 876
 877 /*
 878  * Return -1 if off is not valid,
 879  *       1 if window access is needed. 'off' is set to offset from
 880  *         CRB space in 128M pci map
 881  *       0 if no window access is needed. 'off' is set to 2M addr
 882  * In: 'off' is offset from base in 128M pci map
 883  */
 884 static int
 885 netxen_nic_pci_get_crb_addr_2M(struct netxen_adapter *adapter,
 886                 ulong *off, int len)
 887 {
 888         unsigned long end = *off + len;
 889         crb_128M_2M_sub_block_map_t *m;
 890
 891
 892         if (*off >= NETXEN_CRB_MAX)
 893                 return -1;
 894
 895         if (*off >= NETXEN_PCI_CAMQM && (end <= NETXEN_PCI_CAMQM_2M_END)) {
 896                 *off = (*off - NETXEN_PCI_CAMQM) + NETXEN_PCI_CAMQM_2M_BASE +
 897                         (ulong)adapter->ahw.pci_base0;
 898                 return 0;
 899         }
 900
 901         if (*off < NETXEN_PCI_CRBSPACE)
 902                 return -1;
 903
 904         *off -= NETXEN_PCI_CRBSPACE;
 905         end = *off + len;
 906
 907         /*
 908          * Try direct map
 909          */
 910         m = &crb_128M_2M_map[CRB_BLK(*off)].sub_block[CRB_SUBBLK(*off)];
 911
 912         if (m->valid && (m->start_128M <= *off) && (m->end_128M >= end)) {
 913                 *off = *off + m->start_2M - m->start_128M +
 914                         (ulong)adapter->ahw.pci_base0;
 915                 return 0;
 916         }
 917
 918         /*
 919          * Not in direct map, use crb window
 920          */
 921         return 1;
 922 }
 923
 924 /*
 925  * In: 'off' is offset from CRB space in 128M pci map
 926  * Out: 'off' is 2M pci map addr
 927  * side effect: lock crb window
 928  */
 929 static void
 930 netxen_nic_pci_set_crbwindow_2M(struct netxen_adapter *adapter, ulong *off)
 931 {
 932         u32 win_read;
 933
 934         adapter->crb_win = CRB_HI(*off);
 935         writel(adapter->crb_win, (adapter->ahw.pci_base0 + CRB_WINDOW_2M));
 936         /*
 937          * Read back value to make sure write has gone through before trying
 938          * to use it.
 939          */
 940         win_read = readl(adapter->ahw.pci_base0 + CRB_WINDOW_2M);
 941         if (win_read != adapter->crb_win) {
 942                 printk(KERN_ERR "%s: Written crbwin (0x%x) != "
 943                                 "Read crbwin (0x%x), off=0x%lx\n",
 944                                 __func__, adapter->crb_win, win_read, *off);
 945         }
 946         *off = (*off & MASK(16)) + CRB_INDIRECT_2M +
 947                 (ulong)adapter->ahw.pci_base0;
 948 }
 949
 950 static int
 951 netxen_do_load_firmware(struct netxen_adapter *adapter, const char *fwname,
 952                 const struct firmware *fw)
 953 {
 954         u64 *ptr64;
 955         u32 i, flashaddr, size;
 956         struct pci_dev *pdev = adapter->pdev;
 957
 958         if (fw)
 959                 dev_info(&pdev->dev, "loading firmware from file %s\n", fwname);
 960         else
 961                 dev_info(&pdev->dev, "loading firmware from flash\n");
 962
 963         if (NX_IS_REVISION_P2(adapter->ahw.revision_id))
 964                 adapter->pci_write_normalize(adapter,
 965                                 NETXEN_ROMUSB_GLB_CAS_RST, 1);
 966
 967         if (fw) {
 968                 __le64 data;
 969
 970                 size = (NETXEN_IMAGE_START - NETXEN_BOOTLD_START) / 8;
 971
 972                 ptr64 = (u64 *)&fw->data[NETXEN_BOOTLD_START];
 973                 flashaddr = NETXEN_BOOTLD_START;
 974
 975                 for (i = 0; i < size; i++) {
 976                         data = cpu_to_le64(ptr64[i]);
 977                         adapter->pci_mem_write(adapter, flashaddr, &data, 8);
 978                         flashaddr += 8;
 979                 }
 980
 981                 size = *(u32 *)&fw->data[NX_FW_SIZE_OFFSET];
 982                 size = (__force u32)cpu_to_le32(size) / 8;
 983
 984                 ptr64 = (u64 *)&fw->data[NETXEN_IMAGE_START];
 985                 flashaddr = NETXEN_IMAGE_START;
 986
 987                 for (i = 0; i < size; i++) {
 988                         data = cpu_to_le64(ptr64[i]);
 989
 990                         if (adapter->pci_mem_write(adapter,
 991                                                 flashaddr, &data, 8))
 992                                 return -EIO;
 993
 994                         flashaddr += 8;
 995                 }
 996         } else {
 997                 u32 data;
 998
 999                 size = (NETXEN_IMAGE_START - NETXEN_BOOTLD_START) / 4;
1000                 flashaddr = NETXEN_BOOTLD_START;
1001
1002                 for (i = 0; i < size; i++) {
1003                         if (netxen_rom_fast_read(adapter,
1004                                         flashaddr, (int *)&data) != 0)
1005                                 return -EIO;
1006
1007                         if (adapter->pci_mem_write(adapter,
1008                                                 flashaddr, &data, 4))
1009                                 return -EIO;
1010
1011                         flashaddr += 4;
1012                 }
1013         }
1014         msleep(1);
1015
1016         if (NX_IS_REVISION_P3(adapter->ahw.revision_id))
1017                 adapter->pci_write_normalize(adapter,
1018                                 NETXEN_ROMUSB_GLB_SW_RESET, 0x80001d);
1019         else {
1020                 adapter->pci_write_normalize(adapter,
1021                                 NETXEN_ROMUSB_GLB_CHIP_CLK_CTRL, 0x3fff);
1022                 adapter->pci_write_normalize(adapter,
1023                                 NETXEN_ROMUSB_GLB_CAS_RST, 0);
1024         }
1025
1026         return 0;
1027 }
1028
1029 static int
1030 netxen_validate_firmware(struct netxen_adapter *adapter, const char *fwname,
1031                 const struct firmware *fw)
1032 {
1033         __le32 val;
1034         u32 major, minor, build, ver, min_ver, bios;
1035         struct pci_dev *pdev = adapter->pdev;
1036
1037         if (fw->size < NX_FW_MIN_SIZE)
1038                 return -EINVAL;
1039
1040         val = cpu_to_le32(*(u32 *)&fw->data[NX_FW_MAGIC_OFFSET]);
1041         if ((__force u32)val != NETXEN_BDINFO_MAGIC)
1042                 return -EINVAL;
1043
1044         val = cpu_to_le32(*(u32 *)&fw->data[NX_FW_VERSION_OFFSET]);
1045         major = (__force u32)val & 0xff;
1046         minor = ((__force u32)val >> 8) & 0xff;
1047         build = (__force u32)val >> 16;
1048
1049         if (NX_IS_REVISION_P3(adapter->ahw.revision_id))
1050                 min_ver = NETXEN_VERSION_CODE(4, 0, 216);
1051         else
1052                 min_ver = NETXEN_VERSION_CODE(3, 4, 216);
1053
1054         ver = NETXEN_VERSION_CODE(major, minor, build);
1055
1056         if ((major > _NETXEN_NIC_LINUX_MAJOR) || (ver < min_ver)) {
1057                 dev_err(&pdev->dev,
1058                                 "%s: firmware version %d.%d.%d unsupported\n",
1059                                 fwname, major, minor, build);
1060                 return -EINVAL;
1061         }
1062
1063         val = cpu_to_le32(*(u32 *)&fw->data[NX_BIOS_VERSION_OFFSET]);
1064         netxen_rom_fast_read(adapter, NX_BIOS_VERSION_OFFSET, (int *)&bios);
1065         if ((__force u32)val != bios) {
1066                 dev_err(&pdev->dev, "%s: firmware bios is incompatible\n",
1067                                 fwname);
1068                 return -EINVAL;
1069         }
1070
1071         /* check if flashed firmware is newer */
1072         if (netxen_rom_fast_read(adapter,
1073                         NX_FW_VERSION_OFFSET, (int *)&val))
1074                 return -EIO;
1075         major = (__force u32)val & 0xff;
1076         minor = ((__force u32)val >> 8) & 0xff;
1077         build = (__force u32)val >> 16;
1078         if (NETXEN_VERSION_CODE(major, minor, build) > ver)
1079                 return -EINVAL;
1080
1081         netxen_nic_reg_write(adapter, NETXEN_CAM_RAM(0x1fc),
1082                         NETXEN_BDINFO_MAGIC);
1083         return 0;
1084 }
1085
1086 int netxen_load_firmware(struct netxen_adapter *adapter)
1087 {
1088         u32 capability, flashed_ver;
1089         const struct firmware *fw;
1090         char *fw_name = NULL;
1091         struct pci_dev *pdev = adapter->pdev;
1092         int rc = 0;
1093
1094         if (NX_IS_REVISION_P2(adapter->ahw.revision_id)) {
1095                 fw_name = NX_P2_MN_ROMIMAGE;
1096                 goto request_fw;
1097         }
1098
1099         if (NX_IS_REVISION_P3(adapter->ahw.revision_id)) {
1100                 fw_name = NX_P3_CT_ROMIMAGE;
1101                 goto request_fw;
1102         }
1103
1104 request_mn:
1105         capability = 0;
1106
1107         netxen_rom_fast_read(adapter,
1108                         NX_FW_VERSION_OFFSET, (int *)&flashed_ver);
1109         if (flashed_ver >= NETXEN_VERSION_CODE(4, 0, 220)) {
1110                 adapter->hw_read_wx(adapter,
1111                                 NX_PEG_TUNE_CAPABILITY, &capability, 4);
1112                 if (capability & NX_PEG_TUNE_MN_PRESENT) {
1113                         fw_name = NX_P3_MN_ROMIMAGE;
1114                         goto request_fw;
1115                 }
1116         }
1117
1118 request_fw:
1119         rc = request_firmware(&fw, fw_name, &pdev->dev);
1120         if (rc != 0) {
1121                 if (fw_name == NX_P3_CT_ROMIMAGE) {
1122                         msleep(1);
1123                         goto request_mn;
1124                 }
1125
1126                 fw = NULL;
1127                 goto load_fw;
1128         }
1129
1130         rc = netxen_validate_firmware(adapter, fw_name, fw);
1131         if (rc != 0) {
1132                 release_firmware(fw);
1133
1134                 if (fw_name == NX_P3_CT_ROMIMAGE) {
1135                         msleep(1);
1136                         goto request_mn;
1137                 }
1138
1139                 fw = NULL;
1140         }
1141
1142 load_fw:
1143         rc = netxen_do_load_firmware(adapter, fw_name, fw);
1144
1145         if (fw)
1146                 release_firmware(fw);
1147         return rc;
1148 }
1149
1150 int
1151 netxen_nic_hw_write_wx_128M(struct netxen_adapter *adapter,
1152                 ulong off, void *data, int len)
1153 {
1154         void __iomem *addr;
1155
1156         BUG_ON(len != 4);
1157
1158         if (ADDR_IN_WINDOW1(off)) {
1159                 addr = NETXEN_CRB_NORMALIZE(adapter, off);
1160         } else {                /* Window 0 */
1161                 addr = pci_base_offset(adapter, off);
1162                 netxen_nic_pci_change_crbwindow_128M(adapter, 0);
1163         }
1164
1165         if (!addr) {
1166                 netxen_nic_pci_change_crbwindow_128M(adapter, 1);
1167                 return 1;
1168         }
1169
1170         writel(*(u32 *) data, addr);
1171
1172         if (!ADDR_IN_WINDOW1(off))
1173                 netxen_nic_pci_change_crbwindow_128M(adapter, 1);
1174
1175         return 0;
1176 }
1177
1178 int
1179 netxen_nic_hw_read_wx_128M(struct netxen_adapter *adapter,
1180                 ulong off, void *data, int len)
1181 {
1182         void __iomem *addr;
1183
1184         BUG_ON(len != 4);
1185
1186         if (ADDR_IN_WINDOW1(off)) {     /* Window 1 */
1187                 addr = NETXEN_CRB_NORMALIZE(adapter, off);
1188         } else {                /* Window 0 */
1189                 addr = pci_base_offset(adapter, off);
1190                 netxen_nic_pci_change_crbwindow_128M(adapter, 0);
1191         }
1192
1193         if (!addr) {
1194                 netxen_nic_pci_change_crbwindow_128M(adapter, 1);
1195                 return 1;
1196         }
1197
1198         *(u32 *)data = readl(addr);
1199
1200         if (!ADDR_IN_WINDOW1(off))
1201                 netxen_nic_pci_change_crbwindow_128M(adapter, 1);
1202
1203         return 0;
1204 }
1205
1206 int
1207 netxen_nic_hw_write_wx_2M(struct netxen_adapter *adapter,
1208                 ulong off, void *data, int len)
1209 {
1210         unsigned long flags = 0;
1211         int rv;
1212
1213         BUG_ON(len != 4);
1214
1215         rv = netxen_nic_pci_get_crb_addr_2M(adapter, &off, len);
1216
1217         if (rv == -1) {
1218                 printk(KERN_ERR "%s: invalid offset: 0x%016lx\n",
1219                                 __func__, off);
1220                 dump_stack();
1221                 return -1;
1222         }
1223
1224         if (rv == 1) {
1225                 write_lock_irqsave(&adapter->adapter_lock, flags);
1226                 crb_win_lock(adapter);
1227                 netxen_nic_pci_set_crbwindow_2M(adapter, &off);
1228                 writel(*(uint32_t *)data, (void __iomem *)off);
1229                 crb_win_unlock(adapter);
1230                 write_unlock_irqrestore(&adapter->adapter_lock, flags);
1231         } else
1232                 writel(*(uint32_t *)data, (void __iomem *)off);
1233
1234
1235         return 0;
1236 }
1237
1238 int
1239 netxen_nic_hw_read_wx_2M(struct netxen_adapter *adapter,
1240                 ulong off, void *data, int len)
1241 {
1242         unsigned long flags = 0;
1243         int rv;
1244
1245         BUG_ON(len != 4);
1246
1247         rv = netxen_nic_pci_get_crb_addr_2M(adapter, &off, len);
1248
1249         if (rv == -1) {
1250                 printk(KERN_ERR "%s: invalid offset: 0x%016lx\n",
1251                                 __func__, off);
1252                 dump_stack();
1253                 return -1;
1254         }
1255
1256         if (rv == 1) {
1257                 write_lock_irqsave(&adapter->adapter_lock, flags);
1258                 crb_win_lock(adapter);
1259                 netxen_nic_pci_set_crbwindow_2M(adapter, &off);
1260                 *(uint32_t *)data = readl((void __iomem *)off);
1261                 crb_win_unlock(adapter);
1262                 write_unlock_irqrestore(&adapter->adapter_lock, flags);
1263         } else
1264                 *(uint32_t *)data = readl((void __iomem *)off);
1265
1266         return 0;
1267 }
1268
1269 void netxen_nic_reg_write(struct netxen_adapter *adapter, u64 off, u32 val)
1270 {
1271         adapter->hw_write_wx(adapter, off, &val, 4);
1272 }
1273
1274 int netxen_nic_reg_read(struct netxen_adapter *adapter, u64 off)
1275 {
1276         int val;
1277         adapter->hw_read_wx(adapter, off, &val, 4);
1278         return val;
1279 }
1280
1281 /* Change the window to 0, write and change back to window 1. */
1282 void netxen_nic_write_w0(struct netxen_adapter *adapter, u32 index, u32 value)
1283 {
1284         adapter->hw_write_wx(adapter, index, &value, 4);
1285 }
1286
1287 /* Change the window to 0, read and change back to window 1. */
1288 void netxen_nic_read_w0(struct netxen_adapter *adapter, u32 index, u32 *value)
1289 {
1290         adapter->hw_read_wx(adapter, index, value, 4);
1291 }
1292
1293 void netxen_nic_write_w1(struct netxen_adapter *adapter, u32 index, u32 value)
1294 {
1295         adapter->hw_write_wx(adapter, index, &value, 4);
1296 }
1297
1298 void netxen_nic_read_w1(struct netxen_adapter *adapter, u32 index, u32 *value)
1299 {
1300         adapter->hw_read_wx(adapter, index, value, 4);
1301 }
1302
1303 /*
1304  * check memory access boundary.
1305  * used by test agent. support ddr access only for now
1306  */
1307 static unsigned long
1308 netxen_nic_pci_mem_bound_check(struct netxen_adapter *adapter,
1309                 unsigned long long addr, int size)
1310 {
1311         if (!ADDR_IN_RANGE(addr,
1312                         NETXEN_ADDR_DDR_NET, NETXEN_ADDR_DDR_NET_MAX) ||
1313                 !ADDR_IN_RANGE(addr+size-1,
1314                         NETXEN_ADDR_DDR_NET, NETXEN_ADDR_DDR_NET_MAX) ||
1315                 ((size != 1) && (size != 2) && (size != 4) && (size != 8))) {
1316                 return 0;
1317         }
1318
1319         return 1;
1320 }
1321
1322 static int netxen_pci_set_window_warning_count;
1323
1324 unsigned long
1325 netxen_nic_pci_set_window_128M(struct netxen_adapter *adapter,
1326                 unsigned long long addr)
1327 {
1328         void __iomem *offset;
1329         int window;
1330         unsigned long long      qdr_max;
1331         uint8_t func = adapter->ahw.pci_func;
1332
1333         if (NX_IS_REVISION_P2(adapter->ahw.revision_id)) {
1334                 qdr_max = NETXEN_ADDR_QDR_NET_MAX_P2;
1335         } else {
1336                 qdr_max = NETXEN_ADDR_QDR_NET_MAX_P3;
1337         }
1338
1339         if (ADDR_IN_RANGE(addr, NETXEN_ADDR_DDR_NET, NETXEN_ADDR_DDR_NET_MAX)) {
1340                 /* DDR network side */
1341                 addr -= NETXEN_ADDR_DDR_NET;
1342                 window = (addr >> 25) & 0x3ff;
1343                 if (adapter->ahw.ddr_mn_window != window) {
1344                         adapter->ahw.ddr_mn_window = window;
1345                         offset = PCI_OFFSET_SECOND_RANGE(adapter,
1346                                 NETXEN_PCIX_PH_REG(PCIE_MN_WINDOW_REG(func)));
1347                         writel(window, offset);
1348                         /* MUST make sure window is set before we forge on... */
1349                         readl(offset);
1350                 }
1351                 addr -= (window * NETXEN_WINDOW_ONE);
1352                 addr += NETXEN_PCI_DDR_NET;
1353         } else if (ADDR_IN_RANGE(addr, NETXEN_ADDR_OCM0, NETXEN_ADDR_OCM0_MAX)) {
1354                 addr -= NETXEN_ADDR_OCM0;
1355                 addr += NETXEN_PCI_OCM0;
1356         } else if (ADDR_IN_RANGE(addr, NETXEN_ADDR_OCM1, NETXEN_ADDR_OCM1_MAX)) {
1357                 addr -= NETXEN_ADDR_OCM1;
1358                 addr += NETXEN_PCI_OCM1;
1359         } else if (ADDR_IN_RANGE(addr, NETXEN_ADDR_QDR_NET, qdr_max)) {
1360                 /* QDR network side */
1361                 addr -= NETXEN_ADDR_QDR_NET;
1362                 window = (addr >> 22) & 0x3f;
1363                 if (adapter->ahw.qdr_sn_window != window) {
1364                         adapter->ahw.qdr_sn_window = window;
1365                         offset = PCI_OFFSET_SECOND_RANGE(adapter,
1366                                 NETXEN_PCIX_PH_REG(PCIE_SN_WINDOW_REG(func)));
1367                         writel((window << 22), offset);
1368                         /* MUST make sure window is set before we forge on... */
1369                         readl(offset);
1370                 }
1371                 addr -= (window * 0x400000);
1372                 addr += NETXEN_PCI_QDR_NET;
1373         } else {
1374                 /*
1375                  * peg gdb frequently accesses memory that doesn't exist,
1376                  * this limits the chit chat so debugging isn't slowed down.
1377                  */
1378                 if ((netxen_pci_set_window_warning_count++ < 8)
1379                     || (netxen_pci_set_window_warning_count % 64 == 0))
1380                         printk("%s: Warning:netxen_nic_pci_set_window()"
1381                                " Unknown address range!\n",
1382                                netxen_nic_driver_name);
1383                 addr = -1UL;
1384         }
1385         return addr;
1386 }
1387
1388 /*
1389  * Note : only 32-bit writes!
1390  */
1391 int netxen_nic_pci_write_immediate_128M(struct netxen_adapter *adapter,
1392                 u64 off, u32 data)
1393 {
1394         writel(data, (void __iomem *)(PCI_OFFSET_SECOND_RANGE(adapter, off)));
1395         return 0;
1396 }
1397
1398 u32 netxen_nic_pci_read_immediate_128M(struct netxen_adapter *adapter, u64 off)
1399 {
1400         return readl((void __iomem *)(pci_base_offset(adapter, off)));
1401 }
1402
1403 void netxen_nic_pci_write_normalize_128M(struct netxen_adapter *adapter,
1404                 u64 off, u32 data)
1405 {
1406         writel(data, NETXEN_CRB_NORMALIZE(adapter, off));
1407 }
1408
1409 u32 netxen_nic_pci_read_normalize_128M(struct netxen_adapter *adapter, u64 off)
1410 {
1411         return readl(NETXEN_CRB_NORMALIZE(adapter, off));
1412 }
1413
1414 unsigned long
1415 netxen_nic_pci_set_window_2M(struct netxen_adapter *adapter,
1416                 unsigned long long addr)
1417 {
1418         int window;
1419         u32 win_read;
1420
1421         if (ADDR_IN_RANGE(addr, NETXEN_ADDR_DDR_NET, NETXEN_ADDR_DDR_NET_MAX)) {
1422                 /* DDR network side */
1423                 window = MN_WIN(addr);
1424                 adapter->ahw.ddr_mn_window = window;
1425                 adapter->hw_write_wx(adapter,
1426                                 adapter->ahw.mn_win_crb | NETXEN_PCI_CRBSPACE,
1427                                 &window, 4);
1428                 adapter->hw_read_wx(adapter,
1429                                 adapter->ahw.mn_win_crb | NETXEN_PCI_CRBSPACE,
1430                                 &win_read, 4);
1431                 if ((win_read << 17) != window) {
1432                         printk(KERN_INFO "Written MNwin (0x%x) != "
1433                                 "Read MNwin (0x%x)\n", window, win_read);
1434                 }
1435                 addr = GET_MEM_OFFS_2M(addr) + NETXEN_PCI_DDR_NET;
1436         } else if (ADDR_IN_RANGE(addr,
1437                                 NETXEN_ADDR_OCM0, NETXEN_ADDR_OCM0_MAX)) {
1438                 if ((addr & 0x00ff800) == 0xff800) {
1439                         printk("%s: QM access not handled.\n", __func__);
1440                         addr = -1UL;
1441                 }
1442
1443                 window = OCM_WIN(addr);
1444                 adapter->ahw.ddr_mn_window = window;
1445                 adapter->hw_write_wx(adapter,
1446                                 adapter->ahw.mn_win_crb | NETXEN_PCI_CRBSPACE,
1447                                 &window, 4);
1448                 adapter->hw_read_wx(adapter,
1449                                 adapter->ahw.mn_win_crb | NETXEN_PCI_CRBSPACE,
1450                                 &win_read, 4);
1451                 if ((win_read >> 7) != window) {
1452                         printk(KERN_INFO "%s: Written OCMwin (0x%x) != "
1453                                         "Read OCMwin (0x%x)\n",
1454                                         __func__, window, win_read);
1455                 }
1456                 addr = GET_MEM_OFFS_2M(addr) + NETXEN_PCI_OCM0_2M;
1457
1458         } else if (ADDR_IN_RANGE(addr,
1459                         NETXEN_ADDR_QDR_NET, NETXEN_ADDR_QDR_NET_MAX_P3)) {
1460                 /* QDR network side */
1461                 window = MS_WIN(addr);
1462                 adapter->ahw.qdr_sn_window = window;
1463                 adapter->hw_write_wx(adapter,
1464                                 adapter->ahw.ms_win_crb | NETXEN_PCI_CRBSPACE,
1465                                 &window, 4);
1466                 adapter->hw_read_wx(adapter,
1467                                 adapter->ahw.ms_win_crb | NETXEN_PCI_CRBSPACE,
1468                                 &win_read, 4);
1469                 if (win_read != window) {
1470                         printk(KERN_INFO "%s: Written MSwin (0x%x) != "
1471                                         "Read MSwin (0x%x)\n",
1472                                         __func__, window, win_read);
1473                 }
1474                 addr = GET_MEM_OFFS_2M(addr) + NETXEN_PCI_QDR_NET;
1475
1476         } else {
1477                 /*
1478                  * peg gdb frequently accesses memory that doesn't exist,
1479                  * this limits the chit chat so debugging isn't slowed down.
1480                  */
1481                 if ((netxen_pci_set_window_warning_count++ < 8)
1482                         || (netxen_pci_set_window_warning_count%64 == 0)) {
1483                         printk("%s: Warning:%s Unknown address range!\n",
1484                                         __func__, netxen_nic_driver_name);
1485 }
1486                 addr = -1UL;
1487         }
1488         return addr;
1489 }
1490
1491 static int netxen_nic_pci_is_same_window(struct netxen_adapter *adapter,
1492                                       unsigned long long addr)
1493 {
1494         int window;
1495         unsigned long long qdr_max;
1496
1497         if (NX_IS_REVISION_P2(adapter->ahw.revision_id))
1498                 qdr_max = NETXEN_ADDR_QDR_NET_MAX_P2;
1499         else
1500                 qdr_max = NETXEN_ADDR_QDR_NET_MAX_P3;
1501
1502         if (ADDR_IN_RANGE(addr,
1503                         NETXEN_ADDR_DDR_NET, NETXEN_ADDR_DDR_NET_MAX)) {
1504                 /* DDR network side */
1505                 BUG();  /* MN access can not come here */
1506         } else if (ADDR_IN_RANGE(addr,
1507                         NETXEN_ADDR_OCM0, NETXEN_ADDR_OCM0_MAX)) {
1508                 return 1;
1509         } else if (ADDR_IN_RANGE(addr,
1510                                 NETXEN_ADDR_OCM1, NETXEN_ADDR_OCM1_MAX)) {
1511                 return 1;
1512         } else if (ADDR_IN_RANGE(addr, NETXEN_ADDR_QDR_NET, qdr_max)) {
1513                 /* QDR network side */
1514                 window = ((addr - NETXEN_ADDR_QDR_NET) >> 22) & 0x3f;
1515                 if (adapter->ahw.qdr_sn_window == window)
1516                         return 1;
1517         }
1518
1519         return 0;
1520 }
1521
1522 static int netxen_nic_pci_mem_read_direct(struct netxen_adapter *adapter,
1523                         u64 off, void *data, int size)
1524 {
1525         unsigned long flags;
1526         void __iomem *addr, *mem_ptr = NULL;
1527         int ret = 0;
1528         u64 start;
1529         unsigned long mem_base;
1530         unsigned long mem_page;
1531
1532         write_lock_irqsave(&adapter->adapter_lock, flags);
1533
1534         /*
1535          * If attempting to access unknown address or straddle hw windows,
1536          * do not access.
1537          */
1538         start = adapter->pci_set_window(adapter, off);
1539         if ((start == -1UL) ||
1540                 (netxen_nic_pci_is_same_window(adapter, off+size-1) == 0)) {
1541                 write_unlock_irqrestore(&adapter->adapter_lock, flags);
1542                 printk(KERN_ERR "%s out of bound pci memory access. "
1543                         "offset is 0x%llx\n", netxen_nic_driver_name,
1544                         (unsigned long long)off);
1545                 return -1;
1546         }
1547
1548         addr = pci_base_offset(adapter, start);
1549         if (!addr) {
1550                 write_unlock_irqrestore(&adapter->adapter_lock, flags);
1551                 mem_base = pci_resource_start(adapter->pdev, 0);
1552                 mem_page = start & PAGE_MASK;
1553                 /* Map two pages whenever user tries to access addresses in two
1554                 consecutive pages.
1555                 */
1556                 if (mem_page != ((start + size - 1) & PAGE_MASK))
1557                         mem_ptr = ioremap(mem_base + mem_page, PAGE_SIZE * 2);
1558                 else
1559                         mem_ptr = ioremap(mem_base + mem_page, PAGE_SIZE);
1560                 if (mem_ptr == NULL) {
1561                         *(uint8_t  *)data = 0;
1562                         return -1;
1563                 }
1564                 addr = mem_ptr;
1565                 addr += start & (PAGE_SIZE - 1);
1566                 write_lock_irqsave(&adapter->adapter_lock, flags);
1567         }
1568
1569         switch (size) {
1570         case 1:
1571                 *(uint8_t  *)data = readb(addr);
1572                 break;
1573         case 2:
1574                 *(uint16_t *)data = readw(addr);
1575                 break;
1576         case 4:
1577                 *(uint32_t *)data = readl(addr);
1578                 break;
1579         case 8:
1580                 *(uint64_t *)data = readq(addr);
1581                 break;
1582         default:
1583                 ret = -1;
1584                 break;
1585         }
1586         write_unlock_irqrestore(&adapter->adapter_lock, flags);
1587
1588         if (mem_ptr)
1589                 iounmap(mem_ptr);
1590         return ret;
1591 }
1592
1593 static int
1594 netxen_nic_pci_mem_write_direct(struct netxen_adapter *adapter, u64 off,
1595                 void *data, int size)
1596 {
1597         unsigned long flags;
1598         void __iomem *addr, *mem_ptr = NULL;
1599         int ret = 0;
1600         u64 start;
1601         unsigned long mem_base;
1602         unsigned long mem_page;
1603
1604         write_lock_irqsave(&adapter->adapter_lock, flags);
1605
1606         /*
1607          * If attempting to access unknown address or straddle hw windows,
1608          * do not access.
1609          */
1610         start = adapter->pci_set_window(adapter, off);
1611         if ((start == -1UL) ||
1612                 (netxen_nic_pci_is_same_window(adapter, off+size-1) == 0)) {
1613                 write_unlock_irqrestore(&adapter->adapter_lock, flags);
1614                 printk(KERN_ERR "%s out of bound pci memory access. "
1615                         "offset is 0x%llx\n", netxen_nic_driver_name,
1616                         (unsigned long long)off);
1617                 return -1;
1618         }
1619
1620         addr = pci_base_offset(adapter, start);
1621         if (!addr) {
1622                 write_unlock_irqrestore(&adapter->adapter_lock, flags);
1623                 mem_base = pci_resource_start(adapter->pdev, 0);
1624                 mem_page = start & PAGE_MASK;
1625                 /* Map two pages whenever user tries to access addresses in two
1626                  * consecutive pages.
1627                  */
1628                 if (mem_page != ((start + size - 1) & PAGE_MASK))
1629                         mem_ptr = ioremap(mem_base + mem_page, PAGE_SIZE*2);
1630                 else
1631                         mem_ptr = ioremap(mem_base + mem_page, PAGE_SIZE);
1632                 if (mem_ptr == NULL)
1633                         return -1;
1634                 addr = mem_ptr;
1635                 addr += start & (PAGE_SIZE - 1);
1636                 write_lock_irqsave(&adapter->adapter_lock, flags);
1637         }
1638
1639         switch (size) {
1640         case 1:
1641                 writeb(*(uint8_t *)data, addr);
1642                 break;
1643         case 2:
1644                 writew(*(uint16_t *)data, addr);
1645                 break;
1646         case 4:
1647                 writel(*(uint32_t *)data, addr);
1648                 break;
1649         case 8:
1650                 writeq(*(uint64_t *)data, addr);
1651                 break;
1652         default:
1653                 ret = -1;
1654                 break;
1655         }
1656         write_unlock_irqrestore(&adapter->adapter_lock, flags);
1657         if (mem_ptr)
1658                 iounmap(mem_ptr);
1659         return ret;
1660 }
1661
1662 #define MAX_CTL_CHECK   1000
1663
1664 int
1665 netxen_nic_pci_mem_write_128M(struct netxen_adapter *adapter,
1666                 u64 off, void *data, int size)
1667 {
1668         unsigned long   flags;
1669         int          i, j, ret = 0, loop, sz[2], off0;
1670         uint32_t      temp;
1671         uint64_t      off8, tmpw, word[2] = {0, 0};
1672         void __iomem *mem_crb;
1673
1674         /*
1675          * If not MN, go check for MS or invalid.
1676          */
1677         if (netxen_nic_pci_mem_bound_check(adapter, off, size) == 0)
1678                 return netxen_nic_pci_mem_write_direct(adapter,
1679                                 off, data, size);
1680
1681         off8 = off & 0xfffffff8;
1682         off0 = off & 0x7;
1683         sz[0] = (size < (8 - off0)) ? size : (8 - off0);
1684         sz[1] = size - sz[0];
1685         loop = ((off0 + size - 1) >> 3) + 1;
1686         mem_crb = pci_base_offset(adapter, NETXEN_CRB_DDR_NET);
1687
1688         if ((size != 8) || (off0 != 0))  {
1689                 for (i = 0; i < loop; i++) {
1690                         if (adapter->pci_mem_read(adapter,
1691                                 off8 + (i << 3), &word[i], 8))
1692                                 return -1;
1693                 }
1694         }
1695
1696         switch (size) {
1697         case 1:
1698                 tmpw = *((uint8_t *)data);
1699                 break;
1700         case 2:
1701                 tmpw = *((uint16_t *)data);
1702                 break;
1703         case 4:
1704                 tmpw = *((uint32_t *)data);
1705                 break;
1706         case 8:
1707         default:
1708                 tmpw = *((uint64_t *)data);
1709                 break;
1710         }
1711         word[0] &= ~((~(~0ULL << (sz[0] * 8))) << (off0 * 8));
1712         word[0] |= tmpw << (off0 * 8);
1713
1714         if (loop == 2) {
1715                 word[1] &= ~(~0ULL << (sz[1] * 8));
1716                 word[1] |= tmpw >> (sz[0] * 8);
1717         }
1718
1719         write_lock_irqsave(&adapter->adapter_lock, flags);
1720         netxen_nic_pci_change_crbwindow_128M(adapter, 0);
1721
1722         for (i = 0; i < loop; i++) {
1723                 writel((uint32_t)(off8 + (i << 3)),
1724                         (mem_crb+MIU_TEST_AGT_ADDR_LO));
1725                 writel(0,
1726                         (mem_crb+MIU_TEST_AGT_ADDR_HI));
1727                 writel(word[i] & 0xffffffff,
1728                         (mem_crb+MIU_TEST_AGT_WRDATA_LO));
1729                 writel((word[i] >> 32) & 0xffffffff,
1730                         (mem_crb+MIU_TEST_AGT_WRDATA_HI));
1731                 writel(MIU_TA_CTL_ENABLE|MIU_TA_CTL_WRITE,
1732                         (mem_crb+MIU_TEST_AGT_CTRL));
1733                 writel(MIU_TA_CTL_START|MIU_TA_CTL_ENABLE|MIU_TA_CTL_WRITE,
1734                         (mem_crb+MIU_TEST_AGT_CTRL));
1735
1736                 for (j = 0; j < MAX_CTL_CHECK; j++) {
1737                         temp = readl(
1738                              (mem_crb+MIU_TEST_AGT_CTRL));
1739                         if ((temp & MIU_TA_CTL_BUSY) == 0)
1740                                 break;
1741                 }
1742
1743                 if (j >= MAX_CTL_CHECK) {
1744                         if (printk_ratelimit())
1745                                 dev_err(&adapter->pdev->dev,
1746                                         "failed to write through agent\n");
1747                         ret = -1;
1748                         break;
1749                 }
1750         }
1751
1752         netxen_nic_pci_change_crbwindow_128M(adapter, 1);
1753         write_unlock_irqrestore(&adapter->adapter_lock, flags);
1754         return ret;
1755 }
1756
1757 int
1758 netxen_nic_pci_mem_read_128M(struct netxen_adapter *adapter,
1759                 u64 off, void *data, int size)
1760 {
1761         unsigned long   flags;
1762         int          i, j = 0, k, start, end, loop, sz[2], off0[2];
1763         uint32_t      temp;
1764         uint64_t      off8, val, word[2] = {0, 0};
1765         void __iomem *mem_crb;
1766
1767
1768         /*
1769          * If not MN, go check for MS or invalid.
1770          */
1771         if (netxen_nic_pci_mem_bound_check(adapter, off, size) == 0)
1772                 return netxen_nic_pci_mem_read_direct(adapter, off, data, size);
1773
1774         off8 = off & 0xfffffff8;
1775         off0[0] = off & 0x7;
1776         off0[1] = 0;
1777         sz[0] = (size < (8 - off0[0])) ? size : (8 - off0[0]);
1778         sz[1] = size - sz[0];
1779         loop = ((off0[0] + size - 1) >> 3) + 1;
1780         mem_crb = pci_base_offset(adapter, NETXEN_CRB_DDR_NET);
1781
1782         write_lock_irqsave(&adapter->adapter_lock, flags);
1783         netxen_nic_pci_change_crbwindow_128M(adapter, 0);
1784
1785         for (i = 0; i < loop; i++) {
1786                 writel((uint32_t)(off8 + (i << 3)),
1787                         (mem_crb+MIU_TEST_AGT_ADDR_LO));
1788                 writel(0,
1789                         (mem_crb+MIU_TEST_AGT_ADDR_HI));
1790                 writel(MIU_TA_CTL_ENABLE,
1791                         (mem_crb+MIU_TEST_AGT_CTRL));
1792                 writel(MIU_TA_CTL_START|MIU_TA_CTL_ENABLE,
1793                         (mem_crb+MIU_TEST_AGT_CTRL));
1794
1795                 for (j = 0; j < MAX_CTL_CHECK; j++) {
1796                         temp = readl(
1797                               (mem_crb+MIU_TEST_AGT_CTRL));
1798                         if ((temp & MIU_TA_CTL_BUSY) == 0)
1799                                 break;
1800                 }
1801
1802                 if (j >= MAX_CTL_CHECK) {
1803                         if (printk_ratelimit())
1804                                 dev_err(&adapter->pdev->dev,
1805                                         "failed to read through agent\n");
1806                         break;
1807                 }
1808
1809                 start = off0[i] >> 2;
1810                 end   = (off0[i] + sz[i] - 1) >> 2;
1811                 for (k = start; k <= end; k++) {
1812                         word[i] |= ((uint64_t) readl(
1813                                     (mem_crb +
1814                                     MIU_TEST_AGT_RDDATA(k))) << (32*k));
1815                 }
1816         }
1817
1818         netxen_nic_pci_change_crbwindow_128M(adapter, 1);
1819         write_unlock_irqrestore(&adapter->adapter_lock, flags);
1820
1821         if (j >= MAX_CTL_CHECK)
1822                 return -1;
1823
1824         if (sz[0] == 8) {
1825                 val = word[0];
1826         } else {
1827                 val = ((word[0] >> (off0[0] * 8)) & (~(~0ULL << (sz[0] * 8)))) |
1828                         ((word[1] & (~(~0ULL << (sz[1] * 8)))) << (sz[0] * 8));
1829         }
1830
1831         switch (size) {
1832         case 1:
1833                 *(uint8_t  *)data = val;
1834                 break;
1835         case 2:
1836                 *(uint16_t *)data = val;
1837                 break;
1838         case 4:
1839                 *(uint32_t *)data = val;
1840                 break;
1841         case 8:
1842                 *(uint64_t *)data = val;
1843                 break;
1844         }
1845         return 0;
1846 }
1847
1848 int
1849 netxen_nic_pci_mem_write_2M(struct netxen_adapter *adapter,
1850                 u64 off, void *data, int size)
1851 {
1852         int i, j, ret = 0, loop, sz[2], off0;
1853         uint32_t temp;
1854         uint64_t off8, mem_crb, tmpw, word[2] = {0, 0};
1855
1856         /*
1857          * If not MN, go check for MS or invalid.
1858          */
1859         if (off >= NETXEN_ADDR_QDR_NET && off <= NETXEN_ADDR_QDR_NET_MAX_P3)
1860                 mem_crb = NETXEN_CRB_QDR_NET;
1861         else {
1862                 mem_crb = NETXEN_CRB_DDR_NET;
1863                 if (netxen_nic_pci_mem_bound_check(adapter, off, size) == 0)
1864                         return netxen_nic_pci_mem_write_direct(adapter,
1865                                         off, data, size);
1866         }
1867
1868         off8 = off & 0xfffffff8;
1869         off0 = off & 0x7;
1870         sz[0] = (size < (8 - off0)) ? size : (8 - off0);
1871         sz[1] = size - sz[0];
1872         loop = ((off0 + size - 1) >> 3) + 1;
1873
1874         if ((size != 8) || (off0 != 0)) {
1875                 for (i = 0; i < loop; i++) {
1876                         if (adapter->pci_mem_read(adapter, off8 + (i << 3),
1877                                                 &word[i], 8))
1878                                 return -1;
1879                 }
1880         }
1881
1882         switch (size) {
1883         case 1:
1884                 tmpw = *((uint8_t *)data);
1885                 break;
1886         case 2:
1887                 tmpw = *((uint16_t *)data);
1888                 break;
1889         case 4:
1890                 tmpw = *((uint32_t *)data);
1891                 break;
1892         case 8:
1893         default:
1894                 tmpw = *((uint64_t *)data);
1895         break;
1896         }
1897
1898         word[0] &= ~((~(~0ULL << (sz[0] * 8))) << (off0 * 8));
1899         word[0] |= tmpw << (off0 * 8);
1900
1901         if (loop == 2) {
1902                 word[1] &= ~(~0ULL << (sz[1] * 8));
1903                 word[1] |= tmpw >> (sz[0] * 8);
1904         }
1905
1906         /*
1907          * don't lock here - write_wx gets the lock if each time
1908          * write_lock_irqsave(&adapter->adapter_lock, flags);
1909          * netxen_nic_pci_change_crbwindow_128M(adapter, 0);
1910          */
1911
1912         for (i = 0; i < loop; i++) {
1913                 temp = off8 + (i << 3);
1914                 adapter->hw_write_wx(adapter,
1915                                 mem_crb+MIU_TEST_AGT_ADDR_LO, &temp, 4);
1916                 temp = 0;
1917                 adapter->hw_write_wx(adapter,
1918                                 mem_crb+MIU_TEST_AGT_ADDR_HI, &temp, 4);
1919                 temp = word[i] & 0xffffffff;
1920                 adapter->hw_write_wx(adapter,
1921                                 mem_crb+MIU_TEST_AGT_WRDATA_LO, &temp, 4);
1922                 temp = (word[i] >> 32) & 0xffffffff;
1923                 adapter->hw_write_wx(adapter,
1924                                 mem_crb+MIU_TEST_AGT_WRDATA_HI, &temp, 4);
1925                 temp = MIU_TA_CTL_ENABLE | MIU_TA_CTL_WRITE;
1926                 adapter->hw_write_wx(adapter,
1927                                 mem_crb+MIU_TEST_AGT_CTRL, &temp, 4);
1928                 temp = MIU_TA_CTL_START | MIU_TA_CTL_ENABLE | MIU_TA_CTL_WRITE;
1929                 adapter->hw_write_wx(adapter,
1930                                 mem_crb+MIU_TEST_AGT_CTRL, &temp, 4);
1931
1932                 for (j = 0; j < MAX_CTL_CHECK; j++) {
1933                         adapter->hw_read_wx(adapter,
1934                                         mem_crb + MIU_TEST_AGT_CTRL, &temp, 4);
1935                         if ((temp & MIU_TA_CTL_BUSY) == 0)
1936                                 break;
1937                 }
1938
1939                 if (j >= MAX_CTL_CHECK) {
1940                         if (printk_ratelimit())
1941                                 dev_err(&adapter->pdev->dev,
1942                                         "failed to write through agent\n");
1943                         ret = -1;
1944                         break;
1945                 }
1946         }
1947
1948         /*
1949          * netxen_nic_pci_change_crbwindow_128M(adapter, 1);
1950          * write_unlock_irqrestore(&adapter->adapter_lock, flags);
1951          */
1952         return ret;
1953 }
1954
1955 int
1956 netxen_nic_pci_mem_read_2M(struct netxen_adapter *adapter,
1957                 u64 off, void *data, int size)
1958 {
1959         int i, j = 0, k, start, end, loop, sz[2], off0[2];
1960         uint32_t      temp;
1961         uint64_t      off8, val, mem_crb, word[2] = {0, 0};
1962
1963         /*
1964          * If not MN, go check for MS or invalid.
1965          */
1966
1967         if (off >= NETXEN_ADDR_QDR_NET && off <= NETXEN_ADDR_QDR_NET_MAX_P3)
1968                 mem_crb = NETXEN_CRB_QDR_NET;
1969         else {
1970                 mem_crb = NETXEN_CRB_DDR_NET;
1971                 if (netxen_nic_pci_mem_bound_check(adapter, off, size) == 0)
1972                         return netxen_nic_pci_mem_read_direct(adapter,
1973                                         off, data, size);
1974         }
1975
1976         off8 = off & 0xfffffff8;
1977         off0[0] = off & 0x7;
1978         off0[1] = 0;
1979         sz[0] = (size < (8 - off0[0])) ? size : (8 - off0[0]);
1980         sz[1] = size - sz[0];
1981         loop = ((off0[0] + size - 1) >> 3) + 1;
1982
1983         /*
1984          * don't lock here - write_wx gets the lock if each time
1985          * write_lock_irqsave(&adapter->adapter_lock, flags);
1986          * netxen_nic_pci_change_crbwindow_128M(adapter, 0);
1987          */
1988
1989         for (i = 0; i < loop; i++) {
1990                 temp = off8 + (i << 3);
1991                 adapter->hw_write_wx(adapter,
1992                                 mem_crb + MIU_TEST_AGT_ADDR_LO, &temp, 4);
1993                 temp = 0;
1994                 adapter->hw_write_wx(adapter,
1995                                 mem_crb + MIU_TEST_AGT_ADDR_HI, &temp, 4);
1996                 temp = MIU_TA_CTL_ENABLE;
1997                 adapter->hw_write_wx(adapter,
1998                                 mem_crb + MIU_TEST_AGT_CTRL, &temp, 4);
1999                 temp = MIU_TA_CTL_START | MIU_TA_CTL_ENABLE;
2000                 adapter->hw_write_wx(adapter,
2001                                 mem_crb + MIU_TEST_AGT_CTRL, &temp, 4);
2002
2003                 for (j = 0; j < MAX_CTL_CHECK; j++) {
2004                         adapter->hw_read_wx(adapter,
2005                                         mem_crb + MIU_TEST_AGT_CTRL, &temp, 4);
2006                         if ((temp & MIU_TA_CTL_BUSY) == 0)
2007                                 break;
2008                 }
2009
2010                 if (j >= MAX_CTL_CHECK) {
2011                         if (printk_ratelimit())
2012                                 dev_err(&adapter->pdev->dev,
2013                                         "failed to read through agent\n");
2014                         break;
2015                 }
2016
2017                 start = off0[i] >> 2;
2018                 end   = (off0[i] + sz[i] - 1) >> 2;
2019                 for (k = start; k <= end; k++) {
2020                         adapter->hw_read_wx(adapter,
2021                                 mem_crb + MIU_TEST_AGT_RDDATA(k), &temp, 4);
2022                         word[i] |= ((uint64_t)temp << (32 * k));
2023                 }
2024         }
2025
2026         /*
2027          * netxen_nic_pci_change_crbwindow_128M(adapter, 1);
2028          * write_unlock_irqrestore(&adapter->adapter_lock, flags);
2029          */
2030
2031         if (j >= MAX_CTL_CHECK)
2032                 return -1;
2033
2034         if (sz[0] == 8) {
2035                 val = word[0];
2036         } else {
2037                 val = ((word[0] >> (off0[0] * 8)) & (~(~0ULL << (sz[0] * 8)))) |
2038                 ((word[1] & (~(~0ULL << (sz[1] * 8)))) << (sz[0] * 8));
2039         }
2040
2041         switch (size) {
2042         case 1:
2043                 *(uint8_t  *)data = val;
2044                 break;
2045         case 2:
2046                 *(uint16_t *)data = val;
2047                 break;
2048         case 4:
2049                 *(uint32_t *)data = val;
2050                 break;
2051         case 8:
2052                 *(uint64_t *)data = val;
2053                 break;
2054         }
2055         return 0;
2056 }
2057
2058 /*
2059  * Note : only 32-bit writes!
2060  */
2061 int netxen_nic_pci_write_immediate_2M(struct netxen_adapter *adapter,
2062                 u64 off, u32 data)
2063 {
2064         adapter->hw_write_wx(adapter, off, &data, 4);
2065
2066         return 0;
2067 }
2068
2069 u32 netxen_nic_pci_read_immediate_2M(struct netxen_adapter *adapter, u64 off)
2070 {
2071         u32 temp;
2072         adapter->hw_read_wx(adapter, off, &temp, 4);
2073         return temp;
2074 }
2075
2076 void netxen_nic_pci_write_normalize_2M(struct netxen_adapter *adapter,
2077                 u64 off, u32 data)
2078 {
2079         adapter->hw_write_wx(adapter, off, &data, 4);
2080 }
2081
2082 u32 netxen_nic_pci_read_normalize_2M(struct netxen_adapter *adapter, u64 off)
2083 {
2084         u32 temp;
2085         adapter->hw_read_wx(adapter, off, &temp, 4);
2086         return temp;
2087 }
2088
2089 int netxen_nic_get_board_info(struct netxen_adapter *adapter)
2090 {
2091         int offset, board_type, magic, header_version;
2092         struct pci_dev *pdev = adapter->pdev;
2093
2094         offset = NETXEN_BRDCFG_START +
2095                 offsetof(struct netxen_board_info, magic);
2096         if (netxen_rom_fast_read(adapter, offset, &magic))
2097                 return -EIO;
2098
2099         offset = NETXEN_BRDCFG_START +
2100                 offsetof(struct netxen_board_info, header_version);
2101         if (netxen_rom_fast_read(adapter, offset, &header_version))
2102                 return -EIO;
2103
2104         if (magic != NETXEN_BDINFO_MAGIC ||
2105                         header_version != NETXEN_BDINFO_VERSION) {
2106                 dev_err(&pdev->dev,
2107                         "invalid board config, magic=%08x, version=%08x\n",
2108                         magic, header_version);
2109                 return -EIO;
2110         }
2111
2112         offset = NETXEN_BRDCFG_START +
2113                 offsetof(struct netxen_board_info, board_type);
2114         if (netxen_rom_fast_read(adapter, offset, &board_type))
2115                 return -EIO;
2116
2117         adapter->ahw.board_type = board_type;
2118
2119         if (board_type == NETXEN_BRDTYPE_P3_4_GB_MM) {
2120                 u32 gpio = netxen_nic_reg_read(adapter,
2121                                 NETXEN_ROMUSB_GLB_PAD_GPIO_I);
2122                 if ((gpio & 0x8000) == 0)
2123                         board_type = NETXEN_BRDTYPE_P3_10G_TP;
2124         }
2125
2126         switch ((netxen_brdtype_t)board_type) {
2127         case NETXEN_BRDTYPE_P2_SB35_4G:
2128                 adapter->ahw.port_type = NETXEN_NIC_GBE;
2129                 break;
2130         case NETXEN_BRDTYPE_P2_SB31_10G:
2131         case NETXEN_BRDTYPE_P2_SB31_10G_IMEZ:
2132         case NETXEN_BRDTYPE_P2_SB31_10G_HMEZ:
2133         case NETXEN_BRDTYPE_P2_SB31_10G_CX4:
2134         case NETXEN_BRDTYPE_P3_HMEZ:
2135         case NETXEN_BRDTYPE_P3_XG_LOM:
2136         case NETXEN_BRDTYPE_P3_10G_CX4:
2137         case NETXEN_BRDTYPE_P3_10G_CX4_LP:
2138         case NETXEN_BRDTYPE_P3_IMEZ:
2139         case NETXEN_BRDTYPE_P3_10G_SFP_PLUS:
2140         case NETXEN_BRDTYPE_P3_10G_SFP_CT:
2141         case NETXEN_BRDTYPE_P3_10G_SFP_QT:
2142         case NETXEN_BRDTYPE_P3_10G_XFP:
2143         case NETXEN_BRDTYPE_P3_10000_BASE_T:
2144                 adapter->ahw.port_type = NETXEN_NIC_XGBE;
2145                 break;
2146         case NETXEN_BRDTYPE_P1_BD:
2147         case NETXEN_BRDTYPE_P1_SB:
2148         case NETXEN_BRDTYPE_P1_SMAX:
2149         case NETXEN_BRDTYPE_P1_SOCK:
2150         case NETXEN_BRDTYPE_P3_REF_QG:
2151         case NETXEN_BRDTYPE_P3_4_GB:
2152         case NETXEN_BRDTYPE_P3_4_GB_MM:
2153                 adapter->ahw.port_type = NETXEN_NIC_GBE;
2154                 break;
2155         case NETXEN_BRDTYPE_P3_10G_TP:
2156                 adapter->ahw.port_type = (adapter->portnum < 2) ?
2157                         NETXEN_NIC_XGBE : NETXEN_NIC_GBE;
2158                 break;
2159         default:
2160                 dev_err(&pdev->dev, "unknown board type %x\n", board_type);
2161                 adapter->ahw.port_type = NETXEN_NIC_XGBE;
2162                 break;
2163         }
2164
2165         return 0;
2166 }
2167
2168 /* NIU access sections */
2169
2170 int netxen_nic_set_mtu_gb(struct netxen_adapter *adapter, int new_mtu)
2171 {
2172         new_mtu += MTU_FUDGE_FACTOR;
2173         netxen_nic_write_w0(adapter,
2174                 NETXEN_NIU_GB_MAX_FRAME_SIZE(adapter->physical_port),
2175                 new_mtu);
2176         return 0;
2177 }
2178
2179 int netxen_nic_set_mtu_xgb(struct netxen_adapter *adapter, int new_mtu)
2180 {
2181         new_mtu += MTU_FUDGE_FACTOR;
2182         if (adapter->physical_port == 0)
2183                 netxen_nic_write_w0(adapter, NETXEN_NIU_XGE_MAX_FRAME_SIZE,
2184                                 new_mtu);
2185         else
2186                 netxen_nic_write_w0(adapter, NETXEN_NIU_XG1_MAX_FRAME_SIZE,
2187                                 new_mtu);
2188         return 0;
2189 }
2190
2191 void
2192 netxen_crb_writelit_adapter(struct netxen_adapter *adapter,
2193                 unsigned long off, int data)
2194 {
2195         adapter->hw_write_wx(adapter, off, &data, 4);
2196 }
2197
2198 void netxen_nic_set_link_parameters(struct netxen_adapter *adapter)
2199 {
2200         __u32 status;
2201         __u32 autoneg;
2202         __u32 port_mode;
2203
2204         if (!netif_carrier_ok(adapter->netdev)) {
2205                 adapter->link_speed   = 0;
2206                 adapter->link_duplex  = -1;
2207                 adapter->link_autoneg = AUTONEG_ENABLE;
2208                 return;
2209         }
2210
2211         if (adapter->ahw.port_type == NETXEN_NIC_GBE) {
2212                 adapter->hw_read_wx(adapter,
2213                                 NETXEN_PORT_MODE_ADDR, &port_mode, 4);
2214                 if (port_mode == NETXEN_PORT_MODE_802_3_AP) {
2215                         adapter->link_speed   = SPEED_1000;
2216                         adapter->link_duplex  = DUPLEX_FULL;
2217                         adapter->link_autoneg = AUTONEG_DISABLE;
2218                         return;
2219                 }
2220
2221                 if (adapter->phy_read
2222                     && adapter->phy_read(adapter,
2223                              NETXEN_NIU_GB_MII_MGMT_ADDR_PHY_STATUS,
2224                              &status) == 0) {
2225                         if (netxen_get_phy_link(status)) {
2226                                 switch (netxen_get_phy_speed(status)) {
2227                                 case 0:
2228                                         adapter->link_speed = SPEED_10;
2229                                         break;
2230                                 case 1:
2231                                         adapter->link_speed = SPEED_100;
2232                                         break;
2233                                 case 2:
2234                                         adapter->link_speed = SPEED_1000;
2235                                         break;
2236                                 default:
2237                                         adapter->link_speed = 0;
2238                                         break;
2239                                 }
2240                                 switch (netxen_get_phy_duplex(status)) {
2241                                 case 0:
2242                                         adapter->link_duplex = DUPLEX_HALF;
2243                                         break;
2244                                 case 1:
2245                                         adapter->link_duplex = DUPLEX_FULL;
2246                                         break;
2247                                 default:
2248                                         adapter->link_duplex = -1;
2249                                         break;
2250                                 }
2251                                 if (adapter->phy_read
2252                                     && adapter->phy_read(adapter,
2253                                              NETXEN_NIU_GB_MII_MGMT_ADDR_AUTONEG,
2254                                              &autoneg) != 0)
2255                                         adapter->link_autoneg = autoneg;
2256                         } else
2257                                 goto link_down;
2258                 } else {
2259                       link_down:
2260                         adapter->link_speed = 0;
2261                         adapter->link_duplex = -1;
2262                 }
2263         }
2264 }
2265
2266 void netxen_nic_get_firmware_info(struct netxen_adapter *adapter)
2267 {
2268         u32 fw_major, fw_minor, fw_build;
2269         char brd_name[NETXEN_MAX_SHORT_NAME];
2270         char serial_num[32];
2271         int i, addr, val;
2272         int *ptr32;
2273         struct pci_dev *pdev = adapter->pdev;
2274
2275         adapter->driver_mismatch = 0;
2276
2277         ptr32 = (int *)&serial_num;
2278         addr = NETXEN_USER_START +
2279                offsetof(struct netxen_new_user_info, serial_num);
2280         for (i = 0; i < 8; i++) {
2281                 if (netxen_rom_fast_read(adapter, addr, &val) == -1) {
2282                         dev_err(&pdev->dev, "error reading board info\n");
2283                         adapter->driver_mismatch = 1;
2284                         return;
2285                 }
2286                 ptr32[i] = cpu_to_le32(val);
2287                 addr += sizeof(u32);
2288         }
2289
2290         adapter->hw_read_wx(adapter, NETXEN_FW_VERSION_MAJOR, &fw_major, 4);
2291         adapter->hw_read_wx(adapter, NETXEN_FW_VERSION_MINOR, &fw_minor, 4);
2292         adapter->hw_read_wx(adapter, NETXEN_FW_VERSION_SUB, &fw_build, 4);
2293
2294         adapter->fw_major = fw_major;
2295         adapter->fw_version = NETXEN_VERSION_CODE(fw_major, fw_minor, fw_build);
2296
2297         if (adapter->portnum == 0) {
2298                 get_brd_name_by_type(adapter->ahw.board_type, brd_name);
2299
2300                 printk(KERN_INFO "NetXen %s Board S/N %s  Chip rev 0x%x\n",
2301                                 brd_name, serial_num, adapter->ahw.revision_id);
2302         }
2303
2304         if (adapter->fw_version < NETXEN_VERSION_CODE(3, 4, 216)) {
2305                 adapter->driver_mismatch = 1;
2306                 dev_warn(&pdev->dev, "firmware version %d.%d.%d unsupported\n",
2307                                 fw_major, fw_minor, fw_build);
2308                 return;
2309         }
2310
2311         dev_info(&pdev->dev, "firmware version %d.%d.%d\n",
2312                         fw_major, fw_minor, fw_build);
2313
2314         if (NX_IS_REVISION_P3(adapter->ahw.revision_id)) {
2315                 adapter->hw_read_wx(adapter,
2316                                 NETXEN_MIU_MN_CONTROL, &i, 4);
2317                 adapter->ahw.cut_through = (i & 0x4) ? 1 : 0;
2318                 dev_info(&pdev->dev, "firmware running in %s mode\n",
2319                 adapter->ahw.cut_through ? "cut-through" : "legacy");
2320         }
2321 }
2322