git://ftp.safe.ca / safe / jmp / linux-2.6 / blob
? search:


f00efe84744f19c3a0089b50db78eec54268a7e1
[safe/jmp/linux-2.6] / drivers / net / netxen / netxen_nic.h
1 /*
2  * Copyright (C) 2003 - 2009 NetXen, Inc.
3  * All rights reserved.
4  *
5  * This program is free software; you can redistribute it and/or
6  * modify it under the terms of the GNU General Public License
7  * as published by the Free Software Foundation; either version 2
8  * of the License, or (at your option) any later version.
9  *
10  * This program is distributed in the hope that it will be useful, but
11  * WITHOUT ANY WARRANTY; without even the implied warranty of
12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
13  * GNU General Public License for more details.
14  *
15  * You should have received a copy of the GNU General Public License
16  * along with this program; if not, write to the Free Software
17  * Foundation, Inc., 59 Temple Place - Suite 330, Boston,
18  * MA  02111-1307, USA.
19  *
20  * The full GNU General Public License is included in this distribution
21  * in the file called LICENSE.
22  *
23  * Contact Information:
24  *    info@netxen.com
25  * NetXen Inc,
26  * 18922 Forge Drive
27  * Cupertino, CA 95014-0701
28  *
29  */
30
31 #ifndef _NETXEN_NIC_H_
32 #define _NETXEN_NIC_H_
33
34 #include <linux/module.h>
35 #include <linux/kernel.h>
36 #include <linux/types.h>
37 #include <linux/compiler.h>
38 #include <linux/slab.h>
39 #include <linux/delay.h>
40 #include <linux/init.h>
41 #include <linux/ioport.h>
42 #include <linux/pci.h>
43 #include <linux/netdevice.h>
44 #include <linux/etherdevice.h>
45 #include <linux/ip.h>
46 #include <linux/in.h>
47 #include <linux/tcp.h>
48 #include <linux/skbuff.h>
49
50 #include <linux/ethtool.h>
51 #include <linux/mii.h>
52 #include <linux/interrupt.h>
53 #include <linux/timer.h>
54
55 #include <linux/mm.h>
56 #include <linux/mman.h>
57 #include <linux/vmalloc.h>
58
59 #include <asm/system.h>
60 #include <asm/io.h>
61 #include <asm/byteorder.h>
62 #include <asm/uaccess.h>
63 #include <asm/pgtable.h>
64
65 #include "netxen_nic_hw.h"
66
67 #define _NETXEN_NIC_LINUX_MAJOR 4
68 #define _NETXEN_NIC_LINUX_MINOR 0
69 #define _NETXEN_NIC_LINUX_SUBVERSION 11
70 #define NETXEN_NIC_LINUX_VERSIONID  "4.0.11"
71
72 #define NETXEN_VERSION_CODE(a, b, c)    (((a) << 16) + ((b) << 8) + (c))
73
74 #define NETXEN_NUM_FLASH_SECTORS (64)
75 #define NETXEN_FLASH_SECTOR_SIZE (64 * 1024)
76 #define NETXEN_FLASH_TOTAL_SIZE  (NETXEN_NUM_FLASH_SECTORS \
77                                         * NETXEN_FLASH_SECTOR_SIZE)
78
79 #define PHAN_VENDOR_ID 0x4040
80
81 #define RCV_DESC_RINGSIZE       \
82         (sizeof(struct rcv_desc) * adapter->num_rxd)
83 #define STATUS_DESC_RINGSIZE    \
84         (sizeof(struct status_desc) * adapter->num_rxd)
85 #define LRO_DESC_RINGSIZE       \
86         (sizeof(rcvDesc_t) * adapter->num_lro_rxd)
87 #define TX_RINGSIZE     \
88         (sizeof(struct netxen_cmd_buffer) * adapter->num_txd)
89 #define RCV_BUFFSIZE    \
90         (sizeof(struct netxen_rx_buffer) * rds_ring->num_desc)
91 #define find_diff_among(a,b,range) ((a)<(b)?((b)-(a)):((b)+(range)-(a)))
92
93 #define NETXEN_RCV_PRODUCER_OFFSET      0
94 #define NETXEN_RCV_PEG_DB_ID            2
95 #define NETXEN_HOST_DUMMY_DMA_SIZE 1024
96 #define FLASH_SUCCESS 0
97
98 #define ADDR_IN_WINDOW1(off)    \
99         ((off > NETXEN_CRB_PCIX_HOST2) && (off < NETXEN_CRB_MAX)) ? 1 : 0
100
101 /*
102  * normalize a 64MB crb address to 32MB PCI window
103  * To use NETXEN_CRB_NORMALIZE, window _must_ be set to 1
104  */
105 #define NETXEN_CRB_NORMAL(reg)  \
106         ((reg) - NETXEN_CRB_PCIX_HOST2 + NETXEN_CRB_PCIX_HOST)
107
108 #define NETXEN_CRB_NORMALIZE(adapter, reg) \
109         pci_base_offset(adapter, NETXEN_CRB_NORMAL(reg))
110
111 #define DB_NORMALIZE(adapter, off) \
112         (adapter->ahw.db_base + (off))
113
114 #define NX_P2_C0                0x24
115 #define NX_P2_C1                0x25
116 #define NX_P3_A0                0x30
117 #define NX_P3_A2                0x30
118 #define NX_P3_B0                0x40
119 #define NX_P3_B1                0x41
120
121 #define NX_IS_REVISION_P2(REVISION)     (REVISION <= NX_P2_C1)
122 #define NX_IS_REVISION_P3(REVISION)     (REVISION >= NX_P3_A0)
123
124 #define FIRST_PAGE_GROUP_START  0
125 #define FIRST_PAGE_GROUP_END    0x100000
126
127 #define SECOND_PAGE_GROUP_START 0x6000000
128 #define SECOND_PAGE_GROUP_END   0x68BC000
129
130 #define THIRD_PAGE_GROUP_START  0x70E4000
131 #define THIRD_PAGE_GROUP_END    0x8000000
132
133 #define FIRST_PAGE_GROUP_SIZE  FIRST_PAGE_GROUP_END - FIRST_PAGE_GROUP_START
134 #define SECOND_PAGE_GROUP_SIZE SECOND_PAGE_GROUP_END - SECOND_PAGE_GROUP_START
135 #define THIRD_PAGE_GROUP_SIZE  THIRD_PAGE_GROUP_END - THIRD_PAGE_GROUP_START
136
137 #define P2_MAX_MTU                     (8000)
138 #define P3_MAX_MTU                     (9600)
139 #define NX_ETHERMTU                    1500
140 #define NX_MAX_ETHERHDR                32 /* This contains some padding */
141
142 #define NX_RX_NORMAL_BUF_MAX_LEN       (NX_MAX_ETHERHDR + NX_ETHERMTU)
143 #define NX_P2_RX_JUMBO_BUF_MAX_LEN     (NX_MAX_ETHERHDR + P2_MAX_MTU)
144 #define NX_P3_RX_JUMBO_BUF_MAX_LEN     (NX_MAX_ETHERHDR + P3_MAX_MTU)
145 #define NX_CT_DEFAULT_RX_BUF_LEN        2048
146
147 #define MAX_RX_BUFFER_LENGTH            1760
148 #define MAX_RX_JUMBO_BUFFER_LENGTH      8062
149 #define MAX_RX_LRO_BUFFER_LENGTH        (8062)
150 #define RX_DMA_MAP_LEN                  (MAX_RX_BUFFER_LENGTH - 2)
151 #define RX_JUMBO_DMA_MAP_LEN    \
152         (MAX_RX_JUMBO_BUFFER_LENGTH - 2)
153 #define RX_LRO_DMA_MAP_LEN              (MAX_RX_LRO_BUFFER_LENGTH - 2)
154
155 /*
156  * Maximum number of ring contexts
157  */
158 #define MAX_RING_CTX 1
159
160 /* Opcodes to be used with the commands */
161 #define TX_ETHER_PKT    0x01
162 #define TX_TCP_PKT      0x02
163 #define TX_UDP_PKT      0x03
164 #define TX_IP_PKT       0x04
165 #define TX_TCP_LSO      0x05
166 #define TX_TCP_LSO6     0x06
167 #define TX_IPSEC        0x07
168 #define TX_IPSEC_CMD    0x0a
169 #define TX_TCPV6_PKT    0x0b
170 #define TX_UDPV6_PKT    0x0c
171
172 /* The following opcodes are for internal consumption. */
173 #define NETXEN_CONTROL_OP       0x10
174 #define PEGNET_REQUEST          0x11
175
176 #define MAX_NUM_CARDS           4
177
178 #define MAX_BUFFERS_PER_CMD     32
179
180 /*
181  * Following are the states of the Phantom. Phantom will set them and
182  * Host will read to check if the fields are correct.
183  */
184 #define PHAN_INITIALIZE_START           0xff00
185 #define PHAN_INITIALIZE_FAILED          0xffff
186 #define PHAN_INITIALIZE_COMPLETE        0xff01
187
188 /* Host writes the following to notify that it has done the init-handshake */
189 #define PHAN_INITIALIZE_ACK     0xf00f
190
191 #define NUM_RCV_DESC_RINGS      3       /* No of Rcv Descriptor contexts */
192
193 #define RCV_RING_NORMAL 0
194 #define RCV_RING_JUMBO  1
195 #define RCV_RING_LRO    2
196
197 #define MAX_CMD_DESCRIPTORS             4096
198 #define MAX_RCV_DESCRIPTORS             16384
199 #define MAX_CMD_DESCRIPTORS_HOST        1024
200 #define MAX_RCV_DESCRIPTORS_1G          2048
201 #define MAX_RCV_DESCRIPTORS_10G         4096
202 #define MAX_JUMBO_RCV_DESCRIPTORS       1024
203 #define MAX_LRO_RCV_DESCRIPTORS         8
204 #define MAX_RCVSTATUS_DESCRIPTORS       MAX_RCV_DESCRIPTORS
205 #define MAX_JUMBO_RCV_DESC      MAX_JUMBO_RCV_DESCRIPTORS
206 #define MAX_RCV_DESC            MAX_RCV_DESCRIPTORS
207 #define MAX_RCVSTATUS_DESC      MAX_RCV_DESCRIPTORS
208 #define MAX_EPG_DESCRIPTORS     (MAX_CMD_DESCRIPTORS * 8)
209 #define NUM_RCV_DESC            (MAX_RCV_DESC + MAX_JUMBO_RCV_DESCRIPTORS + \
210                                  MAX_LRO_RCV_DESCRIPTORS)
211 #define MIN_TX_COUNT    4096
212 #define MIN_RX_COUNT    4096
213 #define NETXEN_CTX_SIGNATURE    0xdee0
214 #define NETXEN_RCV_PRODUCER(ringid)     (ringid)
215 #define MAX_FRAME_SIZE  0x10000 /* 64K MAX size for LSO */
216
217 #define PHAN_PEG_RCV_INITIALIZED        0xff01
218 #define PHAN_PEG_RCV_START_INITIALIZE   0xff00
219
220 #define get_next_index(index, length)   \
221         (((index) + 1) & ((length) - 1))
222
223 #define get_index_range(index,length,count)     \
224         (((index) + (count)) & ((length) - 1))
225
226 #define MPORT_SINGLE_FUNCTION_MODE 0x1111
227 #define MPORT_MULTI_FUNCTION_MODE 0x2222
228
229 #include "netxen_nic_phan_reg.h"
230
231 /*
232  * NetXen host-peg signal message structure
233  *
234  *      Bit 0-1         : peg_id => 0x2 for tx and 01 for rx
235  *      Bit 2           : priv_id => must be 1
236  *      Bit 3-17        : count => for doorbell
237  *      Bit 18-27       : ctx_id => Context id
238  *      Bit 28-31       : opcode
239  */
240
241 typedef u32 netxen_ctx_msg;
242
243 #define netxen_set_msg_peg_id(config_word, val) \
244         ((config_word) &= ~3, (config_word) |= val & 3)
245 #define netxen_set_msg_privid(config_word)      \
246         ((config_word) |= 1 << 2)
247 #define netxen_set_msg_count(config_word, val)  \
248         ((config_word) &= ~(0x7fff<<3), (config_word) |= (val & 0x7fff) << 3)
249 #define netxen_set_msg_ctxid(config_word, val)  \
250         ((config_word) &= ~(0x3ff<<18), (config_word) |= (val & 0x3ff) << 18)
251 #define netxen_set_msg_opcode(config_word, val) \
252         ((config_word) &= ~(0xf<<28), (config_word) |= (val & 0xf) << 28)
253
254 struct netxen_rcv_context {
255         __le64 rcv_ring_addr;
256         __le32 rcv_ring_size;
257         __le32 rsrvd;
258 };
259
260 struct netxen_ring_ctx {
261
262         /* one command ring */
263         __le64 cmd_consumer_offset;
264         __le64 cmd_ring_addr;
265         __le32 cmd_ring_size;
266         __le32 rsrvd;
267
268         /* three receive rings */
269         struct netxen_rcv_context rcv_ctx[3];
270
271         /* one status ring */
272         __le64 sts_ring_addr;
273         __le32 sts_ring_size;
274
275         __le32 ctx_id;
276 } __attribute__ ((aligned(64)));
277
278 /*
279  * Following data structures describe the descriptors that will be used.
280  * Added fileds of tcpHdrSize and ipHdrSize, The driver needs to do it only when
281  * we are doing LSO (above the 1500 size packet) only.
282  */
283
284 /*
285  * The size of reference handle been changed to 16 bits to pass the MSS fields
286  * for the LSO packet
287  */
288
289 #define FLAGS_CHECKSUM_ENABLED  0x01
290 #define FLAGS_LSO_ENABLED       0x02
291 #define FLAGS_IPSEC_SA_ADD      0x04
292 #define FLAGS_IPSEC_SA_DELETE   0x08
293 #define FLAGS_VLAN_TAGGED       0x10
294
295 #define netxen_set_cmd_desc_port(cmd_desc, var) \
296         ((cmd_desc)->port_ctxid |= ((var) & 0x0F))
297 #define netxen_set_cmd_desc_ctxid(cmd_desc, var)        \
298         ((cmd_desc)->port_ctxid |= ((var) << 4 & 0xF0))
299
300 #define netxen_set_tx_port(_desc, _port) \
301         (_desc)->port_ctxid = ((_port) & 0xf) | (((_port) << 4) & 0xf0)
302
303 #define netxen_set_tx_flags_opcode(_desc, _flags, _opcode) \
304         (_desc)->flags_opcode = \
305         cpu_to_le16(((_flags) & 0x7f) | (((_opcode) & 0x3f) << 7))
306
307 #define netxen_set_tx_frags_len(_desc, _frags, _len) \
308         (_desc)->num_of_buffers_total_length = \
309         cpu_to_le32(((_frags) & 0xff) | (((_len) & 0xffffff) << 8))
310
311 struct cmd_desc_type0 {
312         u8 tcp_hdr_offset;      /* For LSO only */
313         u8 ip_hdr_offset;       /* For LSO only */
314         /* Bit pattern: 0-6 flags, 7-12 opcode, 13-15 unused */
315         __le16 flags_opcode;
316         /* Bit pattern: 0-7 total number of segments,
317            8-31 Total size of the packet */
318         __le32 num_of_buffers_total_length;
319         union {
320                 struct {
321                         __le32 addr_low_part2;
322                         __le32 addr_high_part2;
323                 };
324                 __le64 addr_buffer2;
325         };
326
327         __le16 reference_handle;        /* changed to u16 to add mss */
328         __le16 mss;             /* passed by NDIS_PACKET for LSO */
329         /* Bit pattern 0-3 port, 0-3 ctx id */
330         u8 port_ctxid;
331         u8 total_hdr_length;    /* LSO only : MAC+IP+TCP Hdr size */
332         __le16 conn_id;         /* IPSec offoad only */
333
334         union {
335                 struct {
336                         __le32 addr_low_part3;
337                         __le32 addr_high_part3;
338                 };
339                 __le64 addr_buffer3;
340         };
341         union {
342                 struct {
343                         __le32 addr_low_part1;
344                         __le32 addr_high_part1;
345                 };
346                 __le64 addr_buffer1;
347         };
348
349         __le16 buffer_length[4];
350
351         union {
352                 struct {
353                         __le32 addr_low_part4;
354                         __le32 addr_high_part4;
355                 };
356                 __le64 addr_buffer4;
357         };
358
359         __le64 unused;
360
361 } __attribute__ ((aligned(64)));
362
363 /* Note: sizeof(rcv_desc) should always be a mutliple of 2 */
364 struct rcv_desc {
365         __le16 reference_handle;
366         __le16 reserved;
367         __le32 buffer_length;   /* allocated buffer length (usually 2K) */
368         __le64 addr_buffer;
369 };
370
371 /* opcode field in status_desc */
372 #define NETXEN_NIC_RXPKT_DESC  0x04
373 #define NETXEN_OLD_RXPKT_DESC  0x3f
374
375 /* for status field in status_desc */
376 #define STATUS_NEED_CKSUM       (1)
377 #define STATUS_CKSUM_OK         (2)
378
379 /* owner bits of status_desc */
380 #define STATUS_OWNER_HOST       (0x1ULL << 56)
381 #define STATUS_OWNER_PHANTOM    (0x2ULL << 56)
382
383 /* Note: sizeof(status_desc) should always be a mutliple of 2 */
384
385 #define netxen_get_sts_desc_lro_cnt(status_desc)        \
386         ((status_desc)->lro & 0x7F)
387 #define netxen_get_sts_desc_lro_last_frag(status_desc)  \
388         (((status_desc)->lro & 0x80) >> 7)
389
390 #define netxen_get_sts_port(sts_data)   \
391         ((sts_data) & 0x0F)
392 #define netxen_get_sts_status(sts_data) \
393         (((sts_data) >> 4) & 0x0F)
394 #define netxen_get_sts_type(sts_data)   \
395         (((sts_data) >> 8) & 0x0F)
396 #define netxen_get_sts_totallength(sts_data)    \
397         (((sts_data) >> 12) & 0xFFFF)
398 #define netxen_get_sts_refhandle(sts_data)      \
399         (((sts_data) >> 28) & 0xFFFF)
400 #define netxen_get_sts_prot(sts_data)   \
401         (((sts_data) >> 44) & 0x0F)
402 #define netxen_get_sts_pkt_offset(sts_data)     \
403         (((sts_data) >> 48) & 0x1F)
404 #define netxen_get_sts_opcode(sts_data) \
405         (((sts_data) >> 58) & 0x03F)
406
407 struct status_desc {
408         /* Bit pattern: 0-3 port, 4-7 status, 8-11 type, 12-27 total_length
409            28-43 reference_handle, 44-47 protocol, 48-52 pkt_offset
410            53-55 desc_cnt, 56-57 owner, 58-63 opcode
411          */
412         __le64 status_desc_data;
413         union {
414                 struct {
415                         __le32 hash_value;
416                         u8 hash_type;
417                         u8 msg_type;
418                         u8 unused;
419                         union {
420                                 /* Bit pattern: 0-6 lro_count indicates frag
421                                  * sequence, 7 last_frag indicates last frag
422                                  */
423                                 u8 lro;
424
425                                 /* chained buffers */
426                                 u8 nr_frags;
427                         };
428                 };
429                 struct {
430                         __le16 frag_handles[4];
431                 };
432         };
433 } __attribute__ ((aligned(16)));
434
435 enum {
436         NETXEN_RCV_PEG_0 = 0,
437         NETXEN_RCV_PEG_1
438 };
439 /* The version of the main data structure */
440 #define NETXEN_BDINFO_VERSION 1
441
442 /* Magic number to let user know flash is programmed */
443 #define NETXEN_BDINFO_MAGIC 0x12345678
444
445 /* Max number of Gig ports on a Phantom board */
446 #define NETXEN_MAX_PORTS 4
447
448 typedef enum {
449         NETXEN_BRDTYPE_P1_BD = 0x0000,
450         NETXEN_BRDTYPE_P1_SB = 0x0001,
451         NETXEN_BRDTYPE_P1_SMAX = 0x0002,
452         NETXEN_BRDTYPE_P1_SOCK = 0x0003,
453
454         NETXEN_BRDTYPE_P2_SOCK_31 = 0x0008,
455         NETXEN_BRDTYPE_P2_SOCK_35 = 0x0009,
456         NETXEN_BRDTYPE_P2_SB35_4G = 0x000a,
457         NETXEN_BRDTYPE_P2_SB31_10G = 0x000b,
458         NETXEN_BRDTYPE_P2_SB31_2G = 0x000c,
459
460         NETXEN_BRDTYPE_P2_SB31_10G_IMEZ = 0x000d,
461         NETXEN_BRDTYPE_P2_SB31_10G_HMEZ = 0x000e,
462         NETXEN_BRDTYPE_P2_SB31_10G_CX4 = 0x000f,
463
464         NETXEN_BRDTYPE_P3_REF_QG = 0x0021,
465         NETXEN_BRDTYPE_P3_HMEZ = 0x0022,
466         NETXEN_BRDTYPE_P3_10G_CX4_LP = 0x0023,
467         NETXEN_BRDTYPE_P3_4_GB = 0x0024,
468         NETXEN_BRDTYPE_P3_IMEZ = 0x0025,
469         NETXEN_BRDTYPE_P3_10G_SFP_PLUS = 0x0026,
470         NETXEN_BRDTYPE_P3_10000_BASE_T = 0x0027,
471         NETXEN_BRDTYPE_P3_XG_LOM = 0x0028,
472         NETXEN_BRDTYPE_P3_4_GB_MM = 0x0029,
473         NETXEN_BRDTYPE_P3_10G_SFP_CT = 0x002a,
474         NETXEN_BRDTYPE_P3_10G_SFP_QT = 0x002b,
475         NETXEN_BRDTYPE_P3_10G_CX4 = 0x0031,
476         NETXEN_BRDTYPE_P3_10G_XFP = 0x0032,
477         NETXEN_BRDTYPE_P3_10G_TP = 0x0080
478
479 } netxen_brdtype_t;
480
481 typedef enum {
482         NETXEN_BRDMFG_INVENTEC = 1
483 } netxen_brdmfg;
484
485 typedef enum {
486         MEM_ORG_128Mbx4 = 0x0,  /* DDR1 only */
487         MEM_ORG_128Mbx8 = 0x1,  /* DDR1 only */
488         MEM_ORG_128Mbx16 = 0x2, /* DDR1 only */
489         MEM_ORG_256Mbx4 = 0x3,
490         MEM_ORG_256Mbx8 = 0x4,
491         MEM_ORG_256Mbx16 = 0x5,
492         MEM_ORG_512Mbx4 = 0x6,
493         MEM_ORG_512Mbx8 = 0x7,
494         MEM_ORG_512Mbx16 = 0x8,
495         MEM_ORG_1Gbx4 = 0x9,
496         MEM_ORG_1Gbx8 = 0xa,
497         MEM_ORG_1Gbx16 = 0xb,
498         MEM_ORG_2Gbx4 = 0xc,
499         MEM_ORG_2Gbx8 = 0xd,
500         MEM_ORG_2Gbx16 = 0xe,
501         MEM_ORG_128Mbx32 = 0x10002,     /* GDDR only */
502         MEM_ORG_256Mbx32 = 0x10005      /* GDDR only */
503 } netxen_mn_mem_org_t;
504
505 typedef enum {
506         MEM_ORG_512Kx36 = 0x0,
507         MEM_ORG_1Mx36 = 0x1,
508         MEM_ORG_2Mx36 = 0x2
509 } netxen_sn_mem_org_t;
510
511 typedef enum {
512         MEM_DEPTH_4MB = 0x1,
513         MEM_DEPTH_8MB = 0x2,
514         MEM_DEPTH_16MB = 0x3,
515         MEM_DEPTH_32MB = 0x4,
516         MEM_DEPTH_64MB = 0x5,
517         MEM_DEPTH_128MB = 0x6,
518         MEM_DEPTH_256MB = 0x7,
519         MEM_DEPTH_512MB = 0x8,
520         MEM_DEPTH_1GB = 0x9,
521         MEM_DEPTH_2GB = 0xa,
522         MEM_DEPTH_4GB = 0xb,
523         MEM_DEPTH_8GB = 0xc,
524         MEM_DEPTH_16GB = 0xd,
525         MEM_DEPTH_32GB = 0xe
526 } netxen_mem_depth_t;
527
528 struct netxen_board_info {
529         u32 header_version;
530
531         u32 board_mfg;
532         u32 board_type;
533         u32 board_num;
534         u32 chip_id;
535         u32 chip_minor;
536         u32 chip_major;
537         u32 chip_pkg;
538         u32 chip_lot;
539
540         u32 port_mask;          /* available niu ports */
541         u32 peg_mask;           /* available pegs */
542         u32 icache_ok;          /* can we run with icache? */
543         u32 dcache_ok;          /* can we run with dcache? */
544         u32 casper_ok;
545
546         u32 mac_addr_lo_0;
547         u32 mac_addr_lo_1;
548         u32 mac_addr_lo_2;
549         u32 mac_addr_lo_3;
550
551         /* MN-related config */
552         u32 mn_sync_mode;       /* enable/ sync shift cclk/ sync shift mclk */
553         u32 mn_sync_shift_cclk;
554         u32 mn_sync_shift_mclk;
555         u32 mn_wb_en;
556         u32 mn_crystal_freq;    /* in MHz */
557         u32 mn_speed;           /* in MHz */
558         u32 mn_org;
559         u32 mn_depth;
560         u32 mn_ranks_0;         /* ranks per slot */
561         u32 mn_ranks_1;         /* ranks per slot */
562         u32 mn_rd_latency_0;
563         u32 mn_rd_latency_1;
564         u32 mn_rd_latency_2;
565         u32 mn_rd_latency_3;
566         u32 mn_rd_latency_4;
567         u32 mn_rd_latency_5;
568         u32 mn_rd_latency_6;
569         u32 mn_rd_latency_7;
570         u32 mn_rd_latency_8;
571         u32 mn_dll_val[18];
572         u32 mn_mode_reg;        /* MIU DDR Mode Register */
573         u32 mn_ext_mode_reg;    /* MIU DDR Extended Mode Register */
574         u32 mn_timing_0;        /* MIU Memory Control Timing Rgister */
575         u32 mn_timing_1;        /* MIU Extended Memory Ctrl Timing Register */
576         u32 mn_timing_2;        /* MIU Extended Memory Ctrl Timing2 Register */
577
578         /* SN-related config */
579         u32 sn_sync_mode;       /* enable/ sync shift cclk / sync shift mclk */
580         u32 sn_pt_mode;         /* pass through mode */
581         u32 sn_ecc_en;
582         u32 sn_wb_en;
583         u32 sn_crystal_freq;
584         u32 sn_speed;
585         u32 sn_org;
586         u32 sn_depth;
587         u32 sn_dll_tap;
588         u32 sn_rd_latency;
589
590         u32 mac_addr_hi_0;
591         u32 mac_addr_hi_1;
592         u32 mac_addr_hi_2;
593         u32 mac_addr_hi_3;
594
595         u32 magic;              /* indicates flash has been initialized */
596
597         u32 mn_rdimm;
598         u32 mn_dll_override;
599
600 };
601
602 #define FLASH_NUM_PORTS         (4)
603
604 struct netxen_flash_mac_addr {
605         u32 flash_addr[32];
606 };
607
608 struct netxen_user_old_info {
609         u8 flash_md5[16];
610         u8 crbinit_md5[16];
611         u8 brdcfg_md5[16];
612         /* bootloader */
613         u32 bootld_version;
614         u32 bootld_size;
615         u8 bootld_md5[16];
616         /* image */
617         u32 image_version;
618         u32 image_size;
619         u8 image_md5[16];
620         /* primary image status */
621         u32 primary_status;
622         u32 secondary_present;
623
624         /* MAC address , 4 ports */
625         struct netxen_flash_mac_addr mac_addr[FLASH_NUM_PORTS];
626 };
627 #define FLASH_NUM_MAC_PER_PORT  32
628 struct netxen_user_info {
629         u8 flash_md5[16 * 64];
630         /* bootloader */
631         u32 bootld_version;
632         u32 bootld_size;
633         /* image */
634         u32 image_version;
635         u32 image_size;
636         /* primary image status */
637         u32 primary_status;
638         u32 secondary_present;
639
640         /* MAC address , 4 ports, 32 address per port */
641         u64 mac_addr[FLASH_NUM_PORTS * FLASH_NUM_MAC_PER_PORT];
642         u32 sub_sys_id;
643         u8 serial_num[32];
644
645         /* Any user defined data */
646 };
647
648 /*
649  * Flash Layout - new format.
650  */
651 struct netxen_new_user_info {
652         u8 flash_md5[16 * 64];
653         /* bootloader */
654         u32 bootld_version;
655         u32 bootld_size;
656         /* image */
657         u32 image_version;
658         u32 image_size;
659         /* primary image status */
660         u32 primary_status;
661         u32 secondary_present;
662
663         /* MAC address , 4 ports, 32 address per port */
664         u64 mac_addr[FLASH_NUM_PORTS * FLASH_NUM_MAC_PER_PORT];
665         u32 sub_sys_id;
666         u8 serial_num[32];
667
668         /* Any user defined data */
669 };
670
671 #define SECONDARY_IMAGE_PRESENT 0xb3b4b5b6
672 #define SECONDARY_IMAGE_ABSENT  0xffffffff
673 #define PRIMARY_IMAGE_GOOD      0x5a5a5a5a
674 #define PRIMARY_IMAGE_BAD       0xffffffff
675
676 /* Flash memory map */
677 typedef enum {
678         NETXEN_CRBINIT_START = 0,       /* Crbinit section */
679         NETXEN_BRDCFG_START = 0x4000,   /* board config */
680         NETXEN_INITCODE_START = 0x6000, /* pegtune code */
681         NETXEN_BOOTLD_START = 0x10000,  /* bootld */
682         NETXEN_IMAGE_START = 0x43000,   /* compressed image */
683         NETXEN_SECONDARY_START = 0x200000,      /* backup images */
684         NETXEN_PXE_START = 0x3E0000,    /* user defined region */
685         NETXEN_USER_START = 0x3E8000,   /* User defined region for new boards */
686         NETXEN_FIXED_START = 0x3F0000   /* backup of crbinit */
687 } netxen_flash_map_t;
688
689 #define NX_FW_VERSION_OFFSET    (NETXEN_USER_START+0x408)
690 #define NX_FW_SIZE_OFFSET       (NETXEN_USER_START+0x40c)
691 #define NX_BIOS_VERSION_OFFSET  (NETXEN_USER_START+0x83c)
692 #define NX_FW_MAGIC_OFFSET      (NETXEN_BRDCFG_START+0x128)
693 #define NX_FW_MIN_SIZE          (0x3fffff)
694 #define NX_P2_MN_ROMIMAGE       "nxromimg.bin"
695 #define NX_P3_CT_ROMIMAGE       "nx3fwct.bin"
696 #define NX_P3_MN_ROMIMAGE       "nx3fwmn.bin"
697
698 #define NETXEN_USER_START_OLD NETXEN_PXE_START  /* for backward compatibility */
699
700 #define NETXEN_FLASH_START              (NETXEN_CRBINIT_START)
701 #define NETXEN_INIT_SECTOR              (0)
702 #define NETXEN_PRIMARY_START            (NETXEN_BOOTLD_START)
703 #define NETXEN_FLASH_CRBINIT_SIZE       (0x4000)
704 #define NETXEN_FLASH_BRDCFG_SIZE        (sizeof(struct netxen_board_info))
705 #define NETXEN_FLASH_USER_SIZE          (sizeof(struct netxen_user_info)/sizeof(u32))
706 #define NETXEN_FLASH_SECONDARY_SIZE     (NETXEN_USER_START-NETXEN_SECONDARY_START)
707 #define NETXEN_NUM_PRIMARY_SECTORS      (0x20)
708 #define NETXEN_NUM_CONFIG_SECTORS       (1)
709 #define PFX "NetXen: "
710 extern char netxen_nic_driver_name[];
711
712 /* Note: Make sure to not call this before adapter->port is valid */
713 #if !defined(NETXEN_DEBUG)
714 #define DPRINTK(klevel, fmt, args...)   do { \
715         } while (0)
716 #else
717 #define DPRINTK(klevel, fmt, args...)   do { \
718         printk(KERN_##klevel PFX "%s: %s: " fmt, __func__,\
719                 (adapter != NULL && adapter->netdev != NULL) ? \
720                 adapter->netdev->name : NULL, \
721                 ## args); } while(0)
722 #endif
723
724 /* Number of status descriptors to handle per interrupt */
725 #define MAX_STATUS_HANDLE       (128)
726
727 /*
728  * netxen_skb_frag{} is to contain mapping info for each SG list. This
729  * has to be freed when DMA is complete. This is part of netxen_tx_buffer{}.
730  */
731 struct netxen_skb_frag {
732         u64 dma;
733         ulong length;
734 };
735
736 #define _netxen_set_bits(config_word, start, bits, val) {\
737         unsigned long long __tmask = (((1ULL << (bits)) - 1) << (start));\
738         unsigned long long __tvalue = (val);    \
739         (config_word) &= ~__tmask;      \
740         (config_word) |= (((__tvalue) << (start)) & __tmask); \
741 }
742
743 #define _netxen_clear_bits(config_word, start, bits) {\
744         unsigned long long __tmask = (((1ULL << (bits)) - 1) << (start));  \
745         (config_word) &= ~__tmask; \
746 }
747
748 /*    Following defines are for the state of the buffers    */
749 #define NETXEN_BUFFER_FREE      0
750 #define NETXEN_BUFFER_BUSY      1
751
752 /*
753  * There will be one netxen_buffer per skb packet.    These will be
754  * used to save the dma info for pci_unmap_page()
755  */
756 struct netxen_cmd_buffer {
757         struct sk_buff *skb;
758         struct netxen_skb_frag frag_array[MAX_BUFFERS_PER_CMD + 1];
759         u32 frag_count;
760 };
761
762 /* In rx_buffer, we do not need multiple fragments as is a single buffer */
763 struct netxen_rx_buffer {
764         struct list_head list;
765         struct sk_buff *skb;
766         u64 dma;
767         u16 ref_handle;
768         u16 state;
769         u32 lro_expected_frags;
770         u32 lro_current_frags;
771         u32 lro_length;
772 };
773
774 /* Board types */
775 #define NETXEN_NIC_GBE  0x01
776 #define NETXEN_NIC_XGBE 0x02
777
778 /*
779  * One hardware_context{} per adapter
780  * contains interrupt info as well shared hardware info.
781  */
782 struct netxen_hardware_context {
783         void __iomem *pci_base0;
784         void __iomem *pci_base1;
785         void __iomem *pci_base2;
786         void __iomem *db_base;
787         unsigned long db_len;
788         unsigned long pci_len0;
789
790         int qdr_sn_window;
791         int ddr_mn_window;
792         unsigned long mn_win_crb;
793         unsigned long ms_win_crb;
794
795         u8 cut_through;
796         u8 revision_id;
797         u16 port_type;
798         int board_type;
799         u32 linkup;
800         /* Address of cmd ring in Phantom */
801         struct cmd_desc_type0 *cmd_desc_head;
802         dma_addr_t cmd_desc_phys_addr;
803         struct netxen_adapter *adapter;
804         int pci_func;
805 };
806
807 #define MINIMUM_ETHERNET_FRAME_SIZE     64      /* With FCS */
808 #define ETHERNET_FCS_SIZE               4
809
810 struct netxen_adapter_stats {
811         u64  rcvdbadskb;
812         u64  xmitcalled;
813         u64  xmitedframes;
814         u64  xmitfinished;
815         u64  badskblen;
816         u64  nocmddescriptor;
817         u64  polled;
818         u64  rxdropped;
819         u64  txdropped;
820         u64  csummed;
821         u64  no_rcv;
822         u64  rxbytes;
823         u64  txbytes;
824         u64  ints;
825 };
826
827 /*
828  * Rcv Descriptor Context. One such per Rcv Descriptor. There may
829  * be one Rcv Descriptor for normal packets, one for jumbo and may be others.
830  */
831 struct nx_host_rds_ring {
832         u32 producer;
833         u32 crb_rcv_producer;   /* reg offset */
834         struct rcv_desc *desc_head;     /* address of rx ring in Phantom */
835         struct netxen_rx_buffer *rx_buf_arr;    /* rx buffers for receive   */
836         struct list_head free_list;
837         u32 num_desc;
838         u32 dma_size;
839         u32 skb_size;
840         u32 flags;
841         dma_addr_t phys_addr;
842 };
843
844 /*
845  * Receive context. There is one such structure per instance of the
846  * receive processing. Any state information that is relevant to
847  * the receive, and is must be in this structure. The global data may be
848  * present elsewhere.
849  */
850 struct netxen_recv_context {
851         u32 state;
852         u16 context_id;
853         u16 virt_port;
854
855         struct nx_host_rds_ring rds_rings[NUM_RCV_DESC_RINGS];
856         u32 status_rx_consumer;
857         u32 crb_sts_consumer;   /* reg offset */
858         dma_addr_t rcv_status_desc_phys_addr;
859         struct status_desc *rcv_status_desc_head;
860 };
861
862 /* New HW context creation */
863
864 #define NX_OS_CRB_RETRY_COUNT   4000
865 #define NX_CDRP_SIGNATURE_MAKE(pcifn, version) \
866         (((pcifn) & 0xff) | (((version) & 0xff) << 8) | (0xcafe << 16))
867
868 #define NX_CDRP_CLEAR           0x00000000
869 #define NX_CDRP_CMD_BIT         0x80000000
870
871 /*
872  * All responses must have the NX_CDRP_CMD_BIT cleared
873  * in the crb NX_CDRP_CRB_OFFSET.
874  */
875 #define NX_CDRP_FORM_RSP(rsp)   (rsp)
876 #define NX_CDRP_IS_RSP(rsp)     (((rsp) & NX_CDRP_CMD_BIT) == 0)
877
878 #define NX_CDRP_RSP_OK          0x00000001
879 #define NX_CDRP_RSP_FAIL        0x00000002
880 #define NX_CDRP_RSP_TIMEOUT     0x00000003
881
882 /*
883  * All commands must have the NX_CDRP_CMD_BIT set in
884  * the crb NX_CDRP_CRB_OFFSET.
885  */
886 #define NX_CDRP_FORM_CMD(cmd)   (NX_CDRP_CMD_BIT | (cmd))
887 #define NX_CDRP_IS_CMD(cmd)     (((cmd) & NX_CDRP_CMD_BIT) != 0)
888
889 #define NX_CDRP_CMD_SUBMIT_CAPABILITIES     0x00000001
890 #define NX_CDRP_CMD_READ_MAX_RDS_PER_CTX    0x00000002
891 #define NX_CDRP_CMD_READ_MAX_SDS_PER_CTX    0x00000003
892 #define NX_CDRP_CMD_READ_MAX_RULES_PER_CTX  0x00000004
893 #define NX_CDRP_CMD_READ_MAX_RX_CTX         0x00000005
894 #define NX_CDRP_CMD_READ_MAX_TX_CTX         0x00000006
895 #define NX_CDRP_CMD_CREATE_RX_CTX           0x00000007
896 #define NX_CDRP_CMD_DESTROY_RX_CTX          0x00000008
897 #define NX_CDRP_CMD_CREATE_TX_CTX           0x00000009
898 #define NX_CDRP_CMD_DESTROY_TX_CTX          0x0000000a
899 #define NX_CDRP_CMD_SETUP_STATISTICS        0x0000000e
900 #define NX_CDRP_CMD_GET_STATISTICS          0x0000000f
901 #define NX_CDRP_CMD_DELETE_STATISTICS       0x00000010
902 #define NX_CDRP_CMD_SET_MTU                 0x00000012
903 #define NX_CDRP_CMD_MAX                     0x00000013
904
905 #define NX_RCODE_SUCCESS                0
906 #define NX_RCODE_NO_HOST_MEM            1
907 #define NX_RCODE_NO_HOST_RESOURCE       2
908 #define NX_RCODE_NO_CARD_CRB            3
909 #define NX_RCODE_NO_CARD_MEM            4
910 #define NX_RCODE_NO_CARD_RESOURCE       5
911 #define NX_RCODE_INVALID_ARGS           6
912 #define NX_RCODE_INVALID_ACTION         7
913 #define NX_RCODE_INVALID_STATE          8
914 #define NX_RCODE_NOT_SUPPORTED          9
915 #define NX_RCODE_NOT_PERMITTED          10
916 #define NX_RCODE_NOT_READY              11
917 #define NX_RCODE_DOES_NOT_EXIST         12
918 #define NX_RCODE_ALREADY_EXISTS         13
919 #define NX_RCODE_BAD_SIGNATURE          14
920 #define NX_RCODE_CMD_NOT_IMPL           15
921 #define NX_RCODE_CMD_INVALID            16
922 #define NX_RCODE_TIMEOUT                17
923 #define NX_RCODE_CMD_FAILED             18
924 #define NX_RCODE_MAX_EXCEEDED           19
925 #define NX_RCODE_MAX                    20
926
927 #define NX_DESTROY_CTX_RESET            0
928 #define NX_DESTROY_CTX_D3_RESET         1
929 #define NX_DESTROY_CTX_MAX              2
930
931 /*
932  * Capabilities
933  */
934 #define NX_CAP_BIT(class, bit)          (1 << bit)
935 #define NX_CAP0_LEGACY_CONTEXT          NX_CAP_BIT(0, 0)
936 #define NX_CAP0_MULTI_CONTEXT           NX_CAP_BIT(0, 1)
937 #define NX_CAP0_LEGACY_MN               NX_CAP_BIT(0, 2)
938 #define NX_CAP0_LEGACY_MS               NX_CAP_BIT(0, 3)
939 #define NX_CAP0_CUT_THROUGH             NX_CAP_BIT(0, 4)
940 #define NX_CAP0_LRO                     NX_CAP_BIT(0, 5)
941 #define NX_CAP0_LSO                     NX_CAP_BIT(0, 6)
942 #define NX_CAP0_JUMBO_CONTIGUOUS        NX_CAP_BIT(0, 7)
943 #define NX_CAP0_LRO_CONTIGUOUS          NX_CAP_BIT(0, 8)
944
945 /*
946  * Context state
947  */
948 #define NX_HOST_CTX_STATE_FREED         0
949 #define NX_HOST_CTX_STATE_ALLOCATED     1
950 #define NX_HOST_CTX_STATE_ACTIVE        2
951 #define NX_HOST_CTX_STATE_DISABLED      3
952 #define NX_HOST_CTX_STATE_QUIESCED      4
953 #define NX_HOST_CTX_STATE_MAX           5
954
955 /*
956  * Rx context
957  */
958
959 typedef struct {
960         __le64 host_phys_addr;  /* Ring base addr */
961         __le32 ring_size;               /* Ring entries */
962         __le16 msi_index;
963         __le16 rsvd;            /* Padding */
964 } nx_hostrq_sds_ring_t;
965
966 typedef struct {
967         __le64 host_phys_addr;  /* Ring base addr */
968         __le64 buff_size;               /* Packet buffer size */
969         __le32 ring_size;               /* Ring entries */
970         __le32 ring_kind;               /* Class of ring */
971 } nx_hostrq_rds_ring_t;
972
973 typedef struct {
974         __le64 host_rsp_dma_addr;       /* Response dma'd here */
975         __le32 capabilities[4]; /* Flag bit vector */
976         __le32 host_int_crb_mode;       /* Interrupt crb usage */
977         __le32 host_rds_crb_mode;       /* RDS crb usage */
978         /* These ring offsets are relative to data[0] below */
979         __le32 rds_ring_offset; /* Offset to RDS config */
980         __le32 sds_ring_offset; /* Offset to SDS config */
981         __le16 num_rds_rings;   /* Count of RDS rings */
982         __le16 num_sds_rings;   /* Count of SDS rings */
983         __le16 rsvd1;           /* Padding */
984         __le16 rsvd2;           /* Padding */
985         u8  reserved[128];      /* reserve space for future expansion*/
986         /* MUST BE 64-bit aligned.
987            The following is packed:
988            - N hostrq_rds_rings
989            - N hostrq_sds_rings */
990         char data[0];
991 } nx_hostrq_rx_ctx_t;
992
993 typedef struct {
994         __le32 host_producer_crb;       /* Crb to use */
995         __le32 rsvd1;           /* Padding */
996 } nx_cardrsp_rds_ring_t;
997
998 typedef struct {
999         __le32 host_consumer_crb;       /* Crb to use */
1000         __le32 interrupt_crb;   /* Crb to use */
1001 } nx_cardrsp_sds_ring_t;
1002
1003 typedef struct {
1004         /* These ring offsets are relative to data[0] below */
1005         __le32 rds_ring_offset; /* Offset to RDS config */
1006         __le32 sds_ring_offset; /* Offset to SDS config */
1007         __le32 host_ctx_state;  /* Starting State */
1008         __le32 num_fn_per_port; /* How many PCI fn share the port */
1009         __le16 num_rds_rings;   /* Count of RDS rings */
1010         __le16 num_sds_rings;   /* Count of SDS rings */
1011         __le16 context_id;              /* Handle for context */
1012         u8  phys_port;          /* Physical id of port */
1013         u8  virt_port;          /* Virtual/Logical id of port */
1014         u8  reserved[128];      /* save space for future expansion */
1015         /*  MUST BE 64-bit aligned.
1016            The following is packed:
1017            - N cardrsp_rds_rings
1018            - N cardrs_sds_rings */
1019         char data[0];
1020 } nx_cardrsp_rx_ctx_t;
1021
1022 #define SIZEOF_HOSTRQ_RX(HOSTRQ_RX, rds_rings, sds_rings)       \
1023         (sizeof(HOSTRQ_RX) +                                    \
1024         (rds_rings)*(sizeof(nx_hostrq_rds_ring_t)) +            \
1025         (sds_rings)*(sizeof(nx_hostrq_sds_ring_t)))
1026
1027 #define SIZEOF_CARDRSP_RX(CARDRSP_RX, rds_rings, sds_rings)     \
1028         (sizeof(CARDRSP_RX) +                                   \
1029         (rds_rings)*(sizeof(nx_cardrsp_rds_ring_t)) +           \
1030         (sds_rings)*(sizeof(nx_cardrsp_sds_ring_t)))
1031
1032 /*
1033  * Tx context
1034  */
1035
1036 typedef struct {
1037         __le64 host_phys_addr;  /* Ring base addr */
1038         __le32 ring_size;               /* Ring entries */
1039         __le32 rsvd;            /* Padding */
1040 } nx_hostrq_cds_ring_t;
1041
1042 typedef struct {
1043         __le64 host_rsp_dma_addr;       /* Response dma'd here */
1044         __le64 cmd_cons_dma_addr;       /*  */
1045         __le64 dummy_dma_addr;  /*  */
1046         __le32 capabilities[4]; /* Flag bit vector */
1047         __le32 host_int_crb_mode;       /* Interrupt crb usage */
1048         __le32 rsvd1;           /* Padding */
1049         __le16 rsvd2;           /* Padding */
1050         __le16 interrupt_ctl;
1051         __le16 msi_index;
1052         __le16 rsvd3;           /* Padding */
1053         nx_hostrq_cds_ring_t cds_ring;  /* Desc of cds ring */
1054         u8  reserved[128];      /* future expansion */
1055 } nx_hostrq_tx_ctx_t;
1056
1057 typedef struct {
1058         __le32 host_producer_crb;       /* Crb to use */
1059         __le32 interrupt_crb;   /* Crb to use */
1060 } nx_cardrsp_cds_ring_t;
1061
1062 typedef struct {
1063         __le32 host_ctx_state;  /* Starting state */
1064         __le16 context_id;              /* Handle for context */
1065         u8  phys_port;          /* Physical id of port */
1066         u8  virt_port;          /* Virtual/Logical id of port */
1067         nx_cardrsp_cds_ring_t cds_ring; /* Card cds settings */
1068         u8  reserved[128];      /* future expansion */
1069 } nx_cardrsp_tx_ctx_t;
1070
1071 #define SIZEOF_HOSTRQ_TX(HOSTRQ_TX)     (sizeof(HOSTRQ_TX))
1072 #define SIZEOF_CARDRSP_TX(CARDRSP_TX)   (sizeof(CARDRSP_TX))
1073
1074 /* CRB */
1075
1076 #define NX_HOST_RDS_CRB_MODE_UNIQUE     0
1077 #define NX_HOST_RDS_CRB_MODE_SHARED     1
1078 #define NX_HOST_RDS_CRB_MODE_CUSTOM     2
1079 #define NX_HOST_RDS_CRB_MODE_MAX        3
1080
1081 #define NX_HOST_INT_CRB_MODE_UNIQUE     0
1082 #define NX_HOST_INT_CRB_MODE_SHARED     1
1083 #define NX_HOST_INT_CRB_MODE_NORX       2
1084 #define NX_HOST_INT_CRB_MODE_NOTX       3
1085 #define NX_HOST_INT_CRB_MODE_NORXTX     4
1086
1087
1088 /* MAC */
1089
1090 #define MC_COUNT_P2     16
1091 #define MC_COUNT_P3     38
1092
1093 #define NETXEN_MAC_NOOP 0
1094 #define NETXEN_MAC_ADD  1
1095 #define NETXEN_MAC_DEL  2
1096
1097 typedef struct nx_mac_list_s {
1098         struct nx_mac_list_s *next;
1099         uint8_t mac_addr[MAX_ADDR_LEN];
1100 } nx_mac_list_t;
1101
1102 /*
1103  * Interrupt coalescing defaults. The defaults are for 1500 MTU. It is
1104  * adjusted based on configured MTU.
1105  */
1106 #define NETXEN_DEFAULT_INTR_COALESCE_RX_TIME_US 3
1107 #define NETXEN_DEFAULT_INTR_COALESCE_RX_PACKETS 256
1108 #define NETXEN_DEFAULT_INTR_COALESCE_TX_PACKETS 64
1109 #define NETXEN_DEFAULT_INTR_COALESCE_TX_TIME_US 4
1110
1111 #define NETXEN_NIC_INTR_DEFAULT                 0x04
1112
1113 typedef union {
1114         struct {
1115                 uint16_t        rx_packets;
1116                 uint16_t        rx_time_us;
1117                 uint16_t        tx_packets;
1118                 uint16_t        tx_time_us;
1119         } data;
1120         uint64_t                word;
1121 } nx_nic_intr_coalesce_data_t;
1122
1123 typedef struct {
1124         uint16_t                        stats_time_us;
1125         uint16_t                        rate_sample_time;
1126         uint16_t                        flags;
1127         uint16_t                        rsvd_1;
1128         uint32_t                        low_threshold;
1129         uint32_t                        high_threshold;
1130         nx_nic_intr_coalesce_data_t     normal;
1131         nx_nic_intr_coalesce_data_t     low;
1132         nx_nic_intr_coalesce_data_t     high;
1133         nx_nic_intr_coalesce_data_t     irq;
1134 } nx_nic_intr_coalesce_t;
1135
1136 #define NX_HOST_REQUEST         0x13
1137 #define NX_NIC_REQUEST          0x14
1138
1139 #define NX_MAC_EVENT            0x1
1140
1141 enum {
1142         NX_NIC_H2C_OPCODE_START = 0,
1143         NX_NIC_H2C_OPCODE_CONFIG_RSS,
1144         NX_NIC_H2C_OPCODE_CONFIG_RSS_TBL,
1145         NX_NIC_H2C_OPCODE_CONFIG_INTR_COALESCE,
1146         NX_NIC_H2C_OPCODE_CONFIG_LED,
1147         NX_NIC_H2C_OPCODE_CONFIG_PROMISCUOUS,
1148         NX_NIC_H2C_OPCODE_CONFIG_L2_MAC,
1149         NX_NIC_H2C_OPCODE_LRO_REQUEST,
1150         NX_NIC_H2C_OPCODE_GET_SNMP_STATS,
1151         NX_NIC_H2C_OPCODE_PROXY_START_REQUEST,
1152         NX_NIC_H2C_OPCODE_PROXY_STOP_REQUEST,
1153         NX_NIC_H2C_OPCODE_PROXY_SET_MTU,
1154         NX_NIC_H2C_OPCODE_PROXY_SET_VPORT_MISS_MODE,
1155         NX_H2P_OPCODE_GET_FINGER_PRINT_REQUEST,
1156         NX_H2P_OPCODE_INSTALL_LICENSE_REQUEST,
1157         NX_H2P_OPCODE_GET_LICENSE_CAPABILITY_REQUEST,
1158         NX_NIC_H2C_OPCODE_GET_NET_STATS,
1159         NX_NIC_H2C_OPCODE_LAST
1160 };
1161
1162 #define VPORT_MISS_MODE_DROP            0 /* drop all unmatched */
1163 #define VPORT_MISS_MODE_ACCEPT_ALL      1 /* accept all packets */
1164 #define VPORT_MISS_MODE_ACCEPT_MULTI    2 /* accept unmatched multicast */
1165
1166 typedef struct {
1167         __le64 qhdr;
1168         __le64 req_hdr;
1169         __le64 words[6];
1170 } nx_nic_req_t;
1171
1172 typedef struct {
1173         u8 op;
1174         u8 tag;
1175         u8 mac_addr[6];
1176 } nx_mac_req_t;
1177
1178 #define MAX_PENDING_DESC_BLOCK_SIZE     64
1179
1180 #define NETXEN_NIC_MSI_ENABLED          0x02
1181 #define NETXEN_NIC_MSIX_ENABLED         0x04
1182 #define NETXEN_IS_MSI_FAMILY(adapter) \
1183         ((adapter)->flags & (NETXEN_NIC_MSI_ENABLED | NETXEN_NIC_MSIX_ENABLED))
1184
1185 #define MSIX_ENTRIES_PER_ADAPTER        1
1186 #define NETXEN_MSIX_TBL_SPACE           8192
1187 #define NETXEN_PCI_REG_MSIX_TBL         0x44
1188
1189 #define NETXEN_DB_MAPSIZE_BYTES         0x1000
1190
1191 #define NETXEN_NETDEV_WEIGHT 120
1192 #define NETXEN_ADAPTER_UP_MAGIC 777
1193 #define NETXEN_NIC_PEG_TUNE 0
1194
1195 struct netxen_dummy_dma {
1196         void *addr;
1197         dma_addr_t phys_addr;
1198 };
1199
1200 struct netxen_adapter {
1201         struct netxen_hardware_context ahw;
1202
1203         struct net_device *netdev;
1204         struct pci_dev *pdev;
1205         int pci_using_dac;
1206         struct napi_struct napi;
1207         struct net_device_stats net_stats;
1208         int mtu;
1209         int portnum;
1210         u8 physical_port;
1211         u16 tx_context_id;
1212
1213         uint8_t         mc_enabled;
1214         uint8_t         max_mc_count;
1215         nx_mac_list_t   *mac_list;
1216
1217         struct netxen_legacy_intr_set legacy_intr;
1218         u32     crb_intr_mask;
1219
1220         struct work_struct watchdog_task;
1221         struct timer_list watchdog_timer;
1222         struct work_struct  tx_timeout_task;
1223
1224         u32 curr_window;
1225         u32 crb_win;
1226         rwlock_t adapter_lock;
1227
1228         u32 cmd_producer;
1229         __le32 *cmd_consumer;
1230         u32 last_cmd_consumer;
1231         u32 crb_addr_cmd_producer;
1232         u32 crb_addr_cmd_consumer;
1233
1234         u32 num_txd;
1235         u32 num_rxd;
1236         u32 num_jumbo_rxd;
1237         u32 num_lro_rxd;
1238
1239         int max_rds_rings;
1240
1241         u32 flags;
1242         u32 irq;
1243         int driver_mismatch;
1244         u32 temp;
1245
1246         u32 fw_major;
1247         u32 fw_version;
1248
1249         u8 msix_supported;
1250         u8 max_possible_rss_rings;
1251         struct msix_entry msix_entries[MSIX_ENTRIES_PER_ADAPTER];
1252
1253         struct netxen_adapter_stats stats;
1254
1255         u16 link_speed;
1256         u16 link_duplex;
1257         u16 state;
1258         u16 link_autoneg;
1259         int rx_csum;
1260
1261         struct netxen_cmd_buffer *cmd_buf_arr;  /* Command buffers for xmit */
1262
1263         /*
1264          * Receive instances. These can be either one per port,
1265          * or one per peg, etc.
1266          */
1267         struct netxen_recv_context recv_ctx;
1268
1269         int is_up;
1270         struct netxen_dummy_dma dummy_dma;
1271         nx_nic_intr_coalesce_t coal;
1272
1273         /* Context interface shared between card and host */
1274         struct netxen_ring_ctx *ctx_desc;
1275         dma_addr_t ctx_desc_phys_addr;
1276         int intr_scheme;
1277         int msi_mode;
1278         int (*enable_phy_interrupts) (struct netxen_adapter *);
1279         int (*disable_phy_interrupts) (struct netxen_adapter *);
1280         int (*macaddr_set) (struct netxen_adapter *, netxen_ethernet_macaddr_t);
1281         int (*set_mtu) (struct netxen_adapter *, int);
1282         int (*set_promisc) (struct netxen_adapter *, u32);
1283         int (*phy_read) (struct netxen_adapter *, long reg, u32 *);
1284         int (*phy_write) (struct netxen_adapter *, long reg, u32 val);
1285         int (*init_port) (struct netxen_adapter *, int);
1286         int (*stop_port) (struct netxen_adapter *);
1287
1288         int (*hw_read_wx)(struct netxen_adapter *, ulong, void *, int);
1289         int (*hw_write_wx)(struct netxen_adapter *, ulong, void *, int);
1290         int (*pci_mem_read)(struct netxen_adapter *, u64, void *, int);
1291         int (*pci_mem_write)(struct netxen_adapter *, u64, void *, int);
1292         int (*pci_write_immediate)(struct netxen_adapter *, u64, u32);
1293         u32 (*pci_read_immediate)(struct netxen_adapter *, u64);
1294         void (*pci_write_normalize)(struct netxen_adapter *, u64, u32);
1295         u32 (*pci_read_normalize)(struct netxen_adapter *, u64);
1296         unsigned long (*pci_set_window)(struct netxen_adapter *,
1297                         unsigned long long);
1298 };                              /* netxen_adapter structure */
1299
1300 /*
1301  * NetXen dma watchdog control structure
1302  *
1303  *      Bit 0           : enabled => R/O: 1 watchdog active, 0 inactive
1304  *      Bit 1           : disable_request => 1 req disable dma watchdog
1305  *      Bit 2           : enable_request =>  1 req enable dma watchdog
1306  *      Bit 3-31        : unused
1307  */
1308
1309 #define netxen_set_dma_watchdog_disable_req(config_word) \
1310         _netxen_set_bits(config_word, 1, 1, 1)
1311 #define netxen_set_dma_watchdog_enable_req(config_word) \
1312         _netxen_set_bits(config_word, 2, 1, 1)
1313 #define netxen_get_dma_watchdog_enabled(config_word) \
1314         ((config_word) & 0x1)
1315 #define netxen_get_dma_watchdog_disabled(config_word) \
1316         (((config_word) >> 1) & 0x1)
1317
1318 /* Max number of xmit producer threads that can run simultaneously */
1319 #define MAX_XMIT_PRODUCERS              16
1320
1321 #define PCI_OFFSET_FIRST_RANGE(adapter, off)    \
1322         ((adapter)->ahw.pci_base0 + (off))
1323 #define PCI_OFFSET_SECOND_RANGE(adapter, off)   \
1324         ((adapter)->ahw.pci_base1 + (off) - SECOND_PAGE_GROUP_START)
1325 #define PCI_OFFSET_THIRD_RANGE(adapter, off)    \
1326         ((adapter)->ahw.pci_base2 + (off) - THIRD_PAGE_GROUP_START)
1327
1328 static inline void __iomem *pci_base_offset(struct netxen_adapter *adapter,
1329                                             unsigned long off)
1330 {
1331         if ((off < FIRST_PAGE_GROUP_END) && (off >= FIRST_PAGE_GROUP_START)) {
1332                 return (adapter->ahw.pci_base0 + off);
1333         } else if ((off < SECOND_PAGE_GROUP_END) &&
1334                    (off >= SECOND_PAGE_GROUP_START)) {
1335                 return (adapter->ahw.pci_base1 + off - SECOND_PAGE_GROUP_START);
1336         } else if ((off < THIRD_PAGE_GROUP_END) &&
1337                    (off >= THIRD_PAGE_GROUP_START)) {
1338                 return (adapter->ahw.pci_base2 + off - THIRD_PAGE_GROUP_START);
1339         }
1340         return NULL;
1341 }
1342
1343 static inline void __iomem *pci_base(struct netxen_adapter *adapter,
1344                                      unsigned long off)
1345 {
1346         if ((off < FIRST_PAGE_GROUP_END) && (off >= FIRST_PAGE_GROUP_START)) {
1347                 return adapter->ahw.pci_base0;
1348         } else if ((off < SECOND_PAGE_GROUP_END) &&
1349                    (off >= SECOND_PAGE_GROUP_START)) {
1350                 return adapter->ahw.pci_base1;
1351         } else if ((off < THIRD_PAGE_GROUP_END) &&
1352                    (off >= THIRD_PAGE_GROUP_START)) {
1353                 return adapter->ahw.pci_base2;
1354         }
1355         return NULL;
1356 }
1357
1358 int netxen_niu_xgbe_enable_phy_interrupts(struct netxen_adapter *adapter);
1359 int netxen_niu_gbe_enable_phy_interrupts(struct netxen_adapter *adapter);
1360 int netxen_niu_xgbe_disable_phy_interrupts(struct netxen_adapter *adapter);
1361 int netxen_niu_gbe_disable_phy_interrupts(struct netxen_adapter *adapter);
1362 int netxen_niu_gbe_phy_read(struct netxen_adapter *adapter, long reg,
1363                             __u32 * readval);
1364 int netxen_niu_gbe_phy_write(struct netxen_adapter *adapter,
1365                              long reg, __u32 val);
1366
1367 /* Functions available from netxen_nic_hw.c */
1368 int netxen_nic_set_mtu_xgb(struct netxen_adapter *adapter, int new_mtu);
1369 int netxen_nic_set_mtu_gb(struct netxen_adapter *adapter, int new_mtu);
1370 void netxen_nic_reg_write(struct netxen_adapter *adapter, u64 off, u32 val);
1371 int netxen_nic_reg_read(struct netxen_adapter *adapter, u64 off);
1372 void netxen_nic_write_w0(struct netxen_adapter *adapter, u32 index, u32 value);
1373 void netxen_nic_read_w0(struct netxen_adapter *adapter, u32 index, u32 *value);
1374 void netxen_nic_write_w1(struct netxen_adapter *adapter, u32 index, u32 value);
1375 void netxen_nic_read_w1(struct netxen_adapter *adapter, u32 index, u32 *value);
1376
1377 int netxen_nic_get_board_info(struct netxen_adapter *adapter);
1378 void netxen_nic_get_firmware_info(struct netxen_adapter *adapter);
1379 int netxen_nic_wol_supported(struct netxen_adapter *adapter);
1380
1381 int netxen_nic_hw_read_wx_128M(struct netxen_adapter *adapter,
1382                 ulong off, void *data, int len);
1383 int netxen_nic_hw_write_wx_128M(struct netxen_adapter *adapter,
1384                 ulong off, void *data, int len);
1385 int netxen_nic_pci_mem_read_128M(struct netxen_adapter *adapter,
1386                 u64 off, void *data, int size);
1387 int netxen_nic_pci_mem_write_128M(struct netxen_adapter *adapter,
1388                 u64 off, void *data, int size);
1389 int netxen_nic_pci_write_immediate_128M(struct netxen_adapter *adapter,
1390                 u64 off, u32 data);
1391 u32 netxen_nic_pci_read_immediate_128M(struct netxen_adapter *adapter, u64 off);
1392 void netxen_nic_pci_write_normalize_128M(struct netxen_adapter *adapter,
1393                 u64 off, u32 data);
1394 u32 netxen_nic_pci_read_normalize_128M(struct netxen_adapter *adapter, u64 off);
1395 unsigned long netxen_nic_pci_set_window_128M(struct netxen_adapter *adapter,
1396                 unsigned long long addr);
1397 void netxen_nic_pci_change_crbwindow_128M(struct netxen_adapter *adapter,
1398                 u32 wndw);
1399
1400 int netxen_nic_hw_read_wx_2M(struct netxen_adapter *adapter,
1401                 ulong off, void *data, int len);
1402 int netxen_nic_hw_write_wx_2M(struct netxen_adapter *adapter,
1403                 ulong off, void *data, int len);
1404 int netxen_nic_pci_mem_read_2M(struct netxen_adapter *adapter,
1405                 u64 off, void *data, int size);
1406 int netxen_nic_pci_mem_write_2M(struct netxen_adapter *adapter,
1407                 u64 off, void *data, int size);
1408 void netxen_crb_writelit_adapter(struct netxen_adapter *adapter,
1409                                  unsigned long off, int data);
1410 int netxen_nic_pci_write_immediate_2M(struct netxen_adapter *adapter,
1411                 u64 off, u32 data);
1412 u32 netxen_nic_pci_read_immediate_2M(struct netxen_adapter *adapter, u64 off);
1413 void netxen_nic_pci_write_normalize_2M(struct netxen_adapter *adapter,
1414                 u64 off, u32 data);
1415 u32 netxen_nic_pci_read_normalize_2M(struct netxen_adapter *adapter, u64 off);
1416 unsigned long netxen_nic_pci_set_window_2M(struct netxen_adapter *adapter,
1417                 unsigned long long addr);
1418
1419 /* Functions from netxen_nic_init.c */
1420 void netxen_free_adapter_offload(struct netxen_adapter *adapter);
1421 int netxen_initialize_adapter_offload(struct netxen_adapter *adapter);
1422 int netxen_phantom_init(struct netxen_adapter *adapter, int pegtune_val);
1423 int netxen_receive_peg_ready(struct netxen_adapter *adapter);
1424 int netxen_load_firmware(struct netxen_adapter *adapter);
1425 int netxen_pinit_from_rom(struct netxen_adapter *adapter, int verbose);
1426
1427 int netxen_rom_fast_read(struct netxen_adapter *adapter, int addr, int *valp);
1428 int netxen_rom_fast_read_words(struct netxen_adapter *adapter, int addr,
1429                                 u8 *bytes, size_t size);
1430 int netxen_rom_fast_write_words(struct netxen_adapter *adapter, int addr,
1431                                 u8 *bytes, size_t size);
1432 int netxen_flash_unlock(struct netxen_adapter *adapter);
1433 int netxen_backup_crbinit(struct netxen_adapter *adapter);
1434 int netxen_flash_erase_secondary(struct netxen_adapter *adapter);
1435 int netxen_flash_erase_primary(struct netxen_adapter *adapter);
1436 void netxen_halt_pegs(struct netxen_adapter *adapter);
1437
1438 int netxen_rom_se(struct netxen_adapter *adapter, int addr);
1439
1440 int netxen_alloc_sw_resources(struct netxen_adapter *adapter);
1441 void netxen_free_sw_resources(struct netxen_adapter *adapter);
1442
1443 int netxen_alloc_hw_resources(struct netxen_adapter *adapter);
1444 void netxen_free_hw_resources(struct netxen_adapter *adapter);
1445
1446 void netxen_release_rx_buffers(struct netxen_adapter *adapter);
1447 void netxen_release_tx_buffers(struct netxen_adapter *adapter);
1448
1449 void netxen_initialize_adapter_ops(struct netxen_adapter *adapter);
1450 int netxen_init_firmware(struct netxen_adapter *adapter);
1451 void netxen_nic_clear_stats(struct netxen_adapter *adapter);
1452 void netxen_watchdog_task(struct work_struct *work);
1453 void netxen_post_rx_buffers(struct netxen_adapter *adapter, u32 ringid);
1454 int netxen_process_cmd_ring(struct netxen_adapter *adapter);
1455 int netxen_process_rcv_ring(struct netxen_adapter *adapter, int max);
1456 void netxen_p2_nic_set_multi(struct net_device *netdev);
1457 void netxen_p3_nic_set_multi(struct net_device *netdev);
1458 void netxen_p3_free_mac_list(struct netxen_adapter *adapter);
1459 int netxen_p3_nic_set_promisc(struct netxen_adapter *adapter, u32);
1460 int netxen_config_intr_coalesce(struct netxen_adapter *adapter);
1461
1462 int nx_fw_cmd_set_mtu(struct netxen_adapter *adapter, int mtu);
1463 int netxen_nic_change_mtu(struct net_device *netdev, int new_mtu);
1464
1465 int netxen_nic_set_mac(struct net_device *netdev, void *p);
1466 struct net_device_stats *netxen_nic_get_stats(struct net_device *netdev);
1467
1468 void netxen_nic_update_cmd_producer(struct netxen_adapter *adapter,
1469                 uint32_t crb_producer);
1470
1471 /*
1472  * NetXen Board information
1473  */
1474
1475 #define NETXEN_MAX_SHORT_NAME 32
1476 struct netxen_brdinfo {
1477         netxen_brdtype_t brdtype;       /* type of board */
1478         long ports;             /* max no of physical ports */
1479         char short_name[NETXEN_MAX_SHORT_NAME];
1480 };
1481
1482 static const struct netxen_brdinfo netxen_boards[] = {
1483         {NETXEN_BRDTYPE_P2_SB31_10G_CX4, 1, "XGb CX4"},
1484         {NETXEN_BRDTYPE_P2_SB31_10G_HMEZ, 1, "XGb HMEZ"},
1485         {NETXEN_BRDTYPE_P2_SB31_10G_IMEZ, 2, "XGb IMEZ"},
1486         {NETXEN_BRDTYPE_P2_SB31_10G, 1, "XGb XFP"},
1487         {NETXEN_BRDTYPE_P2_SB35_4G, 4, "Quad Gb"},
1488         {NETXEN_BRDTYPE_P2_SB31_2G, 2, "Dual Gb"},
1489         {NETXEN_BRDTYPE_P3_REF_QG,  4, "Reference Quad Gig "},
1490         {NETXEN_BRDTYPE_P3_HMEZ,    2, "Dual XGb HMEZ"},
1491         {NETXEN_BRDTYPE_P3_10G_CX4_LP,   2, "Dual XGb CX4 LP"},
1492         {NETXEN_BRDTYPE_P3_4_GB,    4, "Quad Gig LP"},
1493         {NETXEN_BRDTYPE_P3_IMEZ,    2, "Dual XGb IMEZ"},
1494         {NETXEN_BRDTYPE_P3_10G_SFP_PLUS, 2, "Dual XGb SFP+ LP"},
1495         {NETXEN_BRDTYPE_P3_10000_BASE_T, 1, "XGB 10G BaseT LP"},
1496         {NETXEN_BRDTYPE_P3_XG_LOM,  2, "Dual XGb LOM"},
1497         {NETXEN_BRDTYPE_P3_4_GB_MM, 4, "NX3031 Gigabit Ethernet"},
1498         {NETXEN_BRDTYPE_P3_10G_SFP_CT, 2, "NX3031 10 Gigabit Ethernet"},
1499         {NETXEN_BRDTYPE_P3_10G_SFP_QT, 2, "Quanta Dual XGb SFP+"},
1500         {NETXEN_BRDTYPE_P3_10G_CX4, 2, "Reference Dual CX4 Option"},
1501         {NETXEN_BRDTYPE_P3_10G_XFP, 1, "Reference Single XFP Option"}
1502 };
1503
1504 #define NUM_SUPPORTED_BOARDS ARRAY_SIZE(netxen_boards)
1505
1506 static inline void get_brd_name_by_type(u32 type, char *name)
1507 {
1508         int i, found = 0;
1509         for (i = 0; i < NUM_SUPPORTED_BOARDS; ++i) {
1510                 if (netxen_boards[i].brdtype == type) {
1511                         strcpy(name, netxen_boards[i].short_name);
1512                         found = 1;
1513                         break;
1514                 }
1515
1516         }
1517         if (!found)
1518                 name = "Unknown";
1519 }
1520
1521 static inline int
1522 dma_watchdog_shutdown_request(struct netxen_adapter *adapter)
1523 {
1524         u32 ctrl;
1525
1526         /* check if already inactive */
1527         if (adapter->hw_read_wx(adapter,
1528             NETXEN_CAM_RAM(NETXEN_CAM_RAM_DMA_WATCHDOG_CTRL), &ctrl, 4))
1529                 printk(KERN_ERR "failed to read dma watchdog status\n");
1530
1531         if (netxen_get_dma_watchdog_enabled(ctrl) == 0)
1532                 return 1;
1533
1534         /* Send the disable request */
1535         netxen_set_dma_watchdog_disable_req(ctrl);
1536         netxen_crb_writelit_adapter(adapter,
1537                 NETXEN_CAM_RAM(NETXEN_CAM_RAM_DMA_WATCHDOG_CTRL), ctrl);
1538
1539         return 0;
1540 }
1541
1542 static inline int
1543 dma_watchdog_shutdown_poll_result(struct netxen_adapter *adapter)
1544 {
1545         u32 ctrl;
1546
1547         if (adapter->hw_read_wx(adapter,
1548             NETXEN_CAM_RAM(NETXEN_CAM_RAM_DMA_WATCHDOG_CTRL), &ctrl, 4))
1549                 printk(KERN_ERR "failed to read dma watchdog status\n");
1550
1551         return (netxen_get_dma_watchdog_enabled(ctrl) == 0);
1552 }
1553
1554 static inline int
1555 dma_watchdog_wakeup(struct netxen_adapter *adapter)
1556 {
1557         u32 ctrl;
1558
1559         if (adapter->hw_read_wx(adapter,
1560                 NETXEN_CAM_RAM(NETXEN_CAM_RAM_DMA_WATCHDOG_CTRL), &ctrl, 4))
1561                 printk(KERN_ERR "failed to read dma watchdog status\n");
1562
1563         if (netxen_get_dma_watchdog_enabled(ctrl))
1564                 return 1;
1565
1566         /* send the wakeup request */
1567         netxen_set_dma_watchdog_enable_req(ctrl);
1568
1569         netxen_crb_writelit_adapter(adapter,
1570                 NETXEN_CAM_RAM(NETXEN_CAM_RAM_DMA_WATCHDOG_CTRL), ctrl);
1571
1572         return 0;
1573 }
1574
1575
1576 int netxen_is_flash_supported(struct netxen_adapter *adapter);
1577 int netxen_get_flash_mac_addr(struct netxen_adapter *adapter, __le64 *mac);
1578 int netxen_p3_get_mac_addr(struct netxen_adapter *adapter, __le64 *mac);
1579 extern void netxen_change_ringparam(struct netxen_adapter *adapter);
1580 extern int netxen_rom_fast_read(struct netxen_adapter *adapter, int addr,
1581                                 int *valp);
1582
1583 extern struct ethtool_ops netxen_nic_ethtool_ops;
1584
1585 #endif                          /* __NETXEN_NIC_H_ */
Full containers within linux kernel