SAFE public projects git trees. - safe/jmp/linux-2.6/blob - drivers/net/mv643xx_eth.c

   1 /*
   2  * Driver for Marvell Discovery (MV643XX) and Marvell Orion ethernet ports
   3  * Copyright (C) 2002 Matthew Dharm <mdharm@momenco.com>
   4  *
   5  * Based on the 64360 driver from:
   6  * Copyright (C) 2002 Rabeeh Khoury <rabeeh@galileo.co.il>
   7  *                    Rabeeh Khoury <rabeeh@marvell.com>
   8  *
   9  * Copyright (C) 2003 PMC-Sierra, Inc.,
  10  *      written by Manish Lachwani
  11  *
  12  * Copyright (C) 2003 Ralf Baechle <ralf@linux-mips.org>
  13  *
  14  * Copyright (C) 2004-2006 MontaVista Software, Inc.
  15  *                         Dale Farnsworth <dale@farnsworth.org>
  16  *
  17  * Copyright (C) 2004 Steven J. Hill <sjhill1@rockwellcollins.com>
  18  *                                   <sjhill@realitydiluted.com>
  19  *
  20  * Copyright (C) 2007-2008 Marvell Semiconductor
  21  *                         Lennert Buytenhek <buytenh@marvell.com>
  22  *
  23  * This program is free software; you can redistribute it and/or
  24  * modify it under the terms of the GNU General Public License
  25  * as published by the Free Software Foundation; either version 2
  26  * of the License, or (at your option) any later version.
  27  *
  28  * This program is distributed in the hope that it will be useful,
  29  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  30  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  31  * GNU General Public License for more details.
  32  *
  33  * You should have received a copy of the GNU General Public License
  34  * along with this program; if not, write to the Free Software
  35  * Foundation, Inc., 59 Temple Place - Suite 330, Boston, MA  02111-1307, USA.
  36  */
  37
  38 #include <linux/init.h>
  39 #include <linux/dma-mapping.h>
  40 #include <linux/in.h>
  41 #include <linux/ip.h>
  42 #include <linux/tcp.h>
  43 #include <linux/udp.h>
  44 #include <linux/etherdevice.h>
  45 #include <linux/delay.h>
  46 #include <linux/ethtool.h>
  47 #include <linux/platform_device.h>
  48 #include <linux/module.h>
  49 #include <linux/kernel.h>
  50 #include <linux/spinlock.h>
  51 #include <linux/workqueue.h>
  52 #include <linux/phy.h>
  53 #include <linux/mv643xx_eth.h>
  54 #include <linux/io.h>
  55 #include <linux/types.h>
  56 #include <asm/system.h>
  57
  58 static char mv643xx_eth_driver_name[] = "mv643xx_eth";
  59 static char mv643xx_eth_driver_version[] = "1.4";
  60
  61
  62 /*
  63  * Registers shared between all ports.
  64  */
  65 #define PHY_ADDR                        0x0000
  66 #define SMI_REG                         0x0004
  67 #define  SMI_BUSY                       0x10000000
  68 #define  SMI_READ_VALID                 0x08000000
  69 #define  SMI_OPCODE_READ                0x04000000
  70 #define  SMI_OPCODE_WRITE               0x00000000
  71 #define ERR_INT_CAUSE                   0x0080
  72 #define  ERR_INT_SMI_DONE               0x00000010
  73 #define ERR_INT_MASK                    0x0084
  74 #define WINDOW_BASE(w)                  (0x0200 + ((w) << 3))
  75 #define WINDOW_SIZE(w)                  (0x0204 + ((w) << 3))
  76 #define WINDOW_REMAP_HIGH(w)            (0x0280 + ((w) << 2))
  77 #define WINDOW_BAR_ENABLE               0x0290
  78 #define WINDOW_PROTECT(w)               (0x0294 + ((w) << 4))
  79
  80 /*
  81  * Main per-port registers.  These live at offset 0x0400 for
  82  * port #0, 0x0800 for port #1, and 0x0c00 for port #2.
  83  */
  84 #define PORT_CONFIG                     0x0000
  85 #define  UNICAST_PROMISCUOUS_MODE       0x00000001
  86 #define PORT_CONFIG_EXT                 0x0004
  87 #define MAC_ADDR_LOW                    0x0014
  88 #define MAC_ADDR_HIGH                   0x0018
  89 #define SDMA_CONFIG                     0x001c
  90 #define PORT_SERIAL_CONTROL             0x003c
  91 #define PORT_STATUS                     0x0044
  92 #define  TX_FIFO_EMPTY                  0x00000400
  93 #define  TX_IN_PROGRESS                 0x00000080
  94 #define  PORT_SPEED_MASK                0x00000030
  95 #define  PORT_SPEED_1000                0x00000010
  96 #define  PORT_SPEED_100                 0x00000020
  97 #define  PORT_SPEED_10                  0x00000000
  98 #define  FLOW_CONTROL_ENABLED           0x00000008
  99 #define  FULL_DUPLEX                    0x00000004
 100 #define  LINK_UP                        0x00000002
 101 #define TXQ_COMMAND                     0x0048
 102 #define TXQ_FIX_PRIO_CONF               0x004c
 103 #define TX_BW_RATE                      0x0050
 104 #define TX_BW_MTU                       0x0058
 105 #define TX_BW_BURST                     0x005c
 106 #define INT_CAUSE                       0x0060
 107 #define  INT_TX_END                     0x07f80000
 108 #define  INT_RX                         0x000003fc
 109 #define  INT_EXT                        0x00000002
 110 #define INT_CAUSE_EXT                   0x0064
 111 #define  INT_EXT_LINK_PHY               0x00110000
 112 #define  INT_EXT_TX                     0x000000ff
 113 #define INT_MASK                        0x0068
 114 #define INT_MASK_EXT                    0x006c
 115 #define TX_FIFO_URGENT_THRESHOLD        0x0074
 116 #define TXQ_FIX_PRIO_CONF_MOVED         0x00dc
 117 #define TX_BW_RATE_MOVED                0x00e0
 118 #define TX_BW_MTU_MOVED                 0x00e8
 119 #define TX_BW_BURST_MOVED               0x00ec
 120 #define RXQ_CURRENT_DESC_PTR(q)         (0x020c + ((q) << 4))
 121 #define RXQ_COMMAND                     0x0280
 122 #define TXQ_CURRENT_DESC_PTR(q)         (0x02c0 + ((q) << 2))
 123 #define TXQ_BW_TOKENS(q)                (0x0300 + ((q) << 4))
 124 #define TXQ_BW_CONF(q)                  (0x0304 + ((q) << 4))
 125 #define TXQ_BW_WRR_CONF(q)              (0x0308 + ((q) << 4))
 126
 127 /*
 128  * Misc per-port registers.
 129  */
 130 #define MIB_COUNTERS(p)                 (0x1000 + ((p) << 7))
 131 #define SPECIAL_MCAST_TABLE(p)          (0x1400 + ((p) << 10))
 132 #define OTHER_MCAST_TABLE(p)            (0x1500 + ((p) << 10))
 133 #define UNICAST_TABLE(p)                (0x1600 + ((p) << 10))
 134
 135
 136 /*
 137  * SDMA configuration register.
 138  */
 139 #define RX_BURST_SIZE_4_64BIT           (2 << 1)
 140 #define RX_BURST_SIZE_16_64BIT          (4 << 1)
 141 #define BLM_RX_NO_SWAP                  (1 << 4)
 142 #define BLM_TX_NO_SWAP                  (1 << 5)
 143 #define TX_BURST_SIZE_4_64BIT           (2 << 22)
 144 #define TX_BURST_SIZE_16_64BIT          (4 << 22)
 145
 146 #if defined(__BIG_ENDIAN)
 147 #define PORT_SDMA_CONFIG_DEFAULT_VALUE          \
 148                 (RX_BURST_SIZE_4_64BIT  |       \
 149                  TX_BURST_SIZE_4_64BIT)
 150 #elif defined(__LITTLE_ENDIAN)
 151 #define PORT_SDMA_CONFIG_DEFAULT_VALUE          \
 152                 (RX_BURST_SIZE_4_64BIT  |       \
 153                  BLM_RX_NO_SWAP         |       \
 154                  BLM_TX_NO_SWAP         |       \
 155                  TX_BURST_SIZE_4_64BIT)
 156 #else
 157 #error One of __BIG_ENDIAN or __LITTLE_ENDIAN must be defined
 158 #endif
 159
 160
 161 /*
 162  * Port serial control register.
 163  */
 164 #define SET_MII_SPEED_TO_100                    (1 << 24)
 165 #define SET_GMII_SPEED_TO_1000                  (1 << 23)
 166 #define SET_FULL_DUPLEX_MODE                    (1 << 21)
 167 #define MAX_RX_PACKET_9700BYTE                  (5 << 17)
 168 #define DISABLE_AUTO_NEG_SPEED_GMII             (1 << 13)
 169 #define DO_NOT_FORCE_LINK_FAIL                  (1 << 10)
 170 #define SERIAL_PORT_CONTROL_RESERVED            (1 << 9)
 171 #define DISABLE_AUTO_NEG_FOR_FLOW_CTRL          (1 << 3)
 172 #define DISABLE_AUTO_NEG_FOR_DUPLEX             (1 << 2)
 173 #define FORCE_LINK_PASS                         (1 << 1)
 174 #define SERIAL_PORT_ENABLE                      (1 << 0)
 175
 176 #define DEFAULT_RX_QUEUE_SIZE           128
 177 #define DEFAULT_TX_QUEUE_SIZE           256
 178
 179
 180 /*
 181  * RX/TX descriptors.
 182  */
 183 #if defined(__BIG_ENDIAN)
 184 struct rx_desc {
 185         u16 byte_cnt;           /* Descriptor buffer byte count         */
 186         u16 buf_size;           /* Buffer size                          */
 187         u32 cmd_sts;            /* Descriptor command status            */
 188         u32 next_desc_ptr;      /* Next descriptor pointer              */
 189         u32 buf_ptr;            /* Descriptor buffer pointer            */
 190 };
 191
 192 struct tx_desc {
 193         u16 byte_cnt;           /* buffer byte count                    */
 194         u16 l4i_chk;            /* CPU provided TCP checksum            */
 195         u32 cmd_sts;            /* Command/status field                 */
 196         u32 next_desc_ptr;      /* Pointer to next descriptor           */
 197         u32 buf_ptr;            /* pointer to buffer for this descriptor*/
 198 };
 199 #elif defined(__LITTLE_ENDIAN)
 200 struct rx_desc {
 201         u32 cmd_sts;            /* Descriptor command status            */
 202         u16 buf_size;           /* Buffer size                          */
 203         u16 byte_cnt;           /* Descriptor buffer byte count         */
 204         u32 buf_ptr;            /* Descriptor buffer pointer            */
 205         u32 next_desc_ptr;      /* Next descriptor pointer              */
 206 };
 207
 208 struct tx_desc {
 209         u32 cmd_sts;            /* Command/status field                 */
 210         u16 l4i_chk;            /* CPU provided TCP checksum            */
 211         u16 byte_cnt;           /* buffer byte count                    */
 212         u32 buf_ptr;            /* pointer to buffer for this descriptor*/
 213         u32 next_desc_ptr;      /* Pointer to next descriptor           */
 214 };
 215 #else
 216 #error One of __BIG_ENDIAN or __LITTLE_ENDIAN must be defined
 217 #endif
 218
 219 /* RX & TX descriptor command */
 220 #define BUFFER_OWNED_BY_DMA             0x80000000
 221
 222 /* RX & TX descriptor status */
 223 #define ERROR_SUMMARY                   0x00000001
 224
 225 /* RX descriptor status */
 226 #define LAYER_4_CHECKSUM_OK             0x40000000
 227 #define RX_ENABLE_INTERRUPT             0x20000000
 228 #define RX_FIRST_DESC                   0x08000000
 229 #define RX_LAST_DESC                    0x04000000
 230
 231 /* TX descriptor command */
 232 #define TX_ENABLE_INTERRUPT             0x00800000
 233 #define GEN_CRC                         0x00400000
 234 #define TX_FIRST_DESC                   0x00200000
 235 #define TX_LAST_DESC                    0x00100000
 236 #define ZERO_PADDING                    0x00080000
 237 #define GEN_IP_V4_CHECKSUM              0x00040000
 238 #define GEN_TCP_UDP_CHECKSUM            0x00020000
 239 #define UDP_FRAME                       0x00010000
 240 #define MAC_HDR_EXTRA_4_BYTES           0x00008000
 241 #define MAC_HDR_EXTRA_8_BYTES           0x00000200
 242
 243 #define TX_IHL_SHIFT                    11
 244
 245
 246 /* global *******************************************************************/
 247 struct mv643xx_eth_shared_private {
 248         /*
 249          * Ethernet controller base address.
 250          */
 251         void __iomem *base;
 252
 253         /*
 254          * Points at the right SMI instance to use.
 255          */
 256         struct mv643xx_eth_shared_private *smi;
 257
 258         /*
 259          * Provides access to local SMI interface.
 260          */
 261         struct mii_bus *smi_bus;
 262
 263         /*
 264          * If we have access to the error interrupt pin (which is
 265          * somewhat misnamed as it not only reflects internal errors
 266          * but also reflects SMI completion), use that to wait for
 267          * SMI access completion instead of polling the SMI busy bit.
 268          */
 269         int err_interrupt;
 270         wait_queue_head_t smi_busy_wait;
 271
 272         /*
 273          * Per-port MBUS window access register value.
 274          */
 275         u32 win_protect;
 276
 277         /*
 278          * Hardware-specific parameters.
 279          */
 280         unsigned int t_clk;
 281         int extended_rx_coal_limit;
 282         int tx_bw_control;
 283 };
 284
 285 #define TX_BW_CONTROL_ABSENT            0
 286 #define TX_BW_CONTROL_OLD_LAYOUT        1
 287 #define TX_BW_CONTROL_NEW_LAYOUT        2
 288
 289
 290 /* per-port *****************************************************************/
 291 struct mib_counters {
 292         u64 good_octets_received;
 293         u32 bad_octets_received;
 294         u32 internal_mac_transmit_err;
 295         u32 good_frames_received;
 296         u32 bad_frames_received;
 297         u32 broadcast_frames_received;
 298         u32 multicast_frames_received;
 299         u32 frames_64_octets;
 300         u32 frames_65_to_127_octets;
 301         u32 frames_128_to_255_octets;
 302         u32 frames_256_to_511_octets;
 303         u32 frames_512_to_1023_octets;
 304         u32 frames_1024_to_max_octets;
 305         u64 good_octets_sent;
 306         u32 good_frames_sent;
 307         u32 excessive_collision;
 308         u32 multicast_frames_sent;
 309         u32 broadcast_frames_sent;
 310         u32 unrec_mac_control_received;
 311         u32 fc_sent;
 312         u32 good_fc_received;
 313         u32 bad_fc_received;
 314         u32 undersize_received;
 315         u32 fragments_received;
 316         u32 oversize_received;
 317         u32 jabber_received;
 318         u32 mac_receive_error;
 319         u32 bad_crc_event;
 320         u32 collision;
 321         u32 late_collision;
 322 };
 323
 324 struct rx_queue {
 325         int index;
 326
 327         int rx_ring_size;
 328
 329         int rx_desc_count;
 330         int rx_curr_desc;
 331         int rx_used_desc;
 332
 333         struct rx_desc *rx_desc_area;
 334         dma_addr_t rx_desc_dma;
 335         int rx_desc_area_size;
 336         struct sk_buff **rx_skb;
 337 };
 338
 339 struct tx_queue {
 340         int index;
 341
 342         int tx_ring_size;
 343
 344         int tx_desc_count;
 345         int tx_curr_desc;
 346         int tx_used_desc;
 347
 348         struct tx_desc *tx_desc_area;
 349         dma_addr_t tx_desc_dma;
 350         int tx_desc_area_size;
 351
 352         struct sk_buff_head tx_skb;
 353
 354         unsigned long tx_packets;
 355         unsigned long tx_bytes;
 356         unsigned long tx_dropped;
 357 };
 358
 359 struct mv643xx_eth_private {
 360         struct mv643xx_eth_shared_private *shared;
 361         void __iomem *base;
 362         int port_num;
 363
 364         struct net_device *dev;
 365
 366         struct phy_device *phy;
 367
 368         struct timer_list mib_counters_timer;
 369         spinlock_t mib_counters_lock;
 370         struct mib_counters mib_counters;
 371
 372         struct work_struct tx_timeout_task;
 373
 374         struct napi_struct napi;
 375         u8 work_link;
 376         u8 work_tx;
 377         u8 work_tx_end;
 378         u8 work_rx;
 379         u8 work_rx_refill;
 380         u8 work_rx_oom;
 381
 382         int skb_size;
 383         struct sk_buff_head rx_recycle;
 384
 385         /*
 386          * RX state.
 387          */
 388         int default_rx_ring_size;
 389         unsigned long rx_desc_sram_addr;
 390         int rx_desc_sram_size;
 391         int rxq_count;
 392         struct timer_list rx_oom;
 393         struct rx_queue rxq[8];
 394
 395         /*
 396          * TX state.
 397          */
 398         int default_tx_ring_size;
 399         unsigned long tx_desc_sram_addr;
 400         int tx_desc_sram_size;
 401         int txq_count;
 402         struct tx_queue txq[8];
 403 };
 404
 405
 406 /* port register accessors **************************************************/
 407 static inline u32 rdl(struct mv643xx_eth_private *mp, int offset)
 408 {
 409         return readl(mp->shared->base + offset);
 410 }
 411
 412 static inline u32 rdlp(struct mv643xx_eth_private *mp, int offset)
 413 {
 414         return readl(mp->base + offset);
 415 }
 416
 417 static inline void wrl(struct mv643xx_eth_private *mp, int offset, u32 data)
 418 {
 419         writel(data, mp->shared->base + offset);
 420 }
 421
 422 static inline void wrlp(struct mv643xx_eth_private *mp, int offset, u32 data)
 423 {
 424         writel(data, mp->base + offset);
 425 }
 426
 427
 428 /* rxq/txq helper functions *************************************************/
 429 static struct mv643xx_eth_private *rxq_to_mp(struct rx_queue *rxq)
 430 {
 431         return container_of(rxq, struct mv643xx_eth_private, rxq[rxq->index]);
 432 }
 433
 434 static struct mv643xx_eth_private *txq_to_mp(struct tx_queue *txq)
 435 {
 436         return container_of(txq, struct mv643xx_eth_private, txq[txq->index]);
 437 }
 438
 439 static void rxq_enable(struct rx_queue *rxq)
 440 {
 441         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
 442         wrlp(mp, RXQ_COMMAND, 1 << rxq->index);
 443 }
 444
 445 static void rxq_disable(struct rx_queue *rxq)
 446 {
 447         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
 448         u8 mask = 1 << rxq->index;
 449
 450         wrlp(mp, RXQ_COMMAND, mask << 8);
 451         while (rdlp(mp, RXQ_COMMAND) & mask)
 452                 udelay(10);
 453 }
 454
 455 static void txq_reset_hw_ptr(struct tx_queue *txq)
 456 {
 457         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 458         u32 addr;
 459
 460         addr = (u32)txq->tx_desc_dma;
 461         addr += txq->tx_curr_desc * sizeof(struct tx_desc);
 462         wrlp(mp, TXQ_CURRENT_DESC_PTR(txq->index), addr);
 463 }
 464
 465 static void txq_enable(struct tx_queue *txq)
 466 {
 467         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 468         wrlp(mp, TXQ_COMMAND, 1 << txq->index);
 469 }
 470
 471 static void txq_disable(struct tx_queue *txq)
 472 {
 473         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 474         u8 mask = 1 << txq->index;
 475
 476         wrlp(mp, TXQ_COMMAND, mask << 8);
 477         while (rdlp(mp, TXQ_COMMAND) & mask)
 478                 udelay(10);
 479 }
 480
 481 static void txq_maybe_wake(struct tx_queue *txq)
 482 {
 483         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 484         struct netdev_queue *nq = netdev_get_tx_queue(mp->dev, txq->index);
 485
 486         if (netif_tx_queue_stopped(nq)) {
 487                 __netif_tx_lock(nq, smp_processor_id());
 488                 if (txq->tx_ring_size - txq->tx_desc_count >= MAX_SKB_FRAGS + 1)
 489                         netif_tx_wake_queue(nq);
 490                 __netif_tx_unlock(nq);
 491         }
 492 }
 493
 494
 495 /* rx napi ******************************************************************/
 496 static int rxq_process(struct rx_queue *rxq, int budget)
 497 {
 498         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
 499         struct net_device_stats *stats = &mp->dev->stats;
 500         int rx;
 501
 502         rx = 0;
 503         while (rx < budget && rxq->rx_desc_count) {
 504                 struct rx_desc *rx_desc;
 505                 unsigned int cmd_sts;
 506                 struct sk_buff *skb;
 507                 u16 byte_cnt;
 508
 509                 rx_desc = &rxq->rx_desc_area[rxq->rx_curr_desc];
 510
 511                 cmd_sts = rx_desc->cmd_sts;
 512                 if (cmd_sts & BUFFER_OWNED_BY_DMA)
 513                         break;
 514                 rmb();
 515
 516                 skb = rxq->rx_skb[rxq->rx_curr_desc];
 517                 rxq->rx_skb[rxq->rx_curr_desc] = NULL;
 518
 519                 rxq->rx_curr_desc++;
 520                 if (rxq->rx_curr_desc == rxq->rx_ring_size)
 521                         rxq->rx_curr_desc = 0;
 522
 523                 dma_unmap_single(NULL, rx_desc->buf_ptr,
 524                                  rx_desc->buf_size, DMA_FROM_DEVICE);
 525                 rxq->rx_desc_count--;
 526                 rx++;
 527
 528                 mp->work_rx_refill |= 1 << rxq->index;
 529
 530                 byte_cnt = rx_desc->byte_cnt;
 531
 532                 /*
 533                  * Update statistics.
 534                  *
 535                  * Note that the descriptor byte count includes 2 dummy
 536                  * bytes automatically inserted by the hardware at the
 537                  * start of the packet (which we don't count), and a 4
 538                  * byte CRC at the end of the packet (which we do count).
 539                  */
 540                 stats->rx_packets++;
 541                 stats->rx_bytes += byte_cnt - 2;
 542
 543                 /*
 544                  * In case we received a packet without first / last bits
 545                  * on, or the error summary bit is set, the packet needs
 546                  * to be dropped.
 547                  */
 548                 if ((cmd_sts & (RX_FIRST_DESC | RX_LAST_DESC | ERROR_SUMMARY))
 549                         != (RX_FIRST_DESC | RX_LAST_DESC))
 550                         goto err;
 551
 552                 /*
 553                  * The -4 is for the CRC in the trailer of the
 554                  * received packet
 555                  */
 556                 skb_put(skb, byte_cnt - 2 - 4);
 557
 558                 if (cmd_sts & LAYER_4_CHECKSUM_OK)
 559                         skb->ip_summed = CHECKSUM_UNNECESSARY;
 560                 skb->protocol = eth_type_trans(skb, mp->dev);
 561                 netif_receive_skb(skb);
 562
 563                 continue;
 564
 565 err:
 566                 stats->rx_dropped++;
 567
 568                 if ((cmd_sts & (RX_FIRST_DESC | RX_LAST_DESC)) !=
 569                         (RX_FIRST_DESC | RX_LAST_DESC)) {
 570                         if (net_ratelimit())
 571                                 dev_printk(KERN_ERR, &mp->dev->dev,
 572                                            "received packet spanning "
 573                                            "multiple descriptors\n");
 574                 }
 575
 576                 if (cmd_sts & ERROR_SUMMARY)
 577                         stats->rx_errors++;
 578
 579                 dev_kfree_skb(skb);
 580         }
 581
 582         if (rx < budget)
 583                 mp->work_rx &= ~(1 << rxq->index);
 584
 585         return rx;
 586 }
 587
 588 static int rxq_refill(struct rx_queue *rxq, int budget)
 589 {
 590         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
 591         int refilled;
 592
 593         refilled = 0;
 594         while (refilled < budget && rxq->rx_desc_count < rxq->rx_ring_size) {
 595                 struct sk_buff *skb;
 596                 int unaligned;
 597                 int rx;
 598                 struct rx_desc *rx_desc;
 599
 600                 skb = __skb_dequeue(&mp->rx_recycle);
 601                 if (skb == NULL)
 602                         skb = dev_alloc_skb(mp->skb_size +
 603                                             dma_get_cache_alignment() - 1);
 604
 605                 if (skb == NULL) {
 606                         mp->work_rx_oom |= 1 << rxq->index;
 607                         goto oom;
 608                 }
 609
 610                 unaligned = (u32)skb->data & (dma_get_cache_alignment() - 1);
 611                 if (unaligned)
 612                         skb_reserve(skb, dma_get_cache_alignment() - unaligned);
 613
 614                 refilled++;
 615                 rxq->rx_desc_count++;
 616
 617                 rx = rxq->rx_used_desc++;
 618                 if (rxq->rx_used_desc == rxq->rx_ring_size)
 619                         rxq->rx_used_desc = 0;
 620
 621                 rx_desc = rxq->rx_desc_area + rx;
 622
 623                 rx_desc->buf_ptr = dma_map_single(NULL, skb->data,
 624                                         mp->skb_size, DMA_FROM_DEVICE);
 625                 rx_desc->buf_size = mp->skb_size;
 626                 rxq->rx_skb[rx] = skb;
 627                 wmb();
 628                 rx_desc->cmd_sts = BUFFER_OWNED_BY_DMA | RX_ENABLE_INTERRUPT;
 629                 wmb();
 630
 631                 /*
 632                  * The hardware automatically prepends 2 bytes of
 633                  * dummy data to each received packet, so that the
 634                  * IP header ends up 16-byte aligned.
 635                  */
 636                 skb_reserve(skb, 2);
 637         }
 638
 639         if (refilled < budget)
 640                 mp->work_rx_refill &= ~(1 << rxq->index);
 641
 642 oom:
 643         return refilled;
 644 }
 645
 646
 647 /* tx ***********************************************************************/
 648 static inline unsigned int has_tiny_unaligned_frags(struct sk_buff *skb)
 649 {
 650         int frag;
 651
 652         for (frag = 0; frag < skb_shinfo(skb)->nr_frags; frag++) {
 653                 skb_frag_t *fragp = &skb_shinfo(skb)->frags[frag];
 654                 if (fragp->size <= 8 && fragp->page_offset & 7)
 655                         return 1;
 656         }
 657
 658         return 0;
 659 }
 660
 661 static void txq_submit_frag_skb(struct tx_queue *txq, struct sk_buff *skb)
 662 {
 663         int nr_frags = skb_shinfo(skb)->nr_frags;
 664         int frag;
 665
 666         for (frag = 0; frag < nr_frags; frag++) {
 667                 skb_frag_t *this_frag;
 668                 int tx_index;
 669                 struct tx_desc *desc;
 670
 671                 this_frag = &skb_shinfo(skb)->frags[frag];
 672                 tx_index = txq->tx_curr_desc++;
 673                 if (txq->tx_curr_desc == txq->tx_ring_size)
 674                         txq->tx_curr_desc = 0;
 675                 desc = &txq->tx_desc_area[tx_index];
 676
 677                 /*
 678                  * The last fragment will generate an interrupt
 679                  * which will free the skb on TX completion.
 680                  */
 681                 if (frag == nr_frags - 1) {
 682                         desc->cmd_sts = BUFFER_OWNED_BY_DMA |
 683                                         ZERO_PADDING | TX_LAST_DESC |
 684                                         TX_ENABLE_INTERRUPT;
 685                 } else {
 686                         desc->cmd_sts = BUFFER_OWNED_BY_DMA;
 687                 }
 688
 689                 desc->l4i_chk = 0;
 690                 desc->byte_cnt = this_frag->size;
 691                 desc->buf_ptr = dma_map_page(NULL, this_frag->page,
 692                                                 this_frag->page_offset,
 693                                                 this_frag->size,
 694                                                 DMA_TO_DEVICE);
 695         }
 696 }
 697
 698 static inline __be16 sum16_as_be(__sum16 sum)
 699 {
 700         return (__force __be16)sum;
 701 }
 702
 703 static int txq_submit_skb(struct tx_queue *txq, struct sk_buff *skb)
 704 {
 705         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 706         int nr_frags = skb_shinfo(skb)->nr_frags;
 707         int tx_index;
 708         struct tx_desc *desc;
 709         u32 cmd_sts;
 710         u16 l4i_chk;
 711         int length;
 712
 713         cmd_sts = TX_FIRST_DESC | GEN_CRC | BUFFER_OWNED_BY_DMA;
 714         l4i_chk = 0;
 715
 716         if (skb->ip_summed == CHECKSUM_PARTIAL) {
 717                 int tag_bytes;
 718
 719                 BUG_ON(skb->protocol != htons(ETH_P_IP) &&
 720                        skb->protocol != htons(ETH_P_8021Q));
 721
 722                 tag_bytes = (void *)ip_hdr(skb) - (void *)skb->data - ETH_HLEN;
 723                 if (unlikely(tag_bytes & ~12)) {
 724                         if (skb_checksum_help(skb) == 0)
 725                                 goto no_csum;
 726                         kfree_skb(skb);
 727                         return 1;
 728                 }
 729
 730                 if (tag_bytes & 4)
 731                         cmd_sts |= MAC_HDR_EXTRA_4_BYTES;
 732                 if (tag_bytes & 8)
 733                         cmd_sts |= MAC_HDR_EXTRA_8_BYTES;
 734
 735                 cmd_sts |= GEN_TCP_UDP_CHECKSUM |
 736                            GEN_IP_V4_CHECKSUM   |
 737                            ip_hdr(skb)->ihl << TX_IHL_SHIFT;
 738
 739                 switch (ip_hdr(skb)->protocol) {
 740                 case IPPROTO_UDP:
 741                         cmd_sts |= UDP_FRAME;
 742                         l4i_chk = ntohs(sum16_as_be(udp_hdr(skb)->check));
 743                         break;
 744                 case IPPROTO_TCP:
 745                         l4i_chk = ntohs(sum16_as_be(tcp_hdr(skb)->check));
 746                         break;
 747                 default:
 748                         BUG();
 749                 }
 750         } else {
 751 no_csum:
 752                 /* Errata BTS #50, IHL must be 5 if no HW checksum */
 753                 cmd_sts |= 5 << TX_IHL_SHIFT;
 754         }
 755
 756         tx_index = txq->tx_curr_desc++;
 757         if (txq->tx_curr_desc == txq->tx_ring_size)
 758                 txq->tx_curr_desc = 0;
 759         desc = &txq->tx_desc_area[tx_index];
 760
 761         if (nr_frags) {
 762                 txq_submit_frag_skb(txq, skb);
 763                 length = skb_headlen(skb);
 764         } else {
 765                 cmd_sts |= ZERO_PADDING | TX_LAST_DESC | TX_ENABLE_INTERRUPT;
 766                 length = skb->len;
 767         }
 768
 769         desc->l4i_chk = l4i_chk;
 770         desc->byte_cnt = length;
 771         desc->buf_ptr = dma_map_single(NULL, skb->data, length, DMA_TO_DEVICE);
 772
 773         __skb_queue_tail(&txq->tx_skb, skb);
 774
 775         /* ensure all other descriptors are written before first cmd_sts */
 776         wmb();
 777         desc->cmd_sts = cmd_sts;
 778
 779         /* clear TX_END status */
 780         mp->work_tx_end &= ~(1 << txq->index);
 781
 782         /* ensure all descriptors are written before poking hardware */
 783         wmb();
 784         txq_enable(txq);
 785
 786         txq->tx_desc_count += nr_frags + 1;
 787
 788         return 0;
 789 }
 790
 791 static int mv643xx_eth_xmit(struct sk_buff *skb, struct net_device *dev)
 792 {
 793         struct mv643xx_eth_private *mp = netdev_priv(dev);
 794         int queue;
 795         struct tx_queue *txq;
 796         struct netdev_queue *nq;
 797
 798         queue = skb_get_queue_mapping(skb);
 799         txq = mp->txq + queue;
 800         nq = netdev_get_tx_queue(dev, queue);
 801
 802         if (has_tiny_unaligned_frags(skb) && __skb_linearize(skb)) {
 803                 txq->tx_dropped++;
 804                 dev_printk(KERN_DEBUG, &dev->dev,
 805                            "failed to linearize skb with tiny "
 806                            "unaligned fragment\n");
 807                 return NETDEV_TX_BUSY;
 808         }
 809
 810         if (txq->tx_ring_size - txq->tx_desc_count < MAX_SKB_FRAGS + 1) {
 811                 if (net_ratelimit())
 812                         dev_printk(KERN_ERR, &dev->dev, "tx queue full?!\n");
 813                 kfree_skb(skb);
 814                 return NETDEV_TX_OK;
 815         }
 816
 817         if (!txq_submit_skb(txq, skb)) {
 818                 int entries_left;
 819
 820                 txq->tx_bytes += skb->len;
 821                 txq->tx_packets++;
 822                 dev->trans_start = jiffies;
 823
 824                 entries_left = txq->tx_ring_size - txq->tx_desc_count;
 825                 if (entries_left < MAX_SKB_FRAGS + 1)
 826                         netif_tx_stop_queue(nq);
 827         }
 828
 829         return NETDEV_TX_OK;
 830 }
 831
 832
 833 /* tx napi ******************************************************************/
 834 static void txq_kick(struct tx_queue *txq)
 835 {
 836         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 837         struct netdev_queue *nq = netdev_get_tx_queue(mp->dev, txq->index);
 838         u32 hw_desc_ptr;
 839         u32 expected_ptr;
 840
 841         __netif_tx_lock(nq, smp_processor_id());
 842
 843         if (rdlp(mp, TXQ_COMMAND) & (1 << txq->index))
 844                 goto out;
 845
 846         hw_desc_ptr = rdlp(mp, TXQ_CURRENT_DESC_PTR(txq->index));
 847         expected_ptr = (u32)txq->tx_desc_dma +
 848                                 txq->tx_curr_desc * sizeof(struct tx_desc);
 849
 850         if (hw_desc_ptr != expected_ptr)
 851                 txq_enable(txq);
 852
 853 out:
 854         __netif_tx_unlock(nq);
 855
 856         mp->work_tx_end &= ~(1 << txq->index);
 857 }
 858
 859 static int txq_reclaim(struct tx_queue *txq, int budget, int force)
 860 {
 861         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 862         struct netdev_queue *nq = netdev_get_tx_queue(mp->dev, txq->index);
 863         int reclaimed;
 864
 865         __netif_tx_lock(nq, smp_processor_id());
 866
 867         reclaimed = 0;
 868         while (reclaimed < budget && txq->tx_desc_count > 0) {
 869                 int tx_index;
 870                 struct tx_desc *desc;
 871                 u32 cmd_sts;
 872                 struct sk_buff *skb;
 873
 874                 tx_index = txq->tx_used_desc;
 875                 desc = &txq->tx_desc_area[tx_index];
 876                 cmd_sts = desc->cmd_sts;
 877
 878                 if (cmd_sts & BUFFER_OWNED_BY_DMA) {
 879                         if (!force)
 880                                 break;
 881                         desc->cmd_sts = cmd_sts & ~BUFFER_OWNED_BY_DMA;
 882                 }
 883
 884                 txq->tx_used_desc = tx_index + 1;
 885                 if (txq->tx_used_desc == txq->tx_ring_size)
 886                         txq->tx_used_desc = 0;
 887
 888                 reclaimed++;
 889                 txq->tx_desc_count--;
 890
 891                 skb = NULL;
 892                 if (cmd_sts & TX_LAST_DESC)
 893                         skb = __skb_dequeue(&txq->tx_skb);
 894
 895                 if (cmd_sts & ERROR_SUMMARY) {
 896                         dev_printk(KERN_INFO, &mp->dev->dev, "tx error\n");
 897                         mp->dev->stats.tx_errors++;
 898                 }
 899
 900                 if (cmd_sts & TX_FIRST_DESC) {
 901                         dma_unmap_single(NULL, desc->buf_ptr,
 902                                          desc->byte_cnt, DMA_TO_DEVICE);
 903                 } else {
 904                         dma_unmap_page(NULL, desc->buf_ptr,
 905                                        desc->byte_cnt, DMA_TO_DEVICE);
 906                 }
 907
 908                 if (skb != NULL) {
 909                         if (skb_queue_len(&mp->rx_recycle) <
 910                                         mp->default_rx_ring_size &&
 911                             skb_recycle_check(skb, mp->skb_size +
 912                                         dma_get_cache_alignment() - 1))
 913                                 __skb_queue_head(&mp->rx_recycle, skb);
 914                         else
 915                                 dev_kfree_skb(skb);
 916                 }
 917         }
 918
 919         __netif_tx_unlock(nq);
 920
 921         if (reclaimed < budget)
 922                 mp->work_tx &= ~(1 << txq->index);
 923
 924         return reclaimed;
 925 }
 926
 927
 928 /* tx rate control **********************************************************/
 929 /*
 930  * Set total maximum TX rate (shared by all TX queues for this port)
 931  * to 'rate' bits per second, with a maximum burst of 'burst' bytes.
 932  */
 933 static void tx_set_rate(struct mv643xx_eth_private *mp, int rate, int burst)
 934 {
 935         int token_rate;
 936         int mtu;
 937         int bucket_size;
 938
 939         token_rate = ((rate / 1000) * 64) / (mp->shared->t_clk / 1000);
 940         if (token_rate > 1023)
 941                 token_rate = 1023;
 942
 943         mtu = (mp->dev->mtu + 255) >> 8;
 944         if (mtu > 63)
 945                 mtu = 63;
 946
 947         bucket_size = (burst + 255) >> 8;
 948         if (bucket_size > 65535)
 949                 bucket_size = 65535;
 950
 951         switch (mp->shared->tx_bw_control) {
 952         case TX_BW_CONTROL_OLD_LAYOUT:
 953                 wrlp(mp, TX_BW_RATE, token_rate);
 954                 wrlp(mp, TX_BW_MTU, mtu);
 955                 wrlp(mp, TX_BW_BURST, bucket_size);
 956                 break;
 957         case TX_BW_CONTROL_NEW_LAYOUT:
 958                 wrlp(mp, TX_BW_RATE_MOVED, token_rate);
 959                 wrlp(mp, TX_BW_MTU_MOVED, mtu);
 960                 wrlp(mp, TX_BW_BURST_MOVED, bucket_size);
 961                 break;
 962         }
 963 }
 964
 965 static void txq_set_rate(struct tx_queue *txq, int rate, int burst)
 966 {
 967         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 968         int token_rate;
 969         int bucket_size;
 970
 971         token_rate = ((rate / 1000) * 64) / (mp->shared->t_clk / 1000);
 972         if (token_rate > 1023)
 973                 token_rate = 1023;
 974
 975         bucket_size = (burst + 255) >> 8;
 976         if (bucket_size > 65535)
 977                 bucket_size = 65535;
 978
 979         wrlp(mp, TXQ_BW_TOKENS(txq->index), token_rate << 14);
 980         wrlp(mp, TXQ_BW_CONF(txq->index), (bucket_size << 10) | token_rate);
 981 }
 982
 983 static void txq_set_fixed_prio_mode(struct tx_queue *txq)
 984 {
 985         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 986         int off;
 987         u32 val;
 988
 989         /*
 990          * Turn on fixed priority mode.
 991          */
 992         off = 0;
 993         switch (mp->shared->tx_bw_control) {
 994         case TX_BW_CONTROL_OLD_LAYOUT:
 995                 off = TXQ_FIX_PRIO_CONF;
 996                 break;
 997         case TX_BW_CONTROL_NEW_LAYOUT:
 998                 off = TXQ_FIX_PRIO_CONF_MOVED;
 999                 break;
1000         }
1001
1002         if (off) {
1003                 val = rdlp(mp, off);
1004                 val |= 1 << txq->index;
1005                 wrlp(mp, off, val);
1006         }
1007 }
1008
1009 static void txq_set_wrr(struct tx_queue *txq, int weight)
1010 {
1011         struct mv643xx_eth_private *mp = txq_to_mp(txq);
1012         int off;
1013         u32 val;
1014
1015         /*
1016          * Turn off fixed priority mode.
1017          */
1018         off = 0;
1019         switch (mp->shared->tx_bw_control) {
1020         case TX_BW_CONTROL_OLD_LAYOUT:
1021                 off = TXQ_FIX_PRIO_CONF;
1022                 break;
1023         case TX_BW_CONTROL_NEW_LAYOUT:
1024                 off = TXQ_FIX_PRIO_CONF_MOVED;
1025                 break;
1026         }
1027
1028         if (off) {
1029                 val = rdlp(mp, off);
1030                 val &= ~(1 << txq->index);
1031                 wrlp(mp, off, val);
1032
1033                 /*
1034                  * Configure WRR weight for this queue.
1035                  */
1036
1037                 val = rdlp(mp, off);
1038                 val = (val & ~0xff) | (weight & 0xff);
1039                 wrlp(mp, TXQ_BW_WRR_CONF(txq->index), val);
1040         }
1041 }
1042
1043
1044 /* mii management interface *************************************************/
1045 static irqreturn_t mv643xx_eth_err_irq(int irq, void *dev_id)
1046 {
1047         struct mv643xx_eth_shared_private *msp = dev_id;
1048
1049         if (readl(msp->base + ERR_INT_CAUSE) & ERR_INT_SMI_DONE) {
1050                 writel(~ERR_INT_SMI_DONE, msp->base + ERR_INT_CAUSE);
1051                 wake_up(&msp->smi_busy_wait);
1052                 return IRQ_HANDLED;
1053         }
1054
1055         return IRQ_NONE;
1056 }
1057
1058 static int smi_is_done(struct mv643xx_eth_shared_private *msp)
1059 {
1060         return !(readl(msp->base + SMI_REG) & SMI_BUSY);
1061 }
1062
1063 static int smi_wait_ready(struct mv643xx_eth_shared_private *msp)
1064 {
1065         if (msp->err_interrupt == NO_IRQ) {
1066                 int i;
1067
1068                 for (i = 0; !smi_is_done(msp); i++) {
1069                         if (i == 10)
1070                                 return -ETIMEDOUT;
1071                         msleep(10);
1072                 }
1073
1074                 return 0;
1075         }
1076
1077         if (!smi_is_done(msp)) {
1078                 wait_event_timeout(msp->smi_busy_wait, smi_is_done(msp),
1079                                    msecs_to_jiffies(100));
1080                 if (!smi_is_done(msp))
1081                         return -ETIMEDOUT;
1082         }
1083
1084         return 0;
1085 }
1086
1087 static int smi_bus_read(struct mii_bus *bus, int addr, int reg)
1088 {
1089         struct mv643xx_eth_shared_private *msp = bus->priv;
1090         void __iomem *smi_reg = msp->base + SMI_REG;
1091         int ret;
1092
1093         if (smi_wait_ready(msp)) {
1094                 printk(KERN_WARNING "mv643xx_eth: SMI bus busy timeout\n");
1095                 return -ETIMEDOUT;
1096         }
1097
1098         writel(SMI_OPCODE_READ | (reg << 21) | (addr << 16), smi_reg);
1099
1100         if (smi_wait_ready(msp)) {
1101                 printk(KERN_WARNING "mv643xx_eth: SMI bus busy timeout\n");
1102                 return -ETIMEDOUT;
1103         }
1104
1105         ret = readl(smi_reg);
1106         if (!(ret & SMI_READ_VALID)) {
1107                 printk(KERN_WARNING "mv643xx_eth: SMI bus read not valid\n");
1108                 return -ENODEV;
1109         }
1110
1111         return ret & 0xffff;
1112 }
1113
1114 static int smi_bus_write(struct mii_bus *bus, int addr, int reg, u16 val)
1115 {
1116         struct mv643xx_eth_shared_private *msp = bus->priv;
1117         void __iomem *smi_reg = msp->base + SMI_REG;
1118
1119         if (smi_wait_ready(msp)) {
1120                 printk(KERN_WARNING "mv643xx_eth: SMI bus busy timeout\n");
1121                 return -ETIMEDOUT;
1122         }
1123
1124         writel(SMI_OPCODE_WRITE | (reg << 21) |
1125                 (addr << 16) | (val & 0xffff), smi_reg);
1126
1127         if (smi_wait_ready(msp)) {
1128                 printk(KERN_WARNING "mv643xx_eth: SMI bus busy timeout\n");
1129                 return -ETIMEDOUT;
1130         }
1131
1132         return 0;
1133 }
1134
1135
1136 /* statistics ***************************************************************/
1137 static struct net_device_stats *mv643xx_eth_get_stats(struct net_device *dev)
1138 {
1139         struct mv643xx_eth_private *mp = netdev_priv(dev);
1140         struct net_device_stats *stats = &dev->stats;
1141         unsigned long tx_packets = 0;
1142         unsigned long tx_bytes = 0;
1143         unsigned long tx_dropped = 0;
1144         int i;
1145
1146         for (i = 0; i < mp->txq_count; i++) {
1147                 struct tx_queue *txq = mp->txq + i;
1148
1149                 tx_packets += txq->tx_packets;
1150                 tx_bytes += txq->tx_bytes;
1151                 tx_dropped += txq->tx_dropped;
1152         }
1153
1154         stats->tx_packets = tx_packets;
1155         stats->tx_bytes = tx_bytes;
1156         stats->tx_dropped = tx_dropped;
1157
1158         return stats;
1159 }
1160
1161 static inline u32 mib_read(struct mv643xx_eth_private *mp, int offset)
1162 {
1163         return rdl(mp, MIB_COUNTERS(mp->port_num) + offset);
1164 }
1165
1166 static void mib_counters_clear(struct mv643xx_eth_private *mp)
1167 {
1168         int i;
1169
1170         for (i = 0; i < 0x80; i += 4)
1171                 mib_read(mp, i);
1172 }
1173
1174 static void mib_counters_update(struct mv643xx_eth_private *mp)
1175 {
1176         struct mib_counters *p = &mp->mib_counters;
1177
1178         spin_lock(&mp->mib_counters_lock);
1179         p->good_octets_received += mib_read(mp, 0x00);
1180         p->good_octets_received += (u64)mib_read(mp, 0x04) << 32;
1181         p->bad_octets_received += mib_read(mp, 0x08);
1182         p->internal_mac_transmit_err += mib_read(mp, 0x0c);
1183         p->good_frames_received += mib_read(mp, 0x10);
1184         p->bad_frames_received += mib_read(mp, 0x14);
1185         p->broadcast_frames_received += mib_read(mp, 0x18);
1186         p->multicast_frames_received += mib_read(mp, 0x1c);
1187         p->frames_64_octets += mib_read(mp, 0x20);
1188         p->frames_65_to_127_octets += mib_read(mp, 0x24);
1189         p->frames_128_to_255_octets += mib_read(mp, 0x28);
1190         p->frames_256_to_511_octets += mib_read(mp, 0x2c);
1191         p->frames_512_to_1023_octets += mib_read(mp, 0x30);
1192         p->frames_1024_to_max_octets += mib_read(mp, 0x34);
1193         p->good_octets_sent += mib_read(mp, 0x38);
1194         p->good_octets_sent += (u64)mib_read(mp, 0x3c) << 32;
1195         p->good_frames_sent += mib_read(mp, 0x40);
1196         p->excessive_collision += mib_read(mp, 0x44);
1197         p->multicast_frames_sent += mib_read(mp, 0x48);
1198         p->broadcast_frames_sent += mib_read(mp, 0x4c);
1199         p->unrec_mac_control_received += mib_read(mp, 0x50);
1200         p->fc_sent += mib_read(mp, 0x54);
1201         p->good_fc_received += mib_read(mp, 0x58);
1202         p->bad_fc_received += mib_read(mp, 0x5c);
1203         p->undersize_received += mib_read(mp, 0x60);
1204         p->fragments_received += mib_read(mp, 0x64);
1205         p->oversize_received += mib_read(mp, 0x68);
1206         p->jabber_received += mib_read(mp, 0x6c);
1207         p->mac_receive_error += mib_read(mp, 0x70);
1208         p->bad_crc_event += mib_read(mp, 0x74);
1209         p->collision += mib_read(mp, 0x78);
1210         p->late_collision += mib_read(mp, 0x7c);
1211         spin_unlock(&mp->mib_counters_lock);
1212
1213         mod_timer(&mp->mib_counters_timer, jiffies + 30 * HZ);
1214 }
1215
1216 static void mib_counters_timer_wrapper(unsigned long _mp)
1217 {
1218         struct mv643xx_eth_private *mp = (void *)_mp;
1219
1220         mib_counters_update(mp);
1221 }
1222
1223
1224 /* interrupt coalescing *****************************************************/
1225 /*
1226  * Hardware coalescing parameters are set in units of 64 t_clk
1227  * cycles.  I.e.:
1228  *
1229  *      coal_delay_in_usec = 64000000 * register_value / t_clk_rate
1230  *
1231  *      register_value = coal_delay_in_usec * t_clk_rate / 64000000
1232  *
1233  * In the ->set*() methods, we round the computed register value
1234  * to the nearest integer.
1235  */
1236 static unsigned int get_rx_coal(struct mv643xx_eth_private *mp)
1237 {
1238         u32 val = rdlp(mp, SDMA_CONFIG);
1239         u64 temp;
1240
1241         if (mp->shared->extended_rx_coal_limit)
1242                 temp = ((val & 0x02000000) >> 10) | ((val & 0x003fff80) >> 7);
1243         else
1244                 temp = (val & 0x003fff00) >> 8;
1245
1246         temp *= 64000000;
1247         do_div(temp, mp->shared->t_clk);
1248
1249         return (unsigned int)temp;
1250 }
1251
1252 static void set_rx_coal(struct mv643xx_eth_private *mp, unsigned int usec)
1253 {
1254         u64 temp;
1255         u32 val;
1256
1257         temp = (u64)usec * mp->shared->t_clk;
1258         temp += 31999999;
1259         do_div(temp, 64000000);
1260
1261         val = rdlp(mp, SDMA_CONFIG);
1262         if (mp->shared->extended_rx_coal_limit) {
1263                 if (temp > 0xffff)
1264                         temp = 0xffff;
1265                 val &= ~0x023fff80;
1266                 val |= (temp & 0x8000) << 10;
1267                 val |= (temp & 0x7fff) << 7;
1268         } else {
1269                 if (temp > 0x3fff)
1270                         temp = 0x3fff;
1271                 val &= ~0x003fff00;
1272                 val |= (temp & 0x3fff) << 8;
1273         }
1274         wrlp(mp, SDMA_CONFIG, val);
1275 }
1276
1277 static unsigned int get_tx_coal(struct mv643xx_eth_private *mp)
1278 {
1279         u64 temp;
1280
1281         temp = (rdlp(mp, TX_FIFO_URGENT_THRESHOLD) & 0x3fff0) >> 4;
1282         temp *= 64000000;
1283         do_div(temp, mp->shared->t_clk);
1284
1285         return (unsigned int)temp;
1286 }
1287
1288 static void set_tx_coal(struct mv643xx_eth_private *mp, unsigned int usec)
1289 {
1290         u64 temp;
1291
1292         temp = (u64)usec * mp->shared->t_clk;
1293         temp += 31999999;
1294         do_div(temp, 64000000);
1295
1296         if (temp > 0x3fff)
1297                 temp = 0x3fff;
1298
1299         wrlp(mp, TX_FIFO_URGENT_THRESHOLD, temp << 4);
1300 }
1301
1302
1303 /* ethtool ******************************************************************/
1304 struct mv643xx_eth_stats {
1305         char stat_string[ETH_GSTRING_LEN];
1306         int sizeof_stat;
1307         int netdev_off;
1308         int mp_off;
1309 };
1310
1311 #define SSTAT(m)                                                \
1312         { #m, FIELD_SIZEOF(struct net_device_stats, m),         \
1313           offsetof(struct net_device, stats.m), -1 }
1314
1315 #define MIBSTAT(m)                                              \
1316         { #m, FIELD_SIZEOF(struct mib_counters, m),             \
1317           -1, offsetof(struct mv643xx_eth_private, mib_counters.m) }
1318
1319 static const struct mv643xx_eth_stats mv643xx_eth_stats[] = {
1320         SSTAT(rx_packets),
1321         SSTAT(tx_packets),
1322         SSTAT(rx_bytes),
1323         SSTAT(tx_bytes),
1324         SSTAT(rx_errors),
1325         SSTAT(tx_errors),
1326         SSTAT(rx_dropped),
1327         SSTAT(tx_dropped),
1328         MIBSTAT(good_octets_received),
1329         MIBSTAT(bad_octets_received),
1330         MIBSTAT(internal_mac_transmit_err),
1331         MIBSTAT(good_frames_received),
1332         MIBSTAT(bad_frames_received),
1333         MIBSTAT(broadcast_frames_received),
1334         MIBSTAT(multicast_frames_received),
1335         MIBSTAT(frames_64_octets),
1336         MIBSTAT(frames_65_to_127_octets),
1337         MIBSTAT(frames_128_to_255_octets),
1338         MIBSTAT(frames_256_to_511_octets),
1339         MIBSTAT(frames_512_to_1023_octets),
1340         MIBSTAT(frames_1024_to_max_octets),
1341         MIBSTAT(good_octets_sent),
1342         MIBSTAT(good_frames_sent),
1343         MIBSTAT(excessive_collision),
1344         MIBSTAT(multicast_frames_sent),
1345         MIBSTAT(broadcast_frames_sent),
1346         MIBSTAT(unrec_mac_control_received),
1347         MIBSTAT(fc_sent),
1348         MIBSTAT(good_fc_received),
1349         MIBSTAT(bad_fc_received),
1350         MIBSTAT(undersize_received),
1351         MIBSTAT(fragments_received),
1352         MIBSTAT(oversize_received),
1353         MIBSTAT(jabber_received),
1354         MIBSTAT(mac_receive_error),
1355         MIBSTAT(bad_crc_event),
1356         MIBSTAT(collision),
1357         MIBSTAT(late_collision),
1358 };
1359
1360 static int
1361 mv643xx_eth_get_settings_phy(struct mv643xx_eth_private *mp,
1362                              struct ethtool_cmd *cmd)
1363 {
1364         int err;
1365
1366         err = phy_read_status(mp->phy);
1367         if (err == 0)
1368                 err = phy_ethtool_gset(mp->phy, cmd);
1369
1370         /*
1371          * The MAC does not support 1000baseT_Half.
1372          */
1373         cmd->supported &= ~SUPPORTED_1000baseT_Half;
1374         cmd->advertising &= ~ADVERTISED_1000baseT_Half;
1375
1376         return err;
1377 }
1378
1379 static int
1380 mv643xx_eth_get_settings_phyless(struct mv643xx_eth_private *mp,
1381                                  struct ethtool_cmd *cmd)
1382 {
1383         u32 port_status;
1384
1385         port_status = rdlp(mp, PORT_STATUS);
1386
1387         cmd->supported = SUPPORTED_MII;
1388         cmd->advertising = ADVERTISED_MII;
1389         switch (port_status & PORT_SPEED_MASK) {
1390         case PORT_SPEED_10:
1391                 cmd->speed = SPEED_10;
1392                 break;
1393         case PORT_SPEED_100:
1394                 cmd->speed = SPEED_100;
1395                 break;
1396         case PORT_SPEED_1000:
1397                 cmd->speed = SPEED_1000;
1398                 break;
1399         default:
1400                 cmd->speed = -1;
1401                 break;
1402         }
1403         cmd->duplex = (port_status & FULL_DUPLEX) ? DUPLEX_FULL : DUPLEX_HALF;
1404         cmd->port = PORT_MII;
1405         cmd->phy_address = 0;
1406         cmd->transceiver = XCVR_INTERNAL;
1407         cmd->autoneg = AUTONEG_DISABLE;
1408         cmd->maxtxpkt = 1;
1409         cmd->maxrxpkt = 1;
1410
1411         return 0;
1412 }
1413
1414 static int
1415 mv643xx_eth_get_settings(struct net_device *dev, struct ethtool_cmd *cmd)
1416 {
1417         struct mv643xx_eth_private *mp = netdev_priv(dev);
1418
1419         if (mp->phy != NULL)
1420                 return mv643xx_eth_get_settings_phy(mp, cmd);
1421         else
1422                 return mv643xx_eth_get_settings_phyless(mp, cmd);
1423 }
1424
1425 static int
1426 mv643xx_eth_set_settings(struct net_device *dev, struct ethtool_cmd *cmd)
1427 {
1428         struct mv643xx_eth_private *mp = netdev_priv(dev);
1429
1430         if (mp->phy == NULL)
1431                 return -EINVAL;
1432
1433         /*
1434          * The MAC does not support 1000baseT_Half.
1435          */
1436         cmd->advertising &= ~ADVERTISED_1000baseT_Half;
1437
1438         return phy_ethtool_sset(mp->phy, cmd);
1439 }
1440
1441 static void mv643xx_eth_get_drvinfo(struct net_device *dev,
1442                                     struct ethtool_drvinfo *drvinfo)
1443 {
1444         strncpy(drvinfo->driver,  mv643xx_eth_driver_name, 32);
1445         strncpy(drvinfo->version, mv643xx_eth_driver_version, 32);
1446         strncpy(drvinfo->fw_version, "N/A", 32);
1447         strncpy(drvinfo->bus_info, "platform", 32);
1448         drvinfo->n_stats = ARRAY_SIZE(mv643xx_eth_stats);
1449 }
1450
1451 static int mv643xx_eth_nway_reset(struct net_device *dev)
1452 {
1453         struct mv643xx_eth_private *mp = netdev_priv(dev);
1454
1455         if (mp->phy == NULL)
1456                 return -EINVAL;
1457
1458         return genphy_restart_aneg(mp->phy);
1459 }
1460
1461 static u32 mv643xx_eth_get_link(struct net_device *dev)
1462 {
1463         return !!netif_carrier_ok(dev);
1464 }
1465
1466 static int
1467 mv643xx_eth_get_coalesce(struct net_device *dev, struct ethtool_coalesce *ec)
1468 {
1469         struct mv643xx_eth_private *mp = netdev_priv(dev);
1470
1471         ec->rx_coalesce_usecs = get_rx_coal(mp);
1472         ec->tx_coalesce_usecs = get_tx_coal(mp);
1473
1474         return 0;
1475 }
1476
1477 static int
1478 mv643xx_eth_set_coalesce(struct net_device *dev, struct ethtool_coalesce *ec)
1479 {
1480         struct mv643xx_eth_private *mp = netdev_priv(dev);
1481
1482         set_rx_coal(mp, ec->rx_coalesce_usecs);
1483         set_tx_coal(mp, ec->tx_coalesce_usecs);
1484
1485         return 0;
1486 }
1487
1488 static void mv643xx_eth_get_strings(struct net_device *dev,
1489                                     uint32_t stringset, uint8_t *data)
1490 {
1491         int i;
1492
1493         if (stringset == ETH_SS_STATS) {
1494                 for (i = 0; i < ARRAY_SIZE(mv643xx_eth_stats); i++) {
1495                         memcpy(data + i * ETH_GSTRING_LEN,
1496                                 mv643xx_eth_stats[i].stat_string,
1497                                 ETH_GSTRING_LEN);
1498                 }
1499         }
1500 }
1501
1502 static void mv643xx_eth_get_ethtool_stats(struct net_device *dev,
1503                                           struct ethtool_stats *stats,
1504                                           uint64_t *data)
1505 {
1506         struct mv643xx_eth_private *mp = netdev_priv(dev);
1507         int i;
1508
1509         mv643xx_eth_get_stats(dev);
1510         mib_counters_update(mp);
1511
1512         for (i = 0; i < ARRAY_SIZE(mv643xx_eth_stats); i++) {
1513                 const struct mv643xx_eth_stats *stat;
1514                 void *p;
1515
1516                 stat = mv643xx_eth_stats + i;
1517
1518                 if (stat->netdev_off >= 0)
1519                         p = ((void *)mp->dev) + stat->netdev_off;
1520                 else
1521                         p = ((void *)mp) + stat->mp_off;
1522
1523                 data[i] = (stat->sizeof_stat == 8) ?
1524                                 *(uint64_t *)p : *(uint32_t *)p;
1525         }
1526 }
1527
1528 static int mv643xx_eth_get_sset_count(struct net_device *dev, int sset)
1529 {
1530         if (sset == ETH_SS_STATS)
1531                 return ARRAY_SIZE(mv643xx_eth_stats);
1532
1533         return -EOPNOTSUPP;
1534 }
1535
1536 static const struct ethtool_ops mv643xx_eth_ethtool_ops = {
1537         .get_settings           = mv643xx_eth_get_settings,
1538         .set_settings           = mv643xx_eth_set_settings,
1539         .get_drvinfo            = mv643xx_eth_get_drvinfo,
1540         .nway_reset             = mv643xx_eth_nway_reset,
1541         .get_link               = mv643xx_eth_get_link,
1542         .get_coalesce           = mv643xx_eth_get_coalesce,
1543         .set_coalesce           = mv643xx_eth_set_coalesce,
1544         .set_sg                 = ethtool_op_set_sg,
1545         .get_strings            = mv643xx_eth_get_strings,
1546         .get_ethtool_stats      = mv643xx_eth_get_ethtool_stats,
1547         .get_sset_count         = mv643xx_eth_get_sset_count,
1548 };
1549
1550
1551 /* address handling *********************************************************/
1552 static void uc_addr_get(struct mv643xx_eth_private *mp, unsigned char *addr)
1553 {
1554         unsigned int mac_h = rdlp(mp, MAC_ADDR_HIGH);
1555         unsigned int mac_l = rdlp(mp, MAC_ADDR_LOW);
1556
1557         addr[0] = (mac_h >> 24) & 0xff;
1558         addr[1] = (mac_h >> 16) & 0xff;
1559         addr[2] = (mac_h >> 8) & 0xff;
1560         addr[3] = mac_h & 0xff;
1561         addr[4] = (mac_l >> 8) & 0xff;
1562         addr[5] = mac_l & 0xff;
1563 }
1564
1565 static void uc_addr_set(struct mv643xx_eth_private *mp, unsigned char *addr)
1566 {
1567         wrlp(mp, MAC_ADDR_HIGH,
1568                 (addr[0] << 24) | (addr[1] << 16) | (addr[2] << 8) | addr[3]);
1569         wrlp(mp, MAC_ADDR_LOW, (addr[4] << 8) | addr[5]);
1570 }
1571
1572 static u32 uc_addr_filter_mask(struct net_device *dev)
1573 {
1574         struct dev_addr_list *uc_ptr;
1575         u32 nibbles;
1576
1577         if (dev->flags & IFF_PROMISC)
1578                 return 0;
1579
1580         nibbles = 1 << (dev->dev_addr[5] & 0x0f);
1581         for (uc_ptr = dev->uc_list; uc_ptr != NULL; uc_ptr = uc_ptr->next) {
1582                 if (memcmp(dev->dev_addr, uc_ptr->da_addr, 5))
1583                         return 0;
1584                 if ((dev->dev_addr[5] ^ uc_ptr->da_addr[5]) & 0xf0)
1585                         return 0;
1586
1587                 nibbles |= 1 << (uc_ptr->da_addr[5] & 0x0f);
1588         }
1589
1590         return nibbles;
1591 }
1592
1593 static void mv643xx_eth_program_unicast_filter(struct net_device *dev)
1594 {
1595         struct mv643xx_eth_private *mp = netdev_priv(dev);
1596         u32 port_config;
1597         u32 nibbles;
1598         int i;
1599
1600         uc_addr_set(mp, dev->dev_addr);
1601
1602         port_config = rdlp(mp, PORT_CONFIG);
1603         nibbles = uc_addr_filter_mask(dev);
1604         if (!nibbles) {
1605                 port_config |= UNICAST_PROMISCUOUS_MODE;
1606                 wrlp(mp, PORT_CONFIG, port_config);
1607                 return;
1608         }
1609
1610         for (i = 0; i < 16; i += 4) {
1611                 int off = UNICAST_TABLE(mp->port_num) + i;
1612                 u32 v;
1613
1614                 v = 0;
1615                 if (nibbles & 1)
1616                         v |= 0x00000001;
1617                 if (nibbles & 2)
1618                         v |= 0x00000100;
1619                 if (nibbles & 4)
1620                         v |= 0x00010000;
1621                 if (nibbles & 8)
1622                         v |= 0x01000000;
1623                 nibbles >>= 4;
1624
1625                 wrl(mp, off, v);
1626         }
1627
1628         port_config &= ~UNICAST_PROMISCUOUS_MODE;
1629         wrlp(mp, PORT_CONFIG, port_config);
1630 }
1631
1632 static int addr_crc(unsigned char *addr)
1633 {
1634         int crc = 0;
1635         int i;
1636
1637         for (i = 0; i < 6; i++) {
1638                 int j;
1639
1640                 crc = (crc ^ addr[i]) << 8;
1641                 for (j = 7; j >= 0; j--) {
1642                         if (crc & (0x100 << j))
1643                                 crc ^= 0x107 << j;
1644                 }
1645         }
1646
1647         return crc;
1648 }
1649
1650 static void mv643xx_eth_program_multicast_filter(struct net_device *dev)
1651 {
1652         struct mv643xx_eth_private *mp = netdev_priv(dev);
1653         u32 *mc_spec;
1654         u32 *mc_other;
1655         struct dev_addr_list *addr;
1656         int i;
1657
1658         if (dev->flags & (IFF_PROMISC | IFF_ALLMULTI)) {
1659                 int port_num;
1660                 u32 accept;
1661                 int i;
1662
1663 oom:
1664                 port_num = mp->port_num;
1665                 accept = 0x01010101;
1666                 for (i = 0; i < 0x100; i += 4) {
1667                         wrl(mp, SPECIAL_MCAST_TABLE(port_num) + i, accept);
1668                         wrl(mp, OTHER_MCAST_TABLE(port_num) + i, accept);
1669                 }
1670                 return;
1671         }
1672
1673         mc_spec = kmalloc(0x200, GFP_KERNEL);
1674         if (mc_spec == NULL)
1675                 goto oom;
1676         mc_other = mc_spec + (0x100 >> 2);
1677
1678         memset(mc_spec, 0, 0x100);
1679         memset(mc_other, 0, 0x100);
1680
1681         for (addr = dev->mc_list; addr != NULL; addr = addr->next) {
1682                 u8 *a = addr->da_addr;
1683                 u32 *table;
1684                 int entry;
1685
1686                 if (memcmp(a, "\x01\x00\x5e\x00\x00", 5) == 0) {
1687                         table = mc_spec;
1688                         entry = a[5];
1689                 } else {
1690                         table = mc_other;
1691                         entry = addr_crc(a);
1692                 }
1693
1694                 table[entry >> 2] |= 1 << (8 * (entry & 3));
1695         }
1696
1697         for (i = 0; i < 0x100; i += 4) {
1698                 wrl(mp, SPECIAL_MCAST_TABLE(mp->port_num) + i, mc_spec[i >> 2]);
1699                 wrl(mp, OTHER_MCAST_TABLE(mp->port_num) + i, mc_other[i >> 2]);
1700         }
1701
1702         kfree(mc_spec);
1703 }
1704
1705 static void mv643xx_eth_set_rx_mode(struct net_device *dev)
1706 {
1707         mv643xx_eth_program_unicast_filter(dev);
1708         mv643xx_eth_program_multicast_filter(dev);
1709 }
1710
1711 static int mv643xx_eth_set_mac_address(struct net_device *dev, void *addr)
1712 {
1713         struct sockaddr *sa = addr;
1714
1715         memcpy(dev->dev_addr, sa->sa_data, ETH_ALEN);
1716
1717         netif_addr_lock_bh(dev);
1718         mv643xx_eth_program_unicast_filter(dev);
1719         netif_addr_unlock_bh(dev);
1720
1721         return 0;
1722 }
1723
1724
1725 /* rx/tx queue initialisation ***********************************************/
1726 static int rxq_init(struct mv643xx_eth_private *mp, int index)
1727 {
1728         struct rx_queue *rxq = mp->rxq + index;
1729         struct rx_desc *rx_desc;
1730         int size;
1731         int i;
1732
1733         rxq->index = index;
1734
1735         rxq->rx_ring_size = mp->default_rx_ring_size;
1736
1737         rxq->rx_desc_count = 0;
1738         rxq->rx_curr_desc = 0;
1739         rxq->rx_used_desc = 0;
1740
1741         size = rxq->rx_ring_size * sizeof(struct rx_desc);
1742
1743         if (index == 0 && size <= mp->rx_desc_sram_size) {
1744                 rxq->rx_desc_area = ioremap(mp->rx_desc_sram_addr,
1745                                                 mp->rx_desc_sram_size);
1746                 rxq->rx_desc_dma = mp->rx_desc_sram_addr;
1747         } else {
1748                 rxq->rx_desc_area = dma_alloc_coherent(NULL, size,
1749                                                         &rxq->rx_desc_dma,
1750                                                         GFP_KERNEL);
1751         }
1752
1753         if (rxq->rx_desc_area == NULL) {
1754                 dev_printk(KERN_ERR, &mp->dev->dev,
1755                            "can't allocate rx ring (%d bytes)\n", size);
1756                 goto out;
1757         }
1758         memset(rxq->rx_desc_area, 0, size);
1759
1760         rxq->rx_desc_area_size = size;
1761         rxq->rx_skb = kmalloc(rxq->rx_ring_size * sizeof(*rxq->rx_skb),
1762                                                                 GFP_KERNEL);
1763         if (rxq->rx_skb == NULL) {
1764                 dev_printk(KERN_ERR, &mp->dev->dev,
1765                            "can't allocate rx skb ring\n");
1766                 goto out_free;
1767         }
1768
1769         rx_desc = (struct rx_desc *)rxq->rx_desc_area;
1770         for (i = 0; i < rxq->rx_ring_size; i++) {
1771                 int nexti;
1772
1773                 nexti = i + 1;
1774                 if (nexti == rxq->rx_ring_size)
1775                         nexti = 0;
1776
1777                 rx_desc[i].next_desc_ptr = rxq->rx_desc_dma +
1778                                         nexti * sizeof(struct rx_desc);
1779         }
1780
1781         return 0;
1782
1783
1784 out_free:
1785         if (index == 0 && size <= mp->rx_desc_sram_size)
1786                 iounmap(rxq->rx_desc_area);
1787         else
1788                 dma_free_coherent(NULL, size,
1789                                   rxq->rx_desc_area,
1790                                   rxq->rx_desc_dma);
1791
1792 out:
1793         return -ENOMEM;
1794 }
1795
1796 static void rxq_deinit(struct rx_queue *rxq)
1797 {
1798         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
1799         int i;
1800
1801         rxq_disable(rxq);
1802
1803         for (i = 0; i < rxq->rx_ring_size; i++) {
1804                 if (rxq->rx_skb[i]) {
1805                         dev_kfree_skb(rxq->rx_skb[i]);
1806                         rxq->rx_desc_count--;
1807                 }
1808         }
1809
1810         if (rxq->rx_desc_count) {
1811                 dev_printk(KERN_ERR, &mp->dev->dev,
1812                            "error freeing rx ring -- %d skbs stuck\n",
1813                            rxq->rx_desc_count);
1814         }
1815
1816         if (rxq->index == 0 &&
1817             rxq->rx_desc_area_size <= mp->rx_desc_sram_size)
1818                 iounmap(rxq->rx_desc_area);
1819         else
1820                 dma_free_coherent(NULL, rxq->rx_desc_area_size,
1821                                   rxq->rx_desc_area, rxq->rx_desc_dma);
1822
1823         kfree(rxq->rx_skb);
1824 }
1825
1826 static int txq_init(struct mv643xx_eth_private *mp, int index)
1827 {
1828         struct tx_queue *txq = mp->txq + index;
1829         struct tx_desc *tx_desc;
1830         int size;
1831         int i;
1832
1833         txq->index = index;
1834
1835         txq->tx_ring_size = mp->default_tx_ring_size;
1836
1837         txq->tx_desc_count = 0;
1838         txq->tx_curr_desc = 0;
1839         txq->tx_used_desc = 0;
1840
1841         size = txq->tx_ring_size * sizeof(struct tx_desc);
1842
1843         if (index == 0 && size <= mp->tx_desc_sram_size) {
1844                 txq->tx_desc_area = ioremap(mp->tx_desc_sram_addr,
1845                                                 mp->tx_desc_sram_size);
1846                 txq->tx_desc_dma = mp->tx_desc_sram_addr;
1847         } else {
1848                 txq->tx_desc_area = dma_alloc_coherent(NULL, size,
1849                                                         &txq->tx_desc_dma,
1850                                                         GFP_KERNEL);
1851         }
1852
1853         if (txq->tx_desc_area == NULL) {
1854                 dev_printk(KERN_ERR, &mp->dev->dev,
1855                            "can't allocate tx ring (%d bytes)\n", size);
1856                 return -ENOMEM;
1857         }
1858         memset(txq->tx_desc_area, 0, size);
1859
1860         txq->tx_desc_area_size = size;
1861
1862         tx_desc = (struct tx_desc *)txq->tx_desc_area;
1863         for (i = 0; i < txq->tx_ring_size; i++) {
1864                 struct tx_desc *txd = tx_desc + i;
1865                 int nexti;
1866
1867                 nexti = i + 1;
1868                 if (nexti == txq->tx_ring_size)
1869                         nexti = 0;
1870
1871                 txd->cmd_sts = 0;
1872                 txd->next_desc_ptr = txq->tx_desc_dma +
1873                                         nexti * sizeof(struct tx_desc);
1874         }
1875
1876         skb_queue_head_init(&txq->tx_skb);
1877
1878         return 0;
1879 }
1880
1881 static void txq_deinit(struct tx_queue *txq)
1882 {
1883         struct mv643xx_eth_private *mp = txq_to_mp(txq);
1884
1885         txq_disable(txq);
1886         txq_reclaim(txq, txq->tx_ring_size, 1);
1887
1888         BUG_ON(txq->tx_used_desc != txq->tx_curr_desc);
1889
1890         if (txq->index == 0 &&
1891             txq->tx_desc_area_size <= mp->tx_desc_sram_size)
1892                 iounmap(txq->tx_desc_area);
1893         else
1894                 dma_free_coherent(NULL, txq->tx_desc_area_size,
1895                                   txq->tx_desc_area, txq->tx_desc_dma);
1896 }
1897
1898
1899 /* netdev ops and related ***************************************************/
1900 static int mv643xx_eth_collect_events(struct mv643xx_eth_private *mp)
1901 {
1902         u32 int_cause;
1903         u32 int_cause_ext;
1904
1905         int_cause = rdlp(mp, INT_CAUSE) & (INT_TX_END | INT_RX | INT_EXT);
1906         if (int_cause == 0)
1907                 return 0;
1908
1909         int_cause_ext = 0;
1910         if (int_cause & INT_EXT)
1911                 int_cause_ext = rdlp(mp, INT_CAUSE_EXT);
1912
1913         int_cause &= INT_TX_END | INT_RX;
1914         if (int_cause) {
1915                 wrlp(mp, INT_CAUSE, ~int_cause);
1916                 mp->work_tx_end |= ((int_cause & INT_TX_END) >> 19) &
1917                                 ~(rdlp(mp, TXQ_COMMAND) & 0xff);
1918                 mp->work_rx |= (int_cause & INT_RX) >> 2;
1919         }
1920
1921         int_cause_ext &= INT_EXT_LINK_PHY | INT_EXT_TX;
1922         if (int_cause_ext) {
1923                 wrlp(mp, INT_CAUSE_EXT, ~int_cause_ext);
1924                 if (int_cause_ext & INT_EXT_LINK_PHY)
1925                         mp->work_link = 1;
1926                 mp->work_tx |= int_cause_ext & INT_EXT_TX;
1927         }
1928
1929         return 1;
1930 }
1931
1932 static irqreturn_t mv643xx_eth_irq(int irq, void *dev_id)
1933 {
1934         struct net_device *dev = (struct net_device *)dev_id;
1935         struct mv643xx_eth_private *mp = netdev_priv(dev);
1936
1937         if (unlikely(!mv643xx_eth_collect_events(mp)))
1938                 return IRQ_NONE;
1939
1940         wrlp(mp, INT_MASK, 0);
1941         napi_schedule(&mp->napi);
1942
1943         return IRQ_HANDLED;
1944 }
1945
1946 static void handle_link_event(struct mv643xx_eth_private *mp)
1947 {
1948         struct net_device *dev = mp->dev;
1949         u32 port_status;
1950         int speed;
1951         int duplex;
1952         int fc;
1953
1954         port_status = rdlp(mp, PORT_STATUS);
1955         if (!(port_status & LINK_UP)) {
1956                 if (netif_carrier_ok(dev)) {
1957                         int i;
1958
1959                         printk(KERN_INFO "%s: link down\n", dev->name);
1960
1961                         netif_carrier_off(dev);
1962
1963                         for (i = 0; i < mp->txq_count; i++) {
1964                                 struct tx_queue *txq = mp->txq + i;
1965
1966                                 txq_reclaim(txq, txq->tx_ring_size, 1);
1967                                 txq_reset_hw_ptr(txq);
1968                         }
1969                 }
1970                 return;
1971         }
1972
1973         switch (port_status & PORT_SPEED_MASK) {
1974         case PORT_SPEED_10:
1975                 speed = 10;
1976                 break;
1977         case PORT_SPEED_100:
1978                 speed = 100;
1979                 break;
1980         case PORT_SPEED_1000:
1981                 speed = 1000;
1982                 break;
1983         default:
1984                 speed = -1;
1985                 break;
1986         }
1987         duplex = (port_status & FULL_DUPLEX) ? 1 : 0;
1988         fc = (port_status & FLOW_CONTROL_ENABLED) ? 1 : 0;
1989
1990         printk(KERN_INFO "%s: link up, %d Mb/s, %s duplex, "
1991                          "flow control %sabled\n", dev->name,
1992                          speed, duplex ? "full" : "half",
1993                          fc ? "en" : "dis");
1994
1995         if (!netif_carrier_ok(dev))
1996                 netif_carrier_on(dev);
1997 }
1998
1999 static int mv643xx_eth_poll(struct napi_struct *napi, int budget)
2000 {
2001         struct mv643xx_eth_private *mp;
2002         int work_done;
2003
2004         mp = container_of(napi, struct mv643xx_eth_private, napi);
2005
2006         mp->work_rx_refill |= mp->work_rx_oom;
2007         mp->work_rx_oom = 0;
2008
2009         work_done = 0;
2010         while (work_done < budget) {
2011                 u8 queue_mask;
2012                 int queue;
2013                 int work_tbd;
2014
2015                 if (mp->work_link) {
2016                         mp->work_link = 0;
2017                         handle_link_event(mp);
2018                         continue;
2019                 }
2020
2021                 queue_mask = mp->work_tx | mp->work_tx_end |
2022                                 mp->work_rx | mp->work_rx_refill;
2023                 if (!queue_mask) {
2024                         if (mv643xx_eth_collect_events(mp))
2025                                 continue;
2026                         break;
2027                 }
2028
2029                 queue = fls(queue_mask) - 1;
2030                 queue_mask = 1 << queue;
2031
2032                 work_tbd = budget - work_done;
2033                 if (work_tbd > 16)
2034                         work_tbd = 16;
2035
2036                 if (mp->work_tx_end & queue_mask) {
2037                         txq_kick(mp->txq + queue);
2038                 } else if (mp->work_tx & queue_mask) {
2039                         work_done += txq_reclaim(mp->txq + queue, work_tbd, 0);
2040                         txq_maybe_wake(mp->txq + queue);
2041                 } else if (mp->work_rx & queue_mask) {
2042                         work_done += rxq_process(mp->rxq + queue, work_tbd);
2043                 } else if (mp->work_rx_refill & queue_mask) {
2044                         work_done += rxq_refill(mp->rxq + queue, work_tbd);
2045                 } else {
2046                         BUG();
2047                 }
2048         }
2049
2050         if (work_done < budget) {
2051                 if (mp->work_rx_oom)
2052                         mod_timer(&mp->rx_oom, jiffies + (HZ / 10));
2053                 napi_complete(napi);
2054                 wrlp(mp, INT_MASK, INT_TX_END | INT_RX | INT_EXT);
2055         }
2056
2057         return work_done;
2058 }
2059
2060 static inline void oom_timer_wrapper(unsigned long data)
2061 {
2062         struct mv643xx_eth_private *mp = (void *)data;
2063
2064         napi_schedule(&mp->napi);
2065 }
2066
2067 static void phy_reset(struct mv643xx_eth_private *mp)
2068 {
2069         int data;
2070
2071         data = phy_read(mp->phy, MII_BMCR);
2072         if (data < 0)
2073                 return;
2074
2075         data |= BMCR_RESET;
2076         if (phy_write(mp->phy, MII_BMCR, data) < 0)
2077                 return;
2078
2079         do {
2080                 data = phy_read(mp->phy, MII_BMCR);
2081         } while (data >= 0 && data & BMCR_RESET);
2082 }
2083
2084 static void port_start(struct mv643xx_eth_private *mp)
2085 {
2086         u32 pscr;
2087         int i;
2088
2089         /*
2090          * Perform PHY reset, if there is a PHY.
2091          */
2092         if (mp->phy != NULL) {
2093                 struct ethtool_cmd cmd;
2094
2095                 mv643xx_eth_get_settings(mp->dev, &cmd);
2096                 phy_reset(mp);
2097                 mv643xx_eth_set_settings(mp->dev, &cmd);
2098         }
2099
2100         /*
2101          * Configure basic link parameters.
2102          */
2103         pscr = rdlp(mp, PORT_SERIAL_CONTROL);
2104
2105         pscr |= SERIAL_PORT_ENABLE;
2106         wrlp(mp, PORT_SERIAL_CONTROL, pscr);
2107
2108         pscr |= DO_NOT_FORCE_LINK_FAIL;
2109         if (mp->phy == NULL)
2110                 pscr |= FORCE_LINK_PASS;
2111         wrlp(mp, PORT_SERIAL_CONTROL, pscr);
2112
2113         wrlp(mp, SDMA_CONFIG, PORT_SDMA_CONFIG_DEFAULT_VALUE);
2114
2115         /*
2116          * Configure TX path and queues.
2117          */
2118         tx_set_rate(mp, 1000000000, 16777216);
2119         for (i = 0; i < mp->txq_count; i++) {
2120                 struct tx_queue *txq = mp->txq + i;
2121
2122                 txq_reset_hw_ptr(txq);
2123                 txq_set_rate(txq, 1000000000, 16777216);
2124                 txq_set_fixed_prio_mode(txq);
2125         }
2126
2127         /*
2128          * Add configured unicast address to address filter table.
2129          */
2130         mv643xx_eth_program_unicast_filter(mp->dev);
2131
2132         /*
2133          * Receive all unmatched unicast, TCP, UDP, BPDU and broadcast
2134          * frames to RX queue #0, and include the pseudo-header when
2135          * calculating receive checksums.
2136          */
2137         wrlp(mp, PORT_CONFIG, 0x02000000);
2138
2139         /*
2140          * Treat BPDUs as normal multicasts, and disable partition mode.
2141          */
2142         wrlp(mp, PORT_CONFIG_EXT, 0x00000000);
2143
2144         /*
2145          * Enable the receive queues.
2146          */
2147         for (i = 0; i < mp->rxq_count; i++) {
2148                 struct rx_queue *rxq = mp->rxq + i;
2149                 u32 addr;
2150
2151                 addr = (u32)rxq->rx_desc_dma;
2152                 addr += rxq->rx_curr_desc * sizeof(struct rx_desc);
2153                 wrlp(mp, RXQ_CURRENT_DESC_PTR(i), addr);
2154
2155                 rxq_enable(rxq);
2156         }
2157 }
2158
2159 static void mv643xx_eth_recalc_skb_size(struct mv643xx_eth_private *mp)
2160 {
2161         int skb_size;
2162
2163         /*
2164          * Reserve 2+14 bytes for an ethernet header (the hardware
2165          * automatically prepends 2 bytes of dummy data to each
2166          * received packet), 16 bytes for up to four VLAN tags, and
2167          * 4 bytes for the trailing FCS -- 36 bytes total.
2168          */
2169         skb_size = mp->dev->mtu + 36;
2170
2171         /*
2172          * Make sure that the skb size is a multiple of 8 bytes, as
2173          * the lower three bits of the receive descriptor's buffer
2174          * size field are ignored by the hardware.
2175          */
2176         mp->skb_size = (skb_size + 7) & ~7;
2177 }
2178
2179 static int mv643xx_eth_open(struct net_device *dev)
2180 {
2181         struct mv643xx_eth_private *mp = netdev_priv(dev);
2182         int err;
2183         int i;
2184
2185         wrlp(mp, INT_CAUSE, 0);
2186         wrlp(mp, INT_CAUSE_EXT, 0);
2187         rdlp(mp, INT_CAUSE_EXT);
2188
2189         err = request_irq(dev->irq, mv643xx_eth_irq,
2190                           IRQF_SHARED, dev->name, dev);
2191         if (err) {
2192                 dev_printk(KERN_ERR, &dev->dev, "can't assign irq\n");
2193                 return -EAGAIN;
2194         }
2195
2196         mv643xx_eth_recalc_skb_size(mp);
2197
2198         napi_enable(&mp->napi);
2199
2200         skb_queue_head_init(&mp->rx_recycle);
2201
2202         for (i = 0; i < mp->rxq_count; i++) {
2203                 err = rxq_init(mp, i);
2204                 if (err) {
2205                         while (--i >= 0)
2206                                 rxq_deinit(mp->rxq + i);
2207                         goto out;
2208                 }
2209
2210                 rxq_refill(mp->rxq + i, INT_MAX);
2211         }
2212
2213         if (mp->work_rx_oom) {
2214                 mp->rx_oom.expires = jiffies + (HZ / 10);
2215                 add_timer(&mp->rx_oom);
2216         }
2217
2218         for (i = 0; i < mp->txq_count; i++) {
2219                 err = txq_init(mp, i);
2220                 if (err) {
2221                         while (--i >= 0)
2222                                 txq_deinit(mp->txq + i);
2223                         goto out_free;
2224                 }
2225         }
2226
2227         netif_carrier_off(dev);
2228
2229         port_start(mp);
2230
2231         set_rx_coal(mp, 0);
2232         set_tx_coal(mp, 0);
2233
2234         wrlp(mp, INT_MASK_EXT, INT_EXT_LINK_PHY | INT_EXT_TX);
2235         wrlp(mp, INT_MASK, INT_TX_END | INT_RX | INT_EXT);
2236
2237         return 0;
2238
2239
2240 out_free:
2241         for (i = 0; i < mp->rxq_count; i++)
2242                 rxq_deinit(mp->rxq + i);
2243 out:
2244         free_irq(dev->irq, dev);
2245
2246         return err;
2247 }
2248
2249 static void port_reset(struct mv643xx_eth_private *mp)
2250 {
2251         unsigned int data;
2252         int i;
2253
2254         for (i = 0; i < mp->rxq_count; i++)
2255                 rxq_disable(mp->rxq + i);
2256         for (i = 0; i < mp->txq_count; i++)
2257                 txq_disable(mp->txq + i);
2258
2259         while (1) {
2260                 u32 ps = rdlp(mp, PORT_STATUS);
2261
2262                 if ((ps & (TX_IN_PROGRESS | TX_FIFO_EMPTY)) == TX_FIFO_EMPTY)
2263                         break;
2264                 udelay(10);
2265         }
2266
2267         /* Reset the Enable bit in the Configuration Register */
2268         data = rdlp(mp, PORT_SERIAL_CONTROL);
2269         data &= ~(SERIAL_PORT_ENABLE            |
2270                   DO_NOT_FORCE_LINK_FAIL        |
2271                   FORCE_LINK_PASS);
2272         wrlp(mp, PORT_SERIAL_CONTROL, data);
2273 }
2274
2275 static int mv643xx_eth_stop(struct net_device *dev)
2276 {
2277         struct mv643xx_eth_private *mp = netdev_priv(dev);
2278         int i;
2279
2280         wrlp(mp, INT_MASK_EXT, 0x00000000);
2281         wrlp(mp, INT_MASK, 0x00000000);
2282         rdlp(mp, INT_MASK);
2283
2284         del_timer_sync(&mp->mib_counters_timer);
2285
2286         napi_disable(&mp->napi);
2287
2288         del_timer_sync(&mp->rx_oom);
2289
2290         netif_carrier_off(dev);
2291
2292         free_irq(dev->irq, dev);
2293
2294         port_reset(mp);
2295         mv643xx_eth_get_stats(dev);
2296         mib_counters_update(mp);
2297
2298         skb_queue_purge(&mp->rx_recycle);
2299
2300         for (i = 0; i < mp->rxq_count; i++)
2301                 rxq_deinit(mp->rxq + i);
2302         for (i = 0; i < mp->txq_count; i++)
2303                 txq_deinit(mp->txq + i);
2304
2305         return 0;
2306 }
2307
2308 static int mv643xx_eth_ioctl(struct net_device *dev, struct ifreq *ifr, int cmd)
2309 {
2310         struct mv643xx_eth_private *mp = netdev_priv(dev);
2311
2312         if (mp->phy != NULL)
2313                 return phy_mii_ioctl(mp->phy, if_mii(ifr), cmd);
2314
2315         return -EOPNOTSUPP;
2316 }
2317
2318 static int mv643xx_eth_change_mtu(struct net_device *dev, int new_mtu)
2319 {
2320         struct mv643xx_eth_private *mp = netdev_priv(dev);
2321
2322         if (new_mtu < 64 || new_mtu > 9500)
2323                 return -EINVAL;
2324
2325         dev->mtu = new_mtu;
2326         mv643xx_eth_recalc_skb_size(mp);
2327         tx_set_rate(mp, 1000000000, 16777216);
2328
2329         if (!netif_running(dev))
2330                 return 0;
2331
2332         /*
2333          * Stop and then re-open the interface. This will allocate RX
2334          * skbs of the new MTU.
2335          * There is a possible danger that the open will not succeed,
2336          * due to memory being full.
2337          */
2338         mv643xx_eth_stop(dev);
2339         if (mv643xx_eth_open(dev)) {
2340                 dev_printk(KERN_ERR, &dev->dev,
2341                            "fatal error on re-opening device after "
2342                            "MTU change\n");
2343         }
2344
2345         return 0;
2346 }
2347
2348 static void tx_timeout_task(struct work_struct *ugly)
2349 {
2350         struct mv643xx_eth_private *mp;
2351
2352         mp = container_of(ugly, struct mv643xx_eth_private, tx_timeout_task);
2353         if (netif_running(mp->dev)) {
2354                 netif_tx_stop_all_queues(mp->dev);
2355                 port_reset(mp);
2356                 port_start(mp);
2357                 netif_tx_wake_all_queues(mp->dev);
2358         }
2359 }
2360
2361 static void mv643xx_eth_tx_timeout(struct net_device *dev)
2362 {
2363         struct mv643xx_eth_private *mp = netdev_priv(dev);
2364
2365         dev_printk(KERN_INFO, &dev->dev, "tx timeout\n");
2366
2367         schedule_work(&mp->tx_timeout_task);
2368 }
2369
2370 #ifdef CONFIG_NET_POLL_CONTROLLER
2371 static void mv643xx_eth_netpoll(struct net_device *dev)
2372 {
2373         struct mv643xx_eth_private *mp = netdev_priv(dev);
2374
2375         wrlp(mp, INT_MASK, 0x00000000);
2376         rdlp(mp, INT_MASK);
2377
2378         mv643xx_eth_irq(dev->irq, dev);
2379
2380         wrlp(mp, INT_MASK, INT_TX_END | INT_RX | INT_EXT);
2381 }
2382 #endif
2383
2384
2385 /* platform glue ************************************************************/
2386 static void
2387 mv643xx_eth_conf_mbus_windows(struct mv643xx_eth_shared_private *msp,
2388                               struct mbus_dram_target_info *dram)
2389 {
2390         void __iomem *base = msp->base;
2391         u32 win_enable;
2392         u32 win_protect;
2393         int i;
2394
2395         for (i = 0; i < 6; i++) {
2396                 writel(0, base + WINDOW_BASE(i));
2397                 writel(0, base + WINDOW_SIZE(i));
2398                 if (i < 4)
2399                         writel(0, base + WINDOW_REMAP_HIGH(i));
2400         }
2401
2402         win_enable = 0x3f;
2403         win_protect = 0;
2404
2405         for (i = 0; i < dram->num_cs; i++) {
2406                 struct mbus_dram_window *cs = dram->cs + i;
2407
2408                 writel((cs->base & 0xffff0000) |
2409                         (cs->mbus_attr << 8) |
2410                         dram->mbus_dram_target_id, base + WINDOW_BASE(i));
2411                 writel((cs->size - 1) & 0xffff0000, base + WINDOW_SIZE(i));
2412
2413                 win_enable &= ~(1 << i);
2414                 win_protect |= 3 << (2 * i);
2415         }
2416
2417         writel(win_enable, base + WINDOW_BAR_ENABLE);
2418         msp->win_protect = win_protect;
2419 }
2420
2421 static void infer_hw_params(struct mv643xx_eth_shared_private *msp)
2422 {
2423         /*
2424          * Check whether we have a 14-bit coal limit field in bits
2425          * [21:8], or a 16-bit coal limit in bits [25,21:7] of the
2426          * SDMA config register.
2427          */
2428         writel(0x02000000, msp->base + 0x0400 + SDMA_CONFIG);
2429         if (readl(msp->base + 0x0400 + SDMA_CONFIG) & 0x02000000)
2430                 msp->extended_rx_coal_limit = 1;
2431         else
2432                 msp->extended_rx_coal_limit = 0;
2433
2434         /*
2435          * Check whether the MAC supports TX rate control, and if
2436          * yes, whether its associated registers are in the old or
2437          * the new place.
2438          */
2439         writel(1, msp->base + 0x0400 + TX_BW_MTU_MOVED);
2440         if (readl(msp->base + 0x0400 + TX_BW_MTU_MOVED) & 1) {
2441                 msp->tx_bw_control = TX_BW_CONTROL_NEW_LAYOUT;
2442         } else {
2443                 writel(7, msp->base + 0x0400 + TX_BW_RATE);
2444                 if (readl(msp->base + 0x0400 + TX_BW_RATE) & 7)
2445                         msp->tx_bw_control = TX_BW_CONTROL_OLD_LAYOUT;
2446                 else
2447                         msp->tx_bw_control = TX_BW_CONTROL_ABSENT;
2448         }
2449 }
2450
2451 static int mv643xx_eth_shared_probe(struct platform_device *pdev)
2452 {
2453         static int mv643xx_eth_version_printed;
2454         struct mv643xx_eth_shared_platform_data *pd = pdev->dev.platform_data;
2455         struct mv643xx_eth_shared_private *msp;
2456         struct resource *res;
2457         int ret;
2458
2459         if (!mv643xx_eth_version_printed++)
2460                 printk(KERN_NOTICE "MV-643xx 10/100/1000 ethernet "
2461                         "driver version %s\n", mv643xx_eth_driver_version);
2462
2463         ret = -EINVAL;
2464         res = platform_get_resource(pdev, IORESOURCE_MEM, 0);
2465         if (res == NULL)
2466                 goto out;
2467
2468         ret = -ENOMEM;
2469         msp = kmalloc(sizeof(*msp), GFP_KERNEL);
2470         if (msp == NULL)
2471                 goto out;
2472         memset(msp, 0, sizeof(*msp));
2473
2474         msp->base = ioremap(res->start, res->end - res->start + 1);
2475         if (msp->base == NULL)
2476                 goto out_free;
2477
2478         /*
2479          * Set up and register SMI bus.
2480          */
2481         if (pd == NULL || pd->shared_smi == NULL) {
2482                 msp->smi_bus = mdiobus_alloc();
2483                 if (msp->smi_bus == NULL)
2484                         goto out_unmap;
2485
2486                 msp->smi_bus->priv = msp;
2487                 msp->smi_bus->name = "mv643xx_eth smi";
2488                 msp->smi_bus->read = smi_bus_read;
2489                 msp->smi_bus->write = smi_bus_write,
2490                 snprintf(msp->smi_bus->id, MII_BUS_ID_SIZE, "%d", pdev->id);
2491                 msp->smi_bus->parent = &pdev->dev;
2492                 msp->smi_bus->phy_mask = 0xffffffff;
2493                 if (mdiobus_register(msp->smi_bus) < 0)
2494                         goto out_free_mii_bus;
2495                 msp->smi = msp;
2496         } else {
2497                 msp->smi = platform_get_drvdata(pd->shared_smi);
2498         }
2499
2500         msp->err_interrupt = NO_IRQ;
2501         init_waitqueue_head(&msp->smi_busy_wait);
2502
2503         /*
2504          * Check whether the error interrupt is hooked up.
2505          */
2506         res = platform_get_resource(pdev, IORESOURCE_IRQ, 0);
2507         if (res != NULL) {
2508                 int err;
2509
2510                 err = request_irq(res->start, mv643xx_eth_err_irq,
2511                                   IRQF_SHARED, "mv643xx_eth", msp);
2512                 if (!err) {
2513                         writel(ERR_INT_SMI_DONE, msp->base + ERR_INT_MASK);
2514                         msp->err_interrupt = res->start;
2515                 }
2516         }
2517
2518         /*
2519          * (Re-)program MBUS remapping windows if we are asked to.
2520          */
2521         if (pd != NULL && pd->dram != NULL)
2522                 mv643xx_eth_conf_mbus_windows(msp, pd->dram);
2523
2524         /*
2525          * Detect hardware parameters.
2526          */
2527         msp->t_clk = (pd != NULL && pd->t_clk != 0) ? pd->t_clk : 133000000;
2528         infer_hw_params(msp);
2529
2530         platform_set_drvdata(pdev, msp);
2531
2532         return 0;
2533
2534 out_free_mii_bus:
2535         mdiobus_free(msp->smi_bus);
2536 out_unmap:
2537         iounmap(msp->base);
2538 out_free:
2539         kfree(msp);
2540 out:
2541         return ret;
2542 }
2543
2544 static int mv643xx_eth_shared_remove(struct platform_device *pdev)
2545 {
2546         struct mv643xx_eth_shared_private *msp = platform_get_drvdata(pdev);
2547         struct mv643xx_eth_shared_platform_data *pd = pdev->dev.platform_data;
2548
2549         if (pd == NULL || pd->shared_smi == NULL) {
2550                 mdiobus_unregister(msp->smi_bus);
2551                 mdiobus_free(msp->smi_bus);
2552         }
2553         if (msp->err_interrupt != NO_IRQ)
2554                 free_irq(msp->err_interrupt, msp);
2555         iounmap(msp->base);
2556         kfree(msp);
2557
2558         return 0;
2559 }
2560
2561 static struct platform_driver mv643xx_eth_shared_driver = {
2562         .probe          = mv643xx_eth_shared_probe,
2563         .remove         = mv643xx_eth_shared_remove,
2564         .driver = {
2565                 .name   = MV643XX_ETH_SHARED_NAME,
2566                 .owner  = THIS_MODULE,
2567         },
2568 };
2569
2570 static void phy_addr_set(struct mv643xx_eth_private *mp, int phy_addr)
2571 {
2572         int addr_shift = 5 * mp->port_num;
2573         u32 data;
2574
2575         data = rdl(mp, PHY_ADDR);
2576         data &= ~(0x1f << addr_shift);
2577         data |= (phy_addr & 0x1f) << addr_shift;
2578         wrl(mp, PHY_ADDR, data);
2579 }
2580
2581 static int phy_addr_get(struct mv643xx_eth_private *mp)
2582 {
2583         unsigned int data;
2584
2585         data = rdl(mp, PHY_ADDR);
2586
2587         return (data >> (5 * mp->port_num)) & 0x1f;
2588 }
2589
2590 static void set_params(struct mv643xx_eth_private *mp,
2591                        struct mv643xx_eth_platform_data *pd)
2592 {
2593         struct net_device *dev = mp->dev;
2594
2595         if (is_valid_ether_addr(pd->mac_addr))
2596                 memcpy(dev->dev_addr, pd->mac_addr, 6);
2597         else
2598                 uc_addr_get(mp, dev->dev_addr);
2599
2600         mp->default_rx_ring_size = DEFAULT_RX_QUEUE_SIZE;
2601         if (pd->rx_queue_size)
2602                 mp->default_rx_ring_size = pd->rx_queue_size;
2603         mp->rx_desc_sram_addr = pd->rx_sram_addr;
2604         mp->rx_desc_sram_size = pd->rx_sram_size;
2605
2606         mp->rxq_count = pd->rx_queue_count ? : 1;
2607
2608         mp->default_tx_ring_size = DEFAULT_TX_QUEUE_SIZE;
2609         if (pd->tx_queue_size)
2610                 mp->default_tx_ring_size = pd->tx_queue_size;
2611         mp->tx_desc_sram_addr = pd->tx_sram_addr;
2612         mp->tx_desc_sram_size = pd->tx_sram_size;
2613
2614         mp->txq_count = pd->tx_queue_count ? : 1;
2615 }
2616
2617 static struct phy_device *phy_scan(struct mv643xx_eth_private *mp,
2618                                    int phy_addr)
2619 {
2620         struct mii_bus *bus = mp->shared->smi->smi_bus;
2621         struct phy_device *phydev;
2622         int start;
2623         int num;
2624         int i;
2625
2626         if (phy_addr == MV643XX_ETH_PHY_ADDR_DEFAULT) {
2627                 start = phy_addr_get(mp) & 0x1f;
2628                 num = 32;
2629         } else {
2630                 start = phy_addr & 0x1f;
2631                 num = 1;
2632         }
2633
2634         phydev = NULL;
2635         for (i = 0; i < num; i++) {
2636                 int addr = (start + i) & 0x1f;
2637
2638                 if (bus->phy_map[addr] == NULL)
2639                         mdiobus_scan(bus, addr);
2640
2641                 if (phydev == NULL) {
2642                         phydev = bus->phy_map[addr];
2643                         if (phydev != NULL)
2644                                 phy_addr_set(mp, addr);
2645                 }
2646         }
2647
2648         return phydev;
2649 }
2650
2651 static void phy_init(struct mv643xx_eth_private *mp, int speed, int duplex)
2652 {
2653         struct phy_device *phy = mp->phy;
2654
2655         phy_reset(mp);
2656
2657         phy_attach(mp->dev, dev_name(&phy->dev), 0, PHY_INTERFACE_MODE_GMII);
2658
2659         if (speed == 0) {
2660                 phy->autoneg = AUTONEG_ENABLE;
2661                 phy->speed = 0;
2662                 phy->duplex = 0;
2663                 phy->advertising = phy->supported | ADVERTISED_Autoneg;
2664         } else {
2665                 phy->autoneg = AUTONEG_DISABLE;
2666                 phy->advertising = 0;
2667                 phy->speed = speed;
2668                 phy->duplex = duplex;
2669         }
2670         phy_start_aneg(phy);
2671 }
2672
2673 static void init_pscr(struct mv643xx_eth_private *mp, int speed, int duplex)
2674 {
2675         u32 pscr;
2676
2677         pscr = rdlp(mp, PORT_SERIAL_CONTROL);
2678         if (pscr & SERIAL_PORT_ENABLE) {
2679                 pscr &= ~SERIAL_PORT_ENABLE;
2680                 wrlp(mp, PORT_SERIAL_CONTROL, pscr);
2681         }
2682
2683         pscr = MAX_RX_PACKET_9700BYTE | SERIAL_PORT_CONTROL_RESERVED;
2684         if (mp->phy == NULL) {
2685                 pscr |= DISABLE_AUTO_NEG_SPEED_GMII;
2686                 if (speed == SPEED_1000)
2687                         pscr |= SET_GMII_SPEED_TO_1000;
2688                 else if (speed == SPEED_100)
2689                         pscr |= SET_MII_SPEED_TO_100;
2690
2691                 pscr |= DISABLE_AUTO_NEG_FOR_FLOW_CTRL;
2692
2693                 pscr |= DISABLE_AUTO_NEG_FOR_DUPLEX;
2694                 if (duplex == DUPLEX_FULL)
2695                         pscr |= SET_FULL_DUPLEX_MODE;
2696         }
2697
2698         wrlp(mp, PORT_SERIAL_CONTROL, pscr);
2699 }
2700
2701 static int mv643xx_eth_probe(struct platform_device *pdev)
2702 {
2703         struct mv643xx_eth_platform_data *pd;
2704         struct mv643xx_eth_private *mp;
2705         struct net_device *dev;
2706         struct resource *res;
2707         int err;
2708
2709         pd = pdev->dev.platform_data;
2710         if (pd == NULL) {
2711                 dev_printk(KERN_ERR, &pdev->dev,
2712                            "no mv643xx_eth_platform_data\n");
2713                 return -ENODEV;
2714         }
2715
2716         if (pd->shared == NULL) {
2717                 dev_printk(KERN_ERR, &pdev->dev,
2718                            "no mv643xx_eth_platform_data->shared\n");
2719                 return -ENODEV;
2720         }
2721
2722         dev = alloc_etherdev_mq(sizeof(struct mv643xx_eth_private), 8);
2723         if (!dev)
2724                 return -ENOMEM;
2725
2726         mp = netdev_priv(dev);
2727         platform_set_drvdata(pdev, mp);
2728
2729         mp->shared = platform_get_drvdata(pd->shared);
2730         mp->base = mp->shared->base + 0x0400 + (pd->port_number << 10);
2731         mp->port_num = pd->port_number;
2732
2733         mp->dev = dev;
2734
2735         set_params(mp, pd);
2736         dev->real_num_tx_queues = mp->txq_count;
2737
2738         if (pd->phy_addr != MV643XX_ETH_PHY_NONE)
2739                 mp->phy = phy_scan(mp, pd->phy_addr);
2740
2741         if (mp->phy != NULL)
2742                 phy_init(mp, pd->speed, pd->duplex);
2743
2744         SET_ETHTOOL_OPS(dev, &mv643xx_eth_ethtool_ops);
2745
2746         init_pscr(mp, pd->speed, pd->duplex);
2747
2748
2749         mib_counters_clear(mp);
2750
2751         init_timer(&mp->mib_counters_timer);
2752         mp->mib_counters_timer.data = (unsigned long)mp;
2753         mp->mib_counters_timer.function = mib_counters_timer_wrapper;
2754         mp->mib_counters_timer.expires = jiffies + 30 * HZ;
2755         add_timer(&mp->mib_counters_timer);
2756
2757         spin_lock_init(&mp->mib_counters_lock);
2758
2759         INIT_WORK(&mp->tx_timeout_task, tx_timeout_task);
2760
2761         netif_napi_add(dev, &mp->napi, mv643xx_eth_poll, 128);
2762
2763         init_timer(&mp->rx_oom);
2764         mp->rx_oom.data = (unsigned long)mp;
2765         mp->rx_oom.function = oom_timer_wrapper;
2766
2767
2768         res = platform_get_resource(pdev, IORESOURCE_IRQ, 0);
2769         BUG_ON(!res);
2770         dev->irq = res->start;
2771
2772         dev->get_stats = mv643xx_eth_get_stats;
2773         dev->hard_start_xmit = mv643xx_eth_xmit;
2774         dev->open = mv643xx_eth_open;
2775         dev->stop = mv643xx_eth_stop;
2776         dev->set_rx_mode = mv643xx_eth_set_rx_mode;
2777         dev->set_mac_address = mv643xx_eth_set_mac_address;
2778         dev->do_ioctl = mv643xx_eth_ioctl;
2779         dev->change_mtu = mv643xx_eth_change_mtu;
2780         dev->tx_timeout = mv643xx_eth_tx_timeout;
2781 #ifdef CONFIG_NET_POLL_CONTROLLER
2782         dev->poll_controller = mv643xx_eth_netpoll;
2783 #endif
2784         dev->watchdog_timeo = 2 * HZ;
2785         dev->base_addr = 0;
2786
2787         dev->features = NETIF_F_SG | NETIF_F_IP_CSUM;
2788         dev->vlan_features = NETIF_F_SG | NETIF_F_IP_CSUM;
2789
2790         SET_NETDEV_DEV(dev, &pdev->dev);
2791
2792         if (mp->shared->win_protect)
2793                 wrl(mp, WINDOW_PROTECT(mp->port_num), mp->shared->win_protect);
2794
2795         err = register_netdev(dev);
2796         if (err)
2797                 goto out;
2798
2799         dev_printk(KERN_NOTICE, &dev->dev, "port %d with MAC address %pM\n",
2800                    mp->port_num, dev->dev_addr);
2801
2802         if (mp->tx_desc_sram_size > 0)
2803                 dev_printk(KERN_NOTICE, &dev->dev, "configured with sram\n");
2804
2805         return 0;
2806
2807 out:
2808         free_netdev(dev);
2809
2810         return err;
2811 }
2812
2813 static int mv643xx_eth_remove(struct platform_device *pdev)
2814 {
2815         struct mv643xx_eth_private *mp = platform_get_drvdata(pdev);
2816
2817         unregister_netdev(mp->dev);
2818         if (mp->phy != NULL)
2819                 phy_detach(mp->phy);
2820         flush_scheduled_work();
2821         free_netdev(mp->dev);
2822
2823         platform_set_drvdata(pdev, NULL);
2824
2825         return 0;
2826 }
2827
2828 static void mv643xx_eth_shutdown(struct platform_device *pdev)
2829 {
2830         struct mv643xx_eth_private *mp = platform_get_drvdata(pdev);
2831
2832         /* Mask all interrupts on ethernet port */
2833         wrlp(mp, INT_MASK, 0);
2834         rdlp(mp, INT_MASK);
2835
2836         if (netif_running(mp->dev))
2837                 port_reset(mp);
2838 }
2839
2840 static struct platform_driver mv643xx_eth_driver = {
2841         .probe          = mv643xx_eth_probe,
2842         .remove         = mv643xx_eth_remove,
2843         .shutdown       = mv643xx_eth_shutdown,
2844         .driver = {
2845                 .name   = MV643XX_ETH_NAME,
2846                 .owner  = THIS_MODULE,
2847         },
2848 };
2849
2850 static int __init mv643xx_eth_init_module(void)
2851 {
2852         int rc;
2853
2854         rc = platform_driver_register(&mv643xx_eth_shared_driver);
2855         if (!rc) {
2856                 rc = platform_driver_register(&mv643xx_eth_driver);
2857                 if (rc)
2858                         platform_driver_unregister(&mv643xx_eth_shared_driver);
2859         }
2860
2861         return rc;
2862 }
2863 module_init(mv643xx_eth_init_module);
2864
2865 static void __exit mv643xx_eth_cleanup_module(void)
2866 {
2867         platform_driver_unregister(&mv643xx_eth_driver);
2868         platform_driver_unregister(&mv643xx_eth_shared_driver);
2869 }
2870 module_exit(mv643xx_eth_cleanup_module);
2871
2872 MODULE_AUTHOR("Rabeeh Khoury, Assaf Hoffman, Matthew Dharm, "
2873               "Manish Lachwani, Dale Farnsworth and Lennert Buytenhek");
2874 MODULE_DESCRIPTION("Ethernet driver for Marvell MV643XX");
2875 MODULE_LICENSE("GPL");
2876 MODULE_ALIAS("platform:" MV643XX_ETH_SHARED_NAME);
2877 MODULE_ALIAS("platform:" MV643XX_ETH_NAME);