SAFE public projects git trees. - safe/jmp/linux-2.6/blob - drivers/ide/scc_pata.c

   1 /*
   2  * Support for IDE interfaces on Celleb platform
   3  *
   4  * (C) Copyright 2006 TOSHIBA CORPORATION
   5  *
   6  * This code is based on drivers/ide/pci/siimage.c:
   7  * Copyright (C) 2001-2002      Andre Hedrick <andre@linux-ide.org>
   8  * Copyright (C) 2003           Red Hat
   9  *
  10  * This program is free software; you can redistribute it and/or modify
  11  * it under the terms of the GNU General Public License as published by
  12  * the Free Software Foundation; either version 2 of the License, or
  13  * (at your option) any later version.
  14  *
  15  * This program is distributed in the hope that it will be useful,
  16  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  17  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  18  * GNU General Public License for more details.
  19  *
  20  * You should have received a copy of the GNU General Public License along
  21  * with this program; if not, write to the Free Software Foundation, Inc.,
  22  * 51 Franklin Street, Fifth Floor, Boston, MA 02110-1301 USA.
  23  */
  24
  25 #include <linux/types.h>
  26 #include <linux/module.h>
  27 #include <linux/pci.h>
  28 #include <linux/delay.h>
  29 #include <linux/ide.h>
  30 #include <linux/init.h>
  31
  32 #define PCI_DEVICE_ID_TOSHIBA_SCC_ATA            0x01b4
  33
  34 #define SCC_PATA_NAME           "scc IDE"
  35
  36 #define TDVHSEL_MASTER          0x00000001
  37 #define TDVHSEL_SLAVE           0x00000004
  38
  39 #define MODE_JCUSFEN            0x00000080
  40
  41 #define CCKCTRL_ATARESET        0x00040000
  42 #define CCKCTRL_BUFCNT          0x00020000
  43 #define CCKCTRL_CRST            0x00010000
  44 #define CCKCTRL_OCLKEN          0x00000100
  45 #define CCKCTRL_ATACLKOEN       0x00000002
  46 #define CCKCTRL_LCLKEN          0x00000001
  47
  48 #define QCHCD_IOS_SS            0x00000001
  49
  50 #define QCHSD_STPDIAG           0x00020000
  51
  52 #define INTMASK_MSK             0xD1000012
  53 #define INTSTS_SERROR           0x80000000
  54 #define INTSTS_PRERR            0x40000000
  55 #define INTSTS_RERR             0x10000000
  56 #define INTSTS_ICERR            0x01000000
  57 #define INTSTS_BMSINT           0x00000010
  58 #define INTSTS_BMHE             0x00000008
  59 #define INTSTS_IOIRQS           0x00000004
  60 #define INTSTS_INTRQ            0x00000002
  61 #define INTSTS_ACTEINT          0x00000001
  62
  63 #define ECMODE_VALUE 0x01
  64
  65 static struct scc_ports {
  66         unsigned long ctl, dma;
  67         struct ide_host *host;  /* for removing port from system */
  68 } scc_ports[MAX_HWIFS];
  69
  70 /* PIO transfer mode  table */
  71 /* JCHST */
  72 static unsigned long JCHSTtbl[2][7] = {
  73         {0x0E, 0x05, 0x02, 0x03, 0x02, 0x00, 0x00},   /* 100MHz */
  74         {0x13, 0x07, 0x04, 0x04, 0x03, 0x00, 0x00}    /* 133MHz */
  75 };
  76
  77 /* JCHHT */
  78 static unsigned long JCHHTtbl[2][7] = {
  79         {0x0E, 0x02, 0x02, 0x02, 0x02, 0x00, 0x00},   /* 100MHz */
  80         {0x13, 0x03, 0x03, 0x03, 0x03, 0x00, 0x00}    /* 133MHz */
  81 };
  82
  83 /* JCHCT */
  84 static unsigned long JCHCTtbl[2][7] = {
  85         {0x1D, 0x1D, 0x1C, 0x0B, 0x06, 0x00, 0x00},   /* 100MHz */
  86         {0x27, 0x26, 0x26, 0x0E, 0x09, 0x00, 0x00}    /* 133MHz */
  87 };
  88
  89
  90 /* DMA transfer mode  table */
  91 /* JCHDCTM/JCHDCTS */
  92 static unsigned long JCHDCTxtbl[2][7] = {
  93         {0x0A, 0x06, 0x04, 0x03, 0x01, 0x00, 0x00},   /* 100MHz */
  94         {0x0E, 0x09, 0x06, 0x04, 0x02, 0x01, 0x00}    /* 133MHz */
  95 };
  96
  97 /* JCSTWTM/JCSTWTS  */
  98 static unsigned long JCSTWTxtbl[2][7] = {
  99         {0x06, 0x04, 0x03, 0x02, 0x02, 0x02, 0x00},   /* 100MHz */
 100         {0x09, 0x06, 0x04, 0x02, 0x02, 0x02, 0x02}    /* 133MHz */
 101 };
 102
 103 /* JCTSS */
 104 static unsigned long JCTSStbl[2][7] = {
 105         {0x05, 0x05, 0x05, 0x05, 0x05, 0x05, 0x00},   /* 100MHz */
 106         {0x05, 0x05, 0x05, 0x05, 0x05, 0x05, 0x05}    /* 133MHz */
 107 };
 108
 109 /* JCENVT */
 110 static unsigned long JCENVTtbl[2][7] = {
 111         {0x01, 0x01, 0x01, 0x01, 0x01, 0x01, 0x00},   /* 100MHz */
 112         {0x02, 0x02, 0x02, 0x02, 0x02, 0x02, 0x02}    /* 133MHz */
 113 };
 114
 115 /* JCACTSELS/JCACTSELM */
 116 static unsigned long JCACTSELtbl[2][7] = {
 117         {0x00, 0x00, 0x00, 0x00, 0x01, 0x01, 0x00},   /* 100MHz */
 118         {0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x01}    /* 133MHz */
 119 };
 120
 121
 122 static u8 scc_ide_inb(unsigned long port)
 123 {
 124         u32 data = in_be32((void*)port);
 125         return (u8)data;
 126 }
 127
 128 static void scc_exec_command(ide_hwif_t *hwif, u8 cmd)
 129 {
 130         out_be32((void *)hwif->io_ports.command_addr, cmd);
 131         eieio();
 132         in_be32((void *)(hwif->dma_base + 0x01c));
 133         eieio();
 134 }
 135
 136 static u8 scc_read_status(ide_hwif_t *hwif)
 137 {
 138         return (u8)in_be32((void *)hwif->io_ports.status_addr);
 139 }
 140
 141 static u8 scc_read_altstatus(ide_hwif_t *hwif)
 142 {
 143         return (u8)in_be32((void *)hwif->io_ports.ctl_addr);
 144 }
 145
 146 static u8 scc_dma_sff_read_status(ide_hwif_t *hwif)
 147 {
 148         return (u8)in_be32((void *)(hwif->dma_base + 4));
 149 }
 150
 151 static void scc_set_irq(ide_hwif_t *hwif, int on)
 152 {
 153         u8 ctl = ATA_DEVCTL_OBS;
 154
 155         if (on == 4) { /* hack for SRST */
 156                 ctl |= 4;
 157                 on &= ~4;
 158         }
 159
 160         ctl |= on ? 0 : 2;
 161
 162         out_be32((void *)hwif->io_ports.ctl_addr, ctl);
 163         eieio();
 164         in_be32((void *)(hwif->dma_base + 0x01c));
 165         eieio();
 166 }
 167
 168 static void scc_ide_insw(unsigned long port, void *addr, u32 count)
 169 {
 170         u16 *ptr = (u16 *)addr;
 171         while (count--) {
 172                 *ptr++ = le16_to_cpu(in_be32((void*)port));
 173         }
 174 }
 175
 176 static void scc_ide_insl(unsigned long port, void *addr, u32 count)
 177 {
 178         u16 *ptr = (u16 *)addr;
 179         while (count--) {
 180                 *ptr++ = le16_to_cpu(in_be32((void*)port));
 181                 *ptr++ = le16_to_cpu(in_be32((void*)port));
 182         }
 183 }
 184
 185 static void scc_ide_outb(u8 addr, unsigned long port)
 186 {
 187         out_be32((void*)port, addr);
 188 }
 189
 190 static void
 191 scc_ide_outsw(unsigned long port, void *addr, u32 count)
 192 {
 193         u16 *ptr = (u16 *)addr;
 194         while (count--) {
 195                 out_be32((void*)port, cpu_to_le16(*ptr++));
 196         }
 197 }
 198
 199 static void
 200 scc_ide_outsl(unsigned long port, void *addr, u32 count)
 201 {
 202         u16 *ptr = (u16 *)addr;
 203         while (count--) {
 204                 out_be32((void*)port, cpu_to_le16(*ptr++));
 205                 out_be32((void*)port, cpu_to_le16(*ptr++));
 206         }
 207 }
 208
 209 /**
 210  *      scc_set_pio_mode        -       set host controller for PIO mode
 211  *      @drive: drive
 212  *      @pio: PIO mode number
 213  *
 214  *      Load the timing settings for this device mode into the
 215  *      controller.
 216  */
 217
 218 static void scc_set_pio_mode(ide_drive_t *drive, const u8 pio)
 219 {
 220         ide_hwif_t *hwif = drive->hwif;
 221         struct scc_ports *ports = ide_get_hwifdata(hwif);
 222         unsigned long ctl_base = ports->ctl;
 223         unsigned long cckctrl_port = ctl_base + 0xff0;
 224         unsigned long piosht_port = ctl_base + 0x000;
 225         unsigned long pioct_port = ctl_base + 0x004;
 226         unsigned long reg;
 227         int offset;
 228
 229         reg = in_be32((void __iomem *)cckctrl_port);
 230         if (reg & CCKCTRL_ATACLKOEN) {
 231                 offset = 1; /* 133MHz */
 232         } else {
 233                 offset = 0; /* 100MHz */
 234         }
 235         reg = JCHSTtbl[offset][pio] << 16 | JCHHTtbl[offset][pio];
 236         out_be32((void __iomem *)piosht_port, reg);
 237         reg = JCHCTtbl[offset][pio];
 238         out_be32((void __iomem *)pioct_port, reg);
 239 }
 240
 241 /**
 242  *      scc_set_dma_mode        -       set host controller for DMA mode
 243  *      @drive: drive
 244  *      @speed: DMA mode
 245  *
 246  *      Load the timing settings for this device mode into the
 247  *      controller.
 248  */
 249
 250 static void scc_set_dma_mode(ide_drive_t *drive, const u8 speed)
 251 {
 252         ide_hwif_t *hwif = drive->hwif;
 253         struct scc_ports *ports = ide_get_hwifdata(hwif);
 254         unsigned long ctl_base = ports->ctl;
 255         unsigned long cckctrl_port = ctl_base + 0xff0;
 256         unsigned long mdmact_port = ctl_base + 0x008;
 257         unsigned long mcrcst_port = ctl_base + 0x00c;
 258         unsigned long sdmact_port = ctl_base + 0x010;
 259         unsigned long scrcst_port = ctl_base + 0x014;
 260         unsigned long udenvt_port = ctl_base + 0x018;
 261         unsigned long tdvhsel_port   = ctl_base + 0x020;
 262         int is_slave = drive->dn & 1;
 263         int offset, idx;
 264         unsigned long reg;
 265         unsigned long jcactsel;
 266
 267         reg = in_be32((void __iomem *)cckctrl_port);
 268         if (reg & CCKCTRL_ATACLKOEN) {
 269                 offset = 1; /* 133MHz */
 270         } else {
 271                 offset = 0; /* 100MHz */
 272         }
 273
 274         idx = speed - XFER_UDMA_0;
 275
 276         jcactsel = JCACTSELtbl[offset][idx];
 277         if (is_slave) {
 278                 out_be32((void __iomem *)sdmact_port, JCHDCTxtbl[offset][idx]);
 279                 out_be32((void __iomem *)scrcst_port, JCSTWTxtbl[offset][idx]);
 280                 jcactsel = jcactsel << 2;
 281                 out_be32((void __iomem *)tdvhsel_port, (in_be32((void __iomem *)tdvhsel_port) & ~TDVHSEL_SLAVE) | jcactsel);
 282         } else {
 283                 out_be32((void __iomem *)mdmact_port, JCHDCTxtbl[offset][idx]);
 284                 out_be32((void __iomem *)mcrcst_port, JCSTWTxtbl[offset][idx]);
 285                 out_be32((void __iomem *)tdvhsel_port, (in_be32((void __iomem *)tdvhsel_port) & ~TDVHSEL_MASTER) | jcactsel);
 286         }
 287         reg = JCTSStbl[offset][idx] << 16 | JCENVTtbl[offset][idx];
 288         out_be32((void __iomem *)udenvt_port, reg);
 289 }
 290
 291 static void scc_dma_host_set(ide_drive_t *drive, int on)
 292 {
 293         ide_hwif_t *hwif = drive->hwif;
 294         u8 unit = drive->dn & 1;
 295         u8 dma_stat = scc_dma_sff_read_status(hwif);
 296
 297         if (on)
 298                 dma_stat |= (1 << (5 + unit));
 299         else
 300                 dma_stat &= ~(1 << (5 + unit));
 301
 302         scc_ide_outb(dma_stat, hwif->dma_base + 4);
 303 }
 304
 305 /**
 306  *      scc_dma_setup   -       begin a DMA phase
 307  *      @drive: target device
 308  *      @cmd: command
 309  *
 310  *      Build an IDE DMA PRD (IDE speak for scatter gather table)
 311  *      and then set up the DMA transfer registers.
 312  *
 313  *      Returns 0 on success. If a PIO fallback is required then 1
 314  *      is returned.
 315  */
 316
 317 static int scc_dma_setup(ide_drive_t *drive, struct ide_cmd *cmd)
 318 {
 319         ide_hwif_t *hwif = drive->hwif;
 320         u32 rw = (cmd->tf_flags & IDE_TFLAG_WRITE) ? 0 : ATA_DMA_WR;
 321         u8 dma_stat;
 322
 323         /* fall back to pio! */
 324         if (ide_build_dmatable(drive, cmd) == 0)
 325                 return 1;
 326
 327         /* PRD table */
 328         out_be32((void __iomem *)(hwif->dma_base + 8), hwif->dmatable_dma);
 329
 330         /* specify r/w */
 331         out_be32((void __iomem *)hwif->dma_base, rw);
 332
 333         /* read DMA status for INTR & ERROR flags */
 334         dma_stat = scc_dma_sff_read_status(hwif);
 335
 336         /* clear INTR & ERROR flags */
 337         out_be32((void __iomem *)(hwif->dma_base + 4), dma_stat | 6);
 338         drive->waiting_for_dma = 1;
 339         return 0;
 340 }
 341
 342 static void scc_dma_start(ide_drive_t *drive)
 343 {
 344         ide_hwif_t *hwif = drive->hwif;
 345         u8 dma_cmd = scc_ide_inb(hwif->dma_base);
 346
 347         /* start DMA */
 348         scc_ide_outb(dma_cmd | 1, hwif->dma_base);
 349         wmb();
 350 }
 351
 352 static int __scc_dma_end(ide_drive_t *drive)
 353 {
 354         ide_hwif_t *hwif = drive->hwif;
 355         u8 dma_stat, dma_cmd;
 356
 357         drive->waiting_for_dma = 0;
 358         /* get DMA command mode */
 359         dma_cmd = scc_ide_inb(hwif->dma_base);
 360         /* stop DMA */
 361         scc_ide_outb(dma_cmd & ~1, hwif->dma_base);
 362         /* get DMA status */
 363         dma_stat = scc_dma_sff_read_status(hwif);
 364         /* clear the INTR & ERROR bits */
 365         scc_ide_outb(dma_stat | 6, hwif->dma_base + 4);
 366         /* verify good DMA status */
 367         wmb();
 368         return (dma_stat & 7) != 4 ? (0x10 | dma_stat) : 0;
 369 }
 370
 371 /**
 372  *      scc_dma_end     -       Stop DMA
 373  *      @drive: IDE drive
 374  *
 375  *      Check and clear INT Status register.
 376  *      Then call __scc_dma_end().
 377  */
 378
 379 static int scc_dma_end(ide_drive_t *drive)
 380 {
 381         ide_hwif_t *hwif = drive->hwif;
 382         void __iomem *dma_base = (void __iomem *)hwif->dma_base;
 383         unsigned long intsts_port = hwif->dma_base + 0x014;
 384         u32 reg;
 385         int dma_stat, data_loss = 0;
 386         static int retry = 0;
 387
 388         /* errata A308 workaround: Step5 (check data loss) */
 389         /* We don't check non ide_disk because it is limited to UDMA4 */
 390         if (!(in_be32((void __iomem *)hwif->io_ports.ctl_addr)
 391               & ATA_ERR) &&
 392             drive->media == ide_disk && drive->current_speed > XFER_UDMA_4) {
 393                 reg = in_be32((void __iomem *)intsts_port);
 394                 if (!(reg & INTSTS_ACTEINT)) {
 395                         printk(KERN_WARNING "%s: operation failed (transfer data loss)\n",
 396                                drive->name);
 397                         data_loss = 1;
 398                         if (retry++) {
 399                                 struct request *rq = hwif->rq;
 400                                 ide_drive_t *drive;
 401                                 int i;
 402
 403                                 /* ERROR_RESET and drive->crc_count are needed
 404                                  * to reduce DMA transfer mode in retry process.
 405                                  */
 406                                 if (rq)
 407                                         rq->errors |= ERROR_RESET;
 408
 409                                 ide_port_for_each_dev(i, drive, hwif)
 410                                         drive->crc_count++;
 411                         }
 412                 }
 413         }
 414
 415         while (1) {
 416                 reg = in_be32((void __iomem *)intsts_port);
 417
 418                 if (reg & INTSTS_SERROR) {
 419                         printk(KERN_WARNING "%s: SERROR\n", SCC_PATA_NAME);
 420                         out_be32((void __iomem *)intsts_port, INTSTS_SERROR|INTSTS_BMSINT);
 421
 422                         out_be32(dma_base, in_be32(dma_base) & ~QCHCD_IOS_SS);
 423                         continue;
 424                 }
 425
 426                 if (reg & INTSTS_PRERR) {
 427                         u32 maea0, maec0;
 428                         unsigned long ctl_base = hwif->config_data;
 429
 430                         maea0 = in_be32((void __iomem *)(ctl_base + 0xF50));
 431                         maec0 = in_be32((void __iomem *)(ctl_base + 0xF54));
 432
 433                         printk(KERN_WARNING "%s: PRERR [addr:%x cmd:%x]\n", SCC_PATA_NAME, maea0, maec0);
 434
 435                         out_be32((void __iomem *)intsts_port, INTSTS_PRERR|INTSTS_BMSINT);
 436
 437                         out_be32(dma_base, in_be32(dma_base) & ~QCHCD_IOS_SS);
 438                         continue;
 439                 }
 440
 441                 if (reg & INTSTS_RERR) {
 442                         printk(KERN_WARNING "%s: Response Error\n", SCC_PATA_NAME);
 443                         out_be32((void __iomem *)intsts_port, INTSTS_RERR|INTSTS_BMSINT);
 444
 445                         out_be32(dma_base, in_be32(dma_base) & ~QCHCD_IOS_SS);
 446                         continue;
 447                 }
 448
 449                 if (reg & INTSTS_ICERR) {
 450                         out_be32(dma_base, in_be32(dma_base) & ~QCHCD_IOS_SS);
 451
 452                         printk(KERN_WARNING "%s: Illegal Configuration\n", SCC_PATA_NAME);
 453                         out_be32((void __iomem *)intsts_port, INTSTS_ICERR|INTSTS_BMSINT);
 454                         continue;
 455                 }
 456
 457                 if (reg & INTSTS_BMSINT) {
 458                         printk(KERN_WARNING "%s: Internal Bus Error\n", SCC_PATA_NAME);
 459                         out_be32((void __iomem *)intsts_port, INTSTS_BMSINT);
 460
 461                         ide_do_reset(drive);
 462                         continue;
 463                 }
 464
 465                 if (reg & INTSTS_BMHE) {
 466                         out_be32((void __iomem *)intsts_port, INTSTS_BMHE);
 467                         continue;
 468                 }
 469
 470                 if (reg & INTSTS_ACTEINT) {
 471                         out_be32((void __iomem *)intsts_port, INTSTS_ACTEINT);
 472                         continue;
 473                 }
 474
 475                 if (reg & INTSTS_IOIRQS) {
 476                         out_be32((void __iomem *)intsts_port, INTSTS_IOIRQS);
 477                         continue;
 478                 }
 479                 break;
 480         }
 481
 482         dma_stat = __scc_dma_end(drive);
 483         if (data_loss)
 484                 dma_stat |= 2; /* emulate DMA error (to retry command) */
 485         return dma_stat;
 486 }
 487
 488 /* returns 1 if dma irq issued, 0 otherwise */
 489 static int scc_dma_test_irq(ide_drive_t *drive)
 490 {
 491         ide_hwif_t *hwif = drive->hwif;
 492         u32 int_stat = in_be32((void __iomem *)hwif->dma_base + 0x014);
 493
 494         /* SCC errata A252,A308 workaround: Step4 */
 495         if ((in_be32((void __iomem *)hwif->io_ports.ctl_addr)
 496              & ATA_ERR) &&
 497             (int_stat & INTSTS_INTRQ))
 498                 return 1;
 499
 500         /* SCC errata A308 workaround: Step5 (polling IOIRQS) */
 501         if (int_stat & INTSTS_IOIRQS)
 502                 return 1;
 503
 504         return 0;
 505 }
 506
 507 static u8 scc_udma_filter(ide_drive_t *drive)
 508 {
 509         ide_hwif_t *hwif = drive->hwif;
 510         u8 mask = hwif->ultra_mask;
 511
 512         /* errata A308 workaround: limit non ide_disk drive to UDMA4 */
 513         if ((drive->media != ide_disk) && (mask & 0xE0)) {
 514                 printk(KERN_INFO "%s: limit %s to UDMA4\n",
 515                        SCC_PATA_NAME, drive->name);
 516                 mask = ATA_UDMA4;
 517         }
 518
 519         return mask;
 520 }
 521
 522 /**
 523  *      setup_mmio_scc  -       map CTRL/BMID region
 524  *      @dev: PCI device we are configuring
 525  *      @name: device name
 526  *
 527  */
 528
 529 static int setup_mmio_scc (struct pci_dev *dev, const char *name)
 530 {
 531         void __iomem *ctl_addr;
 532         void __iomem *dma_addr;
 533         int i, ret;
 534
 535         for (i = 0; i < MAX_HWIFS; i++) {
 536                 if (scc_ports[i].ctl == 0)
 537                         break;
 538         }
 539         if (i >= MAX_HWIFS)
 540                 return -ENOMEM;
 541
 542         ret = pci_request_selected_regions(dev, (1 << 2) - 1, name);
 543         if (ret < 0) {
 544                 printk(KERN_ERR "%s: can't reserve resources\n", name);
 545                 return ret;
 546         }
 547
 548         ctl_addr = pci_ioremap_bar(dev, 0);
 549         if (!ctl_addr)
 550                 goto fail_0;
 551
 552         dma_addr = pci_ioremap_bar(dev, 1);
 553         if (!dma_addr)
 554                 goto fail_1;
 555
 556         pci_set_master(dev);
 557         scc_ports[i].ctl = (unsigned long)ctl_addr;
 558         scc_ports[i].dma = (unsigned long)dma_addr;
 559         pci_set_drvdata(dev, (void *) &scc_ports[i]);
 560
 561         return 1;
 562
 563  fail_1:
 564         iounmap(ctl_addr);
 565  fail_0:
 566         return -ENOMEM;
 567 }
 568
 569 static int scc_ide_setup_pci_device(struct pci_dev *dev,
 570                                     const struct ide_port_info *d)
 571 {
 572         struct scc_ports *ports = pci_get_drvdata(dev);
 573         struct ide_host *host;
 574         hw_regs_t hw, *hws[] = { &hw, NULL, NULL, NULL };
 575         int i, rc;
 576
 577         memset(&hw, 0, sizeof(hw));
 578         for (i = 0; i <= 8; i++)
 579                 hw.io_ports_array[i] = ports->dma + 0x20 + i * 4;
 580         hw.irq = dev->irq;
 581         hw.dev = &dev->dev;
 582         hw.chipset = ide_pci;
 583
 584         rc = ide_host_add(d, hws, &host);
 585         if (rc)
 586                 return rc;
 587
 588         ports->host = host;
 589
 590         return 0;
 591 }
 592
 593 /**
 594  *      init_setup_scc  -       set up an SCC PATA Controller
 595  *      @dev: PCI device
 596  *      @d: IDE port info
 597  *
 598  *      Perform the initial set up for this device.
 599  */
 600
 601 static int __devinit init_setup_scc(struct pci_dev *dev,
 602                                     const struct ide_port_info *d)
 603 {
 604         unsigned long ctl_base;
 605         unsigned long dma_base;
 606         unsigned long cckctrl_port;
 607         unsigned long intmask_port;
 608         unsigned long mode_port;
 609         unsigned long ecmode_port;
 610         u32 reg = 0;
 611         struct scc_ports *ports;
 612         int rc;
 613
 614         rc = pci_enable_device(dev);
 615         if (rc)
 616                 goto end;
 617
 618         rc = setup_mmio_scc(dev, d->name);
 619         if (rc < 0)
 620                 goto end;
 621
 622         ports = pci_get_drvdata(dev);
 623         ctl_base = ports->ctl;
 624         dma_base = ports->dma;
 625         cckctrl_port = ctl_base + 0xff0;
 626         intmask_port = dma_base + 0x010;
 627         mode_port = ctl_base + 0x024;
 628         ecmode_port = ctl_base + 0xf00;
 629
 630         /* controller initialization */
 631         reg = 0;
 632         out_be32((void*)cckctrl_port, reg);
 633         reg |= CCKCTRL_ATACLKOEN;
 634         out_be32((void*)cckctrl_port, reg);
 635         reg |= CCKCTRL_LCLKEN | CCKCTRL_OCLKEN;
 636         out_be32((void*)cckctrl_port, reg);
 637         reg |= CCKCTRL_CRST;
 638         out_be32((void*)cckctrl_port, reg);
 639
 640         for (;;) {
 641                 reg = in_be32((void*)cckctrl_port);
 642                 if (reg & CCKCTRL_CRST)
 643                         break;
 644                 udelay(5000);
 645         }
 646
 647         reg |= CCKCTRL_ATARESET;
 648         out_be32((void*)cckctrl_port, reg);
 649
 650         out_be32((void*)ecmode_port, ECMODE_VALUE);
 651         out_be32((void*)mode_port, MODE_JCUSFEN);
 652         out_be32((void*)intmask_port, INTMASK_MSK);
 653
 654         rc = scc_ide_setup_pci_device(dev, d);
 655
 656  end:
 657         return rc;
 658 }
 659
 660 static void scc_tf_load(ide_drive_t *drive, struct ide_cmd *cmd)
 661 {
 662         struct ide_io_ports *io_ports = &drive->hwif->io_ports;
 663         struct ide_taskfile *tf = &cmd->tf;
 664         u8 HIHI = (cmd->tf_flags & IDE_TFLAG_LBA48) ? 0xE0 : 0xEF;
 665
 666         if (cmd->ftf_flags & IDE_FTFLAG_FLAGGED)
 667                 HIHI = 0xFF;
 668
 669         if (cmd->ftf_flags & IDE_FTFLAG_OUT_DATA)
 670                 out_be32((void *)io_ports->data_addr,
 671                          (tf->hob_data << 8) | tf->data);
 672
 673         if (cmd->tf_flags & IDE_TFLAG_OUT_HOB_FEATURE)
 674                 scc_ide_outb(tf->hob_feature, io_ports->feature_addr);
 675         if (cmd->tf_flags & IDE_TFLAG_OUT_HOB_NSECT)
 676                 scc_ide_outb(tf->hob_nsect, io_ports->nsect_addr);
 677         if (cmd->tf_flags & IDE_TFLAG_OUT_HOB_LBAL)
 678                 scc_ide_outb(tf->hob_lbal, io_ports->lbal_addr);
 679         if (cmd->tf_flags & IDE_TFLAG_OUT_HOB_LBAM)
 680                 scc_ide_outb(tf->hob_lbam, io_ports->lbam_addr);
 681         if (cmd->tf_flags & IDE_TFLAG_OUT_HOB_LBAH)
 682                 scc_ide_outb(tf->hob_lbah, io_ports->lbah_addr);
 683
 684         if (cmd->tf_flags & IDE_TFLAG_OUT_FEATURE)
 685                 scc_ide_outb(tf->feature, io_ports->feature_addr);
 686         if (cmd->tf_flags & IDE_TFLAG_OUT_NSECT)
 687                 scc_ide_outb(tf->nsect, io_ports->nsect_addr);
 688         if (cmd->tf_flags & IDE_TFLAG_OUT_LBAL)
 689                 scc_ide_outb(tf->lbal, io_ports->lbal_addr);
 690         if (cmd->tf_flags & IDE_TFLAG_OUT_LBAM)
 691                 scc_ide_outb(tf->lbam, io_ports->lbam_addr);
 692         if (cmd->tf_flags & IDE_TFLAG_OUT_LBAH)
 693                 scc_ide_outb(tf->lbah, io_ports->lbah_addr);
 694
 695         if (cmd->tf_flags & IDE_TFLAG_OUT_DEVICE)
 696                 scc_ide_outb((tf->device & HIHI) | drive->select,
 697                              io_ports->device_addr);
 698 }
 699
 700 static void scc_tf_read(ide_drive_t *drive, struct ide_cmd *cmd)
 701 {
 702         struct ide_io_ports *io_ports = &drive->hwif->io_ports;
 703         struct ide_taskfile *tf = &cmd->tf;
 704
 705         if (cmd->ftf_flags & IDE_FTFLAG_IN_DATA) {
 706                 u16 data = (u16)in_be32((void *)io_ports->data_addr);
 707
 708                 tf->data = data & 0xff;
 709                 tf->hob_data = (data >> 8) & 0xff;
 710         }
 711
 712         /* be sure we're looking at the low order bits */
 713         scc_ide_outb(ATA_DEVCTL_OBS & ~0x80, io_ports->ctl_addr);
 714
 715         if (cmd->tf_flags & IDE_TFLAG_IN_FEATURE)
 716                 tf->feature = scc_ide_inb(io_ports->feature_addr);
 717         if (cmd->tf_flags & IDE_TFLAG_IN_NSECT)
 718                 tf->nsect  = scc_ide_inb(io_ports->nsect_addr);
 719         if (cmd->tf_flags & IDE_TFLAG_IN_LBAL)
 720                 tf->lbal   = scc_ide_inb(io_ports->lbal_addr);
 721         if (cmd->tf_flags & IDE_TFLAG_IN_LBAM)
 722                 tf->lbam   = scc_ide_inb(io_ports->lbam_addr);
 723         if (cmd->tf_flags & IDE_TFLAG_IN_LBAH)
 724                 tf->lbah   = scc_ide_inb(io_ports->lbah_addr);
 725         if (cmd->tf_flags & IDE_TFLAG_IN_DEVICE)
 726                 tf->device = scc_ide_inb(io_ports->device_addr);
 727
 728         if (cmd->tf_flags & IDE_TFLAG_LBA48) {
 729                 scc_ide_outb(ATA_DEVCTL_OBS | 0x80, io_ports->ctl_addr);
 730
 731                 if (cmd->tf_flags & IDE_TFLAG_IN_HOB_FEATURE)
 732                         tf->hob_feature = scc_ide_inb(io_ports->feature_addr);
 733                 if (cmd->tf_flags & IDE_TFLAG_IN_HOB_NSECT)
 734                         tf->hob_nsect   = scc_ide_inb(io_ports->nsect_addr);
 735                 if (cmd->tf_flags & IDE_TFLAG_IN_HOB_LBAL)
 736                         tf->hob_lbal    = scc_ide_inb(io_ports->lbal_addr);
 737                 if (cmd->tf_flags & IDE_TFLAG_IN_HOB_LBAM)
 738                         tf->hob_lbam    = scc_ide_inb(io_ports->lbam_addr);
 739                 if (cmd->tf_flags & IDE_TFLAG_IN_HOB_LBAH)
 740                         tf->hob_lbah    = scc_ide_inb(io_ports->lbah_addr);
 741         }
 742 }
 743
 744 static void scc_input_data(ide_drive_t *drive, struct ide_cmd *cmd,
 745                            void *buf, unsigned int len)
 746 {
 747         unsigned long data_addr = drive->hwif->io_ports.data_addr;
 748
 749         len++;
 750
 751         if (drive->io_32bit) {
 752                 scc_ide_insl(data_addr, buf, len / 4);
 753
 754                 if ((len & 3) >= 2)
 755                         scc_ide_insw(data_addr, (u8 *)buf + (len & ~3), 1);
 756         } else
 757                 scc_ide_insw(data_addr, buf, len / 2);
 758 }
 759
 760 static void scc_output_data(ide_drive_t *drive,  struct ide_cmd *cmd,
 761                             void *buf, unsigned int len)
 762 {
 763         unsigned long data_addr = drive->hwif->io_ports.data_addr;
 764
 765         len++;
 766
 767         if (drive->io_32bit) {
 768                 scc_ide_outsl(data_addr, buf, len / 4);
 769
 770                 if ((len & 3) >= 2)
 771                         scc_ide_outsw(data_addr, (u8 *)buf + (len & ~3), 1);
 772         } else
 773                 scc_ide_outsw(data_addr, buf, len / 2);
 774 }
 775
 776 /**
 777  *      init_mmio_iops_scc      -       set up the iops for MMIO
 778  *      @hwif: interface to set up
 779  *
 780  */
 781
 782 static void __devinit init_mmio_iops_scc(ide_hwif_t *hwif)
 783 {
 784         struct pci_dev *dev = to_pci_dev(hwif->dev);
 785         struct scc_ports *ports = pci_get_drvdata(dev);
 786         unsigned long dma_base = ports->dma;
 787
 788         ide_set_hwifdata(hwif, ports);
 789
 790         hwif->dma_base = dma_base;
 791         hwif->config_data = ports->ctl;
 792 }
 793
 794 /**
 795  *      init_iops_scc   -       set up iops
 796  *      @hwif: interface to set up
 797  *
 798  *      Do the basic setup for the SCC hardware interface
 799  *      and then do the MMIO setup.
 800  */
 801
 802 static void __devinit init_iops_scc(ide_hwif_t *hwif)
 803 {
 804         struct pci_dev *dev = to_pci_dev(hwif->dev);
 805
 806         hwif->hwif_data = NULL;
 807         if (pci_get_drvdata(dev) == NULL)
 808                 return;
 809         init_mmio_iops_scc(hwif);
 810 }
 811
 812 static int __devinit scc_init_dma(ide_hwif_t *hwif,
 813                                   const struct ide_port_info *d)
 814 {
 815         return ide_allocate_dma_engine(hwif);
 816 }
 817
 818 static u8 scc_cable_detect(ide_hwif_t *hwif)
 819 {
 820         return ATA_CBL_PATA80;
 821 }
 822
 823 /**
 824  *      init_hwif_scc   -       set up hwif
 825  *      @hwif: interface to set up
 826  *
 827  *      We do the basic set up of the interface structure. The SCC
 828  *      requires several custom handlers so we override the default
 829  *      ide DMA handlers appropriately.
 830  */
 831
 832 static void __devinit init_hwif_scc(ide_hwif_t *hwif)
 833 {
 834         /* PTERADD */
 835         out_be32((void __iomem *)(hwif->dma_base + 0x018), hwif->dmatable_dma);
 836
 837         if (in_be32((void __iomem *)(hwif->config_data + 0xff0)) & CCKCTRL_ATACLKOEN)
 838                 hwif->ultra_mask = ATA_UDMA6; /* 133MHz */
 839         else
 840                 hwif->ultra_mask = ATA_UDMA5; /* 100MHz */
 841 }
 842
 843 static const struct ide_tp_ops scc_tp_ops = {
 844         .exec_command           = scc_exec_command,
 845         .read_status            = scc_read_status,
 846         .read_altstatus         = scc_read_altstatus,
 847
 848         .set_irq                = scc_set_irq,
 849
 850         .tf_load                = scc_tf_load,
 851         .tf_read                = scc_tf_read,
 852
 853         .input_data             = scc_input_data,
 854         .output_data            = scc_output_data,
 855 };
 856
 857 static const struct ide_port_ops scc_port_ops = {
 858         .set_pio_mode           = scc_set_pio_mode,
 859         .set_dma_mode           = scc_set_dma_mode,
 860         .udma_filter            = scc_udma_filter,
 861         .cable_detect           = scc_cable_detect,
 862 };
 863
 864 static const struct ide_dma_ops scc_dma_ops = {
 865         .dma_host_set           = scc_dma_host_set,
 866         .dma_setup              = scc_dma_setup,
 867         .dma_start              = scc_dma_start,
 868         .dma_end                = scc_dma_end,
 869         .dma_test_irq           = scc_dma_test_irq,
 870         .dma_lost_irq           = ide_dma_lost_irq,
 871         .dma_timer_expiry       = ide_dma_sff_timer_expiry,
 872         .dma_sff_read_status    = scc_dma_sff_read_status,
 873 };
 874
 875 static const struct ide_port_info scc_chipset __devinitdata = {
 876         .name           = "sccIDE",
 877         .init_iops      = init_iops_scc,
 878         .init_dma       = scc_init_dma,
 879         .init_hwif      = init_hwif_scc,
 880         .tp_ops         = &scc_tp_ops,
 881         .port_ops       = &scc_port_ops,
 882         .dma_ops        = &scc_dma_ops,
 883         .host_flags     = IDE_HFLAG_SINGLE,
 884         .irq_flags      = IRQF_SHARED,
 885         .pio_mask       = ATA_PIO4,
 886 };
 887
 888 /**
 889  *      scc_init_one    -       pci layer discovery entry
 890  *      @dev: PCI device
 891  *      @id: ident table entry
 892  *
 893  *      Called by the PCI code when it finds an SCC PATA controller.
 894  *      We then use the IDE PCI generic helper to do most of the work.
 895  */
 896
 897 static int __devinit scc_init_one(struct pci_dev *dev, const struct pci_device_id *id)
 898 {
 899         return init_setup_scc(dev, &scc_chipset);
 900 }
 901
 902 /**
 903  *      scc_remove      -       pci layer remove entry
 904  *      @dev: PCI device
 905  *
 906  *      Called by the PCI code when it removes an SCC PATA controller.
 907  */
 908
 909 static void __devexit scc_remove(struct pci_dev *dev)
 910 {
 911         struct scc_ports *ports = pci_get_drvdata(dev);
 912         struct ide_host *host = ports->host;
 913
 914         ide_host_remove(host);
 915
 916         iounmap((void*)ports->dma);
 917         iounmap((void*)ports->ctl);
 918         pci_release_selected_regions(dev, (1 << 2) - 1);
 919         memset(ports, 0, sizeof(*ports));
 920 }
 921
 922 static const struct pci_device_id scc_pci_tbl[] = {
 923         { PCI_VDEVICE(TOSHIBA_2, PCI_DEVICE_ID_TOSHIBA_SCC_ATA), 0 },
 924         { 0, },
 925 };
 926 MODULE_DEVICE_TABLE(pci, scc_pci_tbl);
 927
 928 static struct pci_driver scc_pci_driver = {
 929         .name = "SCC IDE",
 930         .id_table = scc_pci_tbl,
 931         .probe = scc_init_one,
 932         .remove = __devexit_p(scc_remove),
 933 };
 934
 935 static int scc_ide_init(void)
 936 {
 937         return ide_pci_register_driver(&scc_pci_driver);
 938 }
 939
 940 module_init(scc_ide_init);
 941 /* -- No exit code?
 942 static void scc_ide_exit(void)
 943 {
 944         ide_pci_unregister_driver(&scc_pci_driver);
 945 }
 946 module_exit(scc_ide_exit);
 947  */
 948
 949
 950 MODULE_DESCRIPTION("PCI driver module for Toshiba SCC IDE");
 951 MODULE_LICENSE("GPL");