SAFE public projects git trees. - safe/jmp/linux-2.6/blob - drivers/ide/pci/sis5513.c

   1 /*
   2  * linux/drivers/ide/pci/sis5513.c      Version 0.29    Aug 1, 2007
   3  *
   4  * Copyright (C) 1999-2000      Andre Hedrick <andre@linux-ide.org>
   5  * Copyright (C) 2002           Lionel Bouton <Lionel.Bouton@inet6.fr>, Maintainer
   6  * Copyright (C) 2003           Vojtech Pavlik <vojtech@suse.cz>
   7  * Copyright (C) 2007           Bartlomiej Zolnierkiewicz
   8  *
   9  * May be copied or modified under the terms of the GNU General Public License
  10  *
  11  *
  12  * Thanks :
  13  *
  14  * SiS Taiwan           : for direct support and hardware.
  15  * Daniela Engert       : for initial ATA100 advices and numerous others.
  16  * John Fremlin, Manfred Spraul, Dave Morgan, Peter Kjellerstedt        :
  17  *                        for checking code correctness, providing patches.
  18  *
  19  *
  20  * Original tests and design on the SiS620 chipset.
  21  * ATA100 tests and design on the SiS735 chipset.
  22  * ATA16/33 support from specs
  23  * ATA133 support for SiS961/962 by L.C. Chang <lcchang@sis.com.tw>
  24  * ATA133 961/962/963 fixes by Vojtech Pavlik <vojtech@suse.cz>
  25  *
  26  * Documentation:
  27  *      SiS chipset documentation available under NDA to companies only
  28  *      (not to individuals).
  29  */
  30
  31 /*
  32  * The original SiS5513 comes from a SiS5511/55112/5513 chipset. The original
  33  * SiS5513 was also used in the SiS5596/5513 chipset. Thus if we see a SiS5511
  34  * or SiS5596, we can assume we see the first MWDMA-16 capable SiS5513 chip.
  35  *
  36  * Later SiS chipsets integrated the 5513 functionality into the NorthBridge,
  37  * starting with SiS5571 and up to SiS745. The PCI ID didn't change, though. We
  38  * can figure out that we have a more modern and more capable 5513 by looking
  39  * for the respective NorthBridge IDs.
  40  *
  41  * Even later (96x family) SiS chipsets use the MuTIOL link and place the 5513
  42  * into the SouthBrige. Here we cannot rely on looking up the NorthBridge PCI
  43  * ID, while the now ATA-133 capable 5513 still has the same PCI ID.
  44  * Fortunately the 5513 can be 'unmasked' by fiddling with some config space
  45  * bits, changing its device id to the true one - 5517 for 961 and 5518 for
  46  * 962/963.
  47  */
  48
  49 #include <linux/types.h>
  50 #include <linux/module.h>
  51 #include <linux/kernel.h>
  52 #include <linux/delay.h>
  53 #include <linux/timer.h>
  54 #include <linux/mm.h>
  55 #include <linux/ioport.h>
  56 #include <linux/blkdev.h>
  57 #include <linux/hdreg.h>
  58
  59 #include <linux/interrupt.h>
  60 #include <linux/pci.h>
  61 #include <linux/init.h>
  62 #include <linux/ide.h>
  63
  64 #include <asm/irq.h>
  65
  66 #include "ide-timing.h"
  67
  68 #define DISPLAY_SIS_TIMINGS
  69
  70 /* registers layout and init values are chipset family dependant */
  71
  72 #define ATA_16          0x01
  73 #define ATA_33          0x02
  74 #define ATA_66          0x03
  75 #define ATA_100a        0x04 // SiS730/SiS550 is ATA100 with ATA66 layout
  76 #define ATA_100         0x05
  77 #define ATA_133a        0x06 // SiS961b with 133 support
  78 #define ATA_133         0x07 // SiS962/963
  79
  80 static u8 chipset_family;
  81
  82 /*
  83  * Devices supported
  84  */
  85 static const struct {
  86         const char *name;
  87         u16 host_id;
  88         u8 chipset_family;
  89         u8 flags;
  90 } SiSHostChipInfo[] = {
  91         { "SiS968",     PCI_DEVICE_ID_SI_968,   ATA_133  },
  92         { "SiS966",     PCI_DEVICE_ID_SI_966,   ATA_133  },
  93         { "SiS965",     PCI_DEVICE_ID_SI_965,   ATA_133  },
  94         { "SiS745",     PCI_DEVICE_ID_SI_745,   ATA_100  },
  95         { "SiS735",     PCI_DEVICE_ID_SI_735,   ATA_100  },
  96         { "SiS733",     PCI_DEVICE_ID_SI_733,   ATA_100  },
  97         { "SiS635",     PCI_DEVICE_ID_SI_635,   ATA_100  },
  98         { "SiS633",     PCI_DEVICE_ID_SI_633,   ATA_100  },
  99
 100         { "SiS730",     PCI_DEVICE_ID_SI_730,   ATA_100a },
 101         { "SiS550",     PCI_DEVICE_ID_SI_550,   ATA_100a },
 102
 103         { "SiS640",     PCI_DEVICE_ID_SI_640,   ATA_66   },
 104         { "SiS630",     PCI_DEVICE_ID_SI_630,   ATA_66   },
 105         { "SiS620",     PCI_DEVICE_ID_SI_620,   ATA_66   },
 106         { "SiS540",     PCI_DEVICE_ID_SI_540,   ATA_66   },
 107         { "SiS530",     PCI_DEVICE_ID_SI_530,   ATA_66   },
 108
 109         { "SiS5600",    PCI_DEVICE_ID_SI_5600,  ATA_33   },
 110         { "SiS5598",    PCI_DEVICE_ID_SI_5598,  ATA_33   },
 111         { "SiS5597",    PCI_DEVICE_ID_SI_5597,  ATA_33   },
 112         { "SiS5591/2",  PCI_DEVICE_ID_SI_5591,  ATA_33   },
 113         { "SiS5582",    PCI_DEVICE_ID_SI_5582,  ATA_33   },
 114         { "SiS5581",    PCI_DEVICE_ID_SI_5581,  ATA_33   },
 115
 116         { "SiS5596",    PCI_DEVICE_ID_SI_5596,  ATA_16   },
 117         { "SiS5571",    PCI_DEVICE_ID_SI_5571,  ATA_16   },
 118         { "SiS5517",    PCI_DEVICE_ID_SI_5517,  ATA_16   },
 119         { "SiS551x",    PCI_DEVICE_ID_SI_5511,  ATA_16   },
 120 };
 121
 122 /* Cycle time bits and values vary across chip dma capabilities
 123    These three arrays hold the register layout and the values to set.
 124    Indexed by chipset_family and (dma_mode - XFER_UDMA_0) */
 125
 126 /* {0, ATA_16, ATA_33, ATA_66, ATA_100a, ATA_100, ATA_133} */
 127 static u8 cycle_time_offset[] = {0,0,5,4,4,0,0};
 128 static u8 cycle_time_range[] = {0,0,2,3,3,4,4};
 129 static u8 cycle_time_value[][XFER_UDMA_6 - XFER_UDMA_0 + 1] = {
 130         {0,0,0,0,0,0,0}, /* no udma */
 131         {0,0,0,0,0,0,0}, /* no udma */
 132         {3,2,1,0,0,0,0}, /* ATA_33 */
 133         {7,5,3,2,1,0,0}, /* ATA_66 */
 134         {7,5,3,2,1,0,0}, /* ATA_100a (730 specific), differences are on cycle_time range and offset */
 135         {11,7,5,4,2,1,0}, /* ATA_100 */
 136         {15,10,7,5,3,2,1}, /* ATA_133a (earliest 691 southbridges) */
 137         {15,10,7,5,3,2,1}, /* ATA_133 */
 138 };
 139 /* CRC Valid Setup Time vary across IDE clock setting 33/66/100/133
 140    See SiS962 data sheet for more detail */
 141 static u8 cvs_time_value[][XFER_UDMA_6 - XFER_UDMA_0 + 1] = {
 142         {0,0,0,0,0,0,0}, /* no udma */
 143         {0,0,0,0,0,0,0}, /* no udma */
 144         {2,1,1,0,0,0,0},
 145         {4,3,2,1,0,0,0},
 146         {4,3,2,1,0,0,0},
 147         {6,4,3,1,1,1,0},
 148         {9,6,4,2,2,2,2},
 149         {9,6,4,2,2,2,2},
 150 };
 151 /* Initialize time, Active time, Recovery time vary across
 152    IDE clock settings. These 3 arrays hold the register value
 153    for PIO0/1/2/3/4 and DMA0/1/2 mode in order */
 154 static u8 ini_time_value[][8] = {
 155         {0,0,0,0,0,0,0,0},
 156         {0,0,0,0,0,0,0,0},
 157         {2,1,0,0,0,1,0,0},
 158         {4,3,1,1,1,3,1,1},
 159         {4,3,1,1,1,3,1,1},
 160         {6,4,2,2,2,4,2,2},
 161         {9,6,3,3,3,6,3,3},
 162         {9,6,3,3,3,6,3,3},
 163 };
 164 static u8 act_time_value[][8] = {
 165         {0,0,0,0,0,0,0,0},
 166         {0,0,0,0,0,0,0,0},
 167         {9,9,9,2,2,7,2,2},
 168         {19,19,19,5,4,14,5,4},
 169         {19,19,19,5,4,14,5,4},
 170         {28,28,28,7,6,21,7,6},
 171         {38,38,38,10,9,28,10,9},
 172         {38,38,38,10,9,28,10,9},
 173 };
 174 static u8 rco_time_value[][8] = {
 175         {0,0,0,0,0,0,0,0},
 176         {0,0,0,0,0,0,0,0},
 177         {9,2,0,2,0,7,1,1},
 178         {19,5,1,5,2,16,3,2},
 179         {19,5,1,5,2,16,3,2},
 180         {30,9,3,9,4,25,6,4},
 181         {40,12,4,12,5,34,12,5},
 182         {40,12,4,12,5,34,12,5},
 183 };
 184
 185 /*
 186  * Printing configuration
 187  */
 188 /* Used for chipset type printing at boot time */
 189 static char* chipset_capability[] = {
 190         "ATA", "ATA 16",
 191         "ATA 33", "ATA 66",
 192         "ATA 100 (1st gen)", "ATA 100 (2nd gen)",
 193         "ATA 133 (1st gen)", "ATA 133 (2nd gen)"
 194 };
 195
 196 #if defined(DISPLAY_SIS_TIMINGS) && defined(CONFIG_IDE_PROC_FS)
 197 #include <linux/stat.h>
 198 #include <linux/proc_fs.h>
 199
 200 static u8 sis_proc = 0;
 201
 202 static struct pci_dev *bmide_dev;
 203
 204 static char* cable_type[] = {
 205         "80 pins",
 206         "40 pins"
 207 };
 208
 209 static char* recovery_time[] ={
 210         "12 PCICLK", "1 PCICLK",
 211         "2 PCICLK", "3 PCICLK",
 212         "4 PCICLK", "5 PCICLCK",
 213         "6 PCICLK", "7 PCICLCK",
 214         "8 PCICLK", "9 PCICLCK",
 215         "10 PCICLK", "11 PCICLK",
 216         "13 PCICLK", "14 PCICLK",
 217         "15 PCICLK", "15 PCICLK"
 218 };
 219
 220 static char* active_time[] = {
 221         "8 PCICLK", "1 PCICLCK",
 222         "2 PCICLK", "3 PCICLK",
 223         "4 PCICLK", "5 PCICLK",
 224         "6 PCICLK", "12 PCICLK"
 225 };
 226
 227 static char* cycle_time[] = {
 228         "Reserved", "2 CLK",
 229         "3 CLK", "4 CLK",
 230         "5 CLK", "6 CLK",
 231         "7 CLK", "8 CLK",
 232         "9 CLK", "10 CLK",
 233         "11 CLK", "12 CLK",
 234         "13 CLK", "14 CLK",
 235         "15 CLK", "16 CLK"
 236 };
 237
 238 /* Generic add master or slave info function */
 239 static char* get_drives_info (char *buffer, u8 pos)
 240 {
 241         u8 reg00, reg01, reg10, reg11; /* timing registers */
 242         u32 regdw0, regdw1;
 243         char* p = buffer;
 244
 245 /* Postwrite/Prefetch */
 246         if (chipset_family < ATA_133) {
 247                 pci_read_config_byte(bmide_dev, 0x4b, &reg00);
 248                 p += sprintf(p, "Drive %d:        Postwrite %s \t \t Postwrite %s\n",
 249                              pos, (reg00 & (0x10 << pos)) ? "Enabled" : "Disabled",
 250                              (reg00 & (0x40 << pos)) ? "Enabled" : "Disabled");
 251                 p += sprintf(p, "                Prefetch  %s \t \t Prefetch  %s\n",
 252                              (reg00 & (0x01 << pos)) ? "Enabled" : "Disabled",
 253                              (reg00 & (0x04 << pos)) ? "Enabled" : "Disabled");
 254                 pci_read_config_byte(bmide_dev, 0x40+2*pos, &reg00);
 255                 pci_read_config_byte(bmide_dev, 0x41+2*pos, &reg01);
 256                 pci_read_config_byte(bmide_dev, 0x44+2*pos, &reg10);
 257                 pci_read_config_byte(bmide_dev, 0x45+2*pos, &reg11);
 258         } else {
 259                 u32 reg54h;
 260                 u8 drive_pci = 0x40;
 261                 pci_read_config_dword(bmide_dev, 0x54, &reg54h);
 262                 if (reg54h & 0x40000000) {
 263                         // Configuration space remapped to 0x70
 264                         drive_pci = 0x70;
 265                 }
 266                 pci_read_config_dword(bmide_dev, (unsigned long)drive_pci+4*pos, &regdw0);
 267                 pci_read_config_dword(bmide_dev, (unsigned long)drive_pci+4*pos+8, &regdw1);
 268
 269                 p += sprintf(p, "Drive %d:\n", pos);
 270         }
 271
 272
 273 /* UDMA */
 274         if (chipset_family >= ATA_133) {
 275                 p += sprintf(p, "                UDMA %s \t \t \t UDMA %s\n",
 276                              (regdw0 & 0x04) ? "Enabled" : "Disabled",
 277                              (regdw1 & 0x04) ? "Enabled" : "Disabled");
 278                 p += sprintf(p, "                UDMA Cycle Time    %s \t UDMA Cycle Time    %s\n",
 279                              cycle_time[(regdw0 & 0xF0) >> 4],
 280                              cycle_time[(regdw1 & 0xF0) >> 4]);
 281         } else if (chipset_family >= ATA_33) {
 282                 p += sprintf(p, "                UDMA %s \t \t \t UDMA %s\n",
 283                              (reg01 & 0x80) ? "Enabled" : "Disabled",
 284                              (reg11 & 0x80) ? "Enabled" : "Disabled");
 285
 286                 p += sprintf(p, "                UDMA Cycle Time    ");
 287                 switch(chipset_family) {
 288                         case ATA_33:    p += sprintf(p, cycle_time[(reg01 & 0x60) >> 5]); break;
 289                         case ATA_66:
 290                         case ATA_100a:  p += sprintf(p, cycle_time[(reg01 & 0x70) >> 4]); break;
 291                         case ATA_100:
 292                         case ATA_133a:  p += sprintf(p, cycle_time[reg01 & 0x0F]); break;
 293                         default:        p += sprintf(p, "?"); break;
 294                 }
 295                 p += sprintf(p, " \t UDMA Cycle Time    ");
 296                 switch(chipset_family) {
 297                         case ATA_33:    p += sprintf(p, cycle_time[(reg11 & 0x60) >> 5]); break;
 298                         case ATA_66:
 299                         case ATA_100a:  p += sprintf(p, cycle_time[(reg11 & 0x70) >> 4]); break;
 300                         case ATA_100:
 301                         case ATA_133a:  p += sprintf(p, cycle_time[reg11 & 0x0F]); break;
 302                         default:        p += sprintf(p, "?"); break;
 303                 }
 304                 p += sprintf(p, "\n");
 305         }
 306
 307
 308         if (chipset_family < ATA_133) { /* else case TODO */
 309
 310 /* Data Active */
 311                 p += sprintf(p, "                Data Active Time   ");
 312                 switch(chipset_family) {
 313                         case ATA_16: /* confirmed */
 314                         case ATA_33:
 315                         case ATA_66:
 316                         case ATA_100a: p += sprintf(p, active_time[reg01 & 0x07]); break;
 317                         case ATA_100:
 318                         case ATA_133a: p += sprintf(p, active_time[(reg00 & 0x70) >> 4]); break;
 319                         default: p += sprintf(p, "?"); break;
 320                 }
 321                 p += sprintf(p, " \t Data Active Time   ");
 322                 switch(chipset_family) {
 323                         case ATA_16:
 324                         case ATA_33:
 325                         case ATA_66:
 326                         case ATA_100a: p += sprintf(p, active_time[reg11 & 0x07]); break;
 327                         case ATA_100:
 328                         case ATA_133a: p += sprintf(p, active_time[(reg10 & 0x70) >> 4]); break;
 329                         default: p += sprintf(p, "?"); break;
 330                 }
 331                 p += sprintf(p, "\n");
 332
 333 /* Data Recovery */
 334         /* warning: may need (reg&0x07) for pre ATA66 chips */
 335                 p += sprintf(p, "                Data Recovery Time %s \t Data Recovery Time %s\n",
 336                              recovery_time[reg00 & 0x0f], recovery_time[reg10 & 0x0f]);
 337         }
 338
 339         return p;
 340 }
 341
 342 static char* get_masters_info(char* buffer)
 343 {
 344         return get_drives_info(buffer, 0);
 345 }
 346
 347 static char* get_slaves_info(char* buffer)
 348 {
 349         return get_drives_info(buffer, 1);
 350 }
 351
 352 /* Main get_info, called on /proc/ide/sis reads */
 353 static int sis_get_info (char *buffer, char **addr, off_t offset, int count)
 354 {
 355         char *p = buffer;
 356         int len;
 357         u8 reg;
 358         u16 reg2, reg3;
 359
 360         p += sprintf(p, "\nSiS 5513 ");
 361         switch(chipset_family) {
 362                 case ATA_16: p += sprintf(p, "DMA 16"); break;
 363                 case ATA_33: p += sprintf(p, "Ultra 33"); break;
 364                 case ATA_66: p += sprintf(p, "Ultra 66"); break;
 365                 case ATA_100a:
 366                 case ATA_100: p += sprintf(p, "Ultra 100"); break;
 367                 case ATA_133a:
 368                 case ATA_133: p += sprintf(p, "Ultra 133"); break;
 369                 default: p+= sprintf(p, "Unknown???"); break;
 370         }
 371         p += sprintf(p, " chipset\n");
 372         p += sprintf(p, "--------------- Primary Channel "
 373                      "---------------- Secondary Channel "
 374                      "-------------\n");
 375
 376 /* Status */
 377         pci_read_config_byte(bmide_dev, 0x4a, &reg);
 378         if (chipset_family == ATA_133) {
 379                 pci_read_config_word(bmide_dev, 0x50, &reg2);
 380                 pci_read_config_word(bmide_dev, 0x52, &reg3);
 381         }
 382         p += sprintf(p, "Channel Status: ");
 383         if (chipset_family < ATA_66) {
 384                 p += sprintf(p, "%s \t \t \t \t %s\n",
 385                              (reg & 0x04) ? "On" : "Off",
 386                              (reg & 0x02) ? "On" : "Off");
 387         } else if (chipset_family < ATA_133) {
 388                 p += sprintf(p, "%s \t \t \t \t %s \n",
 389                              (reg & 0x02) ? "On" : "Off",
 390                              (reg & 0x04) ? "On" : "Off");
 391         } else { /* ATA_133 */
 392                 p += sprintf(p, "%s \t \t \t \t %s \n",
 393                              (reg2 & 0x02) ? "On" : "Off",
 394                              (reg3 & 0x02) ? "On" : "Off");
 395         }
 396
 397 /* Operation Mode */
 398         pci_read_config_byte(bmide_dev, 0x09, &reg);
 399         p += sprintf(p, "Operation Mode: %s \t \t \t %s \n",
 400                      (reg & 0x01) ? "Native" : "Compatible",
 401                      (reg & 0x04) ? "Native" : "Compatible");
 402
 403 /* 80-pin cable ? */
 404         if (chipset_family >= ATA_133) {
 405                 p += sprintf(p, "Cable Type:     %s \t \t \t %s\n",
 406                              (reg2 & 0x01) ? cable_type[1] : cable_type[0],
 407                              (reg3 & 0x01) ? cable_type[1] : cable_type[0]);
 408         } else if (chipset_family > ATA_33) {
 409                 pci_read_config_byte(bmide_dev, 0x48, &reg);
 410                 p += sprintf(p, "Cable Type:     %s \t \t \t %s\n",
 411                              (reg & 0x10) ? cable_type[1] : cable_type[0],
 412                              (reg & 0x20) ? cable_type[1] : cable_type[0]);
 413         }
 414
 415 /* Prefetch Count */
 416         if (chipset_family < ATA_133) {
 417                 pci_read_config_word(bmide_dev, 0x4c, &reg2);
 418                 pci_read_config_word(bmide_dev, 0x4e, &reg3);
 419                 p += sprintf(p, "Prefetch Count: %d \t \t \t \t %d\n",
 420                              reg2, reg3);
 421         }
 422
 423         p = get_masters_info(p);
 424         p = get_slaves_info(p);
 425
 426         len = (p - buffer) - offset;
 427         *addr = buffer + offset;
 428
 429         return len > count ? count : len;
 430 }
 431 #endif /* defined(DISPLAY_SIS_TIMINGS) && defined(CONFIG_IDE_PROC_FS) */
 432
 433 /*
 434  * Configuration functions
 435  */
 436
 437 static u8 sis_ata133_get_base(ide_drive_t *drive)
 438 {
 439         struct pci_dev *dev = drive->hwif->pci_dev;
 440         u32 reg54 = 0;
 441
 442         pci_read_config_dword(dev, 0x54, &reg54);
 443
 444         return ((reg54 & 0x40000000) ? 0x70 : 0x40) + drive->dn * 4;
 445 }
 446
 447 static void sis_ata16_program_timings(ide_drive_t *drive, const u8 mode)
 448 {
 449         struct pci_dev *dev = drive->hwif->pci_dev;
 450         u16 t1 = 0;
 451         u8 drive_pci = 0x40 + drive->dn * 2;
 452
 453         const u16 pio_timings[]   = { 0x000, 0x607, 0x404, 0x303, 0x301 };
 454         const u16 mwdma_timings[] = { 0x008, 0x302, 0x301 };
 455
 456         pci_read_config_word(dev, drive_pci, &t1);
 457
 458         /* clear active/recovery timings */
 459         t1 &= ~0x070f;
 460         if (mode >= XFER_MW_DMA_0) {
 461                 if (chipset_family > ATA_16)
 462                         t1 &= ~0x8000;  /* disable UDMA */
 463                 t1 |= mwdma_timings[mode - XFER_MW_DMA_0];
 464         } else
 465                 t1 |= pio_timings[mode - XFER_PIO_0];
 466
 467         pci_write_config_word(dev, drive_pci, t1);
 468 }
 469
 470 static void sis_ata100_program_timings(ide_drive_t *drive, const u8 mode)
 471 {
 472         struct pci_dev *dev = drive->hwif->pci_dev;
 473         u8 t1, drive_pci = 0x40 + drive->dn * 2;
 474
 475         /* timing bits: 7:4 active 3:0 recovery */
 476         const u8 pio_timings[]   = { 0x00, 0x67, 0x44, 0x33, 0x31 };
 477         const u8 mwdma_timings[] = { 0x08, 0x32, 0x31 };
 478
 479         if (mode >= XFER_MW_DMA_0) {
 480                 u8 t2 = 0;
 481
 482                 pci_read_config_byte(dev, drive_pci, &t2);
 483                 t2 &= ~0x80;    /* disable UDMA */
 484                 pci_write_config_byte(dev, drive_pci, t2);
 485
 486                 t1 = mwdma_timings[mode - XFER_MW_DMA_0];
 487         } else
 488                 t1 = pio_timings[mode - XFER_PIO_0];
 489
 490         pci_write_config_byte(dev, drive_pci + 1, t1);
 491 }
 492
 493 static void sis_ata133_program_timings(ide_drive_t *drive, const u8 mode)
 494 {
 495         struct pci_dev *dev = drive->hwif->pci_dev;
 496         u32 t1 = 0;
 497         u8 drive_pci = sis_ata133_get_base(drive), clk, idx;
 498
 499         pci_read_config_dword(dev, drive_pci, &t1);
 500
 501         t1 &= 0xc0c00fff;
 502         clk = (t1 & 0x08) ? ATA_133 : ATA_100;
 503         if (mode >= XFER_MW_DMA_0) {
 504                 t1 &= ~0x04;    /* disable UDMA */
 505                 idx = mode - XFER_MW_DMA_0 + 5;
 506         }
 507                 idx = mode - XFER_PIO_0;
 508         t1 |= ini_time_value[clk][idx] << 12;
 509         t1 |= act_time_value[clk][idx] << 16;
 510         t1 |= rco_time_value[clk][idx] << 24;
 511
 512         pci_write_config_dword(dev, drive_pci, t1);
 513 }
 514
 515 static void sis_program_timings(ide_drive_t *drive, const u8 mode)
 516 {
 517         if (chipset_family < ATA_100)           /* ATA_16/33/66/100a */
 518                 sis_ata16_program_timings(drive, mode);
 519         else if (chipset_family < ATA_133)      /* ATA_100/133a */
 520                 sis_ata100_program_timings(drive, mode);
 521         else                                    /* ATA_133 */
 522                 sis_ata133_program_timings(drive, mode);
 523 }
 524
 525 /* Enables per-drive prefetch and postwrite */
 526 static void config_drive_art_rwp (ide_drive_t *drive)
 527 {
 528         ide_hwif_t *hwif        = HWIF(drive);
 529         struct pci_dev *dev     = hwif->pci_dev;
 530
 531         u8 reg4bh               = 0;
 532         u8 rw_prefetch          = (0x11 << drive->dn);
 533
 534         if (drive->media != ide_disk)
 535                 return;
 536         pci_read_config_byte(dev, 0x4b, &reg4bh);
 537
 538         if ((reg4bh & rw_prefetch) != rw_prefetch)
 539                 pci_write_config_byte(dev, 0x4b, reg4bh|rw_prefetch);
 540 }
 541
 542 static void sis_set_pio_mode(ide_drive_t *drive, const u8 pio)
 543 {
 544         config_drive_art_rwp(drive);
 545         sis_program_timings(drive, XFER_PIO_0 + pio);
 546 }
 547
 548 static void sis_set_dma_mode(ide_drive_t *drive, const u8 speed)
 549 {
 550         ide_hwif_t *hwif        = HWIF(drive);
 551         struct pci_dev *dev     = hwif->pci_dev;
 552
 553         /* Config chip for mode */
 554         switch(speed) {
 555                 case XFER_UDMA_6:
 556                 case XFER_UDMA_5:
 557                 case XFER_UDMA_4:
 558                 case XFER_UDMA_3:
 559                 case XFER_UDMA_2:
 560                 case XFER_UDMA_1:
 561                 case XFER_UDMA_0:
 562                         if (chipset_family >= ATA_133) {
 563                                 u32 regdw = 0;
 564                                 u8 drive_pci = sis_ata133_get_base(drive);
 565
 566                                 pci_read_config_dword(dev, drive_pci, &regdw);
 567                                 regdw |= 0x04;
 568                                 regdw &= 0xfffff00f;
 569                                 /* check if ATA133 enable */
 570                                 if (regdw & 0x08) {
 571                                         regdw |= (unsigned long)cycle_time_value[ATA_133][speed-XFER_UDMA_0] << 4;
 572                                         regdw |= (unsigned long)cvs_time_value[ATA_133][speed-XFER_UDMA_0] << 8;
 573                                 } else {
 574                                         regdw |= (unsigned long)cycle_time_value[ATA_100][speed-XFER_UDMA_0] << 4;
 575                                         regdw |= (unsigned long)cvs_time_value[ATA_100][speed-XFER_UDMA_0] << 8;
 576                                 }
 577                                 pci_write_config_dword(dev, (unsigned long)drive_pci, regdw);
 578                         } else {
 579                                 u8 drive_pci = 0x40 + drive->dn * 2, reg = 0;
 580
 581                                 pci_read_config_byte(dev, drive_pci+1, &reg);
 582                                 /* Force the UDMA bit on if we want to use UDMA */
 583                                 reg |= 0x80;
 584                                 /* clean reg cycle time bits */
 585                                 reg &= ~((0xFF >> (8 - cycle_time_range[chipset_family]))
 586                                          << cycle_time_offset[chipset_family]);
 587                                 /* set reg cycle time bits */
 588                                 reg |= cycle_time_value[chipset_family][speed-XFER_UDMA_0]
 589                                         << cycle_time_offset[chipset_family];
 590                                 pci_write_config_byte(dev, drive_pci+1, reg);
 591                         }
 592                         break;
 593                 case XFER_MW_DMA_2:
 594                 case XFER_MW_DMA_1:
 595                 case XFER_MW_DMA_0:
 596                         sis_program_timings(drive, speed);
 597                         break;
 598                 default:
 599                         BUG();
 600                         break;
 601         }
 602 }
 603
 604 static u8 sis5513_ata133_udma_filter(ide_drive_t *drive)
 605 {
 606         struct pci_dev *dev = drive->hwif->pci_dev;
 607         u32 regdw = 0;
 608         u8 drive_pci = sis_ata133_get_base(drive);
 609
 610         pci_read_config_dword(dev, drive_pci, &regdw);
 611
 612         /* if ATA133 disable, we should not set speed above UDMA5 */
 613         return (regdw & 0x08) ? ATA_UDMA6 : ATA_UDMA5;
 614 }
 615
 616 /* Chip detection and general config */
 617 static unsigned int __devinit init_chipset_sis5513 (struct pci_dev *dev, const char *name)
 618 {
 619         struct pci_dev *host;
 620         int i = 0;
 621
 622         chipset_family = 0;
 623
 624         for (i = 0; i < ARRAY_SIZE(SiSHostChipInfo) && !chipset_family; i++) {
 625
 626                 host = pci_get_device(PCI_VENDOR_ID_SI, SiSHostChipInfo[i].host_id, NULL);
 627
 628                 if (!host)
 629                         continue;
 630
 631                 chipset_family = SiSHostChipInfo[i].chipset_family;
 632
 633                 /* Special case for SiS630 : 630S/ET is ATA_100a */
 634                 if (SiSHostChipInfo[i].host_id == PCI_DEVICE_ID_SI_630) {
 635                         if (host->revision >= 0x30)
 636                                 chipset_family = ATA_100a;
 637                 }
 638                 pci_dev_put(host);
 639
 640                 printk(KERN_INFO "SIS5513: %s %s controller\n",
 641                          SiSHostChipInfo[i].name, chipset_capability[chipset_family]);
 642         }
 643
 644         if (!chipset_family) { /* Belongs to pci-quirks */
 645
 646                         u32 idemisc;
 647                         u16 trueid;
 648
 649                         /* Disable ID masking and register remapping */
 650                         pci_read_config_dword(dev, 0x54, &idemisc);
 651                         pci_write_config_dword(dev, 0x54, (idemisc & 0x7fffffff));
 652                         pci_read_config_word(dev, PCI_DEVICE_ID, &trueid);
 653                         pci_write_config_dword(dev, 0x54, idemisc);
 654
 655                         if (trueid == 0x5518) {
 656                                 printk(KERN_INFO "SIS5513: SiS 962/963 MuTIOL IDE UDMA133 controller\n");
 657                                 chipset_family = ATA_133;
 658
 659                                 /* Check for 5513 compability mapping
 660                                  * We must use this, else the port enabled code will fail,
 661                                  * as it expects the enablebits at 0x4a.
 662                                  */
 663                                 if ((idemisc & 0x40000000) == 0) {
 664                                         pci_write_config_dword(dev, 0x54, idemisc | 0x40000000);
 665                                         printk(KERN_INFO "SIS5513: Switching to 5513 register mapping\n");
 666                                 }
 667                         }
 668         }
 669
 670         if (!chipset_family) { /* Belongs to pci-quirks */
 671
 672                         struct pci_dev *lpc_bridge;
 673                         u16 trueid;
 674                         u8 prefctl;
 675                         u8 idecfg;
 676
 677                         pci_read_config_byte(dev, 0x4a, &idecfg);
 678                         pci_write_config_byte(dev, 0x4a, idecfg | 0x10);
 679                         pci_read_config_word(dev, PCI_DEVICE_ID, &trueid);
 680                         pci_write_config_byte(dev, 0x4a, idecfg);
 681
 682                         if (trueid == 0x5517) { /* SiS 961/961B */
 683
 684                                 lpc_bridge = pci_get_slot(dev->bus, 0x10); /* Bus 0, Dev 2, Fn 0 */
 685                                 pci_read_config_byte(dev, 0x49, &prefctl);
 686                                 pci_dev_put(lpc_bridge);
 687
 688                                 if (lpc_bridge->revision == 0x10 && (prefctl & 0x80)) {
 689                                         printk(KERN_INFO "SIS5513: SiS 961B MuTIOL IDE UDMA133 controller\n");
 690                                         chipset_family = ATA_133a;
 691                                 } else {
 692                                         printk(KERN_INFO "SIS5513: SiS 961 MuTIOL IDE UDMA100 controller\n");
 693                                         chipset_family = ATA_100;
 694                                 }
 695                         }
 696         }
 697
 698         if (!chipset_family)
 699                 return -1;
 700
 701         /* Make general config ops here
 702            1/ tell IDE channels to operate in Compatibility mode only
 703            2/ tell old chips to allow per drive IDE timings */
 704
 705         {
 706                 u8 reg;
 707                 u16 regw;
 708
 709                 switch(chipset_family) {
 710                         case ATA_133:
 711                                 /* SiS962 operation mode */
 712                                 pci_read_config_word(dev, 0x50, &regw);
 713                                 if (regw & 0x08)
 714                                         pci_write_config_word(dev, 0x50, regw&0xfff7);
 715                                 pci_read_config_word(dev, 0x52, &regw);
 716                                 if (regw & 0x08)
 717                                         pci_write_config_word(dev, 0x52, regw&0xfff7);
 718                                 break;
 719                         case ATA_133a:
 720                         case ATA_100:
 721                                 /* Fixup latency */
 722                                 pci_write_config_byte(dev, PCI_LATENCY_TIMER, 0x80);
 723                                 /* Set compatibility bit */
 724                                 pci_read_config_byte(dev, 0x49, &reg);
 725                                 if (!(reg & 0x01)) {
 726                                         pci_write_config_byte(dev, 0x49, reg|0x01);
 727                                 }
 728                                 break;
 729                         case ATA_100a:
 730                         case ATA_66:
 731                                 /* Fixup latency */
 732                                 pci_write_config_byte(dev, PCI_LATENCY_TIMER, 0x10);
 733
 734                                 /* On ATA_66 chips the bit was elsewhere */
 735                                 pci_read_config_byte(dev, 0x52, &reg);
 736                                 if (!(reg & 0x04)) {
 737                                         pci_write_config_byte(dev, 0x52, reg|0x04);
 738                                 }
 739                                 break;
 740                         case ATA_33:
 741                                 /* On ATA_33 we didn't have a single bit to set */
 742                                 pci_read_config_byte(dev, 0x09, &reg);
 743                                 if ((reg & 0x0f) != 0x00) {
 744                                         pci_write_config_byte(dev, 0x09, reg&0xf0);
 745                                 }
 746                         case ATA_16:
 747                                 /* force per drive recovery and active timings
 748                                    needed on ATA_33 and below chips */
 749                                 pci_read_config_byte(dev, 0x52, &reg);
 750                                 if (!(reg & 0x08)) {
 751                                         pci_write_config_byte(dev, 0x52, reg|0x08);
 752                                 }
 753                                 break;
 754                 }
 755
 756 #if defined(DISPLAY_SIS_TIMINGS) && defined(CONFIG_IDE_PROC_FS)
 757                 if (!sis_proc) {
 758                         sis_proc = 1;
 759                         bmide_dev = dev;
 760                         ide_pci_create_host_proc("sis", sis_get_info);
 761                 }
 762 #endif
 763         }
 764
 765         return 0;
 766 }
 767
 768 struct sis_laptop {
 769         u16 device;
 770         u16 subvendor;
 771         u16 subdevice;
 772 };
 773
 774 static const struct sis_laptop sis_laptop[] = {
 775         /* devid, subvendor, subdev */
 776         { 0x5513, 0x1043, 0x1107 },     /* ASUS A6K */
 777         { 0x5513, 0x1734, 0x105f },     /* FSC Amilo A1630 */
 778         /* end marker */
 779         { 0, }
 780 };
 781
 782 static u8 __devinit ata66_sis5513(ide_hwif_t *hwif)
 783 {
 784         struct pci_dev *pdev = hwif->pci_dev;
 785         const struct sis_laptop *lap = &sis_laptop[0];
 786         u8 ata66 = 0;
 787
 788         while (lap->device) {
 789                 if (lap->device == pdev->device &&
 790                     lap->subvendor == pdev->subsystem_vendor &&
 791                     lap->subdevice == pdev->subsystem_device)
 792                         return ATA_CBL_PATA40_SHORT;
 793                 lap++;
 794         }
 795
 796         if (chipset_family >= ATA_133) {
 797                 u16 regw = 0;
 798                 u16 reg_addr = hwif->channel ? 0x52: 0x50;
 799                 pci_read_config_word(hwif->pci_dev, reg_addr, &regw);
 800                 ata66 = (regw & 0x8000) ? 0 : 1;
 801         } else if (chipset_family >= ATA_66) {
 802                 u8 reg48h = 0;
 803                 u8 mask = hwif->channel ? 0x20 : 0x10;
 804                 pci_read_config_byte(hwif->pci_dev, 0x48, &reg48h);
 805                 ata66 = (reg48h & mask) ? 0 : 1;
 806         }
 807
 808         return ata66 ? ATA_CBL_PATA80 : ATA_CBL_PATA40;
 809 }
 810
 811 static void __devinit init_hwif_sis5513 (ide_hwif_t *hwif)
 812 {
 813         u8 udma_rates[] = { 0x00, 0x00, 0x07, 0x1f, 0x3f, 0x3f, 0x7f, 0x7f };
 814
 815         hwif->autodma = 0;
 816
 817         if (!hwif->irq)
 818                 hwif->irq = hwif->channel ? 15 : 14;
 819
 820         hwif->set_pio_mode = &sis_set_pio_mode;
 821         hwif->set_dma_mode = &sis_set_dma_mode;
 822
 823         if (chipset_family >= ATA_133)
 824                 hwif->udma_filter = sis5513_ata133_udma_filter;
 825
 826         hwif->drives[0].autotune = 1;
 827         hwif->drives[1].autotune = 1;
 828
 829         if (hwif->dma_base == 0)
 830                 return;
 831
 832         hwif->atapi_dma = 1;
 833
 834         hwif->ultra_mask = udma_rates[chipset_family];
 835         hwif->mwdma_mask = 0x07;
 836
 837         if (hwif->cbl != ATA_CBL_PATA40_SHORT)
 838                 hwif->cbl = ata66_sis5513(hwif);
 839
 840         if (!noautodma)
 841                 hwif->autodma = 1;
 842
 843         hwif->drives[0].autodma = hwif->autodma;
 844         hwif->drives[1].autodma = hwif->autodma;
 845 }
 846
 847 static ide_pci_device_t sis5513_chipset __devinitdata = {
 848         .name           = "SIS5513",
 849         .init_chipset   = init_chipset_sis5513,
 850         .init_hwif      = init_hwif_sis5513,
 851         .autodma        = NOAUTODMA,
 852         .enablebits     = {{0x4a,0x02,0x02}, {0x4a,0x04,0x04}},
 853         .bootable       = ON_BOARD,
 854         .pio_mask       = ATA_PIO4,
 855 };
 856
 857 static int __devinit sis5513_init_one(struct pci_dev *dev, const struct pci_device_id *id)
 858 {
 859         return ide_setup_pci_device(dev, &sis5513_chipset);
 860 }
 861
 862 static struct pci_device_id sis5513_pci_tbl[] = {
 863         { PCI_VENDOR_ID_SI, PCI_DEVICE_ID_SI_5513, PCI_ANY_ID, PCI_ANY_ID, 0, 0, 0},
 864         { PCI_VENDOR_ID_SI, PCI_DEVICE_ID_SI_5518, PCI_ANY_ID, PCI_ANY_ID, 0, 0, 0},
 865         { PCI_VENDOR_ID_SI, PCI_DEVICE_ID_SI_1180, PCI_ANY_ID, PCI_ANY_ID, 0, 0, 0},
 866         { 0, },
 867 };
 868 MODULE_DEVICE_TABLE(pci, sis5513_pci_tbl);
 869
 870 static struct pci_driver driver = {
 871         .name           = "SIS_IDE",
 872         .id_table       = sis5513_pci_tbl,
 873         .probe          = sis5513_init_one,
 874 };
 875
 876 static int __init sis5513_ide_init(void)
 877 {
 878         return ide_pci_register_driver(&driver);
 879 }
 880
 881 module_init(sis5513_ide_init);
 882
 883 MODULE_AUTHOR("Lionel Bouton, L C Chang, Andre Hedrick, Vojtech Pavlik");
 884 MODULE_DESCRIPTION("PCI driver module for SIS IDE");
 885 MODULE_LICENSE("GPL");
 886
 887 /*
 888  * TODO:
 889  *      - CLEANUP
 890  *      - Use drivers/ide/ide-timing.h !
 891  *      - More checks in the config registers (force values instead of
 892  *        relying on the BIOS setting them correctly).
 893  *      - Further optimisations ?
 894  *        . for example ATA66+ regs 0x48 & 0x4A
 895  */