SAFE public projects git trees. - safe/jmp/linux-2.6/blob - drivers/ide/pci/scc_pata.c

   1 /*
   2  * Support for IDE interfaces on Celleb platform
   3  *
   4  * (C) Copyright 2006 TOSHIBA CORPORATION
   5  *
   6  * This code is based on drivers/ide/pci/siimage.c:
   7  * Copyright (C) 2001-2002      Andre Hedrick <andre@linux-ide.org>
   8  * Copyright (C) 2003           Red Hat <alan@redhat.com>
   9  *
  10  * This program is free software; you can redistribute it and/or modify
  11  * it under the terms of the GNU General Public License as published by
  12  * the Free Software Foundation; either version 2 of the License, or
  13  * (at your option) any later version.
  14  *
  15  * This program is distributed in the hope that it will be useful,
  16  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  17  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  18  * GNU General Public License for more details.
  19  *
  20  * You should have received a copy of the GNU General Public License along
  21  * with this program; if not, write to the Free Software Foundation, Inc.,
  22  * 51 Franklin Street, Fifth Floor, Boston, MA 02110-1301 USA.
  23  */
  24
  25 #include <linux/types.h>
  26 #include <linux/module.h>
  27 #include <linux/pci.h>
  28 #include <linux/delay.h>
  29 #include <linux/hdreg.h>
  30 #include <linux/ide.h>
  31 #include <linux/init.h>
  32
  33 #define PCI_DEVICE_ID_TOSHIBA_SCC_ATA            0x01b4
  34
  35 #define SCC_PATA_NAME           "scc IDE"
  36
  37 #define TDVHSEL_MASTER          0x00000001
  38 #define TDVHSEL_SLAVE           0x00000004
  39
  40 #define MODE_JCUSFEN            0x00000080
  41
  42 #define CCKCTRL_ATARESET        0x00040000
  43 #define CCKCTRL_BUFCNT          0x00020000
  44 #define CCKCTRL_CRST            0x00010000
  45 #define CCKCTRL_OCLKEN          0x00000100
  46 #define CCKCTRL_ATACLKOEN       0x00000002
  47 #define CCKCTRL_LCLKEN          0x00000001
  48
  49 #define QCHCD_IOS_SS            0x00000001
  50
  51 #define QCHSD_STPDIAG           0x00020000
  52
  53 #define INTMASK_MSK             0xD1000012
  54 #define INTSTS_SERROR           0x80000000
  55 #define INTSTS_PRERR            0x40000000
  56 #define INTSTS_RERR             0x10000000
  57 #define INTSTS_ICERR            0x01000000
  58 #define INTSTS_BMSINT           0x00000010
  59 #define INTSTS_BMHE             0x00000008
  60 #define INTSTS_IOIRQS           0x00000004
  61 #define INTSTS_INTRQ            0x00000002
  62 #define INTSTS_ACTEINT          0x00000001
  63
  64 #define ECMODE_VALUE 0x01
  65
  66 static struct scc_ports {
  67         unsigned long ctl, dma;
  68         ide_hwif_t *hwif;  /* for removing port from system */
  69 } scc_ports[MAX_HWIFS];
  70
  71 /* PIO transfer mode  table */
  72 /* JCHST */
  73 static unsigned long JCHSTtbl[2][7] = {
  74         {0x0E, 0x05, 0x02, 0x03, 0x02, 0x00, 0x00},   /* 100MHz */
  75         {0x13, 0x07, 0x04, 0x04, 0x03, 0x00, 0x00}    /* 133MHz */
  76 };
  77
  78 /* JCHHT */
  79 static unsigned long JCHHTtbl[2][7] = {
  80         {0x0E, 0x02, 0x02, 0x02, 0x02, 0x00, 0x00},   /* 100MHz */
  81         {0x13, 0x03, 0x03, 0x03, 0x03, 0x00, 0x00}    /* 133MHz */
  82 };
  83
  84 /* JCHCT */
  85 static unsigned long JCHCTtbl[2][7] = {
  86         {0x1D, 0x1D, 0x1C, 0x0B, 0x06, 0x00, 0x00},   /* 100MHz */
  87         {0x27, 0x26, 0x26, 0x0E, 0x09, 0x00, 0x00}    /* 133MHz */
  88 };
  89
  90
  91 /* DMA transfer mode  table */
  92 /* JCHDCTM/JCHDCTS */
  93 static unsigned long JCHDCTxtbl[2][7] = {
  94         {0x0A, 0x06, 0x04, 0x03, 0x01, 0x00, 0x00},   /* 100MHz */
  95         {0x0E, 0x09, 0x06, 0x04, 0x02, 0x01, 0x00}    /* 133MHz */
  96 };
  97
  98 /* JCSTWTM/JCSTWTS  */
  99 static unsigned long JCSTWTxtbl[2][7] = {
 100         {0x06, 0x04, 0x03, 0x02, 0x02, 0x02, 0x00},   /* 100MHz */
 101         {0x09, 0x06, 0x04, 0x02, 0x02, 0x02, 0x02}    /* 133MHz */
 102 };
 103
 104 /* JCTSS */
 105 static unsigned long JCTSStbl[2][7] = {
 106         {0x05, 0x05, 0x05, 0x05, 0x05, 0x05, 0x00},   /* 100MHz */
 107         {0x05, 0x05, 0x05, 0x05, 0x05, 0x05, 0x05}    /* 133MHz */
 108 };
 109
 110 /* JCENVT */
 111 static unsigned long JCENVTtbl[2][7] = {
 112         {0x01, 0x01, 0x01, 0x01, 0x01, 0x01, 0x00},   /* 100MHz */
 113         {0x02, 0x02, 0x02, 0x02, 0x02, 0x02, 0x02}    /* 133MHz */
 114 };
 115
 116 /* JCACTSELS/JCACTSELM */
 117 static unsigned long JCACTSELtbl[2][7] = {
 118         {0x00, 0x00, 0x00, 0x00, 0x01, 0x01, 0x00},   /* 100MHz */
 119         {0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x01}    /* 133MHz */
 120 };
 121
 122
 123 static u8 scc_ide_inb(unsigned long port)
 124 {
 125         u32 data = in_be32((void*)port);
 126         return (u8)data;
 127 }
 128
 129 static u8 scc_read_sff_dma_status(ide_hwif_t *hwif)
 130 {
 131         return (u8)in_be32((void *)(hwif->dma_base + 4));
 132 }
 133
 134 static void scc_ide_insw(unsigned long port, void *addr, u32 count)
 135 {
 136         u16 *ptr = (u16 *)addr;
 137         while (count--) {
 138                 *ptr++ = le16_to_cpu(in_be32((void*)port));
 139         }
 140 }
 141
 142 static void scc_ide_insl(unsigned long port, void *addr, u32 count)
 143 {
 144         u16 *ptr = (u16 *)addr;
 145         while (count--) {
 146                 *ptr++ = le16_to_cpu(in_be32((void*)port));
 147                 *ptr++ = le16_to_cpu(in_be32((void*)port));
 148         }
 149 }
 150
 151 static void scc_ide_outb(u8 addr, unsigned long port)
 152 {
 153         out_be32((void*)port, addr);
 154 }
 155
 156 static void scc_ide_outbsync(ide_hwif_t *hwif, u8 addr, unsigned long port)
 157 {
 158         out_be32((void*)port, addr);
 159         eieio();
 160         in_be32((void*)(hwif->dma_base + 0x01c));
 161         eieio();
 162 }
 163
 164 static void
 165 scc_ide_outsw(unsigned long port, void *addr, u32 count)
 166 {
 167         u16 *ptr = (u16 *)addr;
 168         while (count--) {
 169                 out_be32((void*)port, cpu_to_le16(*ptr++));
 170         }
 171 }
 172
 173 static void
 174 scc_ide_outsl(unsigned long port, void *addr, u32 count)
 175 {
 176         u16 *ptr = (u16 *)addr;
 177         while (count--) {
 178                 out_be32((void*)port, cpu_to_le16(*ptr++));
 179                 out_be32((void*)port, cpu_to_le16(*ptr++));
 180         }
 181 }
 182
 183 /**
 184  *      scc_set_pio_mode        -       set host controller for PIO mode
 185  *      @drive: drive
 186  *      @pio: PIO mode number
 187  *
 188  *      Load the timing settings for this device mode into the
 189  *      controller.
 190  */
 191
 192 static void scc_set_pio_mode(ide_drive_t *drive, const u8 pio)
 193 {
 194         ide_hwif_t *hwif = HWIF(drive);
 195         struct scc_ports *ports = ide_get_hwifdata(hwif);
 196         unsigned long ctl_base = ports->ctl;
 197         unsigned long cckctrl_port = ctl_base + 0xff0;
 198         unsigned long piosht_port = ctl_base + 0x000;
 199         unsigned long pioct_port = ctl_base + 0x004;
 200         unsigned long reg;
 201         int offset;
 202
 203         reg = in_be32((void __iomem *)cckctrl_port);
 204         if (reg & CCKCTRL_ATACLKOEN) {
 205                 offset = 1; /* 133MHz */
 206         } else {
 207                 offset = 0; /* 100MHz */
 208         }
 209         reg = JCHSTtbl[offset][pio] << 16 | JCHHTtbl[offset][pio];
 210         out_be32((void __iomem *)piosht_port, reg);
 211         reg = JCHCTtbl[offset][pio];
 212         out_be32((void __iomem *)pioct_port, reg);
 213 }
 214
 215 /**
 216  *      scc_set_dma_mode        -       set host controller for DMA mode
 217  *      @drive: drive
 218  *      @speed: DMA mode
 219  *
 220  *      Load the timing settings for this device mode into the
 221  *      controller.
 222  */
 223
 224 static void scc_set_dma_mode(ide_drive_t *drive, const u8 speed)
 225 {
 226         ide_hwif_t *hwif = HWIF(drive);
 227         struct scc_ports *ports = ide_get_hwifdata(hwif);
 228         unsigned long ctl_base = ports->ctl;
 229         unsigned long cckctrl_port = ctl_base + 0xff0;
 230         unsigned long mdmact_port = ctl_base + 0x008;
 231         unsigned long mcrcst_port = ctl_base + 0x00c;
 232         unsigned long sdmact_port = ctl_base + 0x010;
 233         unsigned long scrcst_port = ctl_base + 0x014;
 234         unsigned long udenvt_port = ctl_base + 0x018;
 235         unsigned long tdvhsel_port   = ctl_base + 0x020;
 236         int is_slave = (&hwif->drives[1] == drive);
 237         int offset, idx;
 238         unsigned long reg;
 239         unsigned long jcactsel;
 240
 241         reg = in_be32((void __iomem *)cckctrl_port);
 242         if (reg & CCKCTRL_ATACLKOEN) {
 243                 offset = 1; /* 133MHz */
 244         } else {
 245                 offset = 0; /* 100MHz */
 246         }
 247
 248         idx = speed - XFER_UDMA_0;
 249
 250         jcactsel = JCACTSELtbl[offset][idx];
 251         if (is_slave) {
 252                 out_be32((void __iomem *)sdmact_port, JCHDCTxtbl[offset][idx]);
 253                 out_be32((void __iomem *)scrcst_port, JCSTWTxtbl[offset][idx]);
 254                 jcactsel = jcactsel << 2;
 255                 out_be32((void __iomem *)tdvhsel_port, (in_be32((void __iomem *)tdvhsel_port) & ~TDVHSEL_SLAVE) | jcactsel);
 256         } else {
 257                 out_be32((void __iomem *)mdmact_port, JCHDCTxtbl[offset][idx]);
 258                 out_be32((void __iomem *)mcrcst_port, JCSTWTxtbl[offset][idx]);
 259                 out_be32((void __iomem *)tdvhsel_port, (in_be32((void __iomem *)tdvhsel_port) & ~TDVHSEL_MASTER) | jcactsel);
 260         }
 261         reg = JCTSStbl[offset][idx] << 16 | JCENVTtbl[offset][idx];
 262         out_be32((void __iomem *)udenvt_port, reg);
 263 }
 264
 265 static void scc_dma_host_set(ide_drive_t *drive, int on)
 266 {
 267         ide_hwif_t *hwif = drive->hwif;
 268         u8 unit = (drive->select.b.unit & 0x01);
 269         u8 dma_stat = scc_ide_inb(hwif->dma_base + 4);
 270
 271         if (on)
 272                 dma_stat |= (1 << (5 + unit));
 273         else
 274                 dma_stat &= ~(1 << (5 + unit));
 275
 276         scc_ide_outb(dma_stat, hwif->dma_base + 4);
 277 }
 278
 279 /**
 280  *      scc_ide_dma_setup       -       begin a DMA phase
 281  *      @drive: target device
 282  *
 283  *      Build an IDE DMA PRD (IDE speak for scatter gather table)
 284  *      and then set up the DMA transfer registers.
 285  *
 286  *      Returns 0 on success. If a PIO fallback is required then 1
 287  *      is returned.
 288  */
 289
 290 static int scc_dma_setup(ide_drive_t *drive)
 291 {
 292         ide_hwif_t *hwif = drive->hwif;
 293         struct request *rq = HWGROUP(drive)->rq;
 294         unsigned int reading;
 295         u8 dma_stat;
 296
 297         if (rq_data_dir(rq))
 298                 reading = 0;
 299         else
 300                 reading = 1 << 3;
 301
 302         /* fall back to pio! */
 303         if (!ide_build_dmatable(drive, rq)) {
 304                 ide_map_sg(drive, rq);
 305                 return 1;
 306         }
 307
 308         /* PRD table */
 309         out_be32((void __iomem *)(hwif->dma_base + 8), hwif->dmatable_dma);
 310
 311         /* specify r/w */
 312         out_be32((void __iomem *)hwif->dma_base, reading);
 313
 314         /* read DMA status for INTR & ERROR flags */
 315         dma_stat = in_be32((void __iomem *)(hwif->dma_base + 4));
 316
 317         /* clear INTR & ERROR flags */
 318         out_be32((void __iomem *)(hwif->dma_base + 4), dma_stat | 6);
 319         drive->waiting_for_dma = 1;
 320         return 0;
 321 }
 322
 323 static void scc_dma_start(ide_drive_t *drive)
 324 {
 325         ide_hwif_t *hwif = drive->hwif;
 326         u8 dma_cmd = scc_ide_inb(hwif->dma_base);
 327
 328         /* start DMA */
 329         scc_ide_outb(dma_cmd | 1, hwif->dma_base);
 330         hwif->dma = 1;
 331         wmb();
 332 }
 333
 334 static int __scc_dma_end(ide_drive_t *drive)
 335 {
 336         ide_hwif_t *hwif = drive->hwif;
 337         u8 dma_stat, dma_cmd;
 338
 339         drive->waiting_for_dma = 0;
 340         /* get DMA command mode */
 341         dma_cmd = scc_ide_inb(hwif->dma_base);
 342         /* stop DMA */
 343         scc_ide_outb(dma_cmd & ~1, hwif->dma_base);
 344         /* get DMA status */
 345         dma_stat = scc_ide_inb(hwif->dma_base + 4);
 346         /* clear the INTR & ERROR bits */
 347         scc_ide_outb(dma_stat | 6, hwif->dma_base + 4);
 348         /* purge DMA mappings */
 349         ide_destroy_dmatable(drive);
 350         /* verify good DMA status */
 351         hwif->dma = 0;
 352         wmb();
 353         return (dma_stat & 7) != 4 ? (0x10 | dma_stat) : 0;
 354 }
 355
 356 /**
 357  *      scc_dma_end     -       Stop DMA
 358  *      @drive: IDE drive
 359  *
 360  *      Check and clear INT Status register.
 361  *      Then call __scc_dma_end().
 362  */
 363
 364 static int scc_dma_end(ide_drive_t *drive)
 365 {
 366         ide_hwif_t *hwif = HWIF(drive);
 367         void __iomem *dma_base = (void __iomem *)hwif->dma_base;
 368         unsigned long intsts_port = hwif->dma_base + 0x014;
 369         u32 reg;
 370         int dma_stat, data_loss = 0;
 371         static int retry = 0;
 372
 373         /* errata A308 workaround: Step5 (check data loss) */
 374         /* We don't check non ide_disk because it is limited to UDMA4 */
 375         if (!(in_be32((void __iomem *)hwif->io_ports.ctl_addr)
 376               & ERR_STAT) &&
 377             drive->media == ide_disk && drive->current_speed > XFER_UDMA_4) {
 378                 reg = in_be32((void __iomem *)intsts_port);
 379                 if (!(reg & INTSTS_ACTEINT)) {
 380                         printk(KERN_WARNING "%s: operation failed (transfer data loss)\n",
 381                                drive->name);
 382                         data_loss = 1;
 383                         if (retry++) {
 384                                 struct request *rq = HWGROUP(drive)->rq;
 385                                 int unit;
 386                                 /* ERROR_RESET and drive->crc_count are needed
 387                                  * to reduce DMA transfer mode in retry process.
 388                                  */
 389                                 if (rq)
 390                                         rq->errors |= ERROR_RESET;
 391                                 for (unit = 0; unit < MAX_DRIVES; unit++) {
 392                                         ide_drive_t *drive = &hwif->drives[unit];
 393                                         drive->crc_count++;
 394                                 }
 395                         }
 396                 }
 397         }
 398
 399         while (1) {
 400                 reg = in_be32((void __iomem *)intsts_port);
 401
 402                 if (reg & INTSTS_SERROR) {
 403                         printk(KERN_WARNING "%s: SERROR\n", SCC_PATA_NAME);
 404                         out_be32((void __iomem *)intsts_port, INTSTS_SERROR|INTSTS_BMSINT);
 405
 406                         out_be32(dma_base, in_be32(dma_base) & ~QCHCD_IOS_SS);
 407                         continue;
 408                 }
 409
 410                 if (reg & INTSTS_PRERR) {
 411                         u32 maea0, maec0;
 412                         unsigned long ctl_base = hwif->config_data;
 413
 414                         maea0 = in_be32((void __iomem *)(ctl_base + 0xF50));
 415                         maec0 = in_be32((void __iomem *)(ctl_base + 0xF54));
 416
 417                         printk(KERN_WARNING "%s: PRERR [addr:%x cmd:%x]\n", SCC_PATA_NAME, maea0, maec0);
 418
 419                         out_be32((void __iomem *)intsts_port, INTSTS_PRERR|INTSTS_BMSINT);
 420
 421                         out_be32(dma_base, in_be32(dma_base) & ~QCHCD_IOS_SS);
 422                         continue;
 423                 }
 424
 425                 if (reg & INTSTS_RERR) {
 426                         printk(KERN_WARNING "%s: Response Error\n", SCC_PATA_NAME);
 427                         out_be32((void __iomem *)intsts_port, INTSTS_RERR|INTSTS_BMSINT);
 428
 429                         out_be32(dma_base, in_be32(dma_base) & ~QCHCD_IOS_SS);
 430                         continue;
 431                 }
 432
 433                 if (reg & INTSTS_ICERR) {
 434                         out_be32(dma_base, in_be32(dma_base) & ~QCHCD_IOS_SS);
 435
 436                         printk(KERN_WARNING "%s: Illegal Configuration\n", SCC_PATA_NAME);
 437                         out_be32((void __iomem *)intsts_port, INTSTS_ICERR|INTSTS_BMSINT);
 438                         continue;
 439                 }
 440
 441                 if (reg & INTSTS_BMSINT) {
 442                         printk(KERN_WARNING "%s: Internal Bus Error\n", SCC_PATA_NAME);
 443                         out_be32((void __iomem *)intsts_port, INTSTS_BMSINT);
 444
 445                         ide_do_reset(drive);
 446                         continue;
 447                 }
 448
 449                 if (reg & INTSTS_BMHE) {
 450                         out_be32((void __iomem *)intsts_port, INTSTS_BMHE);
 451                         continue;
 452                 }
 453
 454                 if (reg & INTSTS_ACTEINT) {
 455                         out_be32((void __iomem *)intsts_port, INTSTS_ACTEINT);
 456                         continue;
 457                 }
 458
 459                 if (reg & INTSTS_IOIRQS) {
 460                         out_be32((void __iomem *)intsts_port, INTSTS_IOIRQS);
 461                         continue;
 462                 }
 463                 break;
 464         }
 465
 466         dma_stat = __scc_dma_end(drive);
 467         if (data_loss)
 468                 dma_stat |= 2; /* emulate DMA error (to retry command) */
 469         return dma_stat;
 470 }
 471
 472 /* returns 1 if dma irq issued, 0 otherwise */
 473 static int scc_dma_test_irq(ide_drive_t *drive)
 474 {
 475         ide_hwif_t *hwif = HWIF(drive);
 476         u32 int_stat = in_be32((void __iomem *)hwif->dma_base + 0x014);
 477
 478         /* SCC errata A252,A308 workaround: Step4 */
 479         if ((in_be32((void __iomem *)hwif->io_ports.ctl_addr)
 480              & ERR_STAT) &&
 481             (int_stat & INTSTS_INTRQ))
 482                 return 1;
 483
 484         /* SCC errata A308 workaround: Step5 (polling IOIRQS) */
 485         if (int_stat & INTSTS_IOIRQS)
 486                 return 1;
 487
 488         if (!drive->waiting_for_dma)
 489                 printk(KERN_WARNING "%s: (%s) called while not waiting\n",
 490                         drive->name, __func__);
 491         return 0;
 492 }
 493
 494 static u8 scc_udma_filter(ide_drive_t *drive)
 495 {
 496         ide_hwif_t *hwif = drive->hwif;
 497         u8 mask = hwif->ultra_mask;
 498
 499         /* errata A308 workaround: limit non ide_disk drive to UDMA4 */
 500         if ((drive->media != ide_disk) && (mask & 0xE0)) {
 501                 printk(KERN_INFO "%s: limit %s to UDMA4\n",
 502                        SCC_PATA_NAME, drive->name);
 503                 mask = ATA_UDMA4;
 504         }
 505
 506         return mask;
 507 }
 508
 509 /**
 510  *      setup_mmio_scc  -       map CTRL/BMID region
 511  *      @dev: PCI device we are configuring
 512  *      @name: device name
 513  *
 514  */
 515
 516 static int setup_mmio_scc (struct pci_dev *dev, const char *name)
 517 {
 518         unsigned long ctl_base = pci_resource_start(dev, 0);
 519         unsigned long dma_base = pci_resource_start(dev, 1);
 520         unsigned long ctl_size = pci_resource_len(dev, 0);
 521         unsigned long dma_size = pci_resource_len(dev, 1);
 522         void __iomem *ctl_addr;
 523         void __iomem *dma_addr;
 524         int i, ret;
 525
 526         for (i = 0; i < MAX_HWIFS; i++) {
 527                 if (scc_ports[i].ctl == 0)
 528                         break;
 529         }
 530         if (i >= MAX_HWIFS)
 531                 return -ENOMEM;
 532
 533         ret = pci_request_selected_regions(dev, (1 << 2) - 1, name);
 534         if (ret < 0) {
 535                 printk(KERN_ERR "%s: can't reserve resources\n", name);
 536                 return ret;
 537         }
 538
 539         if ((ctl_addr = ioremap(ctl_base, ctl_size)) == NULL)
 540                 goto fail_0;
 541
 542         if ((dma_addr = ioremap(dma_base, dma_size)) == NULL)
 543                 goto fail_1;
 544
 545         pci_set_master(dev);
 546         scc_ports[i].ctl = (unsigned long)ctl_addr;
 547         scc_ports[i].dma = (unsigned long)dma_addr;
 548         pci_set_drvdata(dev, (void *) &scc_ports[i]);
 549
 550         return 1;
 551
 552  fail_1:
 553         iounmap(ctl_addr);
 554  fail_0:
 555         return -ENOMEM;
 556 }
 557
 558 static int scc_ide_setup_pci_device(struct pci_dev *dev,
 559                                     const struct ide_port_info *d)
 560 {
 561         struct scc_ports *ports = pci_get_drvdata(dev);
 562         ide_hwif_t *hwif = NULL;
 563         hw_regs_t hw, *hws[] = { &hw, NULL, NULL, NULL };
 564         u8 idx[4] = { 0xff, 0xff, 0xff, 0xff };
 565         int i;
 566
 567         hwif = ide_find_port_slot(d);
 568         if (hwif == NULL)
 569                 return -ENOMEM;
 570
 571         memset(&hw, 0, sizeof(hw));
 572         for (i = 0; i <= 8; i++)
 573                 hw.io_ports_array[i] = ports->dma + 0x20 + i * 4;
 574         hw.irq = dev->irq;
 575         hw.dev = &dev->dev;
 576         hw.chipset = ide_pci;
 577
 578         idx[0] = hwif->index;
 579
 580         ide_device_add(idx, d, hws);
 581
 582         return 0;
 583 }
 584
 585 /**
 586  *      init_setup_scc  -       set up an SCC PATA Controller
 587  *      @dev: PCI device
 588  *      @d: IDE port info
 589  *
 590  *      Perform the initial set up for this device.
 591  */
 592
 593 static int __devinit init_setup_scc(struct pci_dev *dev,
 594                                     const struct ide_port_info *d)
 595 {
 596         unsigned long ctl_base;
 597         unsigned long dma_base;
 598         unsigned long cckctrl_port;
 599         unsigned long intmask_port;
 600         unsigned long mode_port;
 601         unsigned long ecmode_port;
 602         unsigned long dma_status_port;
 603         u32 reg = 0;
 604         struct scc_ports *ports;
 605         int rc;
 606
 607         rc = pci_enable_device(dev);
 608         if (rc)
 609                 goto end;
 610
 611         rc = setup_mmio_scc(dev, d->name);
 612         if (rc < 0)
 613                 goto end;
 614
 615         ports = pci_get_drvdata(dev);
 616         ctl_base = ports->ctl;
 617         dma_base = ports->dma;
 618         cckctrl_port = ctl_base + 0xff0;
 619         intmask_port = dma_base + 0x010;
 620         mode_port = ctl_base + 0x024;
 621         ecmode_port = ctl_base + 0xf00;
 622         dma_status_port = dma_base + 0x004;
 623
 624         /* controller initialization */
 625         reg = 0;
 626         out_be32((void*)cckctrl_port, reg);
 627         reg |= CCKCTRL_ATACLKOEN;
 628         out_be32((void*)cckctrl_port, reg);
 629         reg |= CCKCTRL_LCLKEN | CCKCTRL_OCLKEN;
 630         out_be32((void*)cckctrl_port, reg);
 631         reg |= CCKCTRL_CRST;
 632         out_be32((void*)cckctrl_port, reg);
 633
 634         for (;;) {
 635                 reg = in_be32((void*)cckctrl_port);
 636                 if (reg & CCKCTRL_CRST)
 637                         break;
 638                 udelay(5000);
 639         }
 640
 641         reg |= CCKCTRL_ATARESET;
 642         out_be32((void*)cckctrl_port, reg);
 643
 644         out_be32((void*)ecmode_port, ECMODE_VALUE);
 645         out_be32((void*)mode_port, MODE_JCUSFEN);
 646         out_be32((void*)intmask_port, INTMASK_MSK);
 647
 648         rc = scc_ide_setup_pci_device(dev, d);
 649
 650  end:
 651         return rc;
 652 }
 653
 654 static void scc_tf_load(ide_drive_t *drive, ide_task_t *task)
 655 {
 656         struct ide_io_ports *io_ports = &drive->hwif->io_ports;
 657         struct ide_taskfile *tf = &task->tf;
 658         u8 HIHI = (task->tf_flags & IDE_TFLAG_LBA48) ? 0xE0 : 0xEF;
 659
 660         if (task->tf_flags & IDE_TFLAG_FLAGGED)
 661                 HIHI = 0xFF;
 662
 663         if (task->tf_flags & IDE_TFLAG_OUT_DATA)
 664                 out_be32((void *)io_ports->data_addr,
 665                          (tf->hob_data << 8) | tf->data);
 666
 667         if (task->tf_flags & IDE_TFLAG_OUT_HOB_FEATURE)
 668                 scc_ide_outb(tf->hob_feature, io_ports->feature_addr);
 669         if (task->tf_flags & IDE_TFLAG_OUT_HOB_NSECT)
 670                 scc_ide_outb(tf->hob_nsect, io_ports->nsect_addr);
 671         if (task->tf_flags & IDE_TFLAG_OUT_HOB_LBAL)
 672                 scc_ide_outb(tf->hob_lbal, io_ports->lbal_addr);
 673         if (task->tf_flags & IDE_TFLAG_OUT_HOB_LBAM)
 674                 scc_ide_outb(tf->hob_lbam, io_ports->lbam_addr);
 675         if (task->tf_flags & IDE_TFLAG_OUT_HOB_LBAH)
 676                 scc_ide_outb(tf->hob_lbah, io_ports->lbah_addr);
 677
 678         if (task->tf_flags & IDE_TFLAG_OUT_FEATURE)
 679                 scc_ide_outb(tf->feature, io_ports->feature_addr);
 680         if (task->tf_flags & IDE_TFLAG_OUT_NSECT)
 681                 scc_ide_outb(tf->nsect, io_ports->nsect_addr);
 682         if (task->tf_flags & IDE_TFLAG_OUT_LBAL)
 683                 scc_ide_outb(tf->lbal, io_ports->lbal_addr);
 684         if (task->tf_flags & IDE_TFLAG_OUT_LBAM)
 685                 scc_ide_outb(tf->lbam, io_ports->lbam_addr);
 686         if (task->tf_flags & IDE_TFLAG_OUT_LBAH)
 687                 scc_ide_outb(tf->lbah, io_ports->lbah_addr);
 688
 689         if (task->tf_flags & IDE_TFLAG_OUT_DEVICE)
 690                 scc_ide_outb((tf->device & HIHI) | drive->select.all,
 691                              io_ports->device_addr);
 692 }
 693
 694 static void scc_tf_read(ide_drive_t *drive, ide_task_t *task)
 695 {
 696         struct ide_io_ports *io_ports = &drive->hwif->io_ports;
 697         struct ide_taskfile *tf = &task->tf;
 698
 699         if (task->tf_flags & IDE_TFLAG_IN_DATA) {
 700                 u16 data = (u16)in_be32((void *)io_ports->data_addr);
 701
 702                 tf->data = data & 0xff;
 703                 tf->hob_data = (data >> 8) & 0xff;
 704         }
 705
 706         /* be sure we're looking at the low order bits */
 707         scc_ide_outb(ATA_DEVCTL_OBS & ~0x80, io_ports->ctl_addr);
 708
 709         if (task->tf_flags & IDE_TFLAG_IN_NSECT)
 710                 tf->nsect  = scc_ide_inb(io_ports->nsect_addr);
 711         if (task->tf_flags & IDE_TFLAG_IN_LBAL)
 712                 tf->lbal   = scc_ide_inb(io_ports->lbal_addr);
 713         if (task->tf_flags & IDE_TFLAG_IN_LBAM)
 714                 tf->lbam   = scc_ide_inb(io_ports->lbam_addr);
 715         if (task->tf_flags & IDE_TFLAG_IN_LBAH)
 716                 tf->lbah   = scc_ide_inb(io_ports->lbah_addr);
 717         if (task->tf_flags & IDE_TFLAG_IN_DEVICE)
 718                 tf->device = scc_ide_inb(io_ports->device_addr);
 719
 720         if (task->tf_flags & IDE_TFLAG_LBA48) {
 721                 scc_ide_outb(ATA_DEVCTL_OBS | 0x80, io_ports->ctl_addr);
 722
 723                 if (task->tf_flags & IDE_TFLAG_IN_HOB_FEATURE)
 724                         tf->hob_feature = scc_ide_inb(io_ports->feature_addr);
 725                 if (task->tf_flags & IDE_TFLAG_IN_HOB_NSECT)
 726                         tf->hob_nsect   = scc_ide_inb(io_ports->nsect_addr);
 727                 if (task->tf_flags & IDE_TFLAG_IN_HOB_LBAL)
 728                         tf->hob_lbal    = scc_ide_inb(io_ports->lbal_addr);
 729                 if (task->tf_flags & IDE_TFLAG_IN_HOB_LBAM)
 730                         tf->hob_lbam    = scc_ide_inb(io_ports->lbam_addr);
 731                 if (task->tf_flags & IDE_TFLAG_IN_HOB_LBAH)
 732                         tf->hob_lbah    = scc_ide_inb(io_ports->lbah_addr);
 733         }
 734 }
 735
 736 static void scc_input_data(ide_drive_t *drive, struct request *rq,
 737                            void *buf, unsigned int len)
 738 {
 739         unsigned long data_addr = drive->hwif->io_ports.data_addr;
 740
 741         len++;
 742
 743         if (drive->io_32bit) {
 744                 scc_ide_insl(data_addr, buf, len / 4);
 745
 746                 if ((len & 3) >= 2)
 747                         scc_ide_insw(data_addr, (u8 *)buf + (len & ~3), 1);
 748         } else
 749                 scc_ide_insw(data_addr, buf, len / 2);
 750 }
 751
 752 static void scc_output_data(ide_drive_t *drive,  struct request *rq,
 753                             void *buf, unsigned int len)
 754 {
 755         unsigned long data_addr = drive->hwif->io_ports.data_addr;
 756
 757         len++;
 758
 759         if (drive->io_32bit) {
 760                 scc_ide_outsl(data_addr, buf, len / 4);
 761
 762                 if ((len & 3) >= 2)
 763                         scc_ide_outsw(data_addr, (u8 *)buf + (len & ~3), 1);
 764         } else
 765                 scc_ide_outsw(data_addr, buf, len / 2);
 766 }
 767
 768 /**
 769  *      init_mmio_iops_scc      -       set up the iops for MMIO
 770  *      @hwif: interface to set up
 771  *
 772  */
 773
 774 static void __devinit init_mmio_iops_scc(ide_hwif_t *hwif)
 775 {
 776         struct pci_dev *dev = to_pci_dev(hwif->dev);
 777         struct scc_ports *ports = pci_get_drvdata(dev);
 778         unsigned long dma_base = ports->dma;
 779
 780         ide_set_hwifdata(hwif, ports);
 781
 782         hwif->read_sff_dma_status = scc_read_sff_dma_status;
 783
 784         hwif->tf_load = scc_tf_load;
 785         hwif->tf_read = scc_tf_read;
 786
 787         hwif->input_data  = scc_input_data;
 788         hwif->output_data = scc_output_data;
 789
 790         hwif->INB = scc_ide_inb;
 791         hwif->OUTB = scc_ide_outb;
 792         hwif->OUTBSYNC = scc_ide_outbsync;
 793
 794         hwif->dma_base = dma_base;
 795         hwif->config_data = ports->ctl;
 796 }
 797
 798 /**
 799  *      init_iops_scc   -       set up iops
 800  *      @hwif: interface to set up
 801  *
 802  *      Do the basic setup for the SCC hardware interface
 803  *      and then do the MMIO setup.
 804  */
 805
 806 static void __devinit init_iops_scc(ide_hwif_t *hwif)
 807 {
 808         struct pci_dev *dev = to_pci_dev(hwif->dev);
 809
 810         hwif->hwif_data = NULL;
 811         if (pci_get_drvdata(dev) == NULL)
 812                 return;
 813         init_mmio_iops_scc(hwif);
 814 }
 815
 816 static u8 __devinit scc_cable_detect(ide_hwif_t *hwif)
 817 {
 818         return ATA_CBL_PATA80;
 819 }
 820
 821 /**
 822  *      init_hwif_scc   -       set up hwif
 823  *      @hwif: interface to set up
 824  *
 825  *      We do the basic set up of the interface structure. The SCC
 826  *      requires several custom handlers so we override the default
 827  *      ide DMA handlers appropriately.
 828  */
 829
 830 static void __devinit init_hwif_scc(ide_hwif_t *hwif)
 831 {
 832         struct scc_ports *ports = ide_get_hwifdata(hwif);
 833
 834         ports->hwif = hwif;
 835
 836         /* PTERADD */
 837         out_be32((void __iomem *)(hwif->dma_base + 0x018), hwif->dmatable_dma);
 838
 839         if (in_be32((void __iomem *)(hwif->config_data + 0xff0)) & CCKCTRL_ATACLKOEN)
 840                 hwif->ultra_mask = ATA_UDMA6; /* 133MHz */
 841         else
 842                 hwif->ultra_mask = ATA_UDMA5; /* 100MHz */
 843 }
 844
 845 static const struct ide_port_ops scc_port_ops = {
 846         .set_pio_mode           = scc_set_pio_mode,
 847         .set_dma_mode           = scc_set_dma_mode,
 848         .udma_filter            = scc_udma_filter,
 849         .cable_detect           = scc_cable_detect,
 850 };
 851
 852 static const struct ide_dma_ops scc_dma_ops = {
 853         .dma_host_set           = scc_dma_host_set,
 854         .dma_setup              = scc_dma_setup,
 855         .dma_exec_cmd           = ide_dma_exec_cmd,
 856         .dma_start              = scc_dma_start,
 857         .dma_end                = scc_dma_end,
 858         .dma_test_irq           = scc_dma_test_irq,
 859         .dma_lost_irq           = ide_dma_lost_irq,
 860         .dma_timeout            = ide_dma_timeout,
 861 };
 862
 863 #define DECLARE_SCC_DEV(name_str)                       \
 864   {                                                     \
 865       .name             = name_str,                     \
 866       .init_iops        = init_iops_scc,                \
 867       .init_hwif        = init_hwif_scc,                \
 868       .port_ops         = &scc_port_ops,                \
 869       .dma_ops          = &scc_dma_ops,                 \
 870       .host_flags       = IDE_HFLAG_SINGLE,             \
 871       .pio_mask         = ATA_PIO4,                     \
 872   }
 873
 874 static const struct ide_port_info scc_chipsets[] __devinitdata = {
 875         /* 0 */ DECLARE_SCC_DEV("sccIDE"),
 876 };
 877
 878 /**
 879  *      scc_init_one    -       pci layer discovery entry
 880  *      @dev: PCI device
 881  *      @id: ident table entry
 882  *
 883  *      Called by the PCI code when it finds an SCC PATA controller.
 884  *      We then use the IDE PCI generic helper to do most of the work.
 885  */
 886
 887 static int __devinit scc_init_one(struct pci_dev *dev, const struct pci_device_id *id)
 888 {
 889         return init_setup_scc(dev, &scc_chipsets[id->driver_data]);
 890 }
 891
 892 /**
 893  *      scc_remove      -       pci layer remove entry
 894  *      @dev: PCI device
 895  *
 896  *      Called by the PCI code when it removes an SCC PATA controller.
 897  */
 898
 899 static void __devexit scc_remove(struct pci_dev *dev)
 900 {
 901         struct scc_ports *ports = pci_get_drvdata(dev);
 902         ide_hwif_t *hwif = ports->hwif;
 903
 904         if (hwif->dmatable_cpu) {
 905                 pci_free_consistent(dev, PRD_ENTRIES * PRD_BYTES,
 906                                     hwif->dmatable_cpu, hwif->dmatable_dma);
 907                 hwif->dmatable_cpu = NULL;
 908         }
 909
 910         ide_unregister(hwif);
 911
 912         iounmap((void*)ports->dma);
 913         iounmap((void*)ports->ctl);
 914         pci_release_selected_regions(dev, (1 << 2) - 1);
 915         memset(ports, 0, sizeof(*ports));
 916 }
 917
 918 static const struct pci_device_id scc_pci_tbl[] = {
 919         { PCI_VDEVICE(TOSHIBA_2, PCI_DEVICE_ID_TOSHIBA_SCC_ATA), 0 },
 920         { 0, },
 921 };
 922 MODULE_DEVICE_TABLE(pci, scc_pci_tbl);
 923
 924 static struct pci_driver driver = {
 925         .name = "SCC IDE",
 926         .id_table = scc_pci_tbl,
 927         .probe = scc_init_one,
 928         .remove = scc_remove,
 929 };
 930
 931 static int scc_ide_init(void)
 932 {
 933         return ide_pci_register_driver(&driver);
 934 }
 935
 936 module_init(scc_ide_init);
 937 /* -- No exit code?
 938 static void scc_ide_exit(void)
 939 {
 940         ide_pci_unregister_driver(&driver);
 941 }
 942 module_exit(scc_ide_exit);
 943  */
 944
 945
 946 MODULE_DESCRIPTION("PCI driver module for Toshiba SCC IDE");
 947 MODULE_LICENSE("GPL");