SAFE public projects git trees. - safe/jmp/linux-2.6/blob - drivers/ide/cris/ide-cris.c

   1 /*
   2  * Etrax specific IDE functions, like init and PIO-mode setting etc.
   3  * Almost the entire ide.c is used for the rest of the Etrax ATA driver.
   4  * Copyright (c) 2000-2005 Axis Communications AB
   5  *
   6  * Authors:    Bjorn Wesen        (initial version)
   7  *             Mikael Starvik     (crisv32 port)
   8  */
   9
  10 /* Regarding DMA:
  11  *
  12  * There are two forms of DMA - "DMA handshaking" between the interface and the drive,
  13  * and DMA between the memory and the interface. We can ALWAYS use the latter, since it's
  14  * something built-in in the Etrax. However only some drives support the DMA-mode handshaking
  15  * on the ATA-bus. The normal PC driver and Triton interface disables memory-if DMA when the
  16  * device can't do DMA handshaking for some stupid reason. We don't need to do that.
  17  */
  18
  19 #include <linux/types.h>
  20 #include <linux/kernel.h>
  21 #include <linux/timer.h>
  22 #include <linux/mm.h>
  23 #include <linux/interrupt.h>
  24 #include <linux/delay.h>
  25 #include <linux/blkdev.h>
  26 #include <linux/hdreg.h>
  27 #include <linux/ide.h>
  28 #include <linux/init.h>
  29
  30 #include <asm/io.h>
  31 #include <asm/dma.h>
  32
  33 /* number of DMA descriptors */
  34 #define MAX_DMA_DESCRS 64
  35
  36 /* number of times to retry busy-flags when reading/writing IDE-registers
  37  * this can't be too high because a hung harddisk might cause the watchdog
  38  * to trigger (sometimes INB and OUTB are called with irq's disabled)
  39  */
  40
  41 #define IDE_REGISTER_TIMEOUT 300
  42
  43 #define LOWDB(x)
  44 #define D(x)
  45
  46 enum /* Transfer types */
  47 {
  48         TYPE_PIO,
  49         TYPE_DMA,
  50         TYPE_UDMA
  51 };
  52
  53 /* CRISv32 specifics */
  54 #ifdef CONFIG_ETRAX_ARCH_V32
  55 #include <asm/arch/hwregs/ata_defs.h>
  56 #include <asm/arch/hwregs/dma_defs.h>
  57 #include <asm/arch/hwregs/dma.h>
  58 #include <asm/arch/pinmux.h>
  59
  60 #define ATA_UDMA2_CYC    2
  61 #define ATA_UDMA2_DVS    3
  62 #define ATA_UDMA1_CYC    2
  63 #define ATA_UDMA1_DVS    4
  64 #define ATA_UDMA0_CYC    4
  65 #define ATA_UDMA0_DVS    6
  66 #define ATA_DMA2_STROBE  7
  67 #define ATA_DMA2_HOLD    1
  68 #define ATA_DMA1_STROBE  8
  69 #define ATA_DMA1_HOLD    3
  70 #define ATA_DMA0_STROBE 25
  71 #define ATA_DMA0_HOLD   19
  72 #define ATA_PIO4_SETUP   3
  73 #define ATA_PIO4_STROBE  7
  74 #define ATA_PIO4_HOLD    1
  75 #define ATA_PIO3_SETUP   3
  76 #define ATA_PIO3_STROBE  9
  77 #define ATA_PIO3_HOLD    3
  78 #define ATA_PIO2_SETUP   3
  79 #define ATA_PIO2_STROBE 13
  80 #define ATA_PIO2_HOLD    5
  81 #define ATA_PIO1_SETUP   5
  82 #define ATA_PIO1_STROBE 23
  83 #define ATA_PIO1_HOLD    9
  84 #define ATA_PIO0_SETUP   9
  85 #define ATA_PIO0_STROBE 39
  86 #define ATA_PIO0_HOLD    9
  87
  88 int
  89 cris_ide_ack_intr(ide_hwif_t* hwif)
  90 {
  91         reg_ata_rw_ctrl2 ctrl2 = REG_TYPE_CONV(reg_ata_rw_ctrl2, int,
  92                                                hwif->io_ports.data_addr);
  93         REG_WR_INT(ata, regi_ata, rw_ack_intr, 1 << ctrl2.sel);
  94         return 1;
  95 }
  96
  97 static inline int
  98 cris_ide_busy(void)
  99 {
 100         reg_ata_rs_stat_data stat_data;
 101         stat_data = REG_RD(ata, regi_ata, rs_stat_data);
 102         return stat_data.busy;
 103 }
 104
 105 static inline int
 106 cris_ide_ready(void)
 107 {
 108         return !cris_ide_busy();
 109 }
 110
 111 static inline int
 112 cris_ide_data_available(unsigned short* data)
 113 {
 114         reg_ata_rs_stat_data stat_data;
 115         stat_data = REG_RD(ata, regi_ata, rs_stat_data);
 116         *data = stat_data.data;
 117         return stat_data.dav;
 118 }
 119
 120 static void
 121 cris_ide_write_command(unsigned long command)
 122 {
 123         REG_WR_INT(ata, regi_ata, rw_ctrl2, command); /* write data to the drive's register */
 124 }
 125
 126 static void
 127 cris_ide_set_speed(int type, int setup, int strobe, int hold)
 128 {
 129         reg_ata_rw_ctrl0 ctrl0 = REG_RD(ata, regi_ata, rw_ctrl0);
 130         reg_ata_rw_ctrl1 ctrl1 = REG_RD(ata, regi_ata, rw_ctrl1);
 131
 132         if (type == TYPE_PIO) {
 133                 ctrl0.pio_setup = setup;
 134                 ctrl0.pio_strb = strobe;
 135                 ctrl0.pio_hold = hold;
 136         } else if (type == TYPE_DMA) {
 137                 ctrl0.dma_strb = strobe;
 138                 ctrl0.dma_hold = hold;
 139         } else if (type == TYPE_UDMA) {
 140                 ctrl1.udma_tcyc = setup;
 141                 ctrl1.udma_tdvs = strobe;
 142         }
 143         REG_WR(ata, regi_ata, rw_ctrl0, ctrl0);
 144         REG_WR(ata, regi_ata, rw_ctrl1, ctrl1);
 145 }
 146
 147 static unsigned long
 148 cris_ide_base_address(int bus)
 149 {
 150         reg_ata_rw_ctrl2 ctrl2 = {0};
 151         ctrl2.sel = bus;
 152         return REG_TYPE_CONV(int, reg_ata_rw_ctrl2, ctrl2);
 153 }
 154
 155 static unsigned long
 156 cris_ide_reg_addr(unsigned long addr, int cs0, int cs1)
 157 {
 158         reg_ata_rw_ctrl2 ctrl2 = {0};
 159         ctrl2.addr = addr;
 160         ctrl2.cs1 = cs1;
 161         ctrl2.cs0 = cs0;
 162         return REG_TYPE_CONV(int, reg_ata_rw_ctrl2, ctrl2);
 163 }
 164
 165 static __init void
 166 cris_ide_reset(unsigned val)
 167 {
 168         reg_ata_rw_ctrl0 ctrl0 = {0};
 169         ctrl0.rst = val ? regk_ata_active : regk_ata_inactive;
 170         REG_WR(ata, regi_ata, rw_ctrl0, ctrl0);
 171 }
 172
 173 static __init void
 174 cris_ide_init(void)
 175 {
 176         reg_ata_rw_ctrl0 ctrl0 = {0};
 177         reg_ata_rw_intr_mask intr_mask = {0};
 178
 179         ctrl0.en = regk_ata_yes;
 180         REG_WR(ata, regi_ata, rw_ctrl0, ctrl0);
 181
 182         intr_mask.bus0 = regk_ata_yes;
 183         intr_mask.bus1 = regk_ata_yes;
 184         intr_mask.bus2 = regk_ata_yes;
 185         intr_mask.bus3 = regk_ata_yes;
 186
 187         REG_WR(ata, regi_ata, rw_intr_mask, intr_mask);
 188
 189         crisv32_request_dma(2, "ETRAX FS built-in ATA", DMA_VERBOSE_ON_ERROR, 0, dma_ata);
 190         crisv32_request_dma(3, "ETRAX FS built-in ATA", DMA_VERBOSE_ON_ERROR, 0, dma_ata);
 191
 192         crisv32_pinmux_alloc_fixed(pinmux_ata);
 193         crisv32_pinmux_alloc_fixed(pinmux_ata0);
 194         crisv32_pinmux_alloc_fixed(pinmux_ata1);
 195         crisv32_pinmux_alloc_fixed(pinmux_ata2);
 196         crisv32_pinmux_alloc_fixed(pinmux_ata3);
 197
 198         DMA_RESET(regi_dma2);
 199         DMA_ENABLE(regi_dma2);
 200         DMA_RESET(regi_dma3);
 201         DMA_ENABLE(regi_dma3);
 202
 203         DMA_WR_CMD (regi_dma2, regk_dma_set_w_size2);
 204         DMA_WR_CMD (regi_dma3, regk_dma_set_w_size2);
 205 }
 206
 207 static dma_descr_context mycontext __attribute__ ((__aligned__(32)));
 208
 209 #define cris_dma_descr_type dma_descr_data
 210 #define cris_pio_read regk_ata_rd
 211 #define cris_ultra_mask 0x7
 212 #define MAX_DESCR_SIZE 0xffffffffUL
 213
 214 static unsigned long
 215 cris_ide_get_reg(unsigned long reg)
 216 {
 217         return (reg & 0x0e000000) >> 25;
 218 }
 219
 220 static void
 221 cris_ide_fill_descriptor(cris_dma_descr_type *d, void* buf, unsigned int len, int last)
 222 {
 223         d->buf = (char*)virt_to_phys(buf);
 224         d->after = d->buf + len;
 225         d->eol = last;
 226 }
 227
 228 static void
 229 cris_ide_start_dma(ide_drive_t *drive, cris_dma_descr_type *d, int dir,int type,int len)
 230 {
 231         ide_hwif_t *hwif = drive->hwif;
 232
 233         reg_ata_rw_ctrl2 ctrl2 = REG_TYPE_CONV(reg_ata_rw_ctrl2, int,
 234                                                hwif->io_ports.data_addr);
 235         reg_ata_rw_trf_cnt trf_cnt = {0};
 236
 237         mycontext.saved_data = (dma_descr_data*)virt_to_phys(d);
 238         mycontext.saved_data_buf = d->buf;
 239         /* start the dma channel */
 240         DMA_START_CONTEXT(dir ? regi_dma3 : regi_dma2, virt_to_phys(&mycontext));
 241
 242         /* initiate a multi word dma read using PIO handshaking */
 243         trf_cnt.cnt = len >> 1;
 244         /* Due to a "feature" the transfer count has to be one extra word for UDMA. */
 245         if (type == TYPE_UDMA)
 246                 trf_cnt.cnt++;
 247         REG_WR(ata, regi_ata, rw_trf_cnt, trf_cnt);
 248
 249         ctrl2.rw = dir ? regk_ata_rd : regk_ata_wr;
 250         ctrl2.trf_mode = regk_ata_dma;
 251         ctrl2.hsh = type == TYPE_PIO ? regk_ata_pio :
 252                     type == TYPE_DMA ? regk_ata_dma : regk_ata_udma;
 253         ctrl2.multi = regk_ata_yes;
 254         ctrl2.dma_size = regk_ata_word;
 255         REG_WR(ata, regi_ata, rw_ctrl2, ctrl2);
 256 }
 257
 258 static void
 259 cris_ide_wait_dma(int dir)
 260 {
 261         reg_dma_rw_stat status;
 262         do
 263         {
 264                 status = REG_RD(dma, dir ? regi_dma3 : regi_dma2, rw_stat);
 265         } while(status.list_state != regk_dma_data_at_eol);
 266 }
 267
 268 static int cris_dma_test_irq(ide_drive_t *drive)
 269 {
 270         ide_hwif_t *hwif = drive->hwif;
 271         int intr = REG_RD_INT(ata, regi_ata, r_intr);
 272
 273         reg_ata_rw_ctrl2 ctrl2 = REG_TYPE_CONV(reg_ata_rw_ctrl2, int,
 274                                                hwif->io_ports.data_addr);
 275
 276         return intr & (1 << ctrl2.sel) ? 1 : 0;
 277 }
 278
 279 static void cris_ide_initialize_dma(int dir)
 280 {
 281 }
 282
 283 #else
 284 /* CRISv10 specifics */
 285 #include <asm/arch/svinto.h>
 286 #include <asm/arch/io_interface_mux.h>
 287
 288 /* PIO timing (in R_ATA_CONFIG)
 289  *
 290  *                        _____________________________
 291  * ADDRESS :     ________/
 292  *
 293  *                            _______________
 294  * DIOR    :     ____________/               \__________
 295  *
 296  *                               _______________
 297  * DATA    :     XXXXXXXXXXXXXXXX_______________XXXXXXXX
 298  *
 299  *
 300  * DIOR is unbuffered while address and data is buffered.
 301  * This creates two problems:
 302  * 1. The DIOR pulse is to early (because it is unbuffered)
 303  * 2. The rise time of DIOR is long
 304  *
 305  * There are at least three different plausible solutions
 306  * 1. Use a pad capable of larger currents in Etrax
 307  * 2. Use an external buffer
 308  * 3. Make the strobe pulse longer
 309  *
 310  * Some of the strobe timings below are modified to compensate
 311  * for this. This implies a slight performance decrease.
 312  *
 313  * THIS SHOULD NEVER BE CHANGED!
 314  *
 315  * TODO: Is this true for the latest LX boards still ?
 316  */
 317
 318 #define ATA_UDMA2_CYC    0 /* No UDMA supported, just to make it compile. */
 319 #define ATA_UDMA2_DVS    0
 320 #define ATA_UDMA1_CYC    0
 321 #define ATA_UDMA1_DVS    0
 322 #define ATA_UDMA0_CYC    0
 323 #define ATA_UDMA0_DVS    0
 324 #define ATA_DMA2_STROBE  4
 325 #define ATA_DMA2_HOLD    0
 326 #define ATA_DMA1_STROBE  4
 327 #define ATA_DMA1_HOLD    1
 328 #define ATA_DMA0_STROBE 12
 329 #define ATA_DMA0_HOLD    9
 330 #define ATA_PIO4_SETUP   1
 331 #define ATA_PIO4_STROBE  5
 332 #define ATA_PIO4_HOLD    0
 333 #define ATA_PIO3_SETUP   1
 334 #define ATA_PIO3_STROBE  5
 335 #define ATA_PIO3_HOLD    1
 336 #define ATA_PIO2_SETUP   1
 337 #define ATA_PIO2_STROBE  6
 338 #define ATA_PIO2_HOLD    2
 339 #define ATA_PIO1_SETUP   2
 340 #define ATA_PIO1_STROBE 11
 341 #define ATA_PIO1_HOLD    4
 342 #define ATA_PIO0_SETUP   4
 343 #define ATA_PIO0_STROBE 19
 344 #define ATA_PIO0_HOLD    4
 345
 346 int
 347 cris_ide_ack_intr(ide_hwif_t* hwif)
 348 {
 349         return 1;
 350 }
 351
 352 static inline int
 353 cris_ide_busy(void)
 354 {
 355         return *R_ATA_STATUS_DATA & IO_MASK(R_ATA_STATUS_DATA, busy) ;
 356 }
 357
 358 static inline int
 359 cris_ide_ready(void)
 360 {
 361         return *R_ATA_STATUS_DATA & IO_MASK(R_ATA_STATUS_DATA, tr_rdy) ;
 362 }
 363
 364 static inline int
 365 cris_ide_data_available(unsigned short* data)
 366 {
 367         unsigned long status = *R_ATA_STATUS_DATA;
 368         *data = (unsigned short)status;
 369         return status & IO_MASK(R_ATA_STATUS_DATA, dav);
 370 }
 371
 372 static void
 373 cris_ide_write_command(unsigned long command)
 374 {
 375         *R_ATA_CTRL_DATA = command;
 376 }
 377
 378 static void
 379 cris_ide_set_speed(int type, int setup, int strobe, int hold)
 380 {
 381         static int pio_setup = ATA_PIO4_SETUP;
 382         static int pio_strobe = ATA_PIO4_STROBE;
 383         static int pio_hold = ATA_PIO4_HOLD;
 384         static int dma_strobe = ATA_DMA2_STROBE;
 385         static int dma_hold = ATA_DMA2_HOLD;
 386
 387         if (type == TYPE_PIO) {
 388                 pio_setup = setup;
 389                 pio_strobe = strobe;
 390                 pio_hold = hold;
 391         } else if (type == TYPE_DMA) {
 392                 dma_strobe = strobe;
 393           dma_hold = hold;
 394         }
 395         *R_ATA_CONFIG = ( IO_FIELD( R_ATA_CONFIG, enable, 1 ) |
 396           IO_FIELD( R_ATA_CONFIG, dma_strobe, dma_strobe ) |
 397                 IO_FIELD( R_ATA_CONFIG, dma_hold,   dma_hold ) |
 398                 IO_FIELD( R_ATA_CONFIG, pio_setup,  pio_setup ) |
 399                 IO_FIELD( R_ATA_CONFIG, pio_strobe, pio_strobe ) |
 400                 IO_FIELD( R_ATA_CONFIG, pio_hold,   pio_hold ) );
 401 }
 402
 403 static unsigned long
 404 cris_ide_base_address(int bus)
 405 {
 406         return IO_FIELD(R_ATA_CTRL_DATA, sel, bus);
 407 }
 408
 409 static unsigned long
 410 cris_ide_reg_addr(unsigned long addr, int cs0, int cs1)
 411 {
 412         return IO_FIELD(R_ATA_CTRL_DATA, addr, addr) |
 413                IO_FIELD(R_ATA_CTRL_DATA, cs0, cs0) |
 414                IO_FIELD(R_ATA_CTRL_DATA, cs1, cs1);
 415 }
 416
 417 static __init void
 418 cris_ide_reset(unsigned val)
 419 {
 420 #ifdef CONFIG_ETRAX_IDE_G27_RESET
 421         REG_SHADOW_SET(R_PORT_G_DATA, port_g_data_shadow, 27, val);
 422 #endif
 423 #ifdef CONFIG_ETRAX_IDE_PB7_RESET
 424         port_pb_dir_shadow = port_pb_dir_shadow |
 425                 IO_STATE(R_PORT_PB_DIR, dir7, output);
 426         *R_PORT_PB_DIR = port_pb_dir_shadow;
 427         REG_SHADOW_SET(R_PORT_PB_DATA, port_pb_data_shadow, 7, val);
 428 #endif
 429 }
 430
 431 static __init void
 432 cris_ide_init(void)
 433 {
 434         volatile unsigned int dummy;
 435
 436         *R_ATA_CTRL_DATA = 0;
 437         *R_ATA_TRANSFER_CNT = 0;
 438         *R_ATA_CONFIG = 0;
 439
 440         if (cris_request_io_interface(if_ata, "ETRAX100LX IDE")) {
 441                 printk(KERN_CRIT "ide: Failed to get IO interface\n");
 442                 return;
 443         } else if (cris_request_dma(ATA_TX_DMA_NBR,
 444                                           "ETRAX100LX IDE TX",
 445                                           DMA_VERBOSE_ON_ERROR,
 446                                           dma_ata)) {
 447                 cris_free_io_interface(if_ata);
 448                 printk(KERN_CRIT "ide: Failed to get Tx DMA channel\n");
 449                 return;
 450         } else if (cris_request_dma(ATA_RX_DMA_NBR,
 451                                           "ETRAX100LX IDE RX",
 452                                           DMA_VERBOSE_ON_ERROR,
 453                                           dma_ata)) {
 454                 cris_free_dma(ATA_TX_DMA_NBR, "ETRAX100LX IDE Tx");
 455                 cris_free_io_interface(if_ata);
 456                 printk(KERN_CRIT "ide: Failed to get Rx DMA channel\n");
 457                 return;
 458         }
 459
 460         /* make a dummy read to set the ata controller in a proper state */
 461         dummy = *R_ATA_STATUS_DATA;
 462
 463         *R_ATA_CONFIG = ( IO_FIELD( R_ATA_CONFIG, enable, 1 ));
 464         *R_ATA_CTRL_DATA = ( IO_STATE( R_ATA_CTRL_DATA, rw,   read) |
 465                              IO_FIELD( R_ATA_CTRL_DATA, addr, 1   ) );
 466
 467         while(*R_ATA_STATUS_DATA & IO_MASK(R_ATA_STATUS_DATA, busy)); /* wait for busy flag*/
 468
 469         *R_IRQ_MASK0_SET = ( IO_STATE( R_IRQ_MASK0_SET, ata_irq0, set ) |
 470                              IO_STATE( R_IRQ_MASK0_SET, ata_irq1, set ) |
 471                              IO_STATE( R_IRQ_MASK0_SET, ata_irq2, set ) |
 472                              IO_STATE( R_IRQ_MASK0_SET, ata_irq3, set ) );
 473
 474         /* reset the dma channels we will use */
 475
 476         RESET_DMA(ATA_TX_DMA_NBR);
 477         RESET_DMA(ATA_RX_DMA_NBR);
 478         WAIT_DMA(ATA_TX_DMA_NBR);
 479         WAIT_DMA(ATA_RX_DMA_NBR);
 480 }
 481
 482 #define cris_dma_descr_type etrax_dma_descr
 483 #define cris_pio_read IO_STATE(R_ATA_CTRL_DATA, rw, read)
 484 #define cris_ultra_mask 0x0
 485 #define MAX_DESCR_SIZE 0x10000UL
 486
 487 static unsigned long
 488 cris_ide_get_reg(unsigned long reg)
 489 {
 490         return (reg & 0x0e000000) >> 25;
 491 }
 492
 493 static void
 494 cris_ide_fill_descriptor(cris_dma_descr_type *d, void* buf, unsigned int len, int last)
 495 {
 496         d->buf = virt_to_phys(buf);
 497         d->sw_len = len == MAX_DESCR_SIZE ? 0 : len;
 498         if (last)
 499                 d->ctrl |= d_eol;
 500 }
 501
 502 static void cris_ide_start_dma(ide_drive_t *drive, cris_dma_descr_type *d, int dir, int type, int len)
 503 {
 504         unsigned long cmd;
 505
 506         if (dir) {
 507                 /* need to do this before RX DMA due to a chip bug
 508                  * it is enough to just flush the part of the cache that
 509                  * corresponds to the buffers we start, but since HD transfers
 510                  * usually are more than 8 kB, it is easier to optimize for the
 511                  * normal case and just flush the entire cache. its the only
 512                  * way to be sure! (OB movie quote)
 513                  */
 514                 flush_etrax_cache();
 515                 *R_DMA_CH3_FIRST = virt_to_phys(d);
 516                 *R_DMA_CH3_CMD   = IO_STATE(R_DMA_CH3_CMD, cmd, start);
 517
 518         } else {
 519                 *R_DMA_CH2_FIRST = virt_to_phys(d);
 520                 *R_DMA_CH2_CMD   = IO_STATE(R_DMA_CH2_CMD, cmd, start);
 521         }
 522
 523         /* initiate a multi word dma read using DMA handshaking */
 524
 525         *R_ATA_TRANSFER_CNT =
 526                 IO_FIELD(R_ATA_TRANSFER_CNT, count, len >> 1);
 527
 528         cmd = dir ? IO_STATE(R_ATA_CTRL_DATA, rw, read) : IO_STATE(R_ATA_CTRL_DATA, rw, write);
 529         cmd |= type == TYPE_PIO ? IO_STATE(R_ATA_CTRL_DATA, handsh, pio) :
 530                                   IO_STATE(R_ATA_CTRL_DATA, handsh, dma);
 531         *R_ATA_CTRL_DATA =
 532                 cmd |
 533                 IO_FIELD(R_ATA_CTRL_DATA, data,
 534                          drive->hwif->io_ports.data_addr) |
 535                 IO_STATE(R_ATA_CTRL_DATA, src_dst,  dma)  |
 536                 IO_STATE(R_ATA_CTRL_DATA, multi,    on)   |
 537                 IO_STATE(R_ATA_CTRL_DATA, dma_size, word);
 538 }
 539
 540 static void
 541 cris_ide_wait_dma(int dir)
 542 {
 543         if (dir)
 544                 WAIT_DMA(ATA_RX_DMA_NBR);
 545         else
 546                 WAIT_DMA(ATA_TX_DMA_NBR);
 547 }
 548
 549 static int cris_dma_test_irq(ide_drive_t *drive)
 550 {
 551         int intr = *R_IRQ_MASK0_RD;
 552         int bus = IO_EXTRACT(R_ATA_CTRL_DATA, sel,
 553                              drive->hwif->io_ports.data_addr);
 554
 555         return intr & (1 << (bus + IO_BITNR(R_IRQ_MASK0_RD, ata_irq0))) ? 1 : 0;
 556 }
 557
 558
 559 static void cris_ide_initialize_dma(int dir)
 560 {
 561         if (dir)
 562         {
 563                 RESET_DMA(ATA_RX_DMA_NBR); /* sometimes the DMA channel get stuck so we need to do this */
 564                 WAIT_DMA(ATA_RX_DMA_NBR);
 565         }
 566         else
 567         {
 568                 RESET_DMA(ATA_TX_DMA_NBR); /* sometimes the DMA channel get stuck so we need to do this */
 569                 WAIT_DMA(ATA_TX_DMA_NBR);
 570         }
 571 }
 572
 573 #endif
 574
 575 void
 576 cris_ide_outw(unsigned short data, unsigned long reg) {
 577         int timeleft;
 578
 579         LOWDB(printk("ow: data 0x%x, reg 0x%x\n", data, reg));
 580
 581         /* note the lack of handling any timeouts. we stop waiting, but we don't
 582          * really notify anybody.
 583          */
 584
 585         timeleft = IDE_REGISTER_TIMEOUT;
 586         /* wait for busy flag */
 587         do {
 588                 timeleft--;
 589         } while(timeleft && cris_ide_busy());
 590
 591         /*
 592          * Fall through at a timeout, so the ongoing command will be
 593          * aborted by the write below, which is expected to be a dummy
 594          * command to the command register.  This happens when a faulty
 595          * drive times out on a command.  See comment on timeout in
 596          * INB.
 597          */
 598         if(!timeleft)
 599                 printk("ATA timeout reg 0x%lx := 0x%x\n", reg, data);
 600
 601         cris_ide_write_command(reg|data); /* write data to the drive's register */
 602
 603         timeleft = IDE_REGISTER_TIMEOUT;
 604         /* wait for transmitter ready */
 605         do {
 606                 timeleft--;
 607         } while(timeleft && !cris_ide_ready());
 608 }
 609
 610 void
 611 cris_ide_outb(unsigned char data, unsigned long reg)
 612 {
 613         cris_ide_outw(data, reg);
 614 }
 615
 616 void
 617 cris_ide_outbsync(ide_drive_t *drive, u8 addr, unsigned long port)
 618 {
 619         cris_ide_outw(addr, port);
 620 }
 621
 622 unsigned short
 623 cris_ide_inw(unsigned long reg) {
 624         int timeleft;
 625         unsigned short val;
 626
 627         timeleft = IDE_REGISTER_TIMEOUT;
 628         /* wait for busy flag */
 629         do {
 630                 timeleft--;
 631         } while(timeleft && cris_ide_busy());
 632
 633         if(!timeleft) {
 634                 /*
 635                  * If we're asked to read the status register, like for
 636                  * example when a command does not complete for an
 637                  * extended time, but the ATA interface is stuck in a
 638                  * busy state at the *ETRAX* ATA interface level (as has
 639                  * happened repeatedly with at least one bad disk), then
 640                  * the best thing to do is to pretend that we read
 641                  * "busy" in the status register, so the IDE driver will
 642                  * time-out, abort the ongoing command and perform a
 643                  * reset sequence.  Note that the subsequent OUT_BYTE
 644                  * call will also timeout on busy, but as long as the
 645                  * write is still performed, everything will be fine.
 646                  */
 647                 if (cris_ide_get_reg(reg) == 7)
 648                         return BUSY_STAT;
 649                 else
 650                         /* For other rare cases we assume 0 is good enough.  */
 651                         return 0;
 652         }
 653
 654         cris_ide_write_command(reg | cris_pio_read);
 655
 656         timeleft = IDE_REGISTER_TIMEOUT;
 657         /* wait for available */
 658         do {
 659                 timeleft--;
 660         } while(timeleft && !cris_ide_data_available(&val));
 661
 662         if(!timeleft)
 663                 return 0;
 664
 665         LOWDB(printk("inb: 0x%x from reg 0x%x\n", val & 0xff, reg));
 666
 667         return val;
 668 }
 669
 670 unsigned char
 671 cris_ide_inb(unsigned long reg)
 672 {
 673         return (unsigned char)cris_ide_inw(reg);
 674 }
 675
 676 static void cris_ide_input_data(ide_drive_t *, struct request *,
 677                                 void *, unsigned int);
 678 static void cris_ide_output_data(ide_drive_t *, struct request *,
 679                                  void *, unsigned int);
 680 static void cris_atapi_input_bytes(ide_drive_t *drive, void *, unsigned int);
 681 static void cris_atapi_output_bytes(ide_drive_t *drive, void *, unsigned int);
 682
 683 static void cris_dma_host_set(ide_drive_t *drive, int on)
 684 {
 685 }
 686
 687 static void cris_set_pio_mode(ide_drive_t *drive, const u8 pio)
 688 {
 689         int setup, strobe, hold;
 690
 691         switch(pio)
 692         {
 693                 case 0:
 694                         setup = ATA_PIO0_SETUP;
 695                         strobe = ATA_PIO0_STROBE;
 696                         hold = ATA_PIO0_HOLD;
 697                         break;
 698                 case 1:
 699                         setup = ATA_PIO1_SETUP;
 700                         strobe = ATA_PIO1_STROBE;
 701                         hold = ATA_PIO1_HOLD;
 702                         break;
 703                 case 2:
 704                         setup = ATA_PIO2_SETUP;
 705                         strobe = ATA_PIO2_STROBE;
 706                         hold = ATA_PIO2_HOLD;
 707                         break;
 708                 case 3:
 709                         setup = ATA_PIO3_SETUP;
 710                         strobe = ATA_PIO3_STROBE;
 711                         hold = ATA_PIO3_HOLD;
 712                         break;
 713                 case 4:
 714                         setup = ATA_PIO4_SETUP;
 715                         strobe = ATA_PIO4_STROBE;
 716                         hold = ATA_PIO4_HOLD;
 717                         break;
 718                 default:
 719                         return;
 720         }
 721
 722         cris_ide_set_speed(TYPE_PIO, setup, strobe, hold);
 723 }
 724
 725 static void cris_set_dma_mode(ide_drive_t *drive, const u8 speed)
 726 {
 727         int cyc = 0, dvs = 0, strobe = 0, hold = 0;
 728
 729         switch(speed)
 730         {
 731                 case XFER_UDMA_0:
 732                         cyc = ATA_UDMA0_CYC;
 733                         dvs = ATA_UDMA0_DVS;
 734                         break;
 735                 case XFER_UDMA_1:
 736                         cyc = ATA_UDMA1_CYC;
 737                         dvs = ATA_UDMA1_DVS;
 738                         break;
 739                 case XFER_UDMA_2:
 740                         cyc = ATA_UDMA2_CYC;
 741                         dvs = ATA_UDMA2_DVS;
 742                         break;
 743                 case XFER_MW_DMA_0:
 744                         strobe = ATA_DMA0_STROBE;
 745                         hold = ATA_DMA0_HOLD;
 746                         break;
 747                 case XFER_MW_DMA_1:
 748                         strobe = ATA_DMA1_STROBE;
 749                         hold = ATA_DMA1_HOLD;
 750                         break;
 751                 case XFER_MW_DMA_2:
 752                         strobe = ATA_DMA2_STROBE;
 753                         hold = ATA_DMA2_HOLD;
 754                         break;
 755         }
 756
 757         if (speed >= XFER_UDMA_0)
 758                 cris_ide_set_speed(TYPE_UDMA, cyc, dvs, 0);
 759         else
 760                 cris_ide_set_speed(TYPE_DMA, 0, strobe, hold);
 761 }
 762
 763 static void __init cris_setup_ports(hw_regs_t *hw, unsigned long base)
 764 {
 765         int i;
 766
 767         memset(hw, 0, sizeof(*hw));
 768
 769         for (i = 0; i <= 7; i++)
 770                 hw->io_ports_array[i] = base + cris_ide_reg_addr(i, 0, 1);
 771
 772         /*
 773          * the IDE control register is at ATA address 6,
 774          * with CS1 active instead of CS0
 775          */
 776         hw->io_ports.ctl_addr = base + cris_ide_reg_addr(6, 1, 0);
 777
 778         hw->irq = ide_default_irq(0);
 779         hw->ack_intr = cris_ide_ack_intr;
 780 }
 781
 782 static const struct ide_port_ops cris_port_ops = {
 783         .set_pio_mode           = cris_set_pio_mode,
 784         .set_dma_mode           = cris_set_dma_mode,
 785 };
 786
 787 static const struct ide_dma_ops cris_dma_ops;
 788
 789 static const struct ide_port_info cris_port_info __initdata = {
 790         .chipset                = ide_etrax100,
 791         .port_ops               = &cris_port_ops,
 792         .dma_ops                = &cris_dma_ops,
 793         .host_flags             = IDE_HFLAG_NO_ATAPI_DMA |
 794                                   IDE_HFLAG_NO_DMA, /* no SFF-style DMA */
 795         .pio_mask               = ATA_PIO4,
 796         .udma_mask              = cris_ultra_mask,
 797         .mwdma_mask             = ATA_MWDMA2,
 798 };
 799
 800 static int __init init_e100_ide(void)
 801 {
 802         hw_regs_t hw;
 803         int h;
 804         u8 idx[4] = { 0xff, 0xff, 0xff, 0xff };
 805
 806         printk("ide: ETRAX FS built-in ATA DMA controller\n");
 807
 808         for (h = 0; h < 4; h++) {
 809                 ide_hwif_t *hwif = NULL;
 810
 811                 cris_setup_ports(&hw, cris_ide_base_address(h));
 812
 813                 hwif = ide_find_port();
 814                 if (hwif == NULL)
 815                         continue;
 816                 ide_init_port_data(hwif, hwif->index);
 817                 ide_init_port_hw(hwif, &hw);
 818
 819                 hwif->ata_input_data = &cris_ide_input_data;
 820                 hwif->ata_output_data = &cris_ide_output_data;
 821                 hwif->atapi_input_bytes = &cris_atapi_input_bytes;
 822                 hwif->atapi_output_bytes = &cris_atapi_output_bytes;
 823                 hwif->OUTB = &cris_ide_outb;
 824                 hwif->OUTW = &cris_ide_outw;
 825                 hwif->OUTBSYNC = &cris_ide_outbsync;
 826                 hwif->INB = &cris_ide_inb;
 827                 hwif->INW = &cris_ide_inw;
 828                 hwif->cbl = ATA_CBL_PATA40;
 829
 830                 idx[h] = hwif->index;
 831         }
 832
 833         /* Reset pulse */
 834         cris_ide_reset(0);
 835         udelay(25);
 836         cris_ide_reset(1);
 837
 838         cris_ide_init();
 839
 840         cris_ide_set_speed(TYPE_PIO, ATA_PIO4_SETUP, ATA_PIO4_STROBE, ATA_PIO4_HOLD);
 841         cris_ide_set_speed(TYPE_DMA, 0, ATA_DMA2_STROBE, ATA_DMA2_HOLD);
 842         cris_ide_set_speed(TYPE_UDMA, ATA_UDMA2_CYC, ATA_UDMA2_DVS, 0);
 843
 844         ide_device_add(idx, &cris_port_info);
 845
 846         return 0;
 847 }
 848
 849 static cris_dma_descr_type mydescr __attribute__ ((__aligned__(16)));
 850
 851 /*
 852  * The following routines are mainly used by the ATAPI drivers.
 853  *
 854  * These routines will round up any request for an odd number of bytes,
 855  * so if an odd bytecount is specified, be sure that there's at least one
 856  * extra byte allocated for the buffer.
 857  */
 858 static void
 859 cris_atapi_input_bytes (ide_drive_t *drive, void *buffer, unsigned int bytecount)
 860 {
 861         D(printk("atapi_input_bytes, buffer 0x%x, count %d\n",
 862                  buffer, bytecount));
 863
 864         if(bytecount & 1) {
 865                 printk("warning, odd bytecount in cdrom_in_bytes = %d.\n", bytecount);
 866                 bytecount++; /* to round off */
 867         }
 868
 869         /* setup DMA and start transfer */
 870
 871         cris_ide_fill_descriptor(&mydescr, buffer, bytecount, 1);
 872         cris_ide_start_dma(drive, &mydescr, 1, TYPE_PIO, bytecount);
 873
 874         /* wait for completion */
 875         LED_DISK_READ(1);
 876         cris_ide_wait_dma(1);
 877         LED_DISK_READ(0);
 878 }
 879
 880 static void
 881 cris_atapi_output_bytes (ide_drive_t *drive, void *buffer, unsigned int bytecount)
 882 {
 883         D(printk("atapi_output_bytes, buffer 0x%x, count %d\n",
 884                  buffer, bytecount));
 885
 886         if(bytecount & 1) {
 887                 printk("odd bytecount %d in atapi_out_bytes!\n", bytecount);
 888                 bytecount++;
 889         }
 890
 891         cris_ide_fill_descriptor(&mydescr, buffer, bytecount, 1);
 892         cris_ide_start_dma(drive, &mydescr, 0, TYPE_PIO, bytecount);
 893
 894         /* wait for completion */
 895
 896         LED_DISK_WRITE(1);
 897         LED_DISK_READ(1);
 898         cris_ide_wait_dma(0);
 899         LED_DISK_WRITE(0);
 900 }
 901
 902 /*
 903  * This is used for most PIO data transfers *from* the IDE interface
 904  */
 905 static void cris_ide_input_data(ide_drive_t *drive, struct request *rq,
 906                                 void *buffer, unsigned int wcount)
 907 {
 908         cris_atapi_input_bytes(drive, buffer, wcount << 2);
 909 }
 910
 911 /*
 912  * This is used for most PIO data transfers *to* the IDE interface
 913  */
 914 static void cris_ide_output_data(ide_drive_t *drive, struct request *,
 915                                  void *buffer, unsigned int wcount)
 916 {
 917         cris_atapi_output_bytes(drive, buffer, wcount << 2);
 918 }
 919
 920 /* we only have one DMA channel on the chip for ATA, so we can keep these statically */
 921 static cris_dma_descr_type ata_descrs[MAX_DMA_DESCRS] __attribute__ ((__aligned__(16)));
 922 static unsigned int ata_tot_size;
 923
 924 /*
 925  * cris_ide_build_dmatable() prepares a dma request.
 926  * Returns 0 if all went okay, returns 1 otherwise.
 927  */
 928 static int cris_ide_build_dmatable (ide_drive_t *drive)
 929 {
 930         ide_hwif_t *hwif = drive->hwif;
 931         struct scatterlist* sg;
 932         struct request *rq  = drive->hwif->hwgroup->rq;
 933         unsigned long size, addr;
 934         unsigned int count = 0;
 935         int i = 0;
 936
 937         sg = hwif->sg_table;
 938
 939         ata_tot_size = 0;
 940
 941         ide_map_sg(drive, rq);
 942         i = hwif->sg_nents;
 943
 944         while(i) {
 945                 /*
 946                  * Determine addr and size of next buffer area.  We assume that
 947                  * individual virtual buffers are always composed linearly in
 948                  * physical memory.  For example, we assume that any 8kB buffer
 949                  * is always composed of two adjacent physical 4kB pages rather
 950                  * than two possibly non-adjacent physical 4kB pages.
 951                  */
 952                 /* group sequential buffers into one large buffer */
 953                 addr = sg_phys(sg);
 954                 size = sg_dma_len(sg);
 955                 while (--i) {
 956                         sg = sg_next(sg);
 957                         if ((addr + size) != sg_phys(sg))
 958                                 break;
 959                         size += sg_dma_len(sg);
 960                 }
 961
 962                 /* did we run out of descriptors? */
 963
 964                 if(count >= MAX_DMA_DESCRS) {
 965                         printk("%s: too few DMA descriptors\n", drive->name);
 966                         return 1;
 967                 }
 968
 969                 /* however, this case is more difficult - rw_trf_cnt cannot be more
 970                    than 65536 words per transfer, so in that case we need to either
 971                    1) use a DMA interrupt to re-trigger rw_trf_cnt and continue with
 972                       the descriptors, or
 973                    2) simply do the request here, and get dma_intr to only ide_end_request on
 974                       those blocks that were actually set-up for transfer.
 975                 */
 976
 977                 if(ata_tot_size + size > 131072) {
 978                         printk("too large total ATA DMA request, %d + %d!\n", ata_tot_size, (int)size);
 979                         return 1;
 980                 }
 981
 982                 /* If size > MAX_DESCR_SIZE it has to be splitted into new descriptors. Since we
 983                    don't handle size > 131072 only one split is necessary */
 984
 985                 if(size > MAX_DESCR_SIZE) {
 986                         cris_ide_fill_descriptor(&ata_descrs[count], (void*)addr, MAX_DESCR_SIZE, 0);
 987                         count++;
 988                         ata_tot_size += MAX_DESCR_SIZE;
 989                         size -= MAX_DESCR_SIZE;
 990                         addr += MAX_DESCR_SIZE;
 991                 }
 992
 993                 cris_ide_fill_descriptor(&ata_descrs[count], (void*)addr, size,i ? 0 : 1);
 994                 count++;
 995                 ata_tot_size += size;
 996         }
 997
 998         if (count) {
 999                 /* return and say all is ok */
1000                 return 0;
1001         }
1002
1003         printk("%s: empty DMA table?\n", drive->name);
1004         return 1;       /* let the PIO routines handle this weirdness */
1005 }
1006
1007 /*
1008  * cris_dma_intr() is the handler for disk read/write DMA interrupts
1009  */
1010 static ide_startstop_t cris_dma_intr (ide_drive_t *drive)
1011 {
1012         LED_DISK_READ(0);
1013         LED_DISK_WRITE(0);
1014
1015         return ide_dma_intr(drive);
1016 }
1017
1018 /*
1019  * Functions below initiates/aborts DMA read/write operations on a drive.
1020  *
1021  * The caller is assumed to have selected the drive and programmed the drive's
1022  * sector address using CHS or LBA.  All that remains is to prepare for DMA
1023  * and then issue the actual read/write DMA/PIO command to the drive.
1024  *
1025  * For ATAPI devices, we just prepare for DMA and return. The caller should
1026  * then issue the packet command to the drive and call us again with
1027  * cris_dma_start afterwards.
1028  *
1029  * Returns 0 if all went well.
1030  * Returns 1 if DMA read/write could not be started, in which case
1031  * the caller should revert to PIO for the current request.
1032  */
1033
1034 static int cris_dma_end(ide_drive_t *drive)
1035 {
1036         drive->waiting_for_dma = 0;
1037         return 0;
1038 }
1039
1040 static int cris_dma_setup(ide_drive_t *drive)
1041 {
1042         struct request *rq = drive->hwif->hwgroup->rq;
1043
1044         cris_ide_initialize_dma(!rq_data_dir(rq));
1045         if (cris_ide_build_dmatable (drive)) {
1046                 ide_map_sg(drive, rq);
1047                 return 1;
1048         }
1049
1050         drive->waiting_for_dma = 1;
1051         return 0;
1052 }
1053
1054 static void cris_dma_exec_cmd(ide_drive_t *drive, u8 command)
1055 {
1056         ide_execute_command(drive, command, &cris_dma_intr, WAIT_CMD, NULL);
1057 }
1058
1059 static void cris_dma_start(ide_drive_t *drive)
1060 {
1061         struct request *rq = drive->hwif->hwgroup->rq;
1062         int writing = rq_data_dir(rq);
1063         int type = TYPE_DMA;
1064
1065         if (drive->current_speed >= XFER_UDMA_0)
1066                 type = TYPE_UDMA;
1067
1068         cris_ide_start_dma(drive, &ata_descrs[0], writing ? 0 : 1, type, ata_tot_size);
1069
1070         if (writing) {
1071                 LED_DISK_WRITE(1);
1072         } else {
1073                 LED_DISK_READ(1);
1074         }
1075 }
1076
1077 static const struct ide_dma_ops cris_dma_ops = {
1078         .dma_host_set           = cris_dma_host_set,
1079         .dma_setup              = cris_dma_setup,
1080         .dma_exec_cmd           = cris_dma_exec_cmd,
1081         .dma_start              = cris_dma_start,
1082         .dma_end                = cris_dma_end,
1083         .dma_test_irq           = cris_dma_test_irq,
1084 };
1085
1086 module_init(init_e100_ide);
1087
1088 MODULE_LICENSE("GPL");