SAFE public projects git trees. - safe/jmp/linux-2.6/blob - drivers/gpu/drm/nouveau/nouveau_bios.c

   1 /*
   2  * Copyright 2005-2006 Erik Waling
   3  * Copyright 2006 Stephane Marchesin
   4  * Copyright 2007-2009 Stuart Bennett
   5  *
   6  * Permission is hereby granted, free of charge, to any person obtaining a
   7  * copy of this software and associated documentation files (the "Software"),
   8  * to deal in the Software without restriction, including without limitation
   9  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
  10  * and/or sell copies of the Software, and to permit persons to whom the
  11  * Software is furnished to do so, subject to the following conditions:
  12  *
  13  * The above copyright notice and this permission notice shall be included in
  14  * all copies or substantial portions of the Software.
  15  *
  16  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  17  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  18  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
  19  * THE AUTHORS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY,
  20  * WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF
  21  * OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
  22  * SOFTWARE.
  23  */
  24
  25 #include "drmP.h"
  26 #define NV_DEBUG_NOTRACE
  27 #include "nouveau_drv.h"
  28 #include "nouveau_hw.h"
  29
  30 /* these defines are made up */
  31 #define NV_CIO_CRE_44_HEADA 0x0
  32 #define NV_CIO_CRE_44_HEADB 0x3
  33 #define FEATURE_MOBILE 0x10     /* also FEATURE_QUADRO for BMP */
  34 #define LEGACY_I2C_CRT 0x80
  35 #define LEGACY_I2C_PANEL 0x81
  36 #define LEGACY_I2C_TV 0x82
  37
  38 #define EDID1_LEN 128
  39
  40 #define BIOSLOG(sip, fmt, arg...) NV_DEBUG(sip->dev, fmt, ##arg)
  41 #define LOG_OLD_VALUE(x)
  42
  43 #define ROM16(x) le16_to_cpu(*(uint16_t *)&(x))
  44 #define ROM32(x) le32_to_cpu(*(uint32_t *)&(x))
  45
  46 struct init_exec {
  47         bool execute;
  48         bool repeat;
  49 };
  50
  51 static bool nv_cksum(const uint8_t *data, unsigned int length)
  52 {
  53         /*
  54          * There's a few checksums in the BIOS, so here's a generic checking
  55          * function.
  56          */
  57         int i;
  58         uint8_t sum = 0;
  59
  60         for (i = 0; i < length; i++)
  61                 sum += data[i];
  62
  63         if (sum)
  64                 return true;
  65
  66         return false;
  67 }
  68
  69 static int
  70 score_vbios(struct drm_device *dev, const uint8_t *data, const bool writeable)
  71 {
  72         if (!(data[0] == 0x55 && data[1] == 0xAA)) {
  73                 NV_TRACEWARN(dev, "... BIOS signature not found\n");
  74                 return 0;
  75         }
  76
  77         if (nv_cksum(data, data[2] * 512)) {
  78                 NV_TRACEWARN(dev, "... BIOS checksum invalid\n");
  79                 /* if a ro image is somewhat bad, it's probably all rubbish */
  80                 return writeable ? 2 : 1;
  81         } else
  82                 NV_TRACE(dev, "... appears to be valid\n");
  83
  84         return 3;
  85 }
  86
  87 static void load_vbios_prom(struct drm_device *dev, uint8_t *data)
  88 {
  89         struct drm_nouveau_private *dev_priv = dev->dev_private;
  90         uint32_t pci_nv_20, save_pci_nv_20;
  91         int pcir_ptr;
  92         int i;
  93
  94         if (dev_priv->card_type >= NV_50)
  95                 pci_nv_20 = 0x88050;
  96         else
  97                 pci_nv_20 = NV_PBUS_PCI_NV_20;
  98
  99         /* enable ROM access */
 100         save_pci_nv_20 = nvReadMC(dev, pci_nv_20);
 101         nvWriteMC(dev, pci_nv_20,
 102                   save_pci_nv_20 & ~NV_PBUS_PCI_NV_20_ROM_SHADOW_ENABLED);
 103
 104         /* bail if no rom signature */
 105         if (nv_rd08(dev, NV_PROM_OFFSET) != 0x55 ||
 106             nv_rd08(dev, NV_PROM_OFFSET + 1) != 0xaa)
 107                 goto out;
 108
 109         /* additional check (see note below) - read PCI record header */
 110         pcir_ptr = nv_rd08(dev, NV_PROM_OFFSET + 0x18) |
 111                    nv_rd08(dev, NV_PROM_OFFSET + 0x19) << 8;
 112         if (nv_rd08(dev, NV_PROM_OFFSET + pcir_ptr) != 'P' ||
 113             nv_rd08(dev, NV_PROM_OFFSET + pcir_ptr + 1) != 'C' ||
 114             nv_rd08(dev, NV_PROM_OFFSET + pcir_ptr + 2) != 'I' ||
 115             nv_rd08(dev, NV_PROM_OFFSET + pcir_ptr + 3) != 'R')
 116                 goto out;
 117
 118         /* on some 6600GT/6800LE prom reads are messed up.  nvclock alleges a
 119          * a good read may be obtained by waiting or re-reading (cargocult: 5x)
 120          * each byte.  we'll hope pramin has something usable instead
 121          */
 122         for (i = 0; i < NV_PROM_SIZE; i++)
 123                 data[i] = nv_rd08(dev, NV_PROM_OFFSET + i);
 124
 125 out:
 126         /* disable ROM access */
 127         nvWriteMC(dev, pci_nv_20,
 128                   save_pci_nv_20 | NV_PBUS_PCI_NV_20_ROM_SHADOW_ENABLED);
 129 }
 130
 131 static void load_vbios_pramin(struct drm_device *dev, uint8_t *data)
 132 {
 133         struct drm_nouveau_private *dev_priv = dev->dev_private;
 134         uint32_t old_bar0_pramin = 0;
 135         int i;
 136
 137         if (dev_priv->card_type >= NV_50) {
 138                 uint32_t vbios_vram = (nv_rd32(dev, 0x619f04) & ~0xff) << 8;
 139
 140                 if (!vbios_vram)
 141                         vbios_vram = (nv_rd32(dev, 0x1700) << 16) + 0xf0000;
 142
 143                 old_bar0_pramin = nv_rd32(dev, 0x1700);
 144                 nv_wr32(dev, 0x1700, vbios_vram >> 16);
 145         }
 146
 147         /* bail if no rom signature */
 148         if (nv_rd08(dev, NV_PRAMIN_OFFSET) != 0x55 ||
 149             nv_rd08(dev, NV_PRAMIN_OFFSET + 1) != 0xaa)
 150                 goto out;
 151
 152         for (i = 0; i < NV_PROM_SIZE; i++)
 153                 data[i] = nv_rd08(dev, NV_PRAMIN_OFFSET + i);
 154
 155 out:
 156         if (dev_priv->card_type >= NV_50)
 157                 nv_wr32(dev, 0x1700, old_bar0_pramin);
 158 }
 159
 160 static void load_vbios_pci(struct drm_device *dev, uint8_t *data)
 161 {
 162         void __iomem *rom = NULL;
 163         size_t rom_len;
 164         int ret;
 165
 166         ret = pci_enable_rom(dev->pdev);
 167         if (ret)
 168                 return;
 169
 170         rom = pci_map_rom(dev->pdev, &rom_len);
 171         if (!rom)
 172                 goto out;
 173         memcpy_fromio(data, rom, rom_len);
 174         pci_unmap_rom(dev->pdev, rom);
 175
 176 out:
 177         pci_disable_rom(dev->pdev);
 178 }
 179
 180 struct methods {
 181         const char desc[8];
 182         void (*loadbios)(struct drm_device *, uint8_t *);
 183         const bool rw;
 184 };
 185
 186 static struct methods nv04_methods[] = {
 187         { "PROM", load_vbios_prom, false },
 188         { "PRAMIN", load_vbios_pramin, true },
 189         { "PCIROM", load_vbios_pci, true },
 190 };
 191
 192 static struct methods nv50_methods[] = {
 193         { "PRAMIN", load_vbios_pramin, true },
 194         { "PROM", load_vbios_prom, false },
 195         { "PCIROM", load_vbios_pci, true },
 196 };
 197
 198 #define METHODCNT 3
 199
 200 static bool NVShadowVBIOS(struct drm_device *dev, uint8_t *data)
 201 {
 202         struct drm_nouveau_private *dev_priv = dev->dev_private;
 203         struct methods *methods;
 204         int i;
 205         int testscore = 3;
 206         int scores[METHODCNT];
 207
 208         if (nouveau_vbios) {
 209                 methods = nv04_methods;
 210                 for (i = 0; i < METHODCNT; i++)
 211                         if (!strcasecmp(nouveau_vbios, methods[i].desc))
 212                                 break;
 213
 214                 if (i < METHODCNT) {
 215                         NV_INFO(dev, "Attempting to use BIOS image from %s\n",
 216                                 methods[i].desc);
 217
 218                         methods[i].loadbios(dev, data);
 219                         if (score_vbios(dev, data, methods[i].rw))
 220                                 return true;
 221                 }
 222
 223                 NV_ERROR(dev, "VBIOS source \'%s\' invalid\n", nouveau_vbios);
 224         }
 225
 226         if (dev_priv->card_type < NV_50)
 227                 methods = nv04_methods;
 228         else
 229                 methods = nv50_methods;
 230
 231         for (i = 0; i < METHODCNT; i++) {
 232                 NV_TRACE(dev, "Attempting to load BIOS image from %s\n",
 233                          methods[i].desc);
 234                 data[0] = data[1] = 0;  /* avoid reuse of previous image */
 235                 methods[i].loadbios(dev, data);
 236                 scores[i] = score_vbios(dev, data, methods[i].rw);
 237                 if (scores[i] == testscore)
 238                         return true;
 239         }
 240
 241         while (--testscore > 0) {
 242                 for (i = 0; i < METHODCNT; i++) {
 243                         if (scores[i] == testscore) {
 244                                 NV_TRACE(dev, "Using BIOS image from %s\n",
 245                                          methods[i].desc);
 246                                 methods[i].loadbios(dev, data);
 247                                 return true;
 248                         }
 249                 }
 250         }
 251
 252         NV_ERROR(dev, "No valid BIOS image found\n");
 253         return false;
 254 }
 255
 256 struct init_tbl_entry {
 257         char *name;
 258         uint8_t id;
 259         int (*handler)(struct nvbios *, uint16_t, struct init_exec *);
 260 };
 261
 262 struct bit_entry {
 263         uint8_t id[2];
 264         uint16_t length;
 265         uint16_t offset;
 266 };
 267
 268 static int parse_init_table(struct nvbios *, unsigned int, struct init_exec *);
 269
 270 #define MACRO_INDEX_SIZE        2
 271 #define MACRO_SIZE              8
 272 #define CONDITION_SIZE          12
 273 #define IO_FLAG_CONDITION_SIZE  9
 274 #define IO_CONDITION_SIZE       5
 275 #define MEM_INIT_SIZE           66
 276
 277 static void still_alive(void)
 278 {
 279 #if 0
 280         sync();
 281         msleep(2);
 282 #endif
 283 }
 284
 285 static uint32_t
 286 munge_reg(struct nvbios *bios, uint32_t reg)
 287 {
 288         struct drm_nouveau_private *dev_priv = bios->dev->dev_private;
 289         struct dcb_entry *dcbent = bios->display.output;
 290
 291         if (dev_priv->card_type < NV_50)
 292                 return reg;
 293
 294         if (reg & 0x40000000) {
 295                 BUG_ON(!dcbent);
 296
 297                 reg += (ffs(dcbent->or) - 1) * 0x800;
 298                 if ((reg & 0x20000000) && !(dcbent->sorconf.link & 1))
 299                         reg += 0x00000080;
 300         }
 301
 302         reg &= ~0x60000000;
 303         return reg;
 304 }
 305
 306 static int
 307 valid_reg(struct nvbios *bios, uint32_t reg)
 308 {
 309         struct drm_nouveau_private *dev_priv = bios->dev->dev_private;
 310         struct drm_device *dev = bios->dev;
 311
 312         /* C51 has misaligned regs on purpose. Marvellous */
 313         if (reg & 0x2 ||
 314             (reg & 0x1 && dev_priv->VBIOS.pub.chip_version != 0x51))
 315                 NV_ERROR(dev, "======= misaligned reg 0x%08X =======\n", reg);
 316
 317         /* warn on C51 regs that haven't been verified accessible in tracing */
 318         if (reg & 0x1 && dev_priv->VBIOS.pub.chip_version == 0x51 &&
 319             reg != 0x130d && reg != 0x1311 && reg != 0x60081d)
 320                 NV_WARN(dev, "=== C51 misaligned reg 0x%08X not verified ===\n",
 321                         reg);
 322
 323         if (reg >= (8*1024*1024)) {
 324                 NV_ERROR(dev, "=== reg 0x%08x out of mapped bounds ===\n", reg);
 325                 return 0;
 326         }
 327
 328         return 1;
 329 }
 330
 331 static bool
 332 valid_idx_port(struct nvbios *bios, uint16_t port)
 333 {
 334         struct drm_nouveau_private *dev_priv = bios->dev->dev_private;
 335         struct drm_device *dev = bios->dev;
 336
 337         /*
 338          * If adding more ports here, the read/write functions below will need
 339          * updating so that the correct mmio range (PRMCIO, PRMDIO, PRMVIO) is
 340          * used for the port in question
 341          */
 342         if (dev_priv->card_type < NV_50) {
 343                 if (port == NV_CIO_CRX__COLOR)
 344                         return true;
 345                 if (port == NV_VIO_SRX)
 346                         return true;
 347         } else {
 348                 if (port == NV_CIO_CRX__COLOR)
 349                         return true;
 350         }
 351
 352         NV_ERROR(dev, "========== unknown indexed io port 0x%04X ==========\n",
 353                  port);
 354
 355         return false;
 356 }
 357
 358 static bool
 359 valid_port(struct nvbios *bios, uint16_t port)
 360 {
 361         struct drm_device *dev = bios->dev;
 362
 363         /*
 364          * If adding more ports here, the read/write functions below will need
 365          * updating so that the correct mmio range (PRMCIO, PRMDIO, PRMVIO) is
 366          * used for the port in question
 367          */
 368         if (port == NV_VIO_VSE2)
 369                 return true;
 370
 371         NV_ERROR(dev, "========== unknown io port 0x%04X ==========\n", port);
 372
 373         return false;
 374 }
 375
 376 static uint32_t
 377 bios_rd32(struct nvbios *bios, uint32_t reg)
 378 {
 379         uint32_t data;
 380
 381         reg = munge_reg(bios, reg);
 382         if (!valid_reg(bios, reg))
 383                 return 0;
 384
 385         /*
 386          * C51 sometimes uses regs with bit0 set in the address. For these
 387          * cases there should exist a translation in a BIOS table to an IO
 388          * port address which the BIOS uses for accessing the reg
 389          *
 390          * These only seem to appear for the power control regs to a flat panel,
 391          * and the GPIO regs at 0x60081*.  In C51 mmio traces the normal regs
 392          * for 0x1308 and 0x1310 are used - hence the mask below.  An S3
 393          * suspend-resume mmio trace from a C51 will be required to see if this
 394          * is true for the power microcode in 0x14.., or whether the direct IO
 395          * port access method is needed
 396          */
 397         if (reg & 0x1)
 398                 reg &= ~0x1;
 399
 400         data = nv_rd32(bios->dev, reg);
 401
 402         BIOSLOG(bios, " Read:  Reg: 0x%08X, Data: 0x%08X\n", reg, data);
 403
 404         return data;
 405 }
 406
 407 static void
 408 bios_wr32(struct nvbios *bios, uint32_t reg, uint32_t data)
 409 {
 410         struct drm_nouveau_private *dev_priv = bios->dev->dev_private;
 411
 412         reg = munge_reg(bios, reg);
 413         if (!valid_reg(bios, reg))
 414                 return;
 415
 416         /* see note in bios_rd32 */
 417         if (reg & 0x1)
 418                 reg &= 0xfffffffe;
 419
 420         LOG_OLD_VALUE(bios_rd32(bios, reg));
 421         BIOSLOG(bios, " Write: Reg: 0x%08X, Data: 0x%08X\n", reg, data);
 422
 423         if (dev_priv->VBIOS.execute) {
 424                 still_alive();
 425                 nv_wr32(bios->dev, reg, data);
 426         }
 427 }
 428
 429 static uint8_t
 430 bios_idxprt_rd(struct nvbios *bios, uint16_t port, uint8_t index)
 431 {
 432         struct drm_nouveau_private *dev_priv = bios->dev->dev_private;
 433         struct drm_device *dev = bios->dev;
 434         uint8_t data;
 435
 436         if (!valid_idx_port(bios, port))
 437                 return 0;
 438
 439         if (dev_priv->card_type < NV_50) {
 440                 if (port == NV_VIO_SRX)
 441                         data = NVReadVgaSeq(dev, bios->state.crtchead, index);
 442                 else    /* assume NV_CIO_CRX__COLOR */
 443                         data = NVReadVgaCrtc(dev, bios->state.crtchead, index);
 444         } else {
 445                 uint32_t data32;
 446
 447                 data32 = bios_rd32(bios, NV50_PDISPLAY_VGACRTC(index & ~3));
 448                 data = (data32 >> ((index & 3) << 3)) & 0xff;
 449         }
 450
 451         BIOSLOG(bios, " Indexed IO read:  Port: 0x%04X, Index: 0x%02X, "
 452                       "Head: 0x%02X, Data: 0x%02X\n",
 453                 port, index, bios->state.crtchead, data);
 454         return data;
 455 }
 456
 457 static void
 458 bios_idxprt_wr(struct nvbios *bios, uint16_t port, uint8_t index, uint8_t data)
 459 {
 460         struct drm_nouveau_private *dev_priv = bios->dev->dev_private;
 461         struct drm_device *dev = bios->dev;
 462
 463         if (!valid_idx_port(bios, port))
 464                 return;
 465
 466         /*
 467          * The current head is maintained in the nvbios member  state.crtchead.
 468          * We trap changes to CR44 and update the head variable and hence the
 469          * register set written.
 470          * As CR44 only exists on CRTC0, we update crtchead to head0 in advance
 471          * of the write, and to head1 after the write
 472          */
 473         if (port == NV_CIO_CRX__COLOR && index == NV_CIO_CRE_44 &&
 474             data != NV_CIO_CRE_44_HEADB)
 475                 bios->state.crtchead = 0;
 476
 477         LOG_OLD_VALUE(bios_idxprt_rd(bios, port, index));
 478         BIOSLOG(bios, " Indexed IO write: Port: 0x%04X, Index: 0x%02X, "
 479                       "Head: 0x%02X, Data: 0x%02X\n",
 480                 port, index, bios->state.crtchead, data);
 481
 482         if (bios->execute && dev_priv->card_type < NV_50) {
 483                 still_alive();
 484                 if (port == NV_VIO_SRX)
 485                         NVWriteVgaSeq(dev, bios->state.crtchead, index, data);
 486                 else    /* assume NV_CIO_CRX__COLOR */
 487                         NVWriteVgaCrtc(dev, bios->state.crtchead, index, data);
 488         } else
 489         if (bios->execute) {
 490                 uint32_t data32, shift = (index & 3) << 3;
 491
 492                 still_alive();
 493
 494                 data32  = bios_rd32(bios, NV50_PDISPLAY_VGACRTC(index & ~3));
 495                 data32 &= ~(0xff << shift);
 496                 data32 |= (data << shift);
 497                 bios_wr32(bios, NV50_PDISPLAY_VGACRTC(index & ~3), data32);
 498         }
 499
 500         if (port == NV_CIO_CRX__COLOR &&
 501             index == NV_CIO_CRE_44 && data == NV_CIO_CRE_44_HEADB)
 502                 bios->state.crtchead = 1;
 503 }
 504
 505 static uint8_t
 506 bios_port_rd(struct nvbios *bios, uint16_t port)
 507 {
 508         uint8_t data, head = bios->state.crtchead;
 509
 510         if (!valid_port(bios, port))
 511                 return 0;
 512
 513         data = NVReadPRMVIO(bios->dev, head, NV_PRMVIO0_OFFSET + port);
 514
 515         BIOSLOG(bios, " IO read:  Port: 0x%04X, Head: 0x%02X, Data: 0x%02X\n",
 516                 port, head, data);
 517
 518         return data;
 519 }
 520
 521 static void
 522 bios_port_wr(struct nvbios *bios, uint16_t port, uint8_t data)
 523 {
 524         int head = bios->state.crtchead;
 525
 526         if (!valid_port(bios, port))
 527                 return;
 528
 529         LOG_OLD_VALUE(bios_port_rd(bios, port));
 530         BIOSLOG(bios, " IO write: Port: 0x%04X, Head: 0x%02X, Data: 0x%02X\n",
 531                 port, head, data);
 532
 533         if (!bios->execute)
 534                 return;
 535
 536         still_alive();
 537         NVWritePRMVIO(bios->dev, head, NV_PRMVIO0_OFFSET + port, data);
 538 }
 539
 540 static bool
 541 io_flag_condition_met(struct nvbios *bios, uint16_t offset, uint8_t cond)
 542 {
 543         /*
 544          * The IO flag condition entry has 2 bytes for the CRTC port; 1 byte
 545          * for the CRTC index; 1 byte for the mask to apply to the value
 546          * retrieved from the CRTC; 1 byte for the shift right to apply to the
 547          * masked CRTC value; 2 bytes for the offset to the flag array, to
 548          * which the shifted value is added; 1 byte for the mask applied to the
 549          * value read from the flag array; and 1 byte for the value to compare
 550          * against the masked byte from the flag table.
 551          */
 552
 553         uint16_t condptr = bios->io_flag_condition_tbl_ptr + cond * IO_FLAG_CONDITION_SIZE;
 554         uint16_t crtcport = ROM16(bios->data[condptr]);
 555         uint8_t crtcindex = bios->data[condptr + 2];
 556         uint8_t mask = bios->data[condptr + 3];
 557         uint8_t shift = bios->data[condptr + 4];
 558         uint16_t flagarray = ROM16(bios->data[condptr + 5]);
 559         uint8_t flagarraymask = bios->data[condptr + 7];
 560         uint8_t cmpval = bios->data[condptr + 8];
 561         uint8_t data;
 562
 563         BIOSLOG(bios, "0x%04X: Port: 0x%04X, Index: 0x%02X, Mask: 0x%02X, "
 564                       "Shift: 0x%02X, FlagArray: 0x%04X, FAMask: 0x%02X, "
 565                       "Cmpval: 0x%02X\n",
 566                 offset, crtcport, crtcindex, mask, shift, flagarray, flagarraymask, cmpval);
 567
 568         data = bios_idxprt_rd(bios, crtcport, crtcindex);
 569
 570         data = bios->data[flagarray + ((data & mask) >> shift)];
 571         data &= flagarraymask;
 572
 573         BIOSLOG(bios, "0x%04X: Checking if 0x%02X equals 0x%02X\n",
 574                 offset, data, cmpval);
 575
 576         return (data == cmpval);
 577 }
 578
 579 static bool
 580 bios_condition_met(struct nvbios *bios, uint16_t offset, uint8_t cond)
 581 {
 582         /*
 583          * The condition table entry has 4 bytes for the address of the
 584          * register to check, 4 bytes for a mask to apply to the register and
 585          * 4 for a test comparison value
 586          */
 587
 588         uint16_t condptr = bios->condition_tbl_ptr + cond * CONDITION_SIZE;
 589         uint32_t reg = ROM32(bios->data[condptr]);
 590         uint32_t mask = ROM32(bios->data[condptr + 4]);
 591         uint32_t cmpval = ROM32(bios->data[condptr + 8]);
 592         uint32_t data;
 593
 594         BIOSLOG(bios, "0x%04X: Cond: 0x%02X, Reg: 0x%08X, Mask: 0x%08X\n",
 595                 offset, cond, reg, mask);
 596
 597         data = bios_rd32(bios, reg) & mask;
 598
 599         BIOSLOG(bios, "0x%04X: Checking if 0x%08X equals 0x%08X\n",
 600                 offset, data, cmpval);
 601
 602         return (data == cmpval);
 603 }
 604
 605 static bool
 606 io_condition_met(struct nvbios *bios, uint16_t offset, uint8_t cond)
 607 {
 608         /*
 609          * The IO condition entry has 2 bytes for the IO port address; 1 byte
 610          * for the index to write to io_port; 1 byte for the mask to apply to
 611          * the byte read from io_port+1; and 1 byte for the value to compare
 612          * against the masked byte.
 613          */
 614
 615         uint16_t condptr = bios->io_condition_tbl_ptr + cond * IO_CONDITION_SIZE;
 616         uint16_t io_port = ROM16(bios->data[condptr]);
 617         uint8_t port_index = bios->data[condptr + 2];
 618         uint8_t mask = bios->data[condptr + 3];
 619         uint8_t cmpval = bios->data[condptr + 4];
 620
 621         uint8_t data = bios_idxprt_rd(bios, io_port, port_index) & mask;
 622
 623         BIOSLOG(bios, "0x%04X: Checking if 0x%02X equals 0x%02X\n",
 624                 offset, data, cmpval);
 625
 626         return (data == cmpval);
 627 }
 628
 629 static int
 630 nv50_pll_set(struct drm_device *dev, uint32_t reg, uint32_t clk)
 631 {
 632         struct drm_nouveau_private *dev_priv = dev->dev_private;
 633         uint32_t reg0 = nv_rd32(dev, reg + 0);
 634         uint32_t reg1 = nv_rd32(dev, reg + 4);
 635         struct nouveau_pll_vals pll;
 636         struct pll_lims pll_limits;
 637         int ret;
 638
 639         ret = get_pll_limits(dev, reg, &pll_limits);
 640         if (ret)
 641                 return ret;
 642
 643         clk = nouveau_calc_pll_mnp(dev, &pll_limits, clk, &pll);
 644         if (!clk)
 645                 return -ERANGE;
 646
 647         reg0 = (reg0 & 0xfff8ffff) | (pll.log2P << 16);
 648         reg1 = (reg1 & 0xffff0000) | (pll.N1 << 8) | pll.M1;
 649
 650         if (dev_priv->VBIOS.execute) {
 651                 still_alive();
 652                 nv_wr32(dev, reg + 4, reg1);
 653                 nv_wr32(dev, reg + 0, reg0);
 654         }
 655
 656         return 0;
 657 }
 658
 659 static int
 660 setPLL(struct nvbios *bios, uint32_t reg, uint32_t clk)
 661 {
 662         struct drm_device *dev = bios->dev;
 663         struct drm_nouveau_private *dev_priv = dev->dev_private;
 664         /* clk in kHz */
 665         struct pll_lims pll_lim;
 666         struct nouveau_pll_vals pllvals;
 667         int ret;
 668
 669         if (dev_priv->card_type >= NV_50)
 670                 return nv50_pll_set(dev, reg, clk);
 671
 672         /* high regs (such as in the mac g5 table) are not -= 4 */
 673         ret = get_pll_limits(dev, reg > 0x405c ? reg : reg - 4, &pll_lim);
 674         if (ret)
 675                 return ret;
 676
 677         clk = nouveau_calc_pll_mnp(dev, &pll_lim, clk, &pllvals);
 678         if (!clk)
 679                 return -ERANGE;
 680
 681         if (bios->execute) {
 682                 still_alive();
 683                 nouveau_hw_setpll(dev, reg, &pllvals);
 684         }
 685
 686         return 0;
 687 }
 688
 689 static int dcb_entry_idx_from_crtchead(struct drm_device *dev)
 690 {
 691         struct drm_nouveau_private *dev_priv = dev->dev_private;
 692         struct nvbios *bios = &dev_priv->VBIOS;
 693
 694         /*
 695          * For the results of this function to be correct, CR44 must have been
 696          * set (using bios_idxprt_wr to set crtchead), CR58 set for CR57 = 0,
 697          * and the DCB table parsed, before the script calling the function is
 698          * run.  run_digital_op_script is example of how to do such setup
 699          */
 700
 701         uint8_t dcb_entry = NVReadVgaCrtc5758(dev, bios->state.crtchead, 0);
 702
 703         if (dcb_entry > bios->bdcb.dcb.entries) {
 704                 NV_ERROR(dev, "CR58 doesn't have a valid DCB entry currently "
 705                                 "(%02X)\n", dcb_entry);
 706                 dcb_entry = 0x7f;       /* unused / invalid marker */
 707         }
 708
 709         return dcb_entry;
 710 }
 711
 712 static struct nouveau_i2c_chan *
 713 init_i2c_device_find(struct drm_device *dev, int i2c_index)
 714 {
 715         struct drm_nouveau_private *dev_priv = dev->dev_private;
 716         struct bios_parsed_dcb *bdcb = &dev_priv->VBIOS.bdcb;
 717
 718         if (i2c_index == 0xff) {
 719                 /* note: dcb_entry_idx_from_crtchead needs pre-script set-up */
 720                 int idx = dcb_entry_idx_from_crtchead(dev), shift = 0;
 721                 int default_indices = bdcb->i2c_default_indices;
 722
 723                 if (idx != 0x7f && bdcb->dcb.entry[idx].i2c_upper_default)
 724                         shift = 4;
 725
 726                 i2c_index = (default_indices >> shift) & 0xf;
 727         }
 728         if (i2c_index == 0x80)  /* g80+ */
 729                 i2c_index = bdcb->i2c_default_indices & 0xf;
 730
 731         return nouveau_i2c_find(dev, i2c_index);
 732 }
 733
 734 static uint32_t get_tmds_index_reg(struct drm_device *dev, uint8_t mlv)
 735 {
 736         /*
 737          * For mlv < 0x80, it is an index into a table of TMDS base addresses.
 738          * For mlv == 0x80 use the "or" value of the dcb_entry indexed by
 739          * CR58 for CR57 = 0 to index a table of offsets to the basic
 740          * 0x6808b0 address.
 741          * For mlv == 0x81 use the "or" value of the dcb_entry indexed by
 742          * CR58 for CR57 = 0 to index a table of offsets to the basic
 743          * 0x6808b0 address, and then flip the offset by 8.
 744          */
 745
 746         struct drm_nouveau_private *dev_priv = dev->dev_private;
 747         const int pramdac_offset[13] = {
 748                 0, 0, 0x8, 0, 0x2000, 0, 0, 0, 0x2008, 0, 0, 0, 0x2000 };
 749         const uint32_t pramdac_table[4] = {
 750                 0x6808b0, 0x6808b8, 0x6828b0, 0x6828b8 };
 751
 752         if (mlv >= 0x80) {
 753                 int dcb_entry, dacoffset;
 754
 755                 /* note: dcb_entry_idx_from_crtchead needs pre-script set-up */
 756                 dcb_entry = dcb_entry_idx_from_crtchead(dev);
 757                 if (dcb_entry == 0x7f)
 758                         return 0;
 759                 dacoffset = pramdac_offset[
 760                                 dev_priv->VBIOS.bdcb.dcb.entry[dcb_entry].or];
 761                 if (mlv == 0x81)
 762                         dacoffset ^= 8;
 763                 return 0x6808b0 + dacoffset;
 764         } else {
 765                 if (mlv > ARRAY_SIZE(pramdac_table)) {
 766                         NV_ERROR(dev, "Magic Lookup Value too big (%02X)\n",
 767                                                                         mlv);
 768                         return 0;
 769                 }
 770                 return pramdac_table[mlv];
 771         }
 772 }
 773
 774 static int
 775 init_io_restrict_prog(struct nvbios *bios, uint16_t offset,
 776                       struct init_exec *iexec)
 777 {
 778         /*
 779          * INIT_IO_RESTRICT_PROG   opcode: 0x32 ('2')
 780          *
 781          * offset      (8  bit): opcode
 782          * offset + 1  (16 bit): CRTC port
 783          * offset + 3  (8  bit): CRTC index
 784          * offset + 4  (8  bit): mask
 785          * offset + 5  (8  bit): shift
 786          * offset + 6  (8  bit): count
 787          * offset + 7  (32 bit): register
 788          * offset + 11 (32 bit): configuration 1
 789          * ...
 790          *
 791          * Starting at offset + 11 there are "count" 32 bit values.
 792          * To find out which value to use read index "CRTC index" on "CRTC
 793          * port", AND this value with "mask" and then bit shift right "shift"
 794          * bits.  Read the appropriate value using this index and write to
 795          * "register"
 796          */
 797
 798         uint16_t crtcport = ROM16(bios->data[offset + 1]);
 799         uint8_t crtcindex = bios->data[offset + 3];
 800         uint8_t mask = bios->data[offset + 4];
 801         uint8_t shift = bios->data[offset + 5];
 802         uint8_t count = bios->data[offset + 6];
 803         uint32_t reg = ROM32(bios->data[offset + 7]);
 804         uint8_t config;
 805         uint32_t configval;
 806         int len = 11 + count * 4;
 807
 808         if (!iexec->execute)
 809                 return len;
 810
 811         BIOSLOG(bios, "0x%04X: Port: 0x%04X, Index: 0x%02X, Mask: 0x%02X, "
 812                       "Shift: 0x%02X, Count: 0x%02X, Reg: 0x%08X\n",
 813                 offset, crtcport, crtcindex, mask, shift, count, reg);
 814
 815         config = (bios_idxprt_rd(bios, crtcport, crtcindex) & mask) >> shift;
 816         if (config > count) {
 817                 NV_ERROR(bios->dev,
 818                          "0x%04X: Config 0x%02X exceeds maximal bound 0x%02X\n",
 819                          offset, config, count);
 820                 return 0;
 821         }
 822
 823         configval = ROM32(bios->data[offset + 11 + config * 4]);
 824
 825         BIOSLOG(bios, "0x%04X: Writing config %02X\n", offset, config);
 826
 827         bios_wr32(bios, reg, configval);
 828
 829         return len;
 830 }
 831
 832 static int
 833 init_repeat(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
 834 {
 835         /*
 836          * INIT_REPEAT   opcode: 0x33 ('3')
 837          *
 838          * offset      (8 bit): opcode
 839          * offset + 1  (8 bit): count
 840          *
 841          * Execute script following this opcode up to INIT_REPEAT_END
 842          * "count" times
 843          */
 844
 845         uint8_t count = bios->data[offset + 1];
 846         uint8_t i;
 847
 848         /* no iexec->execute check by design */
 849
 850         BIOSLOG(bios, "0x%04X: Repeating following segment %d times\n",
 851                 offset, count);
 852
 853         iexec->repeat = true;
 854
 855         /*
 856          * count - 1, as the script block will execute once when we leave this
 857          * opcode -- this is compatible with bios behaviour as:
 858          * a) the block is always executed at least once, even if count == 0
 859          * b) the bios interpreter skips to the op following INIT_END_REPEAT,
 860          * while we don't
 861          */
 862         for (i = 0; i < count - 1; i++)
 863                 parse_init_table(bios, offset + 2, iexec);
 864
 865         iexec->repeat = false;
 866
 867         return 2;
 868 }
 869
 870 static int
 871 init_io_restrict_pll(struct nvbios *bios, uint16_t offset,
 872                      struct init_exec *iexec)
 873 {
 874         /*
 875          * INIT_IO_RESTRICT_PLL   opcode: 0x34 ('4')
 876          *
 877          * offset      (8  bit): opcode
 878          * offset + 1  (16 bit): CRTC port
 879          * offset + 3  (8  bit): CRTC index
 880          * offset + 4  (8  bit): mask
 881          * offset + 5  (8  bit): shift
 882          * offset + 6  (8  bit): IO flag condition index
 883          * offset + 7  (8  bit): count
 884          * offset + 8  (32 bit): register
 885          * offset + 12 (16 bit): frequency 1
 886          * ...
 887          *
 888          * Starting at offset + 12 there are "count" 16 bit frequencies (10kHz).
 889          * Set PLL register "register" to coefficients for frequency n,
 890          * selected by reading index "CRTC index" of "CRTC port" ANDed with
 891          * "mask" and shifted right by "shift".
 892          *
 893          * If "IO flag condition index" > 0, and condition met, double
 894          * frequency before setting it.
 895          */
 896
 897         uint16_t crtcport = ROM16(bios->data[offset + 1]);
 898         uint8_t crtcindex = bios->data[offset + 3];
 899         uint8_t mask = bios->data[offset + 4];
 900         uint8_t shift = bios->data[offset + 5];
 901         int8_t io_flag_condition_idx = bios->data[offset + 6];
 902         uint8_t count = bios->data[offset + 7];
 903         uint32_t reg = ROM32(bios->data[offset + 8]);
 904         uint8_t config;
 905         uint16_t freq;
 906         int len = 12 + count * 2;
 907
 908         if (!iexec->execute)
 909                 return len;
 910
 911         BIOSLOG(bios, "0x%04X: Port: 0x%04X, Index: 0x%02X, Mask: 0x%02X, "
 912                       "Shift: 0x%02X, IO Flag Condition: 0x%02X, "
 913                       "Count: 0x%02X, Reg: 0x%08X\n",
 914                 offset, crtcport, crtcindex, mask, shift,
 915                 io_flag_condition_idx, count, reg);
 916
 917         config = (bios_idxprt_rd(bios, crtcport, crtcindex) & mask) >> shift;
 918         if (config > count) {
 919                 NV_ERROR(bios->dev,
 920                          "0x%04X: Config 0x%02X exceeds maximal bound 0x%02X\n",
 921                          offset, config, count);
 922                 return 0;
 923         }
 924
 925         freq = ROM16(bios->data[offset + 12 + config * 2]);
 926
 927         if (io_flag_condition_idx > 0) {
 928                 if (io_flag_condition_met(bios, offset, io_flag_condition_idx)) {
 929                         BIOSLOG(bios, "0x%04X: Condition fulfilled -- "
 930                                       "frequency doubled\n", offset);
 931                         freq *= 2;
 932                 } else
 933                         BIOSLOG(bios, "0x%04X: Condition not fulfilled -- "
 934                                       "frequency unchanged\n", offset);
 935         }
 936
 937         BIOSLOG(bios, "0x%04X: Reg: 0x%08X, Config: 0x%02X, Freq: %d0kHz\n",
 938                 offset, reg, config, freq);
 939
 940         setPLL(bios, reg, freq * 10);
 941
 942         return len;
 943 }
 944
 945 static int
 946 init_end_repeat(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
 947 {
 948         /*
 949          * INIT_END_REPEAT   opcode: 0x36 ('6')
 950          *
 951          * offset      (8 bit): opcode
 952          *
 953          * Marks the end of the block for INIT_REPEAT to repeat
 954          */
 955
 956         /* no iexec->execute check by design */
 957
 958         /*
 959          * iexec->repeat flag necessary to go past INIT_END_REPEAT opcode when
 960          * we're not in repeat mode
 961          */
 962         if (iexec->repeat)
 963                 return 0;
 964
 965         return 1;
 966 }
 967
 968 static int
 969 init_copy(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
 970 {
 971         /*
 972          * INIT_COPY   opcode: 0x37 ('7')
 973          *
 974          * offset      (8  bit): opcode
 975          * offset + 1  (32 bit): register
 976          * offset + 5  (8  bit): shift
 977          * offset + 6  (8  bit): srcmask
 978          * offset + 7  (16 bit): CRTC port
 979          * offset + 9  (8 bit): CRTC index
 980          * offset + 10  (8 bit): mask
 981          *
 982          * Read index "CRTC index" on "CRTC port", AND with "mask", OR with
 983          * (REGVAL("register") >> "shift" & "srcmask") and write-back to CRTC
 984          * port
 985          */
 986
 987         uint32_t reg = ROM32(bios->data[offset + 1]);
 988         uint8_t shift = bios->data[offset + 5];
 989         uint8_t srcmask = bios->data[offset + 6];
 990         uint16_t crtcport = ROM16(bios->data[offset + 7]);
 991         uint8_t crtcindex = bios->data[offset + 9];
 992         uint8_t mask = bios->data[offset + 10];
 993         uint32_t data;
 994         uint8_t crtcdata;
 995
 996         if (!iexec->execute)
 997                 return 11;
 998
 999         BIOSLOG(bios, "0x%04X: Reg: 0x%08X, Shift: 0x%02X, SrcMask: 0x%02X, "
1000                       "Port: 0x%04X, Index: 0x%02X, Mask: 0x%02X\n",
1001                 offset, reg, shift, srcmask, crtcport, crtcindex, mask);
1002
1003         data = bios_rd32(bios, reg);
1004
1005         if (shift < 0x80)
1006                 data >>= shift;
1007         else
1008                 data <<= (0x100 - shift);
1009
1010         data &= srcmask;
1011
1012         crtcdata  = bios_idxprt_rd(bios, crtcport, crtcindex) & mask;
1013         crtcdata |= (uint8_t)data;
1014         bios_idxprt_wr(bios, crtcport, crtcindex, crtcdata);
1015
1016         return 11;
1017 }
1018
1019 static int
1020 init_not(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
1021 {
1022         /*
1023          * INIT_NOT   opcode: 0x38 ('8')
1024          *
1025          * offset      (8  bit): opcode
1026          *
1027          * Invert the current execute / no-execute condition (i.e. "else")
1028          */
1029         if (iexec->execute)
1030                 BIOSLOG(bios, "0x%04X: ------ Skipping following commands  ------\n", offset);
1031         else
1032                 BIOSLOG(bios, "0x%04X: ------ Executing following commands ------\n", offset);
1033
1034         iexec->execute = !iexec->execute;
1035         return 1;
1036 }
1037
1038 static int
1039 init_io_flag_condition(struct nvbios *bios, uint16_t offset,
1040                        struct init_exec *iexec)
1041 {
1042         /*
1043          * INIT_IO_FLAG_CONDITION   opcode: 0x39 ('9')
1044          *
1045          * offset      (8 bit): opcode
1046          * offset + 1  (8 bit): condition number
1047          *
1048          * Check condition "condition number" in the IO flag condition table.
1049          * If condition not met skip subsequent opcodes until condition is
1050          * inverted (INIT_NOT), or we hit INIT_RESUME
1051          */
1052
1053         uint8_t cond = bios->data[offset + 1];
1054
1055         if (!iexec->execute)
1056                 return 2;
1057
1058         if (io_flag_condition_met(bios, offset, cond))
1059                 BIOSLOG(bios, "0x%04X: Condition fulfilled -- continuing to execute\n", offset);
1060         else {
1061                 BIOSLOG(bios, "0x%04X: Condition not fulfilled -- skipping following commands\n", offset);
1062                 iexec->execute = false;
1063         }
1064
1065         return 2;
1066 }
1067
1068 static int
1069 init_idx_addr_latched(struct nvbios *bios, uint16_t offset,
1070                       struct init_exec *iexec)
1071 {
1072         /*
1073          * INIT_INDEX_ADDRESS_LATCHED   opcode: 0x49 ('I')
1074          *
1075          * offset      (8  bit): opcode
1076          * offset + 1  (32 bit): control register
1077          * offset + 5  (32 bit): data register
1078          * offset + 9  (32 bit): mask
1079          * offset + 13 (32 bit): data
1080          * offset + 17 (8  bit): count
1081          * offset + 18 (8  bit): address 1
1082          * offset + 19 (8  bit): data 1
1083          * ...
1084          *
1085          * For each of "count" address and data pairs, write "data n" to
1086          * "data register", read the current value of "control register",
1087          * and write it back once ANDed with "mask", ORed with "data",
1088          * and ORed with "address n"
1089          */
1090
1091         uint32_t controlreg = ROM32(bios->data[offset + 1]);
1092         uint32_t datareg = ROM32(bios->data[offset + 5]);
1093         uint32_t mask = ROM32(bios->data[offset + 9]);
1094         uint32_t data = ROM32(bios->data[offset + 13]);
1095         uint8_t count = bios->data[offset + 17];
1096         int len = 18 + count * 2;
1097         uint32_t value;
1098         int i;
1099
1100         if (!iexec->execute)
1101                 return len;
1102
1103         BIOSLOG(bios, "0x%04X: ControlReg: 0x%08X, DataReg: 0x%08X, "
1104                       "Mask: 0x%08X, Data: 0x%08X, Count: 0x%02X\n",
1105                 offset, controlreg, datareg, mask, data, count);
1106
1107         for (i = 0; i < count; i++) {
1108                 uint8_t instaddress = bios->data[offset + 18 + i * 2];
1109                 uint8_t instdata = bios->data[offset + 19 + i * 2];
1110
1111                 BIOSLOG(bios, "0x%04X: Address: 0x%02X, Data: 0x%02X\n",
1112                         offset, instaddress, instdata);
1113
1114                 bios_wr32(bios, datareg, instdata);
1115                 value  = bios_rd32(bios, controlreg) & mask;
1116                 value |= data;
1117                 value |= instaddress;
1118                 bios_wr32(bios, controlreg, value);
1119         }
1120
1121         return len;
1122 }
1123
1124 static int
1125 init_io_restrict_pll2(struct nvbios *bios, uint16_t offset,
1126                       struct init_exec *iexec)
1127 {
1128         /*
1129          * INIT_IO_RESTRICT_PLL2   opcode: 0x4A ('J')
1130          *
1131          * offset      (8  bit): opcode
1132          * offset + 1  (16 bit): CRTC port
1133          * offset + 3  (8  bit): CRTC index
1134          * offset + 4  (8  bit): mask
1135          * offset + 5  (8  bit): shift
1136          * offset + 6  (8  bit): count
1137          * offset + 7  (32 bit): register
1138          * offset + 11 (32 bit): frequency 1
1139          * ...
1140          *
1141          * Starting at offset + 11 there are "count" 32 bit frequencies (kHz).
1142          * Set PLL register "register" to coefficients for frequency n,
1143          * selected by reading index "CRTC index" of "CRTC port" ANDed with
1144          * "mask" and shifted right by "shift".
1145          */
1146
1147         uint16_t crtcport = ROM16(bios->data[offset + 1]);
1148         uint8_t crtcindex = bios->data[offset + 3];
1149         uint8_t mask = bios->data[offset + 4];
1150         uint8_t shift = bios->data[offset + 5];
1151         uint8_t count = bios->data[offset + 6];
1152         uint32_t reg = ROM32(bios->data[offset + 7]);
1153         int len = 11 + count * 4;
1154         uint8_t config;
1155         uint32_t freq;
1156
1157         if (!iexec->execute)
1158                 return len;
1159
1160         BIOSLOG(bios, "0x%04X: Port: 0x%04X, Index: 0x%02X, Mask: 0x%02X, "
1161                       "Shift: 0x%02X, Count: 0x%02X, Reg: 0x%08X\n",
1162                 offset, crtcport, crtcindex, mask, shift, count, reg);
1163
1164         if (!reg)
1165                 return len;
1166
1167         config = (bios_idxprt_rd(bios, crtcport, crtcindex) & mask) >> shift;
1168         if (config > count) {
1169                 NV_ERROR(bios->dev,
1170                          "0x%04X: Config 0x%02X exceeds maximal bound 0x%02X\n",
1171                          offset, config, count);
1172                 return 0;
1173         }
1174
1175         freq = ROM32(bios->data[offset + 11 + config * 4]);
1176
1177         BIOSLOG(bios, "0x%04X: Reg: 0x%08X, Config: 0x%02X, Freq: %dkHz\n",
1178                 offset, reg, config, freq);
1179
1180         setPLL(bios, reg, freq);
1181
1182         return len;
1183 }
1184
1185 static int
1186 init_pll2(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
1187 {
1188         /*
1189          * INIT_PLL2   opcode: 0x4B ('K')
1190          *
1191          * offset      (8  bit): opcode
1192          * offset + 1  (32 bit): register
1193          * offset + 5  (32 bit): freq
1194          *
1195          * Set PLL register "register" to coefficients for frequency "freq"
1196          */
1197
1198         uint32_t reg = ROM32(bios->data[offset + 1]);
1199         uint32_t freq = ROM32(bios->data[offset + 5]);
1200
1201         if (!iexec->execute)
1202                 return 9;
1203
1204         BIOSLOG(bios, "0x%04X: Reg: 0x%04X, Freq: %dkHz\n",
1205                 offset, reg, freq);
1206
1207         setPLL(bios, reg, freq);
1208         return 9;
1209 }
1210
1211 static int
1212 init_i2c_byte(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
1213 {
1214         /*
1215          * INIT_I2C_BYTE   opcode: 0x4C ('L')
1216          *
1217          * offset      (8 bit): opcode
1218          * offset + 1  (8 bit): DCB I2C table entry index
1219          * offset + 2  (8 bit): I2C slave address
1220          * offset + 3  (8 bit): count
1221          * offset + 4  (8 bit): I2C register 1
1222          * offset + 5  (8 bit): mask 1
1223          * offset + 6  (8 bit): data 1
1224          * ...
1225          *
1226          * For each of "count" registers given by "I2C register n" on the device
1227          * addressed by "I2C slave address" on the I2C bus given by
1228          * "DCB I2C table entry index", read the register, AND the result with
1229          * "mask n" and OR it with "data n" before writing it back to the device
1230          */
1231
1232         uint8_t i2c_index = bios->data[offset + 1];
1233         uint8_t i2c_address = bios->data[offset + 2];
1234         uint8_t count = bios->data[offset + 3];
1235         int len = 4 + count * 3;
1236         struct nouveau_i2c_chan *chan;
1237         struct i2c_msg msg;
1238         int i;
1239
1240         if (!iexec->execute)
1241                 return len;
1242
1243         BIOSLOG(bios, "0x%04X: DCBI2CIndex: 0x%02X, I2CAddress: 0x%02X, "
1244                       "Count: 0x%02X\n",
1245                 offset, i2c_index, i2c_address, count);
1246
1247         chan = init_i2c_device_find(bios->dev, i2c_index);
1248         if (!chan)
1249                 return 0;
1250
1251         for (i = 0; i < count; i++) {
1252                 uint8_t i2c_reg = bios->data[offset + 4 + i * 3];
1253                 uint8_t mask = bios->data[offset + 5 + i * 3];
1254                 uint8_t data = bios->data[offset + 6 + i * 3];
1255                 uint8_t value;
1256
1257                 msg.addr = i2c_address;
1258                 msg.flags = I2C_M_RD;
1259                 msg.len = 1;
1260                 msg.buf = &value;
1261                 if (i2c_transfer(&chan->adapter, &msg, 1) != 1)
1262                         return 0;
1263
1264                 BIOSLOG(bios, "0x%04X: I2CReg: 0x%02X, Value: 0x%02X, "
1265                               "Mask: 0x%02X, Data: 0x%02X\n",
1266                         offset, i2c_reg, value, mask, data);
1267
1268                 value = (value & mask) | data;
1269
1270                 if (bios->execute) {
1271                         msg.addr = i2c_address;
1272                         msg.flags = 0;
1273                         msg.len = 1;
1274                         msg.buf = &value;
1275                         if (i2c_transfer(&chan->adapter, &msg, 1) != 1)
1276                                 return 0;
1277                 }
1278         }
1279
1280         return len;
1281 }
1282
1283 static int
1284 init_zm_i2c_byte(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
1285 {
1286         /*
1287          * INIT_ZM_I2C_BYTE   opcode: 0x4D ('M')
1288          *
1289          * offset      (8 bit): opcode
1290          * offset + 1  (8 bit): DCB I2C table entry index
1291          * offset + 2  (8 bit): I2C slave address
1292          * offset + 3  (8 bit): count
1293          * offset + 4  (8 bit): I2C register 1
1294          * offset + 5  (8 bit): data 1
1295          * ...
1296          *
1297          * For each of "count" registers given by "I2C register n" on the device
1298          * addressed by "I2C slave address" on the I2C bus given by
1299          * "DCB I2C table entry index", set the register to "data n"
1300          */
1301
1302         uint8_t i2c_index = bios->data[offset + 1];
1303         uint8_t i2c_address = bios->data[offset + 2];
1304         uint8_t count = bios->data[offset + 3];
1305         int len = 4 + count * 2;
1306         struct nouveau_i2c_chan *chan;
1307         struct i2c_msg msg;
1308         int i;
1309
1310         if (!iexec->execute)
1311                 return len;
1312
1313         BIOSLOG(bios, "0x%04X: DCBI2CIndex: 0x%02X, I2CAddress: 0x%02X, "
1314                       "Count: 0x%02X\n",
1315                 offset, i2c_index, i2c_address, count);
1316
1317         chan = init_i2c_device_find(bios->dev, i2c_index);
1318         if (!chan)
1319                 return 0;
1320
1321         for (i = 0; i < count; i++) {
1322                 uint8_t i2c_reg = bios->data[offset + 4 + i * 2];
1323                 uint8_t data = bios->data[offset + 5 + i * 2];
1324
1325                 BIOSLOG(bios, "0x%04X: I2CReg: 0x%02X, Data: 0x%02X\n",
1326                         offset, i2c_reg, data);
1327
1328                 if (bios->execute) {
1329                         msg.addr = i2c_address;
1330                         msg.flags = 0;
1331                         msg.len = 1;
1332                         msg.buf = &data;
1333                         if (i2c_transfer(&chan->adapter, &msg, 1) != 1)
1334                                 return 0;
1335                 }
1336         }
1337
1338         return len;
1339 }
1340
1341 static int
1342 init_zm_i2c(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
1343 {
1344         /*
1345          * INIT_ZM_I2C   opcode: 0x4E ('N')
1346          *
1347          * offset      (8 bit): opcode
1348          * offset + 1  (8 bit): DCB I2C table entry index
1349          * offset + 2  (8 bit): I2C slave address
1350          * offset + 3  (8 bit): count
1351          * offset + 4  (8 bit): data 1
1352          * ...
1353          *
1354          * Send "count" bytes ("data n") to the device addressed by "I2C slave
1355          * address" on the I2C bus given by "DCB I2C table entry index"
1356          */
1357
1358         uint8_t i2c_index = bios->data[offset + 1];
1359         uint8_t i2c_address = bios->data[offset + 2];
1360         uint8_t count = bios->data[offset + 3];
1361         int len = 4 + count;
1362         struct nouveau_i2c_chan *chan;
1363         struct i2c_msg msg;
1364         uint8_t data[256];
1365         int i;
1366
1367         if (!iexec->execute)
1368                 return len;
1369
1370         BIOSLOG(bios, "0x%04X: DCBI2CIndex: 0x%02X, I2CAddress: 0x%02X, "
1371                       "Count: 0x%02X\n",
1372                 offset, i2c_index, i2c_address, count);
1373
1374         chan = init_i2c_device_find(bios->dev, i2c_index);
1375         if (!chan)
1376                 return 0;
1377
1378         for (i = 0; i < count; i++) {
1379                 data[i] = bios->data[offset + 4 + i];
1380
1381                 BIOSLOG(bios, "0x%04X: Data: 0x%02X\n", offset, data[i]);
1382         }
1383
1384         if (bios->execute) {
1385                 msg.addr = i2c_address;
1386                 msg.flags = 0;
1387                 msg.len = count;
1388                 msg.buf = data;
1389                 if (i2c_transfer(&chan->adapter, &msg, 1) != 1)
1390                         return 0;
1391         }
1392
1393         return len;
1394 }
1395
1396 static int
1397 init_tmds(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
1398 {
1399         /*
1400          * INIT_TMDS   opcode: 0x4F ('O')       (non-canon name)
1401          *
1402          * offset      (8 bit): opcode
1403          * offset + 1  (8 bit): magic lookup value
1404          * offset + 2  (8 bit): TMDS address
1405          * offset + 3  (8 bit): mask
1406          * offset + 4  (8 bit): data
1407          *
1408          * Read the data reg for TMDS address "TMDS address", AND it with mask
1409          * and OR it with data, then write it back
1410          * "magic lookup value" determines which TMDS base address register is
1411          * used -- see get_tmds_index_reg()
1412          */
1413
1414         uint8_t mlv = bios->data[offset + 1];
1415         uint32_t tmdsaddr = bios->data[offset + 2];
1416         uint8_t mask = bios->data[offset + 3];
1417         uint8_t data = bios->data[offset + 4];
1418         uint32_t reg, value;
1419
1420         if (!iexec->execute)
1421                 return 5;
1422
1423         BIOSLOG(bios, "0x%04X: MagicLookupValue: 0x%02X, TMDSAddr: 0x%02X, "
1424                       "Mask: 0x%02X, Data: 0x%02X\n",
1425                 offset, mlv, tmdsaddr, mask, data);
1426
1427         reg = get_tmds_index_reg(bios->dev, mlv);
1428         if (!reg)
1429                 return 0;
1430
1431         bios_wr32(bios, reg,
1432                   tmdsaddr | NV_PRAMDAC_FP_TMDS_CONTROL_WRITE_DISABLE);
1433         value = (bios_rd32(bios, reg + 4) & mask) | data;
1434         bios_wr32(bios, reg + 4, value);
1435         bios_wr32(bios, reg, tmdsaddr);
1436
1437         return 5;
1438 }
1439
1440 static int
1441 init_zm_tmds_group(struct nvbios *bios, uint16_t offset,
1442                    struct init_exec *iexec)
1443 {
1444         /*
1445          * INIT_ZM_TMDS_GROUP   opcode: 0x50 ('P')      (non-canon name)
1446          *
1447          * offset      (8 bit): opcode
1448          * offset + 1  (8 bit): magic lookup value
1449          * offset + 2  (8 bit): count
1450          * offset + 3  (8 bit): addr 1
1451          * offset + 4  (8 bit): data 1
1452          * ...
1453          *
1454          * For each of "count" TMDS address and data pairs write "data n" to
1455          * "addr n".  "magic lookup value" determines which TMDS base address
1456          * register is used -- see get_tmds_index_reg()
1457          */
1458
1459         uint8_t mlv = bios->data[offset + 1];
1460         uint8_t count = bios->data[offset + 2];
1461         int len = 3 + count * 2;
1462         uint32_t reg;
1463         int i;
1464
1465         if (!iexec->execute)
1466                 return len;
1467
1468         BIOSLOG(bios, "0x%04X: MagicLookupValue: 0x%02X, Count: 0x%02X\n",
1469                 offset, mlv, count);
1470
1471         reg = get_tmds_index_reg(bios->dev, mlv);
1472         if (!reg)
1473                 return 0;
1474
1475         for (i = 0; i < count; i++) {
1476                 uint8_t tmdsaddr = bios->data[offset + 3 + i * 2];
1477                 uint8_t tmdsdata = bios->data[offset + 4 + i * 2];
1478
1479                 bios_wr32(bios, reg + 4, tmdsdata);
1480                 bios_wr32(bios, reg, tmdsaddr);
1481         }
1482
1483         return len;
1484 }
1485
1486 static int
1487 init_cr_idx_adr_latch(struct nvbios *bios, uint16_t offset,
1488                       struct init_exec *iexec)
1489 {
1490         /*
1491          * INIT_CR_INDEX_ADDRESS_LATCHED   opcode: 0x51 ('Q')
1492          *
1493          * offset      (8 bit): opcode
1494          * offset + 1  (8 bit): CRTC index1
1495          * offset + 2  (8 bit): CRTC index2
1496          * offset + 3  (8 bit): baseaddr
1497          * offset + 4  (8 bit): count
1498          * offset + 5  (8 bit): data 1
1499          * ...
1500          *
1501          * For each of "count" address and data pairs, write "baseaddr + n" to
1502          * "CRTC index1" and "data n" to "CRTC index2"
1503          * Once complete, restore initial value read from "CRTC index1"
1504          */
1505         uint8_t crtcindex1 = bios->data[offset + 1];
1506         uint8_t crtcindex2 = bios->data[offset + 2];
1507         uint8_t baseaddr = bios->data[offset + 3];
1508         uint8_t count = bios->data[offset + 4];
1509         int len = 5 + count;
1510         uint8_t oldaddr, data;
1511         int i;
1512
1513         if (!iexec->execute)
1514                 return len;
1515
1516         BIOSLOG(bios, "0x%04X: Index1: 0x%02X, Index2: 0x%02X, "
1517                       "BaseAddr: 0x%02X, Count: 0x%02X\n",
1518                 offset, crtcindex1, crtcindex2, baseaddr, count);
1519
1520         oldaddr = bios_idxprt_rd(bios, NV_CIO_CRX__COLOR, crtcindex1);
1521
1522         for (i = 0; i < count; i++) {
1523                 bios_idxprt_wr(bios, NV_CIO_CRX__COLOR, crtcindex1,
1524                                      baseaddr + i);
1525                 data = bios->data[offset + 5 + i];
1526                 bios_idxprt_wr(bios, NV_CIO_CRX__COLOR, crtcindex2, data);
1527         }
1528
1529         bios_idxprt_wr(bios, NV_CIO_CRX__COLOR, crtcindex1, oldaddr);
1530
1531         return len;
1532 }
1533
1534 static int
1535 init_cr(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
1536 {
1537         /*
1538          * INIT_CR   opcode: 0x52 ('R')
1539          *
1540          * offset      (8  bit): opcode
1541          * offset + 1  (8  bit): CRTC index
1542          * offset + 2  (8  bit): mask
1543          * offset + 3  (8  bit): data
1544          *
1545          * Assign the value of at "CRTC index" ANDed with mask and ORed with
1546          * data back to "CRTC index"
1547          */
1548
1549         uint8_t crtcindex = bios->data[offset + 1];
1550         uint8_t mask = bios->data[offset + 2];
1551         uint8_t data = bios->data[offset + 3];
1552         uint8_t value;
1553
1554         if (!iexec->execute)
1555                 return 4;
1556
1557         BIOSLOG(bios, "0x%04X: Index: 0x%02X, Mask: 0x%02X, Data: 0x%02X\n",
1558                 offset, crtcindex, mask, data);
1559
1560         value  = bios_idxprt_rd(bios, NV_CIO_CRX__COLOR, crtcindex) & mask;
1561         value |= data;
1562         bios_idxprt_wr(bios, NV_CIO_CRX__COLOR, crtcindex, value);
1563
1564         return 4;
1565 }
1566
1567 static int
1568 init_zm_cr(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
1569 {
1570         /*
1571          * INIT_ZM_CR   opcode: 0x53 ('S')
1572          *
1573          * offset      (8 bit): opcode
1574          * offset + 1  (8 bit): CRTC index
1575          * offset + 2  (8 bit): value
1576          *
1577          * Assign "value" to CRTC register with index "CRTC index".
1578          */
1579
1580         uint8_t crtcindex = ROM32(bios->data[offset + 1]);
1581         uint8_t data = bios->data[offset + 2];
1582
1583         if (!iexec->execute)
1584                 return 3;
1585
1586         bios_idxprt_wr(bios, NV_CIO_CRX__COLOR, crtcindex, data);
1587
1588         return 3;
1589 }
1590
1591 static int
1592 init_zm_cr_group(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
1593 {
1594         /*
1595          * INIT_ZM_CR_GROUP   opcode: 0x54 ('T')
1596          *
1597          * offset      (8 bit): opcode
1598          * offset + 1  (8 bit): count
1599          * offset + 2  (8 bit): CRTC index 1
1600          * offset + 3  (8 bit): value 1
1601          * ...
1602          *
1603          * For "count", assign "value n" to CRTC register with index
1604          * "CRTC index n".
1605          */
1606
1607         uint8_t count = bios->data[offset + 1];
1608         int len = 2 + count * 2;
1609         int i;
1610
1611         if (!iexec->execute)
1612                 return len;
1613
1614         for (i = 0; i < count; i++)
1615                 init_zm_cr(bios, offset + 2 + 2 * i - 1, iexec);
1616
1617         return len;
1618 }
1619
1620 static int
1621 init_condition_time(struct nvbios *bios, uint16_t offset,
1622                     struct init_exec *iexec)
1623 {
1624         /*
1625          * INIT_CONDITION_TIME   opcode: 0x56 ('V')
1626          *
1627          * offset      (8 bit): opcode
1628          * offset + 1  (8 bit): condition number
1629          * offset + 2  (8 bit): retries / 50
1630          *
1631          * Check condition "condition number" in the condition table.
1632          * Bios code then sleeps for 2ms if the condition is not met, and
1633          * repeats up to "retries" times, but on one C51 this has proved
1634          * insufficient.  In mmiotraces the driver sleeps for 20ms, so we do
1635          * this, and bail after "retries" times, or 2s, whichever is less.
1636          * If still not met after retries, clear execution flag for this table.
1637          */
1638
1639         uint8_t cond = bios->data[offset + 1];
1640         uint16_t retries = bios->data[offset + 2] * 50;
1641         unsigned cnt;
1642
1643         if (!iexec->execute)
1644                 return 3;
1645
1646         if (retries > 100)
1647                 retries = 100;
1648
1649         BIOSLOG(bios, "0x%04X: Condition: 0x%02X, Retries: 0x%02X\n",
1650                 offset, cond, retries);
1651
1652         if (!bios->execute) /* avoid 2s delays when "faking" execution */
1653                 retries = 1;
1654
1655         for (cnt = 0; cnt < retries; cnt++) {
1656                 if (bios_condition_met(bios, offset, cond)) {
1657                         BIOSLOG(bios, "0x%04X: Condition met, continuing\n",
1658                                                                 offset);
1659                         break;
1660                 } else {
1661                         BIOSLOG(bios, "0x%04X: "
1662                                 "Condition not met, sleeping for 20ms\n",
1663                                                                 offset);
1664                         msleep(20);
1665                 }
1666         }
1667
1668         if (!bios_condition_met(bios, offset, cond)) {
1669                 NV_WARN(bios->dev,
1670                         "0x%04X: Condition still not met after %dms, "
1671                         "skipping following opcodes\n", offset, 20 * retries);
1672                 iexec->execute = false;
1673         }
1674
1675         return 3;
1676 }
1677
1678 static int
1679 init_zm_reg_sequence(struct nvbios *bios, uint16_t offset,
1680                      struct init_exec *iexec)
1681 {
1682         /*
1683          * INIT_ZM_REG_SEQUENCE   opcode: 0x58 ('X')
1684          *
1685          * offset      (8  bit): opcode
1686          * offset + 1  (32 bit): base register
1687          * offset + 5  (8  bit): count
1688          * offset + 6  (32 bit): value 1
1689          * ...
1690          *
1691          * Starting at offset + 6 there are "count" 32 bit values.
1692          * For "count" iterations set "base register" + 4 * current_iteration
1693          * to "value current_iteration"
1694          */
1695
1696         uint32_t basereg = ROM32(bios->data[offset + 1]);
1697         uint32_t count = bios->data[offset + 5];
1698         int len = 6 + count * 4;
1699         int i;
1700
1701         if (!iexec->execute)
1702                 return len;
1703
1704         BIOSLOG(bios, "0x%04X: BaseReg: 0x%08X, Count: 0x%02X\n",
1705                 offset, basereg, count);
1706
1707         for (i = 0; i < count; i++) {
1708                 uint32_t reg = basereg + i * 4;
1709                 uint32_t data = ROM32(bios->data[offset + 6 + i * 4]);
1710
1711                 bios_wr32(bios, reg, data);
1712         }
1713
1714         return len;
1715 }
1716
1717 static int
1718 init_sub_direct(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
1719 {
1720         /*
1721          * INIT_SUB_DIRECT   opcode: 0x5B ('[')
1722          *
1723          * offset      (8  bit): opcode
1724          * offset + 1  (16 bit): subroutine offset (in bios)
1725          *
1726          * Calls a subroutine that will execute commands until INIT_DONE
1727          * is found.
1728          */
1729
1730         uint16_t sub_offset = ROM16(bios->data[offset + 1]);
1731
1732         if (!iexec->execute)
1733                 return 3;
1734
1735         BIOSLOG(bios, "0x%04X: Executing subroutine at 0x%04X\n",
1736                 offset, sub_offset);
1737
1738         parse_init_table(bios, sub_offset, iexec);
1739
1740         BIOSLOG(bios, "0x%04X: End of 0x%04X subroutine\n", offset, sub_offset);
1741
1742         return 3;
1743 }
1744
1745 static int
1746 init_copy_nv_reg(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
1747 {
1748         /*
1749          * INIT_COPY_NV_REG   opcode: 0x5F ('_')
1750          *
1751          * offset      (8  bit): opcode
1752          * offset + 1  (32 bit): src reg
1753          * offset + 5  (8  bit): shift
1754          * offset + 6  (32 bit): src mask
1755          * offset + 10 (32 bit): xor
1756          * offset + 14 (32 bit): dst reg
1757          * offset + 18 (32 bit): dst mask
1758          *
1759          * Shift REGVAL("src reg") right by (signed) "shift", AND result with
1760          * "src mask", then XOR with "xor". Write this OR'd with
1761          * (REGVAL("dst reg") AND'd with "dst mask") to "dst reg"
1762          */
1763
1764         uint32_t srcreg = *((uint32_t *)(&bios->data[offset + 1]));
1765         uint8_t shift = bios->data[offset + 5];
1766         uint32_t srcmask = *((uint32_t *)(&bios->data[offset + 6]));
1767         uint32_t xor = *((uint32_t *)(&bios->data[offset + 10]));
1768         uint32_t dstreg = *((uint32_t *)(&bios->data[offset + 14]));
1769         uint32_t dstmask = *((uint32_t *)(&bios->data[offset + 18]));
1770         uint32_t srcvalue, dstvalue;
1771
1772         if (!iexec->execute)
1773                 return 22;
1774
1775         BIOSLOG(bios, "0x%04X: SrcReg: 0x%08X, Shift: 0x%02X, SrcMask: 0x%08X, "
1776                       "Xor: 0x%08X, DstReg: 0x%08X, DstMask: 0x%08X\n",
1777                 offset, srcreg, shift, srcmask, xor, dstreg, dstmask);
1778
1779         srcvalue = bios_rd32(bios, srcreg);
1780
1781         if (shift < 0x80)
1782                 srcvalue >>= shift;
1783         else
1784                 srcvalue <<= (0x100 - shift);
1785
1786         srcvalue = (srcvalue & srcmask) ^ xor;
1787
1788         dstvalue = bios_rd32(bios, dstreg) & dstmask;
1789
1790         bios_wr32(bios, dstreg, dstvalue | srcvalue);
1791
1792         return 22;
1793 }
1794
1795 static int
1796 init_zm_index_io(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
1797 {
1798         /*
1799          * INIT_ZM_INDEX_IO   opcode: 0x62 ('b')
1800          *
1801          * offset      (8  bit): opcode
1802          * offset + 1  (16 bit): CRTC port
1803          * offset + 3  (8  bit): CRTC index
1804          * offset + 4  (8  bit): data
1805          *
1806          * Write "data" to index "CRTC index" of "CRTC port"
1807          */
1808         uint16_t crtcport = ROM16(bios->data[offset + 1]);
1809         uint8_t crtcindex = bios->data[offset + 3];
1810         uint8_t data = bios->data[offset + 4];
1811
1812         if (!iexec->execute)
1813                 return 5;
1814
1815         bios_idxprt_wr(bios, crtcport, crtcindex, data);
1816
1817         return 5;
1818 }
1819
1820 static int
1821 init_compute_mem(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
1822 {
1823         /*
1824          * INIT_COMPUTE_MEM   opcode: 0x63 ('c')
1825          *
1826          * offset      (8 bit): opcode
1827          *
1828          * This opcode is meant to set NV_PFB_CFG0 (0x100200) appropriately so
1829          * that the hardware can correctly calculate how much VRAM it has
1830          * (and subsequently report that value in NV_PFB_CSTATUS (0x10020C))
1831          *
1832          * The implementation of this opcode in general consists of two parts:
1833          * 1) determination of the memory bus width
1834          * 2) determination of how many of the card's RAM pads have ICs attached
1835          *
1836          * 1) is done by a cunning combination of writes to offsets 0x1c and
1837          * 0x3c in the framebuffer, and seeing whether the written values are
1838          * read back correctly. This then affects bits 4-7 of NV_PFB_CFG0
1839          *
1840          * 2) is done by a cunning combination of writes to an offset slightly
1841          * less than the maximum memory reported by NV_PFB_CSTATUS, then seeing
1842          * if the test pattern can be read back. This then affects bits 12-15 of
1843          * NV_PFB_CFG0
1844          *
1845          * In this context a "cunning combination" may include multiple reads
1846          * and writes to varying locations, often alternating the test pattern
1847          * and 0, doubtless to make sure buffers are filled, residual charges
1848          * on tracks are removed etc.
1849          *
1850          * Unfortunately, the "cunning combination"s mentioned above, and the
1851          * changes to the bits in NV_PFB_CFG0 differ with nearly every bios
1852          * trace I have.
1853          *
1854          * Therefore, we cheat and assume the value of NV_PFB_CFG0 with which
1855          * we started was correct, and use that instead
1856          */
1857
1858         /* no iexec->execute check by design */
1859
1860         /*
1861          * This appears to be a NOP on G8x chipsets, both io logs of the VBIOS
1862          * and kmmio traces of the binary driver POSTing the card show nothing
1863          * being done for this opcode.  why is it still listed in the table?!
1864          */
1865
1866         struct drm_nouveau_private *dev_priv = bios->dev->dev_private;
1867
1868         if (dev_priv->card_type >= NV_50)
1869                 return 1;
1870
1871         /*
1872          * On every card I've seen, this step gets done for us earlier in
1873          * the init scripts
1874         uint8_t crdata = bios_idxprt_rd(dev, NV_VIO_SRX, 0x01);
1875         bios_idxprt_wr(dev, NV_VIO_SRX, 0x01, crdata | 0x20);
1876          */
1877
1878         /*
1879          * This also has probably been done in the scripts, but an mmio trace of
1880          * s3 resume shows nvidia doing it anyway (unlike the NV_VIO_SRX write)
1881          */
1882         bios_wr32(bios, NV_PFB_REFCTRL, NV_PFB_REFCTRL_VALID_1);
1883
1884         /* write back the saved configuration value */
1885         bios_wr32(bios, NV_PFB_CFG0, bios->state.saved_nv_pfb_cfg0);
1886
1887         return 1;
1888 }
1889
1890 static int
1891 init_reset(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
1892 {
1893         /*
1894          * INIT_RESET   opcode: 0x65 ('e')
1895          *
1896          * offset      (8  bit): opcode
1897          * offset + 1  (32 bit): register
1898          * offset + 5  (32 bit): value1
1899          * offset + 9  (32 bit): value2
1900          *
1901          * Assign "value1" to "register", then assign "value2" to "register"
1902          */
1903
1904         uint32_t reg = ROM32(bios->data[offset + 1]);
1905         uint32_t value1 = ROM32(bios->data[offset + 5]);
1906         uint32_t value2 = ROM32(bios->data[offset + 9]);
1907         uint32_t pci_nv_19, pci_nv_20;
1908
1909         /* no iexec->execute check by design */
1910
1911         pci_nv_19 = bios_rd32(bios, NV_PBUS_PCI_NV_19);
1912         bios_wr32(bios, NV_PBUS_PCI_NV_19, 0);
1913         bios_wr32(bios, reg, value1);
1914
1915         udelay(10);
1916
1917         bios_wr32(bios, reg, value2);
1918         bios_wr32(bios, NV_PBUS_PCI_NV_19, pci_nv_19);
1919
1920         pci_nv_20 = bios_rd32(bios, NV_PBUS_PCI_NV_20);
1921         pci_nv_20 &= ~NV_PBUS_PCI_NV_20_ROM_SHADOW_ENABLED;     /* 0xfffffffe */
1922         bios_wr32(bios, NV_PBUS_PCI_NV_20, pci_nv_20);
1923
1924         return 13;
1925 }
1926
1927 static int
1928 init_configure_mem(struct nvbios *bios, uint16_t offset,
1929                    struct init_exec *iexec)
1930 {
1931         /*
1932          * INIT_CONFIGURE_MEM   opcode: 0x66 ('f')
1933          *
1934          * offset      (8 bit): opcode
1935          *
1936          * Equivalent to INIT_DONE on bios version 3 or greater.
1937          * For early bios versions, sets up the memory registers, using values
1938          * taken from the memory init table
1939          */
1940
1941         /* no iexec->execute check by design */
1942
1943         uint16_t meminitoffs = bios->legacy.mem_init_tbl_ptr + MEM_INIT_SIZE * (bios_idxprt_rd(bios, NV_CIO_CRX__COLOR, NV_CIO_CRE_SCRATCH4__INDEX) >> 4);
1944         uint16_t seqtbloffs = bios->legacy.sdr_seq_tbl_ptr, meminitdata = meminitoffs + 6;
1945         uint32_t reg, data;
1946
1947         if (bios->major_version > 2)
1948                 return 0;
1949
1950         bios_idxprt_wr(bios, NV_VIO_SRX, NV_VIO_SR_CLOCK_INDEX, bios_idxprt_rd(
1951                        bios, NV_VIO_SRX, NV_VIO_SR_CLOCK_INDEX) | 0x20);
1952
1953         if (bios->data[meminitoffs] & 1)
1954                 seqtbloffs = bios->legacy.ddr_seq_tbl_ptr;
1955
1956         for (reg = ROM32(bios->data[seqtbloffs]);
1957              reg != 0xffffffff;
1958              reg = ROM32(bios->data[seqtbloffs += 4])) {
1959
1960                 switch (reg) {
1961                 case NV_PFB_PRE:
1962                         data = NV_PFB_PRE_CMD_PRECHARGE;
1963                         break;
1964                 case NV_PFB_PAD:
1965                         data = NV_PFB_PAD_CKE_NORMAL;
1966                         break;
1967                 case NV_PFB_REF:
1968                         data = NV_PFB_REF_CMD_REFRESH;
1969                         break;
1970                 default:
1971                         data = ROM32(bios->data[meminitdata]);
1972                         meminitdata += 4;
1973                         if (data == 0xffffffff)
1974                                 continue;
1975                 }
1976
1977                 bios_wr32(bios, reg, data);
1978         }
1979
1980         return 1;
1981 }
1982
1983 static int
1984 init_configure_clk(struct nvbios *bios, uint16_t offset,
1985                    struct init_exec *iexec)
1986 {
1987         /*
1988          * INIT_CONFIGURE_CLK   opcode: 0x67 ('g')
1989          *
1990          * offset      (8 bit): opcode
1991          *
1992          * Equivalent to INIT_DONE on bios version 3 or greater.
1993          * For early bios versions, sets up the NVClk and MClk PLLs, using
1994          * values taken from the memory init table
1995          */
1996
1997         /* no iexec->execute check by design */
1998
1999         uint16_t meminitoffs = bios->legacy.mem_init_tbl_ptr + MEM_INIT_SIZE * (bios_idxprt_rd(bios, NV_CIO_CRX__COLOR, NV_CIO_CRE_SCRATCH4__INDEX) >> 4);
2000         int clock;
2001
2002         if (bios->major_version > 2)
2003                 return 0;
2004
2005         clock = ROM16(bios->data[meminitoffs + 4]) * 10;
2006         setPLL(bios, NV_PRAMDAC_NVPLL_COEFF, clock);
2007
2008         clock = ROM16(bios->data[meminitoffs + 2]) * 10;
2009         if (bios->data[meminitoffs] & 1) /* DDR */
2010                 clock *= 2;
2011         setPLL(bios, NV_PRAMDAC_MPLL_COEFF, clock);
2012
2013         return 1;
2014 }
2015
2016 static int
2017 init_configure_preinit(struct nvbios *bios, uint16_t offset,
2018                        struct init_exec *iexec)
2019 {
2020         /*
2021          * INIT_CONFIGURE_PREINIT   opcode: 0x68 ('h')
2022          *
2023          * offset      (8 bit): opcode
2024          *
2025          * Equivalent to INIT_DONE on bios version 3 or greater.
2026          * For early bios versions, does early init, loading ram and crystal
2027          * configuration from straps into CR3C
2028          */
2029
2030         /* no iexec->execute check by design */
2031
2032         uint32_t straps = bios_rd32(bios, NV_PEXTDEV_BOOT_0);
2033         uint8_t cr3c = ((straps << 2) & 0xf0) | (straps & (1 << 6));
2034
2035         if (bios->major_version > 2)
2036                 return 0;
2037
2038         bios_idxprt_wr(bios, NV_CIO_CRX__COLOR,
2039                              NV_CIO_CRE_SCRATCH4__INDEX, cr3c);
2040
2041         return 1;
2042 }
2043
2044 static int
2045 init_io(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2046 {
2047         /*
2048          * INIT_IO   opcode: 0x69 ('i')
2049          *
2050          * offset      (8  bit): opcode
2051          * offset + 1  (16 bit): CRTC port
2052          * offset + 3  (8  bit): mask
2053          * offset + 4  (8  bit): data
2054          *
2055          * Assign ((IOVAL("crtc port") & "mask") | "data") to "crtc port"
2056          */
2057
2058         struct drm_nouveau_private *dev_priv = bios->dev->dev_private;
2059         uint16_t crtcport = ROM16(bios->data[offset + 1]);
2060         uint8_t mask = bios->data[offset + 3];
2061         uint8_t data = bios->data[offset + 4];
2062
2063         if (!iexec->execute)
2064                 return 5;
2065
2066         BIOSLOG(bios, "0x%04X: Port: 0x%04X, Mask: 0x%02X, Data: 0x%02X\n",
2067                 offset, crtcport, mask, data);
2068
2069         /*
2070          * I have no idea what this does, but NVIDIA do this magic sequence
2071          * in the places where this INIT_IO happens..
2072          */
2073         if (dev_priv->card_type >= NV_50 && crtcport == 0x3c3 && data == 1) {
2074                 int i;
2075
2076                 bios_wr32(bios, 0x614100, (bios_rd32(
2077                           bios, 0x614100) & 0x0fffffff) | 0x00800000);
2078
2079                 bios_wr32(bios, 0x00e18c, bios_rd32(
2080                           bios, 0x00e18c) | 0x00020000);
2081
2082                 bios_wr32(bios, 0x614900, (bios_rd32(
2083                           bios, 0x614900) & 0x0fffffff) | 0x00800000);
2084
2085                 bios_wr32(bios, 0x000200, bios_rd32(
2086                           bios, 0x000200) & ~0x40000000);
2087
2088                 mdelay(10);
2089
2090                 bios_wr32(bios, 0x00e18c, bios_rd32(
2091                           bios, 0x00e18c) & ~0x00020000);
2092
2093                 bios_wr32(bios, 0x000200, bios_rd32(
2094                           bios, 0x000200) | 0x40000000);
2095
2096                 bios_wr32(bios, 0x614100, 0x00800018);
2097                 bios_wr32(bios, 0x614900, 0x00800018);
2098
2099                 mdelay(10);
2100
2101                 bios_wr32(bios, 0x614100, 0x10000018);
2102                 bios_wr32(bios, 0x614900, 0x10000018);
2103
2104                 for (i = 0; i < 3; i++)
2105                         bios_wr32(bios, 0x614280 + (i*0x800), bios_rd32(
2106                                   bios, 0x614280 + (i*0x800)) & 0xf0f0f0f0);
2107
2108                 for (i = 0; i < 2; i++)
2109                         bios_wr32(bios, 0x614300 + (i*0x800), bios_rd32(
2110                                   bios, 0x614300 + (i*0x800)) & 0xfffff0f0);
2111
2112                 for (i = 0; i < 3; i++)
2113                         bios_wr32(bios, 0x614380 + (i*0x800), bios_rd32(
2114                                   bios, 0x614380 + (i*0x800)) & 0xfffff0f0);
2115
2116                 for (i = 0; i < 2; i++)
2117                         bios_wr32(bios, 0x614200 + (i*0x800), bios_rd32(
2118                                   bios, 0x614200 + (i*0x800)) & 0xfffffff0);
2119
2120                 for (i = 0; i < 2; i++)
2121                         bios_wr32(bios, 0x614108 + (i*0x800), bios_rd32(
2122                                   bios, 0x614108 + (i*0x800)) & 0x0fffffff);
2123                 return 5;
2124         }
2125
2126         bios_port_wr(bios, crtcport, (bios_port_rd(bios, crtcport) & mask) |
2127                                                                         data);
2128         return 5;
2129 }
2130
2131 static int
2132 init_sub(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2133 {
2134         /*
2135          * INIT_SUB   opcode: 0x6B ('k')
2136          *
2137          * offset      (8 bit): opcode
2138          * offset + 1  (8 bit): script number
2139          *
2140          * Execute script number "script number", as a subroutine
2141          */
2142
2143         uint8_t sub = bios->data[offset + 1];
2144
2145         if (!iexec->execute)
2146                 return 2;
2147
2148         BIOSLOG(bios, "0x%04X: Calling script %d\n", offset, sub);
2149
2150         parse_init_table(bios,
2151                          ROM16(bios->data[bios->init_script_tbls_ptr + sub * 2]),
2152                          iexec);
2153
2154         BIOSLOG(bios, "0x%04X: End of script %d\n", offset, sub);
2155
2156         return 2;
2157 }
2158
2159 static int
2160 init_ram_condition(struct nvbios *bios, uint16_t offset,
2161                    struct init_exec *iexec)
2162 {
2163         /*
2164          * INIT_RAM_CONDITION   opcode: 0x6D ('m')
2165          *
2166          * offset      (8 bit): opcode
2167          * offset + 1  (8 bit): mask
2168          * offset + 2  (8 bit): cmpval
2169          *
2170          * Test if (NV_PFB_BOOT_0 & "mask") equals "cmpval".
2171          * If condition not met skip subsequent opcodes until condition is
2172          * inverted (INIT_NOT), or we hit INIT_RESUME
2173          */
2174
2175         uint8_t mask = bios->data[offset + 1];
2176         uint8_t cmpval = bios->data[offset + 2];
2177         uint8_t data;
2178
2179         if (!iexec->execute)
2180                 return 3;
2181
2182         data = bios_rd32(bios, NV_PFB_BOOT_0) & mask;
2183
2184         BIOSLOG(bios, "0x%04X: Checking if 0x%08X equals 0x%08X\n",
2185                 offset, data, cmpval);
2186
2187         if (data == cmpval)
2188                 BIOSLOG(bios, "0x%04X: Condition fulfilled -- continuing to execute\n", offset);
2189         else {
2190                 BIOSLOG(bios, "0x%04X: Condition not fulfilled -- skipping following commands\n", offset);
2191                 iexec->execute = false;
2192         }
2193
2194         return 3;
2195 }
2196
2197 static int
2198 init_nv_reg(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2199 {
2200         /*
2201          * INIT_NV_REG   opcode: 0x6E ('n')
2202          *
2203          * offset      (8  bit): opcode
2204          * offset + 1  (32 bit): register
2205          * offset + 5  (32 bit): mask
2206          * offset + 9  (32 bit): data
2207          *
2208          * Assign ((REGVAL("register") & "mask") | "data") to "register"
2209          */
2210
2211         uint32_t reg = ROM32(bios->data[offset + 1]);
2212         uint32_t mask = ROM32(bios->data[offset + 5]);
2213         uint32_t data = ROM32(bios->data[offset + 9]);
2214
2215         if (!iexec->execute)
2216                 return 13;
2217
2218         BIOSLOG(bios, "0x%04X: Reg: 0x%08X, Mask: 0x%08X, Data: 0x%08X\n",
2219                 offset, reg, mask, data);
2220
2221         bios_wr32(bios, reg, (bios_rd32(bios, reg) & mask) | data);
2222
2223         return 13;
2224 }
2225
2226 static int
2227 init_macro(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2228 {
2229         /*
2230          * INIT_MACRO   opcode: 0x6F ('o')
2231          *
2232          * offset      (8 bit): opcode
2233          * offset + 1  (8 bit): macro number
2234          *
2235          * Look up macro index "macro number" in the macro index table.
2236          * The macro index table entry has 1 byte for the index in the macro
2237          * table, and 1 byte for the number of times to repeat the macro.
2238          * The macro table entry has 4 bytes for the register address and
2239          * 4 bytes for the value to write to that register
2240          */
2241
2242         uint8_t macro_index_tbl_idx = bios->data[offset + 1];
2243         uint16_t tmp = bios->macro_index_tbl_ptr + (macro_index_tbl_idx * MACRO_INDEX_SIZE);
2244         uint8_t macro_tbl_idx = bios->data[tmp];
2245         uint8_t count = bios->data[tmp + 1];
2246         uint32_t reg, data;
2247         int i;
2248
2249         if (!iexec->execute)
2250                 return 2;
2251
2252         BIOSLOG(bios, "0x%04X: Macro: 0x%02X, MacroTableIndex: 0x%02X, "
2253                       "Count: 0x%02X\n",
2254                 offset, macro_index_tbl_idx, macro_tbl_idx, count);
2255
2256         for (i = 0; i < count; i++) {
2257                 uint16_t macroentryptr = bios->macro_tbl_ptr + (macro_tbl_idx + i) * MACRO_SIZE;
2258
2259                 reg = ROM32(bios->data[macroentryptr]);
2260                 data = ROM32(bios->data[macroentryptr + 4]);
2261
2262                 bios_wr32(bios, reg, data);
2263         }
2264
2265         return 2;
2266 }
2267
2268 static int
2269 init_done(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2270 {
2271         /*
2272          * INIT_DONE   opcode: 0x71 ('q')
2273          *
2274          * offset      (8  bit): opcode
2275          *
2276          * End the current script
2277          */
2278
2279         /* mild retval abuse to stop parsing this table */
2280         return 0;
2281 }
2282
2283 static int
2284 init_resume(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2285 {
2286         /*
2287          * INIT_RESUME   opcode: 0x72 ('r')
2288          *
2289          * offset      (8  bit): opcode
2290          *
2291          * End the current execute / no-execute condition
2292          */
2293
2294         if (iexec->execute)
2295                 return 1;
2296
2297         iexec->execute = true;
2298         BIOSLOG(bios, "0x%04X: ---- Executing following commands ----\n", offset);
2299
2300         return 1;
2301 }
2302
2303 static int
2304 init_time(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2305 {
2306         /*
2307          * INIT_TIME   opcode: 0x74 ('t')
2308          *
2309          * offset      (8  bit): opcode
2310          * offset + 1  (16 bit): time
2311          *
2312          * Sleep for "time" microseconds.
2313          */
2314
2315         unsigned time = ROM16(bios->data[offset + 1]);
2316
2317         if (!iexec->execute)
2318                 return 3;
2319
2320         BIOSLOG(bios, "0x%04X: Sleeping for 0x%04X microseconds\n",
2321                 offset, time);
2322
2323         if (time < 1000)
2324                 udelay(time);
2325         else
2326                 msleep((time + 900) / 1000);
2327
2328         return 3;
2329 }
2330
2331 static int
2332 init_condition(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2333 {
2334         /*
2335          * INIT_CONDITION   opcode: 0x75 ('u')
2336          *
2337          * offset      (8 bit): opcode
2338          * offset + 1  (8 bit): condition number
2339          *
2340          * Check condition "condition number" in the condition table.
2341          * If condition not met skip subsequent opcodes until condition is
2342          * inverted (INIT_NOT), or we hit INIT_RESUME
2343          */
2344
2345         uint8_t cond = bios->data[offset + 1];
2346
2347         if (!iexec->execute)
2348                 return 2;
2349
2350         BIOSLOG(bios, "0x%04X: Condition: 0x%02X\n", offset, cond);
2351
2352         if (bios_condition_met(bios, offset, cond))
2353                 BIOSLOG(bios, "0x%04X: Condition fulfilled -- continuing to execute\n", offset);
2354         else {
2355                 BIOSLOG(bios, "0x%04X: Condition not fulfilled -- skipping following commands\n", offset);
2356                 iexec->execute = false;
2357         }
2358
2359         return 2;
2360 }
2361
2362 static int
2363 init_io_condition(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2364 {
2365         /*
2366          * INIT_IO_CONDITION  opcode: 0x76
2367          *
2368          * offset      (8 bit): opcode
2369          * offset + 1  (8 bit): condition number
2370          *
2371          * Check condition "condition number" in the io condition table.
2372          * If condition not met skip subsequent opcodes until condition is
2373          * inverted (INIT_NOT), or we hit INIT_RESUME
2374          */
2375
2376         uint8_t cond = bios->data[offset + 1];
2377
2378         if (!iexec->execute)
2379                 return 2;
2380
2381         BIOSLOG(bios, "0x%04X: IO condition: 0x%02X\n", offset, cond);
2382
2383         if (io_condition_met(bios, offset, cond))
2384                 BIOSLOG(bios, "0x%04X: Condition fulfilled -- continuing to execute\n", offset);
2385         else {
2386                 BIOSLOG(bios, "0x%04X: Condition not fulfilled -- skipping following commands\n", offset);
2387                 iexec->execute = false;
2388         }
2389
2390         return 2;
2391 }
2392
2393 static int
2394 init_index_io(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2395 {
2396         /*
2397          * INIT_INDEX_IO   opcode: 0x78 ('x')
2398          *
2399          * offset      (8  bit): opcode
2400          * offset + 1  (16 bit): CRTC port
2401          * offset + 3  (8  bit): CRTC index
2402          * offset + 4  (8  bit): mask
2403          * offset + 5  (8  bit): data
2404          *
2405          * Read value at index "CRTC index" on "CRTC port", AND with "mask",
2406          * OR with "data", write-back
2407          */
2408
2409         uint16_t crtcport = ROM16(bios->data[offset + 1]);
2410         uint8_t crtcindex = bios->data[offset + 3];
2411         uint8_t mask = bios->data[offset + 4];
2412         uint8_t data = bios->data[offset + 5];
2413         uint8_t value;
2414
2415         if (!iexec->execute)
2416                 return 6;
2417
2418         BIOSLOG(bios, "0x%04X: Port: 0x%04X, Index: 0x%02X, Mask: 0x%02X, "
2419                       "Data: 0x%02X\n",
2420                 offset, crtcport, crtcindex, mask, data);
2421
2422         value = (bios_idxprt_rd(bios, crtcport, crtcindex) & mask) | data;
2423         bios_idxprt_wr(bios, crtcport, crtcindex, value);
2424
2425         return 6;
2426 }
2427
2428 static int
2429 init_pll(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2430 {
2431         /*
2432          * INIT_PLL   opcode: 0x79 ('y')
2433          *
2434          * offset      (8  bit): opcode
2435          * offset + 1  (32 bit): register
2436          * offset + 5  (16 bit): freq
2437          *
2438          * Set PLL register "register" to coefficients for frequency (10kHz)
2439          * "freq"
2440          */
2441
2442         uint32_t reg = ROM32(bios->data[offset + 1]);
2443         uint16_t freq = ROM16(bios->data[offset + 5]);
2444
2445         if (!iexec->execute)
2446                 return 7;
2447
2448         BIOSLOG(bios, "0x%04X: Reg: 0x%08X, Freq: %d0kHz\n", offset, reg, freq);
2449
2450         setPLL(bios, reg, freq * 10);
2451
2452         return 7;
2453 }
2454
2455 static int
2456 init_zm_reg(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2457 {
2458         /*
2459          * INIT_ZM_REG   opcode: 0x7A ('z')
2460          *
2461          * offset      (8  bit): opcode
2462          * offset + 1  (32 bit): register
2463          * offset + 5  (32 bit): value
2464          *
2465          * Assign "value" to "register"
2466          */
2467
2468         uint32_t reg = ROM32(bios->data[offset + 1]);
2469         uint32_t value = ROM32(bios->data[offset + 5]);
2470
2471         if (!iexec->execute)
2472                 return 9;
2473
2474         if (reg == 0x000200)
2475                 value |= 1;
2476
2477         bios_wr32(bios, reg, value);
2478
2479         return 9;
2480 }
2481
2482 static int
2483 init_ram_restrict_pll(struct nvbios *bios, uint16_t offset,
2484                       struct init_exec *iexec)
2485 {
2486         /*
2487          * INIT_RAM_RESTRICT_PLL   opcode: 0x87 ('')
2488          *
2489          * offset      (8 bit): opcode
2490          * offset + 1  (8 bit): PLL type
2491          * offset + 2 (32 bit): frequency 0
2492          *
2493          * Uses the RAMCFG strap of PEXTDEV_BOOT as an index into the table at
2494          * ram_restrict_table_ptr.  The value read from there is used to select
2495          * a frequency from the table starting at 'frequency 0' to be
2496          * programmed into the PLL corresponding to 'type'.
2497          *
2498          * The PLL limits table on cards using this opcode has a mapping of
2499          * 'type' to the relevant registers.
2500          */
2501
2502         struct drm_device *dev = bios->dev;
2503         uint32_t strap = (bios_rd32(bios, NV_PEXTDEV_BOOT_0) & 0x0000003c) >> 2;
2504         uint8_t index = bios->data[bios->ram_restrict_tbl_ptr + strap];
2505         uint8_t type = bios->data[offset + 1];
2506         uint32_t freq = ROM32(bios->data[offset + 2 + (index * 4)]);
2507         uint8_t *pll_limits = &bios->data[bios->pll_limit_tbl_ptr], *entry;
2508         int len = 2 + bios->ram_restrict_group_count * 4;
2509         int i;
2510
2511         if (!iexec->execute)
2512                 return len;
2513
2514         if (!bios->pll_limit_tbl_ptr || (pll_limits[0] & 0xf0) != 0x30) {
2515                 NV_ERROR(dev, "PLL limits table not version 3.x\n");
2516                 return len; /* deliberate, allow default clocks to remain */
2517         }
2518
2519         entry = pll_limits + pll_limits[1];
2520         for (i = 0; i < pll_limits[3]; i++, entry += pll_limits[2]) {
2521                 if (entry[0] == type) {
2522                         uint32_t reg = ROM32(entry[3]);
2523
2524                         BIOSLOG(bios, "0x%04X: "
2525                                       "Type %02x Reg 0x%08x Freq %dKHz\n",
2526                                 offset, type, reg, freq);
2527
2528                         setPLL(bios, reg, freq);
2529                         return len;
2530                 }
2531         }
2532
2533         NV_ERROR(dev, "PLL type 0x%02x not found in PLL limits table", type);
2534         return len;
2535 }
2536
2537 static int
2538 init_8c(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2539 {
2540         /*
2541          * INIT_8C   opcode: 0x8C ('')
2542          *
2543          * NOP so far....
2544          *
2545          */
2546
2547         return 1;
2548 }
2549
2550 static int
2551 init_8d(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2552 {
2553         /*
2554          * INIT_8D   opcode: 0x8D ('')
2555          *
2556          * NOP so far....
2557          *
2558          */
2559
2560         return 1;
2561 }
2562
2563 static int
2564 init_gpio(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2565 {
2566         /*
2567          * INIT_GPIO   opcode: 0x8E ('')
2568          *
2569          * offset      (8 bit): opcode
2570          *
2571          * Loop over all entries in the DCB GPIO table, and initialise
2572          * each GPIO according to various values listed in each entry
2573          */
2574
2575         const uint32_t nv50_gpio_reg[4] = { 0xe104, 0xe108, 0xe280, 0xe284 };
2576         const uint32_t nv50_gpio_ctl[2] = { 0xe100, 0xe28c };
2577         const uint8_t *gpio_table = &bios->data[bios->bdcb.gpio_table_ptr];
2578         const uint8_t *gpio_entry;
2579         int i;
2580
2581         if (!iexec->execute)
2582                 return 1;
2583
2584         if (bios->bdcb.version != 0x40) {
2585                 NV_ERROR(bios->dev, "DCB table not version 4.0\n");
2586                 return 0;
2587         }
2588
2589         if (!bios->bdcb.gpio_table_ptr) {
2590                 NV_WARN(bios->dev, "Invalid pointer to INIT_8E table\n");
2591                 return 0;
2592         }
2593
2594         gpio_entry = gpio_table + gpio_table[1];
2595         for (i = 0; i < gpio_table[2]; i++, gpio_entry += gpio_table[3]) {
2596                 uint32_t entry = ROM32(gpio_entry[0]), r, s, v;
2597                 int line = (entry & 0x0000001f);
2598
2599                 BIOSLOG(bios, "0x%04X: Entry: 0x%08X\n", offset, entry);
2600
2601                 if ((entry & 0x0000ff00) == 0x0000ff00)
2602                         continue;
2603
2604                 r = nv50_gpio_reg[line >> 3];
2605                 s = (line & 0x07) << 2;
2606                 v = bios_rd32(bios, r) & ~(0x00000003 << s);
2607                 if (entry & 0x01000000)
2608                         v |= (((entry & 0x60000000) >> 29) ^ 2) << s;
2609                 else
2610                         v |= (((entry & 0x18000000) >> 27) ^ 2) << s;
2611                 bios_wr32(bios, r, v);
2612
2613                 r = nv50_gpio_ctl[line >> 4];
2614                 s = (line & 0x0f);
2615                 v = bios_rd32(bios, r) & ~(0x00010001 << s);
2616                 switch ((entry & 0x06000000) >> 25) {
2617                 case 1:
2618                         v |= (0x00000001 << s);
2619                         break;
2620                 case 2:
2621                         v |= (0x00010000 << s);
2622                         break;
2623                 default:
2624                         break;
2625                 }
2626                 bios_wr32(bios, r, v);
2627         }
2628
2629         return 1;
2630 }
2631
2632 static int
2633 init_ram_restrict_zm_reg_group(struct nvbios *bios, uint16_t offset,
2634                                struct init_exec *iexec)
2635 {
2636         /*
2637          * INIT_RAM_RESTRICT_ZM_REG_GROUP   opcode: 0x8F ('')
2638          *
2639          * offset      (8  bit): opcode
2640          * offset + 1  (32 bit): reg
2641          * offset + 5  (8  bit): regincrement
2642          * offset + 6  (8  bit): count
2643          * offset + 7  (32 bit): value 1,1
2644          * ...
2645          *
2646          * Use the RAMCFG strap of PEXTDEV_BOOT as an index into the table at
2647          * ram_restrict_table_ptr. The value read from here is 'n', and
2648          * "value 1,n" gets written to "reg". This repeats "count" times and on
2649          * each iteration 'm', "reg" increases by "regincrement" and
2650          * "value m,n" is used. The extent of n is limited by a number read
2651          * from the 'M' BIT table, herein called "blocklen"
2652          */
2653
2654         uint32_t reg = ROM32(bios->data[offset + 1]);
2655         uint8_t regincrement = bios->data[offset + 5];
2656         uint8_t count = bios->data[offset + 6];
2657         uint32_t strap_ramcfg, data;
2658         /* previously set by 'M' BIT table */
2659         uint16_t blocklen = bios->ram_restrict_group_count * 4;
2660         int len = 7 + count * blocklen;
2661         uint8_t index;
2662         int i;
2663
2664
2665         if (!iexec->execute)
2666                 return len;
2667
2668         if (!blocklen) {
2669                 NV_ERROR(bios->dev,
2670                          "0x%04X: Zero block length - has the M table "
2671                          "been parsed?\n", offset);
2672                 return 0;
2673         }
2674
2675         strap_ramcfg = (bios_rd32(bios, NV_PEXTDEV_BOOT_0) >> 2) & 0xf;
2676         index = bios->data[bios->ram_restrict_tbl_ptr + strap_ramcfg];
2677
2678         BIOSLOG(bios, "0x%04X: Reg: 0x%08X, RegIncrement: 0x%02X, "
2679                       "Count: 0x%02X, StrapRamCfg: 0x%02X, Index: 0x%02X\n",
2680                 offset, reg, regincrement, count, strap_ramcfg, index);
2681
2682         for (i = 0; i < count; i++) {
2683                 data = ROM32(bios->data[offset + 7 + index * 4 + blocklen * i]);
2684
2685                 bios_wr32(bios, reg, data);
2686
2687                 reg += regincrement;
2688         }
2689
2690         return len;
2691 }
2692
2693 static int
2694 init_copy_zm_reg(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2695 {
2696         /*
2697          * INIT_COPY_ZM_REG   opcode: 0x90 ('')
2698          *
2699          * offset      (8  bit): opcode
2700          * offset + 1  (32 bit): src reg
2701          * offset + 5  (32 bit): dst reg
2702          *
2703          * Put contents of "src reg" into "dst reg"
2704          */
2705
2706         uint32_t srcreg = ROM32(bios->data[offset + 1]);
2707         uint32_t dstreg = ROM32(bios->data[offset + 5]);
2708
2709         if (!iexec->execute)
2710                 return 9;
2711
2712         bios_wr32(bios, dstreg, bios_rd32(bios, srcreg));
2713
2714         return 9;
2715 }
2716
2717 static int
2718 init_zm_reg_group_addr_latched(struct nvbios *bios, uint16_t offset,
2719                                struct init_exec *iexec)
2720 {
2721         /*
2722          * INIT_ZM_REG_GROUP_ADDRESS_LATCHED   opcode: 0x91 ('')
2723          *
2724          * offset      (8  bit): opcode
2725          * offset + 1  (32 bit): dst reg
2726          * offset + 5  (8  bit): count
2727          * offset + 6  (32 bit): data 1
2728          * ...
2729          *
2730          * For each of "count" values write "data n" to "dst reg"
2731          */
2732
2733         uint32_t reg = ROM32(bios->data[offset + 1]);
2734         uint8_t count = bios->data[offset + 5];
2735         int len = 6 + count * 4;
2736         int i;
2737
2738         if (!iexec->execute)
2739                 return len;
2740
2741         for (i = 0; i < count; i++) {
2742                 uint32_t data = ROM32(bios->data[offset + 6 + 4 * i]);
2743                 bios_wr32(bios, reg, data);
2744         }
2745
2746         return len;
2747 }
2748
2749 static int
2750 init_reserved(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2751 {
2752         /*
2753          * INIT_RESERVED   opcode: 0x92 ('')
2754          *
2755          * offset      (8 bit): opcode
2756          *
2757          * Seemingly does nothing
2758          */
2759
2760         return 1;
2761 }
2762
2763 static int
2764 init_96(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2765 {
2766         /*
2767          * INIT_96   opcode: 0x96 ('')
2768          *
2769          * offset      (8  bit): opcode
2770          * offset + 1  (32 bit): sreg
2771          * offset + 5  (8  bit): sshift
2772          * offset + 6  (8  bit): smask
2773          * offset + 7  (8  bit): index
2774          * offset + 8  (32 bit): reg
2775          * offset + 12 (32 bit): mask
2776          * offset + 16 (8  bit): shift
2777          *
2778          */
2779
2780         uint16_t xlatptr = bios->init96_tbl_ptr + (bios->data[offset + 7] * 2);
2781         uint32_t reg = ROM32(bios->data[offset + 8]);
2782         uint32_t mask = ROM32(bios->data[offset + 12]);
2783         uint32_t val;
2784
2785         val = bios_rd32(bios, ROM32(bios->data[offset + 1]));
2786         if (bios->data[offset + 5] < 0x80)
2787                 val >>= bios->data[offset + 5];
2788         else
2789                 val <<= (0x100 - bios->data[offset + 5]);
2790         val &= bios->data[offset + 6];
2791
2792         val   = bios->data[ROM16(bios->data[xlatptr]) + val];
2793         val <<= bios->data[offset + 16];
2794
2795         if (!iexec->execute)
2796                 return 17;
2797
2798         bios_wr32(bios, reg, (bios_rd32(bios, reg) & mask) | val);
2799         return 17;
2800 }
2801
2802 static int
2803 init_97(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2804 {
2805         /*
2806          * INIT_97   opcode: 0x97 ('')
2807          *
2808          * offset      (8  bit): opcode
2809          * offset + 1  (32 bit): register
2810          * offset + 5  (32 bit): mask
2811          * offset + 9  (32 bit): value
2812          *
2813          * Adds "value" to "register" preserving the fields specified
2814          * by "mask"
2815          */
2816
2817         uint32_t reg = ROM32(bios->data[offset + 1]);
2818         uint32_t mask = ROM32(bios->data[offset + 5]);
2819         uint32_t add = ROM32(bios->data[offset + 9]);
2820         uint32_t val;
2821
2822         val = bios_rd32(bios, reg);
2823         val = (val & mask) | ((val + add) & ~mask);
2824
2825         if (!iexec->execute)
2826                 return 13;
2827
2828         bios_wr32(bios, reg, val);
2829         return 13;
2830 }
2831
2832 static int
2833 init_auxch(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2834 {
2835         /*
2836          * INIT_AUXCH   opcode: 0x98 ('')
2837          *
2838          * offset      (8  bit): opcode
2839          * offset + 1  (32 bit): address
2840          * offset + 5  (8  bit): count
2841          * offset + 6  (8  bit): mask 0
2842          * offset + 7  (8  bit): data 0
2843          *  ...
2844          *
2845          */
2846
2847         struct drm_device *dev = bios->dev;
2848         struct nouveau_i2c_chan *auxch;
2849         uint32_t addr = ROM32(bios->data[offset + 1]);
2850         uint8_t count = bios->data[offset + 5];
2851         int len = 6 + count * 2;
2852         int ret, i;
2853
2854         if (!bios->display.output) {
2855                 NV_ERROR(dev, "INIT_AUXCH: no active output\n");
2856                 return 0;
2857         }
2858
2859         auxch = init_i2c_device_find(dev, bios->display.output->i2c_index);
2860         if (!auxch) {
2861                 NV_ERROR(dev, "INIT_AUXCH: couldn't get auxch %d\n",
2862                          bios->display.output->i2c_index);
2863                 return 0;
2864         }
2865
2866         if (!iexec->execute)
2867                 return len;
2868
2869         offset += 6;
2870         for (i = 0; i < count; i++, offset += 2) {
2871                 uint8_t data;
2872
2873                 ret = nouveau_dp_auxch(auxch, 9, addr, &data, 1);
2874                 if (ret) {
2875                         NV_ERROR(dev, "INIT_AUXCH: rd auxch fail %d\n", ret);
2876                         return 0;
2877                 }
2878
2879                 data &= bios->data[offset + 0];
2880                 data |= bios->data[offset + 1];
2881
2882                 ret = nouveau_dp_auxch(auxch, 8, addr, &data, 1);
2883                 if (ret) {
2884                         NV_ERROR(dev, "INIT_AUXCH: wr auxch fail %d\n", ret);
2885                         return 0;
2886                 }
2887         }
2888
2889         return len;
2890 }
2891
2892 static int
2893 init_zm_auxch(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2894 {
2895         /*
2896          * INIT_ZM_AUXCH   opcode: 0x99 ('')
2897          *
2898          * offset      (8  bit): opcode
2899          * offset + 1  (32 bit): address
2900          * offset + 5  (8  bit): count
2901          * offset + 6  (8  bit): data 0
2902          *  ...
2903          *
2904          */
2905
2906         struct drm_device *dev = bios->dev;
2907         struct nouveau_i2c_chan *auxch;
2908         uint32_t addr = ROM32(bios->data[offset + 1]);
2909         uint8_t count = bios->data[offset + 5];
2910         int len = 6 + count;
2911         int ret, i;
2912
2913         if (!bios->display.output) {
2914                 NV_ERROR(dev, "INIT_ZM_AUXCH: no active output\n");
2915                 return 0;
2916         }
2917
2918         auxch = init_i2c_device_find(dev, bios->display.output->i2c_index);
2919         if (!auxch) {
2920                 NV_ERROR(dev, "INIT_ZM_AUXCH: couldn't get auxch %d\n",
2921                          bios->display.output->i2c_index);
2922                 return 0;
2923         }
2924
2925         if (!iexec->execute)
2926                 return len;
2927
2928         offset += 6;
2929         for (i = 0; i < count; i++, offset++) {
2930                 ret = nouveau_dp_auxch(auxch, 8, addr, &bios->data[offset], 1);
2931                 if (ret) {
2932                         NV_ERROR(dev, "INIT_ZM_AUXCH: wr auxch fail %d\n", ret);
2933                         return 0;
2934                 }
2935         }
2936
2937         return len;
2938 }
2939
2940 static struct init_tbl_entry itbl_entry[] = {
2941         /* command name                       , id  , length  , offset  , mult    , command handler                 */
2942         /* INIT_PROG (0x31, 15, 10, 4) removed due to no example of use */
2943         { "INIT_IO_RESTRICT_PROG"             , 0x32, init_io_restrict_prog           },
2944         { "INIT_REPEAT"                       , 0x33, init_repeat                     },
2945         { "INIT_IO_RESTRICT_PLL"              , 0x34, init_io_restrict_pll            },
2946         { "INIT_END_REPEAT"                   , 0x36, init_end_repeat                 },
2947         { "INIT_COPY"                         , 0x37, init_copy                       },
2948         { "INIT_NOT"                          , 0x38, init_not                        },
2949         { "INIT_IO_FLAG_CONDITION"            , 0x39, init_io_flag_condition          },
2950         { "INIT_INDEX_ADDRESS_LATCHED"        , 0x49, init_idx_addr_latched           },
2951         { "INIT_IO_RESTRICT_PLL2"             , 0x4A, init_io_restrict_pll2           },
2952         { "INIT_PLL2"                         , 0x4B, init_pll2                       },
2953         { "INIT_I2C_BYTE"                     , 0x4C, init_i2c_byte                   },
2954         { "INIT_ZM_I2C_BYTE"                  , 0x4D, init_zm_i2c_byte                },
2955         { "INIT_ZM_I2C"                       , 0x4E, init_zm_i2c                     },
2956         { "INIT_TMDS"                         , 0x4F, init_tmds                       },
2957         { "INIT_ZM_TMDS_GROUP"                , 0x50, init_zm_tmds_group              },
2958         { "INIT_CR_INDEX_ADDRESS_LATCHED"     , 0x51, init_cr_idx_adr_latch           },
2959         { "INIT_CR"                           , 0x52, init_cr                         },
2960         { "INIT_ZM_CR"                        , 0x53, init_zm_cr                      },
2961         { "INIT_ZM_CR_GROUP"                  , 0x54, init_zm_cr_group                },
2962         { "INIT_CONDITION_TIME"               , 0x56, init_condition_time             },
2963         { "INIT_ZM_REG_SEQUENCE"              , 0x58, init_zm_reg_sequence            },
2964         /* INIT_INDIRECT_REG (0x5A, 7, 0, 0) removed due to no example of use */
2965         { "INIT_SUB_DIRECT"                   , 0x5B, init_sub_direct                 },
2966         { "INIT_COPY_NV_REG"                  , 0x5F, init_copy_nv_reg                },
2967         { "INIT_ZM_INDEX_IO"                  , 0x62, init_zm_index_io                },
2968         { "INIT_COMPUTE_MEM"                  , 0x63, init_compute_mem                },
2969         { "INIT_RESET"                        , 0x65, init_reset                      },
2970         { "INIT_CONFIGURE_MEM"                , 0x66, init_configure_mem              },
2971         { "INIT_CONFIGURE_CLK"                , 0x67, init_configure_clk              },
2972         { "INIT_CONFIGURE_PREINIT"            , 0x68, init_configure_preinit          },
2973         { "INIT_IO"                           , 0x69, init_io                         },
2974         { "INIT_SUB"                          , 0x6B, init_sub                        },
2975         { "INIT_RAM_CONDITION"                , 0x6D, init_ram_condition              },
2976         { "INIT_NV_REG"                       , 0x6E, init_nv_reg                     },
2977         { "INIT_MACRO"                        , 0x6F, init_macro                      },
2978         { "INIT_DONE"                         , 0x71, init_done                       },
2979         { "INIT_RESUME"                       , 0x72, init_resume                     },
2980         /* INIT_RAM_CONDITION2 (0x73, 9, 0, 0) removed due to no example of use */
2981         { "INIT_TIME"                         , 0x74, init_time                       },
2982         { "INIT_CONDITION"                    , 0x75, init_condition                  },
2983         { "INIT_IO_CONDITION"                 , 0x76, init_io_condition               },
2984         { "INIT_INDEX_IO"                     , 0x78, init_index_io                   },
2985         { "INIT_PLL"                          , 0x79, init_pll                        },
2986         { "INIT_ZM_REG"                       , 0x7A, init_zm_reg                     },
2987         { "INIT_RAM_RESTRICT_PLL"             , 0x87, init_ram_restrict_pll           },
2988         { "INIT_8C"                           , 0x8C, init_8c                         },
2989         { "INIT_8D"                           , 0x8D, init_8d                         },
2990         { "INIT_GPIO"                         , 0x8E, init_gpio                       },
2991         { "INIT_RAM_RESTRICT_ZM_REG_GROUP"    , 0x8F, init_ram_restrict_zm_reg_group  },
2992         { "INIT_COPY_ZM_REG"                  , 0x90, init_copy_zm_reg                },
2993         { "INIT_ZM_REG_GROUP_ADDRESS_LATCHED" , 0x91, init_zm_reg_group_addr_latched  },
2994         { "INIT_RESERVED"                     , 0x92, init_reserved                   },
2995         { "INIT_96"                           , 0x96, init_96                         },
2996         { "INIT_97"                           , 0x97, init_97                         },
2997         { "INIT_AUXCH"                        , 0x98, init_auxch                      },
2998         { "INIT_ZM_AUXCH"                     , 0x99, init_zm_auxch                   },
2999         { NULL                                , 0   , NULL                            }
3000 };
3001
3002 #define MAX_TABLE_OPS 1000
3003
3004 static int
3005 parse_init_table(struct nvbios *bios, unsigned int offset,
3006                  struct init_exec *iexec)
3007 {
3008         /*
3009          * Parses all commands in an init table.
3010          *
3011          * We start out executing all commands found in the init table. Some
3012          * opcodes may change the status of iexec->execute to SKIP, which will
3013          * cause the following opcodes to perform no operation until the value
3014          * is changed back to EXECUTE.
3015          */
3016
3017         int count = 0, i, res;
3018         uint8_t id;
3019
3020         /*
3021          * Loop until INIT_DONE causes us to break out of the loop
3022          * (or until offset > bios length just in case... )
3023          * (and no more than MAX_TABLE_OPS iterations, just in case... )
3024          */
3025         while ((offset < bios->length) && (count++ < MAX_TABLE_OPS)) {
3026                 id = bios->data[offset];
3027
3028                 /* Find matching id in itbl_entry */
3029                 for (i = 0; itbl_entry[i].name && (itbl_entry[i].id != id); i++)
3030                         ;
3031
3032                 if (itbl_entry[i].name) {
3033                         BIOSLOG(bios, "0x%04X: [ (0x%02X) - %s ]\n",
3034                                 offset, itbl_entry[i].id, itbl_entry[i].name);
3035
3036                         /* execute eventual command handler */
3037                         res = (*itbl_entry[i].handler)(bios, offset, iexec);
3038                         if (!res)
3039                                 break;
3040                         /*
3041                          * Add the offset of the current command including all data
3042                          * of that command. The offset will then be pointing on the
3043                          * next op code.
3044                          */
3045                         offset += res;
3046                 } else {
3047                         NV_ERROR(bios->dev,
3048                                  "0x%04X: Init table command not found: "
3049                                  "0x%02X\n", offset, id);
3050                         return -ENOENT;
3051                 }
3052         }
3053
3054         if (offset >= bios->length)
3055                 NV_WARN(bios->dev,
3056                         "Offset 0x%04X greater than known bios image length.  "
3057                         "Corrupt image?\n", offset);
3058         if (count >= MAX_TABLE_OPS)
3059                 NV_WARN(bios->dev,
3060                         "More than %d opcodes to a table is unlikely, "
3061                         "is the bios image corrupt?\n", MAX_TABLE_OPS);
3062
3063         return 0;
3064 }
3065
3066 static void
3067 parse_init_tables(struct nvbios *bios)
3068 {
3069         /* Loops and calls parse_init_table() for each present table. */
3070
3071         int i = 0;
3072         uint16_t table;
3073         struct init_exec iexec = {true, false};
3074
3075         if (bios->old_style_init) {
3076                 if (bios->init_script_tbls_ptr)
3077                         parse_init_table(bios, bios->init_script_tbls_ptr, &iexec);
3078                 if (bios->extra_init_script_tbl_ptr)
3079                         parse_init_table(bios, bios->extra_init_script_tbl_ptr, &iexec);
3080
3081                 return;
3082         }
3083
3084         while ((table = ROM16(bios->data[bios->init_script_tbls_ptr + i]))) {
3085                 NV_INFO(bios->dev,
3086                         "Parsing VBIOS init table %d at offset 0x%04X\n",
3087                         i / 2, table);
3088                 BIOSLOG(bios, "0x%04X: ------ Executing following commands ------\n", table);
3089
3090                 parse_init_table(bios, table, &iexec);
3091                 i += 2;
3092         }
3093 }
3094
3095 static uint16_t clkcmptable(struct nvbios *bios, uint16_t clktable, int pxclk)
3096 {
3097         int compare_record_len, i = 0;
3098         uint16_t compareclk, scriptptr = 0;
3099
3100         if (bios->major_version < 5) /* pre BIT */
3101                 compare_record_len = 3;
3102         else
3103                 compare_record_len = 4;
3104
3105         do {
3106                 compareclk = ROM16(bios->data[clktable + compare_record_len * i]);
3107                 if (pxclk >= compareclk * 10) {
3108                         if (bios->major_version < 5) {
3109                                 uint8_t tmdssub = bios->data[clktable + 2 + compare_record_len * i];
3110                                 scriptptr = ROM16(bios->data[bios->init_script_tbls_ptr + tmdssub * 2]);
3111                         } else
3112                                 scriptptr = ROM16(bios->data[clktable + 2 + compare_record_len * i]);
3113                         break;
3114                 }
3115                 i++;
3116         } while (compareclk);
3117
3118         return scriptptr;
3119 }
3120
3121 static void
3122 run_digital_op_script(struct drm_device *dev, uint16_t scriptptr,
3123                       struct dcb_entry *dcbent, int head, bool dl)
3124 {
3125         struct drm_nouveau_private *dev_priv = dev->dev_private;
3126         struct nvbios *bios = &dev_priv->VBIOS;
3127         struct init_exec iexec = {true, false};
3128
3129         NV_TRACE(dev, "0x%04X: Parsing digital output script table\n",
3130                  scriptptr);
3131         bios_idxprt_wr(bios, NV_CIO_CRX__COLOR, NV_CIO_CRE_44,
3132                        head ? NV_CIO_CRE_44_HEADB : NV_CIO_CRE_44_HEADA);
3133         /* note: if dcb entries have been merged, index may be misleading */
3134         NVWriteVgaCrtc5758(dev, head, 0, dcbent->index);
3135         parse_init_table(bios, scriptptr, &iexec);
3136
3137         nv04_dfp_bind_head(dev, dcbent, head, dl);
3138 }
3139
3140 static int call_lvds_manufacturer_script(struct drm_device *dev, struct dcb_entry *dcbent, int head, enum LVDS_script script)
3141 {
3142         struct drm_nouveau_private *dev_priv = dev->dev_private;
3143         struct nvbios *bios = &dev_priv->VBIOS;
3144         uint8_t sub = bios->data[bios->fp.xlated_entry + script] + (bios->fp.link_c_increment && dcbent->or & OUTPUT_C ? 1 : 0);
3145         uint16_t scriptofs = ROM16(bios->data[bios->init_script_tbls_ptr + sub * 2]);
3146
3147         if (!bios->fp.xlated_entry || !sub || !scriptofs)
3148                 return -EINVAL;
3149
3150         run_digital_op_script(dev, scriptofs, dcbent, head, bios->fp.dual_link);
3151
3152         if (script == LVDS_PANEL_OFF) {
3153                 /* off-on delay in ms */
3154                 msleep(ROM16(bios->data[bios->fp.xlated_entry + 7]));
3155         }
3156 #ifdef __powerpc__
3157         /* Powerbook specific quirks */
3158         if (script == LVDS_RESET && ((dev->pci_device & 0xffff) == 0x0179 || (dev->pci_device & 0xffff) == 0x0329))
3159                 nv_write_tmds(dev, dcbent->or, 0, 0x02, 0x72);
3160         if ((dev->pci_device & 0xffff) == 0x0179 || (dev->pci_device & 0xffff) == 0x0189 || (dev->pci_device & 0xffff) == 0x0329) {
3161                 if (script == LVDS_PANEL_ON) {
3162                         bios_wr32(bios, NV_PBUS_DEBUG_DUALHEAD_CTL, bios_rd32(bios, NV_PBUS_DEBUG_DUALHEAD_CTL) | (1 << 31));
3163                         bios_wr32(bios, NV_PCRTC_GPIO_EXT, bios_rd32(bios, NV_PCRTC_GPIO_EXT) | 1);
3164                 }
3165                 if (script == LVDS_PANEL_OFF) {
3166                         bios_wr32(bios, NV_PBUS_DEBUG_DUALHEAD_CTL, bios_rd32(bios, NV_PBUS_DEBUG_DUALHEAD_CTL) & ~(1 << 31));
3167                         bios_wr32(bios, NV_PCRTC_GPIO_EXT, bios_rd32(bios, NV_PCRTC_GPIO_EXT) & ~3);
3168                 }
3169         }
3170 #endif
3171
3172         return 0;
3173 }
3174
3175 static int run_lvds_table(struct drm_device *dev, struct dcb_entry *dcbent, int head, enum LVDS_script script, int pxclk)
3176 {
3177         /*
3178          * The BIT LVDS table's header has the information to setup the
3179          * necessary registers. Following the standard 4 byte header are:
3180          * A bitmask byte and a dual-link transition pxclk value for use in
3181          * selecting the init script when not using straps; 4 script pointers
3182          * for panel power, selected by output and on/off; and 8 table pointers
3183          * for panel init, the needed one determined by output, and bits in the
3184          * conf byte. These tables are similar to the TMDS tables, consisting
3185          * of a list of pxclks and script pointers.
3186          */
3187         struct drm_nouveau_private *dev_priv = dev->dev_private;
3188         struct nvbios *bios = &dev_priv->VBIOS;
3189         unsigned int outputset = (dcbent->or == 4) ? 1 : 0;
3190         uint16_t scriptptr = 0, clktable;
3191         uint8_t clktableptr = 0;
3192
3193         /*
3194          * For now we assume version 3.0 table - g80 support will need some
3195          * changes
3196          */
3197
3198         switch (script) {
3199         case LVDS_INIT:
3200                 return -ENOSYS;
3201         case LVDS_BACKLIGHT_ON:
3202         case LVDS_PANEL_ON:
3203                 scriptptr = ROM16(bios->data[bios->fp.lvdsmanufacturerpointer + 7 + outputset * 2]);
3204                 break;
3205         case LVDS_BACKLIGHT_OFF:
3206         case LVDS_PANEL_OFF:
3207                 scriptptr = ROM16(bios->data[bios->fp.lvdsmanufacturerpointer + 11 + outputset * 2]);
3208                 break;
3209         case LVDS_RESET:
3210                 if (dcbent->lvdsconf.use_straps_for_mode) {
3211                         if (bios->fp.dual_link)
3212                                 clktableptr += 2;
3213                         if (bios->fp.BITbit1)
3214                                 clktableptr++;
3215                 } else {
3216                         /* using EDID */
3217                         uint8_t fallback = bios->data[bios->fp.lvdsmanufacturerpointer + 4];
3218                         int fallbackcmpval = (dcbent->or == 4) ? 4 : 1;
3219
3220                         if (bios->fp.dual_link) {
3221                                 clktableptr += 2;
3222                                 fallbackcmpval *= 2;
3223                         }
3224                         if (fallbackcmpval & fallback)
3225                                 clktableptr++;
3226                 }
3227
3228                 /* adding outputset * 8 may not be correct */
3229                 clktable = ROM16(bios->data[bios->fp.lvdsmanufacturerpointer + 15 + clktableptr * 2 + outputset * 8]);
3230                 if (!clktable) {
3231                         NV_ERROR(dev, "Pixel clock comparison table not found\n");
3232                         return -ENOENT;
3233                 }
3234                 scriptptr = clkcmptable(bios, clktable, pxclk);
3235         }
3236
3237         if (!scriptptr) {
3238                 NV_ERROR(dev, "LVDS output init script not found\n");
3239                 return -ENOENT;
3240         }
3241         run_digital_op_script(dev, scriptptr, dcbent, head, bios->fp.dual_link);
3242
3243         return 0;
3244 }
3245
3246 int call_lvds_script(struct drm_device *dev, struct dcb_entry *dcbent, int head, enum LVDS_script script, int pxclk)
3247 {
3248         /*
3249          * LVDS operations are multiplexed in an effort to present a single API
3250          * which works with two vastly differing underlying structures.
3251          * This acts as the demux
3252          */
3253
3254         struct drm_nouveau_private *dev_priv = dev->dev_private;
3255         struct nvbios *bios = &dev_priv->VBIOS;
3256         uint8_t lvds_ver = bios->data[bios->fp.lvdsmanufacturerpointer];
3257         uint32_t sel_clk_binding, sel_clk;
3258         int ret;
3259
3260         if (bios->fp.last_script_invoc == (script << 1 | head) || !lvds_ver ||
3261             (lvds_ver >= 0x30 && script == LVDS_INIT))
3262                 return 0;
3263
3264         if (!bios->fp.lvds_init_run) {
3265                 bios->fp.lvds_init_run = true;
3266                 call_lvds_script(dev, dcbent, head, LVDS_INIT, pxclk);
3267         }
3268
3269         if (script == LVDS_PANEL_ON && bios->fp.reset_after_pclk_change)
3270                 call_lvds_script(dev, dcbent, head, LVDS_RESET, pxclk);
3271         if (script == LVDS_RESET && bios->fp.power_off_for_reset)
3272                 call_lvds_script(dev, dcbent, head, LVDS_PANEL_OFF, pxclk);
3273
3274         NV_TRACE(dev, "Calling LVDS script %d:\n", script);
3275
3276         /* don't let script change pll->head binding */
3277         sel_clk_binding = bios_rd32(bios, NV_PRAMDAC_SEL_CLK) & 0x50000;
3278
3279         if (lvds_ver < 0x30)
3280                 ret = call_lvds_manufacturer_script(dev, dcbent, head, script);
3281         else
3282                 ret = run_lvds_table(dev, dcbent, head, script, pxclk);
3283
3284         bios->fp.last_script_invoc = (script << 1 | head);
3285
3286         sel_clk = NVReadRAMDAC(dev, 0, NV_PRAMDAC_SEL_CLK) & ~0x50000;
3287         NVWriteRAMDAC(dev, 0, NV_PRAMDAC_SEL_CLK, sel_clk | sel_clk_binding);
3288         /* some scripts set a value in NV_PBUS_POWERCTRL_2 and break video overlay */
3289         nvWriteMC(dev, NV_PBUS_POWERCTRL_2, 0);
3290
3291         return ret;
3292 }
3293
3294 struct lvdstableheader {
3295         uint8_t lvds_ver, headerlen, recordlen;
3296 };
3297
3298 static int parse_lvds_manufacturer_table_header(struct drm_device *dev, struct nvbios *bios, struct lvdstableheader *lth)
3299 {
3300         /*
3301          * BMP version (0xa) LVDS table has a simple header of version and
3302          * record length. The BIT LVDS table has the typical BIT table header:
3303          * version byte, header length byte, record length byte, and a byte for
3304          * the maximum number of records that can be held in the table.
3305          */
3306
3307         uint8_t lvds_ver, headerlen, recordlen;
3308
3309         memset(lth, 0, sizeof(struct lvdstableheader));
3310
3311         if (bios->fp.lvdsmanufacturerpointer == 0x0) {
3312                 NV_ERROR(dev, "Pointer to LVDS manufacturer table invalid\n");
3313                 return -EINVAL;
3314         }
3315
3316         lvds_ver = bios->data[bios->fp.lvdsmanufacturerpointer];
3317
3318         switch (lvds_ver) {
3319         case 0x0a:      /* pre NV40 */
3320                 headerlen = 2;
3321                 recordlen = bios->data[bios->fp.lvdsmanufacturerpointer + 1];
3322                 break;
3323         case 0x30:      /* NV4x */
3324                 headerlen = bios->data[bios->fp.lvdsmanufacturerpointer + 1];
3325                 if (headerlen < 0x1f) {
3326                         NV_ERROR(dev, "LVDS table header not understood\n");
3327                         return -EINVAL;
3328                 }
3329                 recordlen = bios->data[bios->fp.lvdsmanufacturerpointer + 2];
3330                 break;
3331         case 0x40:      /* G80/G90 */
3332                 headerlen = bios->data[bios->fp.lvdsmanufacturerpointer + 1];
3333                 if (headerlen < 0x7) {
3334                         NV_ERROR(dev, "LVDS table header not understood\n");
3335                         return -EINVAL;
3336                 }
3337                 recordlen = bios->data[bios->fp.lvdsmanufacturerpointer + 2];
3338                 break;
3339         default:
3340                 NV_ERROR(dev,
3341                          "LVDS table revision %d.%d not currently supported\n",
3342                          lvds_ver >> 4, lvds_ver & 0xf);
3343                 return -ENOSYS;
3344         }
3345
3346         lth->lvds_ver = lvds_ver;
3347         lth->headerlen = headerlen;
3348         lth->recordlen = recordlen;
3349
3350         return 0;
3351 }
3352
3353 static int
3354 get_fp_strap(struct drm_device *dev, struct nvbios *bios)
3355 {
3356         struct drm_nouveau_private *dev_priv = dev->dev_private;
3357
3358         /*
3359          * The fp strap is normally dictated by the "User Strap" in
3360          * PEXTDEV_BOOT_0[20:16], but on BMP cards when bit 2 of the
3361          * Internal_Flags struct at 0x48 is set, the user strap gets overriden
3362          * by the PCI subsystem ID during POST, but not before the previous user
3363          * strap has been committed to CR58 for CR57=0xf on head A, which may be
3364          * read and used instead
3365          */
3366
3367         if (bios->major_version < 5 && bios->data[0x48] & 0x4)
3368                 return NVReadVgaCrtc5758(dev, 0, 0xf) & 0xf;
3369
3370         if (dev_priv->card_type >= NV_50)
3371                 return (bios_rd32(bios, NV_PEXTDEV_BOOT_0) >> 24) & 0xf;
3372         else
3373                 return (bios_rd32(bios, NV_PEXTDEV_BOOT_0) >> 16) & 0xf;
3374 }
3375
3376 static int parse_fp_mode_table(struct drm_device *dev, struct nvbios *bios)
3377 {
3378         uint8_t *fptable;
3379         uint8_t fptable_ver, headerlen = 0, recordlen, fpentries = 0xf, fpindex;
3380         int ret, ofs, fpstrapping;
3381         struct lvdstableheader lth;
3382
3383         if (bios->fp.fptablepointer == 0x0) {
3384                 /* Apple cards don't have the fp table; the laptops use DDC */
3385                 /* The table is also missing on some x86 IGPs */
3386 #ifndef __powerpc__
3387                 NV_ERROR(dev, "Pointer to flat panel table invalid\n");
3388 #endif
3389                 bios->pub.digital_min_front_porch = 0x4b;
3390                 return 0;
3391         }
3392
3393         fptable = &bios->data[bios->fp.fptablepointer];
3394         fptable_ver = fptable[0];
3395
3396         switch (fptable_ver) {
3397         /*
3398          * BMP version 0x5.0x11 BIOSen have version 1 like tables, but no
3399          * version field, and miss one of the spread spectrum/PWM bytes.
3400          * This could affect early GF2Go parts (not seen any appropriate ROMs
3401          * though). Here we assume that a version of 0x05 matches this case
3402          * (combining with a BMP version check would be better), as the
3403          * common case for the panel type field is 0x0005, and that is in
3404          * fact what we are reading the first byte of.
3405          */
3406         case 0x05:      /* some NV10, 11, 15, 16 */
3407                 recordlen = 42;
3408                 ofs = -1;
3409                 break;
3410         case 0x10:      /* some NV15/16, and NV11+ */
3411                 recordlen = 44;
3412                 ofs = 0;
3413                 break;
3414         case 0x20:      /* NV40+ */
3415                 headerlen = fptable[1];
3416                 recordlen = fptable[2];
3417                 fpentries = fptable[3];
3418                 /*
3419                  * fptable[4] is the minimum
3420                  * RAMDAC_FP_HCRTC -> RAMDAC_FP_HSYNC_START gap
3421                  */
3422                 bios->pub.digital_min_front_porch = fptable[4];
3423                 ofs = -7;
3424                 break;
3425         default:
3426                 NV_ERROR(dev,
3427                          "FP table revision %d.%d not currently supported\n",
3428                          fptable_ver >> 4, fptable_ver & 0xf);
3429                 return -ENOSYS;
3430         }
3431
3432         if (!bios->is_mobile) /* !mobile only needs digital_min_front_porch */
3433                 return 0;
3434
3435         ret = parse_lvds_manufacturer_table_header(dev, bios, &lth);
3436         if (ret)
3437                 return ret;
3438
3439         if (lth.lvds_ver == 0x30 || lth.lvds_ver == 0x40) {
3440                 bios->fp.fpxlatetableptr = bios->fp.lvdsmanufacturerpointer +
3441                                                         lth.headerlen + 1;
3442                 bios->fp.xlatwidth = lth.recordlen;
3443         }
3444         if (bios->fp.fpxlatetableptr == 0x0) {
3445                 NV_ERROR(dev, "Pointer to flat panel xlat table invalid\n");
3446                 return -EINVAL;
3447         }
3448
3449         fpstrapping = get_fp_strap(dev, bios);
3450
3451         fpindex = bios->data[bios->fp.fpxlatetableptr +
3452                                         fpstrapping * bios->fp.xlatwidth];
3453
3454         if (fpindex > fpentries) {
3455                 NV_ERROR(dev, "Bad flat panel table index\n");
3456                 return -ENOENT;
3457         }
3458
3459         /* nv4x cards need both a strap value and fpindex of 0xf to use DDC */
3460         if (lth.lvds_ver > 0x10)
3461                 bios->pub.fp_no_ddc = fpstrapping != 0xf || fpindex != 0xf;
3462
3463         /*
3464          * If either the strap or xlated fpindex value are 0xf there is no
3465          * panel using a strap-derived bios mode present.  this condition
3466          * includes, but is different from, the DDC panel indicator above
3467          */
3468         if (fpstrapping == 0xf || fpindex == 0xf)
3469                 return 0;
3470
3471         bios->fp.mode_ptr = bios->fp.fptablepointer + headerlen +
3472                             recordlen * fpindex + ofs;
3473
3474         NV_TRACE(dev, "BIOS FP mode: %dx%d (%dkHz pixel clock)\n",
3475                  ROM16(bios->data[bios->fp.mode_ptr + 11]) + 1,
3476                  ROM16(bios->data[bios->fp.mode_ptr + 25]) + 1,
3477                  ROM16(bios->data[bios->fp.mode_ptr + 7]) * 10);
3478
3479         return 0;
3480 }
3481
3482 bool nouveau_bios_fp_mode(struct drm_device *dev, struct drm_display_mode *mode)
3483 {
3484         struct drm_nouveau_private *dev_priv = dev->dev_private;
3485         struct nvbios *bios = &dev_priv->VBIOS;
3486         uint8_t *mode_entry = &bios->data[bios->fp.mode_ptr];
3487
3488         if (!mode)      /* just checking whether we can produce a mode */
3489                 return bios->fp.mode_ptr;
3490
3491         memset(mode, 0, sizeof(struct drm_display_mode));
3492         /*
3493          * For version 1.0 (version in byte 0):
3494          * bytes 1-2 are "panel type", including bits on whether Colour/mono,
3495          * single/dual link, and type (TFT etc.)
3496          * bytes 3-6 are bits per colour in RGBX
3497          */
3498         mode->clock = ROM16(mode_entry[7]) * 10;
3499         /* bytes 9-10 is HActive */
3500         mode->hdisplay = ROM16(mode_entry[11]) + 1;
3501         /*
3502          * bytes 13-14 is HValid Start
3503          * bytes 15-16 is HValid End
3504          */
3505         mode->hsync_start = ROM16(mode_entry[17]) + 1;
3506         mode->hsync_end = ROM16(mode_entry[19]) + 1;
3507         mode->htotal = ROM16(mode_entry[21]) + 1;
3508         /* bytes 23-24, 27-30 similarly, but vertical */
3509         mode->vdisplay = ROM16(mode_entry[25]) + 1;
3510         mode->vsync_start = ROM16(mode_entry[31]) + 1;
3511         mode->vsync_end = ROM16(mode_entry[33]) + 1;
3512         mode->vtotal = ROM16(mode_entry[35]) + 1;
3513         mode->flags |= (mode_entry[37] & 0x10) ?
3514                         DRM_MODE_FLAG_PHSYNC : DRM_MODE_FLAG_NHSYNC;
3515         mode->flags |= (mode_entry[37] & 0x1) ?
3516                         DRM_MODE_FLAG_PVSYNC : DRM_MODE_FLAG_NVSYNC;
3517         /*
3518          * bytes 38-39 relate to spread spectrum settings
3519          * bytes 40-43 are something to do with PWM
3520          */
3521
3522         mode->status = MODE_OK;
3523         mode->type = DRM_MODE_TYPE_DRIVER | DRM_MODE_TYPE_PREFERRED;
3524         drm_mode_set_name(mode);
3525         return bios->fp.mode_ptr;
3526 }
3527
3528 int nouveau_bios_parse_lvds_table(struct drm_device *dev, int pxclk, bool *dl, bool *if_is_24bit)
3529 {
3530         /*
3531          * The LVDS table header is (mostly) described in
3532          * parse_lvds_manufacturer_table_header(): the BIT header additionally
3533          * contains the dual-link transition pxclk (in 10s kHz), at byte 5 - if
3534          * straps are not being used for the panel, this specifies the frequency
3535          * at which modes should be set up in the dual link style.
3536          *
3537          * Following the header, the BMP (ver 0xa) table has several records,
3538          * indexed by a seperate xlat table, indexed in turn by the fp strap in
3539          * EXTDEV_BOOT. Each record had a config byte, followed by 6 script
3540          * numbers for use by INIT_SUB which controlled panel init and power,
3541          * and finally a dword of ms to sleep between power off and on
3542          * operations.
3543          *
3544          * In the BIT versions, the table following the header serves as an
3545          * integrated config and xlat table: the records in the table are
3546          * indexed by the FP strap nibble in EXTDEV_BOOT, and each record has
3547          * two bytes - the first as a config byte, the second for indexing the
3548          * fp mode table pointed to by the BIT 'D' table
3549          *
3550          * DDC is not used until after card init, so selecting the correct table
3551          * entry and setting the dual link flag for EDID equipped panels,
3552          * requiring tests against the native-mode pixel clock, cannot be done
3553          * until later, when this function should be called with non-zero pxclk
3554          */
3555         struct drm_nouveau_private *dev_priv = dev->dev_private;
3556         struct nvbios *bios = &dev_priv->VBIOS;
3557         int fpstrapping = get_fp_strap(dev, bios), lvdsmanufacturerindex = 0;
3558         struct lvdstableheader lth;
3559         uint16_t lvdsofs;
3560         int ret, chip_version = bios->pub.chip_version;
3561
3562         ret = parse_lvds_manufacturer_table_header(dev, bios, &lth);
3563         if (ret)
3564                 return ret;
3565
3566         switch (lth.lvds_ver) {
3567         case 0x0a:      /* pre NV40 */
3568                 lvdsmanufacturerindex = bios->data[
3569                                         bios->fp.fpxlatemanufacturertableptr +
3570                                         fpstrapping];
3571
3572                 /* we're done if this isn't the EDID panel case */
3573                 if (!pxclk)
3574                         break;
3575
3576                 if (chip_version < 0x25) {
3577                         /* nv17 behaviour
3578                          *
3579                          * It seems the old style lvds script pointer is reused
3580                          * to select 18/24 bit colour depth for EDID panels.
3581                          */
3582                         lvdsmanufacturerindex =
3583                                 (bios->legacy.lvds_single_a_script_ptr & 1) ?
3584                                                                         2 : 0;
3585                         if (pxclk >= bios->fp.duallink_transition_clk)
3586                                 lvdsmanufacturerindex++;
3587                 } else if (chip_version < 0x30) {
3588                         /* nv28 behaviour (off-chip encoder)
3589                          *
3590                          * nv28 does a complex dance of first using byte 121 of
3591                          * the EDID to choose the lvdsmanufacturerindex, then
3592                          * later attempting to match the EDID manufacturer and
3593                          * product IDs in a table (signature 'pidt' (panel id
3594                          * table?)), setting an lvdsmanufacturerindex of 0 and
3595                          * an fp strap of the match index (or 0xf if none)
3596                          */
3597                         lvdsmanufacturerindex = 0;
3598                 } else {
3599                         /* nv31, nv34 behaviour */
3600                         lvdsmanufacturerindex = 0;
3601                         if (pxclk >= bios->fp.duallink_transition_clk)
3602                                 lvdsmanufacturerindex = 2;
3603                         if (pxclk >= 140000)
3604                                 lvdsmanufacturerindex = 3;
3605                 }
3606
3607                 /*
3608                  * nvidia set the high nibble of (cr57=f, cr58) to
3609                  * lvdsmanufacturerindex in this case; we don't
3610                  */
3611                 break;
3612         case 0x30:      /* NV4x */
3613         case 0x40:      /* G80/G90 */
3614                 lvdsmanufacturerindex = fpstrapping;
3615                 break;
3616         default:
3617                 NV_ERROR(dev, "LVDS table revision not currently supported\n");
3618                 return -ENOSYS;
3619         }
3620
3621         lvdsofs = bios->fp.xlated_entry = bios->fp.lvdsmanufacturerpointer + lth.headerlen + lth.recordlen * lvdsmanufacturerindex;
3622         switch (lth.lvds_ver) {
3623         case 0x0a:
3624                 bios->fp.power_off_for_reset = bios->data[lvdsofs] & 1;
3625                 bios->fp.reset_after_pclk_change = bios->data[lvdsofs] & 2;
3626                 bios->fp.dual_link = bios->data[lvdsofs] & 4;
3627                 bios->fp.link_c_increment = bios->data[lvdsofs] & 8;
3628                 *if_is_24bit = bios->data[lvdsofs] & 16;
3629                 break;
3630         case 0x30:
3631                 /*
3632                  * My money would be on there being a 24 bit interface bit in
3633                  * this table, but I have no example of a laptop bios with a
3634                  * 24 bit panel to confirm that. Hence we shout loudly if any
3635                  * bit other than bit 0 is set (I've not even seen bit 1)
3636                  */
3637                 if (bios->data[lvdsofs] > 1)
3638                         NV_ERROR(dev,
3639                                  "You have a very unusual laptop display; please report it\n");
3640                 /*
3641                  * No sign of the "power off for reset" or "reset for panel
3642                  * on" bits, but it's safer to assume we should
3643                  */
3644                 bios->fp.power_off_for_reset = true;
3645                 bios->fp.reset_after_pclk_change = true;
3646                 /*
3647                  * It's ok lvdsofs is wrong for nv4x edid case; dual_link is
3648                  * over-written, and BITbit1 isn't used
3649                  */
3650                 bios->fp.dual_link = bios->data[lvdsofs] & 1;
3651                 bios->fp.BITbit1 = bios->data[lvdsofs] & 2;
3652                 bios->fp.duallink_transition_clk = ROM16(bios->data[bios->fp.lvdsmanufacturerpointer + 5]) * 10;
3653                 break;
3654         case 0x40:
3655                 bios->fp.dual_link = bios->data[lvdsofs] & 1;
3656                 bios->fp.if_is_24bit = bios->data[lvdsofs] & 2;
3657                 bios->fp.strapless_is_24bit = bios->data[bios->fp.lvdsmanufacturerpointer + 4];
3658                 bios->fp.duallink_transition_clk = ROM16(bios->data[bios->fp.lvdsmanufacturerpointer + 5]) * 10;
3659                 break;
3660         }
3661
3662         /* set dual_link flag for EDID case */
3663         if (pxclk && (chip_version < 0x25 || chip_version > 0x28))
3664                 bios->fp.dual_link = (pxclk >= bios->fp.duallink_transition_clk);
3665
3666         *dl = bios->fp.dual_link;
3667
3668         return 0;
3669 }
3670
3671 static uint8_t *
3672 bios_output_config_match(struct drm_device *dev, struct dcb_entry *dcbent,
3673                          uint16_t record, int record_len, int record_nr)
3674 {
3675         struct drm_nouveau_private *dev_priv = dev->dev_private;
3676         struct nvbios *bios = &dev_priv->VBIOS;
3677         uint32_t entry;
3678         uint16_t table;
3679         int i, v;
3680
3681         for (i = 0; i < record_nr; i++, record += record_len) {
3682                 table = ROM16(bios->data[record]);
3683                 if (!table)
3684                         continue;
3685                 entry = ROM32(bios->data[table]);
3686
3687                 v = (entry & 0x000f0000) >> 16;
3688                 if (!(v & dcbent->or))
3689                         continue;
3690
3691                 v = (entry & 0x000000f0) >> 4;
3692                 if (v != dcbent->location)
3693                         continue;
3694
3695                 v = (entry & 0x0000000f);
3696                 if (v != dcbent->type)
3697                         continue;
3698
3699                 return &bios->data[table];
3700         }
3701
3702         return NULL;
3703 }
3704
3705 void *
3706 nouveau_bios_dp_table(struct drm_device *dev, struct dcb_entry *dcbent,
3707                       int *length)
3708 {
3709         struct drm_nouveau_private *dev_priv = dev->dev_private;
3710         struct nvbios *bios = &dev_priv->VBIOS;
3711         uint8_t *table;
3712
3713         if (!bios->display.dp_table_ptr) {
3714                 NV_ERROR(dev, "No pointer to DisplayPort table\n");
3715                 return NULL;
3716         }
3717         table = &bios->data[bios->display.dp_table_ptr];
3718
3719         if (table[0] != 0x21) {
3720                 NV_ERROR(dev, "DisplayPort table version 0x%02x unknown\n",
3721                          table[0]);
3722                 return NULL;
3723         }
3724
3725         *length = table[4];
3726         return bios_output_config_match(dev, dcbent,
3727                                         bios->display.dp_table_ptr + table[1],
3728                                         table[2], table[3]);
3729 }
3730
3731 int
3732 nouveau_bios_run_display_table(struct drm_device *dev, struct dcb_entry *dcbent,
3733                                uint32_t sub, int pxclk)
3734 {
3735         /*
3736          * The display script table is located by the BIT 'U' table.
3737          *
3738          * It contains an array of pointers to various tables describing
3739          * a particular output type.  The first 32-bits of the output
3740          * tables contains similar information to a DCB entry, and is
3741          * used to decide whether that particular table is suitable for
3742          * the output you want to access.
3743          *
3744          * The "record header length" field here seems to indicate the
3745          * offset of the first configuration entry in the output tables.
3746          * This is 10 on most cards I've seen, but 12 has been witnessed
3747          * on DP cards, and there's another script pointer within the
3748          * header.
3749          *
3750          * offset + 0   ( 8 bits): version
3751          * offset + 1   ( 8 bits): header length
3752          * offset + 2   ( 8 bits): record length
3753          * offset + 3   ( 8 bits): number of records
3754          * offset + 4   ( 8 bits): record header length
3755          * offset + 5   (16 bits): pointer to first output script table
3756          */
3757
3758         struct drm_nouveau_private *dev_priv = dev->dev_private;
3759         struct init_exec iexec = {true, false};
3760         struct nvbios *bios = &dev_priv->VBIOS;
3761         uint8_t *table = &bios->data[bios->display.script_table_ptr];
3762         uint8_t *otable = NULL;
3763         uint16_t script;
3764         int i = 0;
3765
3766         if (!bios->display.script_table_ptr) {
3767                 NV_ERROR(dev, "No pointer to output script table\n");
3768                 return 1;
3769         }
3770
3771         /*
3772          * Nothing useful has been in any of the pre-2.0 tables I've seen,
3773          * so until they are, we really don't need to care.
3774          */
3775         if (table[0] < 0x20)
3776                 return 1;
3777
3778         if (table[0] != 0x20 && table[0] != 0x21) {
3779                 NV_ERROR(dev, "Output script table version 0x%02x unknown\n",
3780                          table[0]);
3781                 return 1;
3782         }
3783
3784         /*
3785          * The output script tables describing a particular output type
3786          * look as follows:
3787          *
3788          * offset + 0   (32 bits): output this table matches (hash of DCB)
3789          * offset + 4   ( 8 bits): unknown
3790          * offset + 5   ( 8 bits): number of configurations
3791          * offset + 6   (16 bits): pointer to some script
3792          * offset + 8   (16 bits): pointer to some script
3793          *
3794          * headerlen == 10
3795          * offset + 10           : configuration 0
3796          *
3797          * headerlen == 12
3798          * offset + 10           : pointer to some script
3799          * offset + 12           : configuration 0
3800          *
3801          * Each config entry is as follows:
3802          *
3803          * offset + 0   (16 bits): unknown, assumed to be a match value
3804          * offset + 2   (16 bits): pointer to script table (clock set?)
3805          * offset + 4   (16 bits): pointer to script table (reset?)
3806          *
3807          * There doesn't appear to be a count value to say how many
3808          * entries exist in each script table, instead, a 0 value in
3809          * the first 16-bit word seems to indicate both the end of the
3810          * list and the default entry.  The second 16-bit word in the
3811          * script tables is a pointer to the script to execute.
3812          */
3813
3814         NV_DEBUG_KMS(dev, "Searching for output entry for %d %d %d\n",
3815                         dcbent->type, dcbent->location, dcbent->or);
3816         otable = bios_output_config_match(dev, dcbent, table[1] +
3817                                           bios->display.script_table_ptr,
3818                                           table[2], table[3]);
3819         if (!otable) {
3820                 NV_ERROR(dev, "Couldn't find matching output script table\n");
3821                 return 1;
3822         }
3823
3824         if (pxclk < -2 || pxclk > 0) {
3825                 /* Try to find matching script table entry */
3826                 for (i = 0; i < otable[5]; i++) {
3827                         if (ROM16(otable[table[4] + i*6]) == sub)
3828                                 break;
3829                 }
3830
3831                 if (i == otable[5]) {
3832                         NV_ERROR(dev, "Table 0x%04x not found for %d/%d, "
3833                                       "using first\n",
3834                                  sub, dcbent->type, dcbent->or);
3835                         i = 0;
3836                 }
3837         }
3838
3839         bios->display.output = dcbent;
3840
3841         if (pxclk == 0) {
3842                 script = ROM16(otable[6]);
3843                 if (!script) {
3844                         NV_DEBUG_KMS(dev, "output script 0 not found\n");
3845                         return 1;
3846                 }
3847
3848                 NV_TRACE(dev, "0x%04X: parsing output script 0\n", script);
3849                 parse_init_table(bios, script, &iexec);
3850         } else
3851         if (pxclk == -1) {
3852                 script = ROM16(otable[8]);
3853                 if (!script) {
3854                         NV_DEBUG_KMS(dev, "output script 1 not found\n");
3855                         return 1;
3856                 }
3857
3858                 NV_TRACE(dev, "0x%04X: parsing output script 1\n", script);
3859                 parse_init_table(bios, script, &iexec);
3860         } else
3861         if (pxclk == -2) {
3862                 if (table[4] >= 12)
3863                         script = ROM16(otable[10]);
3864                 else
3865                         script = 0;
3866                 if (!script) {
3867                         NV_DEBUG_KMS(dev, "output script 2 not found\n");
3868                         return 1;
3869                 }
3870
3871                 NV_TRACE(dev, "0x%04X: parsing output script 2\n", script);
3872                 parse_init_table(bios, script, &iexec);
3873         } else
3874         if (pxclk > 0) {
3875                 script = ROM16(otable[table[4] + i*6 + 2]);
3876                 if (script)
3877                         script = clkcmptable(bios, script, pxclk);
3878                 if (!script) {
3879                         NV_ERROR(dev, "clock script 0 not found\n");
3880                         return 1;
3881                 }
3882
3883                 NV_TRACE(dev, "0x%04X: parsing clock script 0\n", script);
3884                 parse_init_table(bios, script, &iexec);
3885         } else
3886         if (pxclk < 0) {
3887                 script = ROM16(otable[table[4] + i*6 + 4]);
3888                 if (script)
3889                         script = clkcmptable(bios, script, -pxclk);
3890                 if (!script) {
3891                         NV_DEBUG_KMS(dev, "clock script 1 not found\n");
3892                         return 1;
3893                 }
3894
3895                 NV_TRACE(dev, "0x%04X: parsing clock script 1\n", script);
3896                 parse_init_table(bios, script, &iexec);
3897         }
3898
3899         return 0;
3900 }
3901
3902
3903 int run_tmds_table(struct drm_device *dev, struct dcb_entry *dcbent, int head, int pxclk)
3904 {
3905         /*
3906          * the pxclk parameter is in kHz
3907          *
3908          * This runs the TMDS regs setting code found on BIT bios cards
3909          *
3910          * For ffs(or) == 1 use the first table, for ffs(or) == 2 and
3911          * ffs(or) == 3, use the second.
3912          */
3913
3914         struct drm_nouveau_private *dev_priv = dev->dev_private;
3915         struct nvbios *bios = &dev_priv->VBIOS;
3916         int cv = bios->pub.chip_version;
3917         uint16_t clktable = 0, scriptptr;
3918         uint32_t sel_clk_binding, sel_clk;
3919
3920         /* pre-nv17 off-chip tmds uses scripts, post nv17 doesn't */
3921         if (cv >= 0x17 && cv != 0x1a && cv != 0x20 &&
3922             dcbent->location != DCB_LOC_ON_CHIP)
3923                 return 0;
3924
3925         switch (ffs(dcbent->or)) {
3926         case 1:
3927                 clktable = bios->tmds.output0_script_ptr;
3928                 break;
3929         case 2:
3930         case 3:
3931                 clktable = bios->tmds.output1_script_ptr;
3932                 break;
3933         }
3934
3935         if (!clktable) {
3936                 NV_ERROR(dev, "Pixel clock comparison table not found\n");
3937                 return -EINVAL;
3938         }
3939
3940         scriptptr = clkcmptable(bios, clktable, pxclk);
3941
3942         if (!scriptptr) {
3943                 NV_ERROR(dev, "TMDS output init script not found\n");
3944                 return -ENOENT;
3945         }
3946
3947         /* don't let script change pll->head binding */
3948         sel_clk_binding = bios_rd32(bios, NV_PRAMDAC_SEL_CLK) & 0x50000;
3949         run_digital_op_script(dev, scriptptr, dcbent, head, pxclk >= 165000);
3950         sel_clk = NVReadRAMDAC(dev, 0, NV_PRAMDAC_SEL_CLK) & ~0x50000;
3951         NVWriteRAMDAC(dev, 0, NV_PRAMDAC_SEL_CLK, sel_clk | sel_clk_binding);
3952
3953         return 0;
3954 }
3955
3956 int get_pll_limits(struct drm_device *dev, uint32_t limit_match, struct pll_lims *pll_lim)
3957 {
3958         /*
3959          * PLL limits table
3960          *
3961          * Version 0x10: NV30, NV31
3962          * One byte header (version), one record of 24 bytes
3963          * Version 0x11: NV36 - Not implemented
3964          * Seems to have same record style as 0x10, but 3 records rather than 1
3965          * Version 0x20: Found on Geforce 6 cards
3966          * Trivial 4 byte BIT header. 31 (0x1f) byte record length
3967          * Version 0x21: Found on Geforce 7, 8 and some Geforce 6 cards
3968          * 5 byte header, fifth byte of unknown purpose. 35 (0x23) byte record
3969          * length in general, some (integrated) have an extra configuration byte
3970          * Version 0x30: Found on Geforce 8, separates the register mapping
3971          * from the limits tables.
3972          */
3973
3974         struct drm_nouveau_private *dev_priv = dev->dev_private;
3975         struct nvbios *bios = &dev_priv->VBIOS;
3976         int cv = bios->pub.chip_version, pllindex = 0;
3977         uint8_t pll_lim_ver = 0, headerlen = 0, recordlen = 0, entries = 0;
3978         uint32_t crystal_strap_mask, crystal_straps;
3979
3980         if (!bios->pll_limit_tbl_ptr) {
3981                 if (cv == 0x30 || cv == 0x31 || cv == 0x35 || cv == 0x36 ||
3982                     cv >= 0x40) {
3983                         NV_ERROR(dev, "Pointer to PLL limits table invalid\n");
3984                         return -EINVAL;
3985                 }
3986         } else
3987                 pll_lim_ver = bios->data[bios->pll_limit_tbl_ptr];
3988
3989         crystal_strap_mask = 1 << 6;
3990         /* open coded dev->twoHeads test */
3991         if (cv > 0x10 && cv != 0x15 && cv != 0x1a && cv != 0x20)
3992                 crystal_strap_mask |= 1 << 22;
3993         crystal_straps = nvReadEXTDEV(dev, NV_PEXTDEV_BOOT_0) &
3994                                                         crystal_strap_mask;
3995
3996         switch (pll_lim_ver) {
3997         /*
3998          * We use version 0 to indicate a pre limit table bios (single stage
3999          * pll) and load the hard coded limits instead.
4000          */
4001         case 0:
4002                 break;
4003         case 0x10:
4004         case 0x11:
4005                 /*
4006                  * Strictly v0x11 has 3 entries, but the last two don't seem
4007                  * to get used.
4008                  */
4009                 headerlen = 1;
4010                 recordlen = 0x18;
4011                 entries = 1;
4012                 pllindex = 0;
4013                 break;
4014         case 0x20:
4015         case 0x21:
4016         case 0x30:
4017         case 0x40:
4018                 headerlen = bios->data[bios->pll_limit_tbl_ptr + 1];
4019                 recordlen = bios->data[bios->pll_limit_tbl_ptr + 2];
4020                 entries = bios->data[bios->pll_limit_tbl_ptr + 3];
4021                 break;
4022         default:
4023                 NV_ERROR(dev, "PLL limits table revision 0x%X not currently "
4024                                 "supported\n", pll_lim_ver);
4025                 return -ENOSYS;
4026         }
4027
4028         /* initialize all members to zero */
4029         memset(pll_lim, 0, sizeof(struct pll_lims));
4030
4031         if (pll_lim_ver == 0x10 || pll_lim_ver == 0x11) {
4032                 uint8_t *pll_rec = &bios->data[bios->pll_limit_tbl_ptr + headerlen + recordlen * pllindex];
4033
4034                 pll_lim->vco1.minfreq = ROM32(pll_rec[0]);
4035                 pll_lim->vco1.maxfreq = ROM32(pll_rec[4]);
4036                 pll_lim->vco2.minfreq = ROM32(pll_rec[8]);
4037                 pll_lim->vco2.maxfreq = ROM32(pll_rec[12]);
4038                 pll_lim->vco1.min_inputfreq = ROM32(pll_rec[16]);
4039                 pll_lim->vco2.min_inputfreq = ROM32(pll_rec[20]);
4040                 pll_lim->vco1.max_inputfreq = pll_lim->vco2.max_inputfreq = INT_MAX;
4041
4042                 /* these values taken from nv30/31/36 */
4043                 pll_lim->vco1.min_n = 0x1;
4044                 if (cv == 0x36)
4045                         pll_lim->vco1.min_n = 0x5;
4046                 pll_lim->vco1.max_n = 0xff;
4047                 pll_lim->vco1.min_m = 0x1;
4048                 pll_lim->vco1.max_m = 0xd;
4049                 pll_lim->vco2.min_n = 0x4;
4050                 /*
4051                  * On nv30, 31, 36 (i.e. all cards with two stage PLLs with this
4052                  * table version (apart from nv35)), N2 is compared to
4053                  * maxN2 (0x46) and 10 * maxM2 (0x4), so set maxN2 to 0x28 and
4054                  * save a comparison
4055                  */
4056                 pll_lim->vco2.max_n = 0x28;
4057                 if (cv == 0x30 || cv == 0x35)
4058                         /* only 5 bits available for N2 on nv30/35 */
4059                         pll_lim->vco2.max_n = 0x1f;
4060                 pll_lim->vco2.min_m = 0x1;
4061                 pll_lim->vco2.max_m = 0x4;
4062                 pll_lim->max_log2p = 0x7;
4063                 pll_lim->max_usable_log2p = 0x6;
4064         } else if (pll_lim_ver == 0x20 || pll_lim_ver == 0x21) {
4065                 uint16_t plloffs = bios->pll_limit_tbl_ptr + headerlen;
4066                 uint32_t reg = 0; /* default match */
4067                 uint8_t *pll_rec;
4068                 int i;
4069
4070                 /*
4071                  * First entry is default match, if nothing better. warn if
4072                  * reg field nonzero
4073                  */
4074                 if (ROM32(bios->data[plloffs]))
4075                         NV_WARN(dev, "Default PLL limit entry has non-zero "
4076                                        "register field\n");
4077
4078                 if (limit_match > MAX_PLL_TYPES)
4079                         /* we've been passed a reg as the match */
4080                         reg = limit_match;
4081                 else /* limit match is a pll type */
4082                         for (i = 1; i < entries && !reg; i++) {
4083                                 uint32_t cmpreg = ROM32(bios->data[plloffs + recordlen * i]);
4084
4085                                 if (limit_match == NVPLL &&
4086                                     (cmpreg == NV_PRAMDAC_NVPLL_COEFF || cmpreg == 0x4000))
4087                                         reg = cmpreg;
4088                                 if (limit_match == MPLL &&
4089                                     (cmpreg == NV_PRAMDAC_MPLL_COEFF || cmpreg == 0x4020))
4090                                         reg = cmpreg;
4091                                 if (limit_match == VPLL1 &&
4092                                     (cmpreg == NV_PRAMDAC_VPLL_COEFF || cmpreg == 0x4010))
4093                                         reg = cmpreg;
4094                                 if (limit_match == VPLL2 &&
4095                                     (cmpreg == NV_RAMDAC_VPLL2 || cmpreg == 0x4018))
4096                                         reg = cmpreg;
4097                         }
4098
4099                 for (i = 1; i < entries; i++)
4100                         if (ROM32(bios->data[plloffs + recordlen * i]) == reg) {
4101                                 pllindex = i;
4102                                 break;
4103                         }
4104
4105                 pll_rec = &bios->data[plloffs + recordlen * pllindex];
4106
4107                 BIOSLOG(bios, "Loading PLL limits for reg 0x%08x\n",
4108                         pllindex ? reg : 0);
4109
4110                 /*
4111                  * Frequencies are stored in tables in MHz, kHz are more
4112                  * useful, so we convert.
4113                  */
4114
4115                 /* What output frequencies can each VCO generate? */
4116                 pll_lim->vco1.minfreq = ROM16(pll_rec[4]) * 1000;
4117                 pll_lim->vco1.maxfreq = ROM16(pll_rec[6]) * 1000;
4118                 pll_lim->vco2.minfreq = ROM16(pll_rec[8]) * 1000;
4119                 pll_lim->vco2.maxfreq = ROM16(pll_rec[10]) * 1000;
4120
4121                 /* What input frequencies they accept (past the m-divider)? */
4122                 pll_lim->vco1.min_inputfreq = ROM16(pll_rec[12]) * 1000;
4123                 pll_lim->vco2.min_inputfreq = ROM16(pll_rec[14]) * 1000;
4124                 pll_lim->vco1.max_inputfreq = ROM16(pll_rec[16]) * 1000;
4125                 pll_lim->vco2.max_inputfreq = ROM16(pll_rec[18]) * 1000;
4126
4127                 /* What values are accepted as multiplier and divider? */
4128                 pll_lim->vco1.min_n = pll_rec[20];
4129                 pll_lim->vco1.max_n = pll_rec[21];
4130                 pll_lim->vco1.min_m = pll_rec[22];
4131                 pll_lim->vco1.max_m = pll_rec[23];
4132                 pll_lim->vco2.min_n = pll_rec[24];
4133                 pll_lim->vco2.max_n = pll_rec[25];
4134                 pll_lim->vco2.min_m = pll_rec[26];
4135                 pll_lim->vco2.max_m = pll_rec[27];
4136
4137                 pll_lim->max_usable_log2p = pll_lim->max_log2p = pll_rec[29];
4138                 if (pll_lim->max_log2p > 0x7)
4139                         /* pll decoding in nv_hw.c assumes never > 7 */
4140                         NV_WARN(dev, "Max log2 P value greater than 7 (%d)\n",
4141                                 pll_lim->max_log2p);
4142                 if (cv < 0x60)
4143                         pll_lim->max_usable_log2p = 0x6;
4144                 pll_lim->log2p_bias = pll_rec[30];
4145
4146                 if (recordlen > 0x22)
4147                         pll_lim->refclk = ROM32(pll_rec[31]);
4148
4149                 if (recordlen > 0x23 && pll_rec[35])
4150                         NV_WARN(dev,
4151                                 "Bits set in PLL configuration byte (%x)\n",
4152                                 pll_rec[35]);
4153
4154                 /* C51 special not seen elsewhere */
4155                 if (cv == 0x51 && !pll_lim->refclk) {
4156                         uint32_t sel_clk = bios_rd32(bios, NV_PRAMDAC_SEL_CLK);
4157
4158                         if (((limit_match == NV_PRAMDAC_VPLL_COEFF || limit_match == VPLL1) && sel_clk & 0x20) ||
4159                             ((limit_match == NV_RAMDAC_VPLL2 || limit_match == VPLL2) && sel_clk & 0x80)) {
4160                                 if (bios_idxprt_rd(bios, NV_CIO_CRX__COLOR, NV_CIO_CRE_CHIP_ID_INDEX) < 0xa3)
4161                                         pll_lim->refclk = 200000;
4162                                 else
4163                                         pll_lim->refclk = 25000;
4164                         }
4165                 }
4166         } else if (pll_lim_ver == 0x30) { /* ver 0x30 */
4167                 uint8_t *entry = &bios->data[bios->pll_limit_tbl_ptr + headerlen];
4168                 uint8_t *record = NULL;
4169                 int i;
4170
4171                 BIOSLOG(bios, "Loading PLL limits for register 0x%08x\n",
4172                         limit_match);
4173
4174                 for (i = 0; i < entries; i++, entry += recordlen) {
4175                         if (ROM32(entry[3]) == limit_match) {
4176                                 record = &bios->data[ROM16(entry[1])];
4177                                 break;
4178                         }
4179                 }
4180
4181                 if (!record) {
4182                         NV_ERROR(dev, "Register 0x%08x not found in PLL "
4183                                  "limits table", limit_match);
4184                         return -ENOENT;
4185                 }
4186
4187                 pll_lim->vco1.minfreq = ROM16(record[0]) * 1000;
4188                 pll_lim->vco1.maxfreq = ROM16(record[2]) * 1000;
4189                 pll_lim->vco2.minfreq = ROM16(record[4]) * 1000;
4190                 pll_lim->vco2.maxfreq = ROM16(record[6]) * 1000;
4191                 pll_lim->vco1.min_inputfreq = ROM16(record[8]) * 1000;
4192                 pll_lim->vco2.min_inputfreq = ROM16(record[10]) * 1000;
4193                 pll_lim->vco1.max_inputfreq = ROM16(record[12]) * 1000;
4194                 pll_lim->vco2.max_inputfreq = ROM16(record[14]) * 1000;
4195                 pll_lim->vco1.min_n = record[16];
4196                 pll_lim->vco1.max_n = record[17];
4197                 pll_lim->vco1.min_m = record[18];
4198                 pll_lim->vco1.max_m = record[19];
4199                 pll_lim->vco2.min_n = record[20];
4200                 pll_lim->vco2.max_n = record[21];
4201                 pll_lim->vco2.min_m = record[22];
4202                 pll_lim->vco2.max_m = record[23];
4203                 pll_lim->max_usable_log2p = pll_lim->max_log2p = record[25];
4204                 pll_lim->log2p_bias = record[27];
4205                 pll_lim->refclk = ROM32(record[28]);
4206         } else if (pll_lim_ver) { /* ver 0x40 */
4207                 uint8_t *entry = &bios->data[bios->pll_limit_tbl_ptr + headerlen];
4208                 uint8_t *record = NULL;
4209                 int i;
4210
4211                 BIOSLOG(bios, "Loading PLL limits for register 0x%08x\n",
4212                         limit_match);
4213
4214                 for (i = 0; i < entries; i++, entry += recordlen) {
4215                         if (ROM32(entry[3]) == limit_match) {
4216                                 record = &bios->data[ROM16(entry[1])];
4217                                 break;
4218                         }
4219                 }
4220
4221                 if (!record) {
4222                         NV_ERROR(dev, "Register 0x%08x not found in PLL "
4223                                  "limits table", limit_match);
4224                         return -ENOENT;
4225                 }
4226
4227                 pll_lim->vco1.minfreq = ROM16(record[0]) * 1000;
4228                 pll_lim->vco1.maxfreq = ROM16(record[2]) * 1000;
4229                 pll_lim->vco1.min_inputfreq = ROM16(record[4]) * 1000;
4230                 pll_lim->vco1.max_inputfreq = ROM16(record[6]) * 1000;
4231                 pll_lim->vco1.min_m = record[8];
4232                 pll_lim->vco1.max_m = record[9];
4233                 pll_lim->vco1.min_n = record[10];
4234                 pll_lim->vco1.max_n = record[11];
4235                 pll_lim->min_p = record[12];
4236                 pll_lim->max_p = record[13];
4237                 /* where did this go to?? */
4238                 if (limit_match == 0x00614100 || limit_match == 0x00614900)
4239                         pll_lim->refclk = 27000;
4240                 else
4241                         pll_lim->refclk = 100000;
4242         }
4243
4244         /*
4245          * By now any valid limit table ought to have set a max frequency for
4246          * vco1, so if it's zero it's either a pre limit table bios, or one
4247          * with an empty limit table (seen on nv18)
4248          */
4249         if (!pll_lim->vco1.maxfreq) {
4250                 pll_lim->vco1.minfreq = bios->fminvco;
4251                 pll_lim->vco1.maxfreq = bios->fmaxvco;
4252                 pll_lim->vco1.min_inputfreq = 0;
4253                 pll_lim->vco1.max_inputfreq = INT_MAX;
4254                 pll_lim->vco1.min_n = 0x1;
4255                 pll_lim->vco1.max_n = 0xff;
4256                 pll_lim->vco1.min_m = 0x1;
4257                 if (crystal_straps == 0) {
4258                         /* nv05 does this, nv11 doesn't, nv10 unknown */
4259                         if (cv < 0x11)
4260                                 pll_lim->vco1.min_m = 0x7;
4261                         pll_lim->vco1.max_m = 0xd;
4262                 } else {
4263                         if (cv < 0x11)
4264                                 pll_lim->vco1.min_m = 0x8;
4265                         pll_lim->vco1.max_m = 0xe;
4266                 }
4267                 if (cv < 0x17 || cv == 0x1a || cv == 0x20)
4268                         pll_lim->max_log2p = 4;
4269                 else
4270                         pll_lim->max_log2p = 5;
4271                 pll_lim->max_usable_log2p = pll_lim->max_log2p;
4272         }
4273
4274         if (!pll_lim->refclk)
4275                 switch (crystal_straps) {
4276                 case 0:
4277                         pll_lim->refclk = 13500;
4278                         break;
4279                 case (1 << 6):
4280                         pll_lim->refclk = 14318;
4281                         break;
4282                 case (1 << 22):
4283                         pll_lim->refclk = 27000;
4284                         break;
4285                 case (1 << 22 | 1 << 6):
4286                         pll_lim->refclk = 25000;
4287                         break;
4288                 }
4289
4290 #if 0 /* for easy debugging */
4291         ErrorF("pll.vco1.minfreq: %d\n", pll_lim->vco1.minfreq);
4292         ErrorF("pll.vco1.maxfreq: %d\n", pll_lim->vco1.maxfreq);
4293         ErrorF("pll.vco2.minfreq: %d\n", pll_lim->vco2.minfreq);
4294         ErrorF("pll.vco2.maxfreq: %d\n", pll_lim->vco2.maxfreq);
4295
4296         ErrorF("pll.vco1.min_inputfreq: %d\n", pll_lim->vco1.min_inputfreq);
4297         ErrorF("pll.vco1.max_inputfreq: %d\n", pll_lim->vco1.max_inputfreq);
4298         ErrorF("pll.vco2.min_inputfreq: %d\n", pll_lim->vco2.min_inputfreq);
4299         ErrorF("pll.vco2.max_inputfreq: %d\n", pll_lim->vco2.max_inputfreq);
4300
4301         ErrorF("pll.vco1.min_n: %d\n", pll_lim->vco1.min_n);
4302         ErrorF("pll.vco1.max_n: %d\n", pll_lim->vco1.max_n);
4303         ErrorF("pll.vco1.min_m: %d\n", pll_lim->vco1.min_m);
4304         ErrorF("pll.vco1.max_m: %d\n", pll_lim->vco1.max_m);
4305         ErrorF("pll.vco2.min_n: %d\n", pll_lim->vco2.min_n);
4306         ErrorF("pll.vco2.max_n: %d\n", pll_lim->vco2.max_n);
4307         ErrorF("pll.vco2.min_m: %d\n", pll_lim->vco2.min_m);
4308         ErrorF("pll.vco2.max_m: %d\n", pll_lim->vco2.max_m);
4309
4310         ErrorF("pll.max_log2p: %d\n", pll_lim->max_log2p);
4311         ErrorF("pll.log2p_bias: %d\n", pll_lim->log2p_bias);
4312
4313         ErrorF("pll.refclk: %d\n", pll_lim->refclk);
4314 #endif
4315
4316         return 0;
4317 }
4318
4319 static void parse_bios_version(struct drm_device *dev, struct nvbios *bios, uint16_t offset)
4320 {
4321         /*
4322          * offset + 0  (8 bits): Micro version
4323          * offset + 1  (8 bits): Minor version
4324          * offset + 2  (8 bits): Chip version
4325          * offset + 3  (8 bits): Major version
4326          */
4327
4328         bios->major_version = bios->data[offset + 3];
4329         bios->pub.chip_version = bios->data[offset + 2];
4330         NV_TRACE(dev, "Bios version %02x.%02x.%02x.%02x\n",
4331                  bios->data[offset + 3], bios->data[offset + 2],
4332                  bios->data[offset + 1], bios->data[offset]);
4333 }
4334
4335 static void parse_script_table_pointers(struct nvbios *bios, uint16_t offset)
4336 {
4337         /*
4338          * Parses the init table segment for pointers used in script execution.
4339          *
4340          * offset + 0  (16 bits): init script tables pointer
4341          * offset + 2  (16 bits): macro index table pointer
4342          * offset + 4  (16 bits): macro table pointer
4343          * offset + 6  (16 bits): condition table pointer
4344          * offset + 8  (16 bits): io condition table pointer
4345          * offset + 10 (16 bits): io flag condition table pointer
4346          * offset + 12 (16 bits): init function table pointer
4347          */
4348
4349         bios->init_script_tbls_ptr = ROM16(bios->data[offset]);
4350         bios->macro_index_tbl_ptr = ROM16(bios->data[offset + 2]);
4351         bios->macro_tbl_ptr = ROM16(bios->data[offset + 4]);
4352         bios->condition_tbl_ptr = ROM16(bios->data[offset + 6]);
4353         bios->io_condition_tbl_ptr = ROM16(bios->data[offset + 8]);
4354         bios->io_flag_condition_tbl_ptr = ROM16(bios->data[offset + 10]);
4355         bios->init_function_tbl_ptr = ROM16(bios->data[offset + 12]);
4356 }
4357
4358 static int parse_bit_A_tbl_entry(struct drm_device *dev, struct nvbios *bios, struct bit_entry *bitentry)
4359 {
4360         /*
4361          * Parses the load detect values for g80 cards.
4362          *
4363          * offset + 0 (16 bits): loadval table pointer
4364          */
4365
4366         uint16_t load_table_ptr;
4367         uint8_t version, headerlen, entrylen, num_entries;
4368
4369         if (bitentry->length != 3) {
4370                 NV_ERROR(dev, "Do not understand BIT A table\n");
4371                 return -EINVAL;
4372         }
4373
4374         load_table_ptr = ROM16(bios->data[bitentry->offset]);
4375
4376         if (load_table_ptr == 0x0) {
4377                 NV_ERROR(dev, "Pointer to BIT loadval table invalid\n");
4378                 return -EINVAL;
4379         }
4380
4381         version = bios->data[load_table_ptr];
4382
4383         if (version != 0x10) {
4384                 NV_ERROR(dev, "BIT loadval table version %d.%d not supported\n",
4385                          version >> 4, version & 0xF);
4386                 return -ENOSYS;
4387         }
4388
4389         headerlen = bios->data[load_table_ptr + 1];
4390         entrylen = bios->data[load_table_ptr + 2];
4391         num_entries = bios->data[load_table_ptr + 3];
4392
4393         if (headerlen != 4 || entrylen != 4 || num_entries != 2) {
4394                 NV_ERROR(dev, "Do not understand BIT loadval table\n");
4395                 return -EINVAL;
4396         }
4397
4398         /* First entry is normal dac, 2nd tv-out perhaps? */
4399         bios->pub.dactestval = ROM32(bios->data[load_table_ptr + headerlen]) & 0x3ff;
4400
4401         return 0;
4402 }
4403
4404 static int parse_bit_C_tbl_entry(struct drm_device *dev, struct nvbios *bios, struct bit_entry *bitentry)
4405 {
4406         /*
4407          * offset + 8  (16 bits): PLL limits table pointer
4408          *
4409          * There's more in here, but that's unknown.
4410          */
4411
4412         if (bitentry->length < 10) {
4413                 NV_ERROR(dev, "Do not understand BIT C table\n");
4414                 return -EINVAL;
4415         }
4416
4417         bios->pll_limit_tbl_ptr = ROM16(bios->data[bitentry->offset + 8]);
4418
4419         return 0;
4420 }
4421
4422 static int parse_bit_display_tbl_entry(struct drm_device *dev, struct nvbios *bios, struct bit_entry *bitentry)
4423 {
4424         /*
4425          * Parses the flat panel table segment that the bit entry points to.
4426          * Starting at bitentry->offset:
4427          *
4428          * offset + 0  (16 bits): ??? table pointer - seems to have 18 byte
4429          * records beginning with a freq.
4430          * offset + 2  (16 bits): mode table pointer
4431          */
4432
4433         if (bitentry->length != 4) {
4434                 NV_ERROR(dev, "Do not understand BIT display table\n");
4435                 return -EINVAL;
4436         }
4437
4438         bios->fp.fptablepointer = ROM16(bios->data[bitentry->offset + 2]);
4439
4440         return 0;
4441 }
4442
4443 static int parse_bit_init_tbl_entry(struct drm_device *dev, struct nvbios *bios, struct bit_entry *bitentry)
4444 {
4445         /*
4446          * Parses the init table segment that the bit entry points to.
4447          *
4448          * See parse_script_table_pointers for layout
4449          */
4450
4451         if (bitentry->length < 14) {
4452                 NV_ERROR(dev, "Do not understand init table\n");
4453                 return -EINVAL;
4454         }
4455
4456         parse_script_table_pointers(bios, bitentry->offset);
4457
4458         if (bitentry->length >= 16)
4459                 bios->some_script_ptr = ROM16(bios->data[bitentry->offset + 14]);
4460         if (bitentry->length >= 18)
4461                 bios->init96_tbl_ptr = ROM16(bios->data[bitentry->offset + 16]);
4462
4463         return 0;
4464 }
4465
4466 static int parse_bit_i_tbl_entry(struct drm_device *dev, struct nvbios *bios, struct bit_entry *bitentry)
4467 {
4468         /*
4469          * BIT 'i' (info?) table
4470          *
4471          * offset + 0  (32 bits): BIOS version dword (as in B table)
4472          * offset + 5  (8  bits): BIOS feature byte (same as for BMP?)
4473          * offset + 13 (16 bits): pointer to table containing DAC load
4474          * detection comparison values
4475          *
4476          * There's other things in the table, purpose unknown
4477          */
4478
4479         uint16_t daccmpoffset;
4480         uint8_t dacver, dacheaderlen;
4481
4482         if (bitentry->length < 6) {
4483                 NV_ERROR(dev, "BIT i table too short for needed information\n");
4484                 return -EINVAL;
4485         }
4486
4487         parse_bios_version(dev, bios, bitentry->offset);
4488
4489         /*
4490          * bit 4 seems to indicate a mobile bios (doesn't suffer from BMP's
4491          * Quadro identity crisis), other bits possibly as for BMP feature byte
4492          */
4493         bios->feature_byte = bios->data[bitentry->offset + 5];
4494         bios->is_mobile = bios->feature_byte & FEATURE_MOBILE;
4495
4496         if (bitentry->length < 15) {
4497                 NV_WARN(dev, "BIT i table not long enough for DAC load "
4498                                "detection comparison table\n");
4499                 return -EINVAL;
4500         }
4501
4502         daccmpoffset = ROM16(bios->data[bitentry->offset + 13]);
4503
4504         /* doesn't exist on g80 */
4505         if (!daccmpoffset)
4506                 return 0;
4507
4508         /*
4509          * The first value in the table, following the header, is the
4510          * comparison value, the second entry is a comparison value for
4511          * TV load detection.
4512          */
4513
4514         dacver = bios->data[daccmpoffset];
4515         dacheaderlen = bios->data[daccmpoffset + 1];
4516
4517         if (dacver != 0x00 && dacver != 0x10) {
4518                 NV_WARN(dev, "DAC load detection comparison table version "
4519                                "%d.%d not known\n", dacver >> 4, dacver & 0xf);
4520                 return -ENOSYS;
4521         }
4522
4523         bios->pub.dactestval = ROM32(bios->data[daccmpoffset + dacheaderlen]);
4524         bios->pub.tvdactestval = ROM32(bios->data[daccmpoffset + dacheaderlen + 4]);
4525
4526         return 0;
4527 }
4528
4529 static int parse_bit_lvds_tbl_entry(struct drm_device *dev, struct nvbios *bios, struct bit_entry *bitentry)
4530 {
4531         /*
4532          * Parses the LVDS table segment that the bit entry points to.
4533          * Starting at bitentry->offset:
4534          *
4535          * offset + 0  (16 bits): LVDS strap xlate table pointer
4536          */
4537
4538         if (bitentry->length != 2) {
4539                 NV_ERROR(dev, "Do not understand BIT LVDS table\n");
4540                 return -EINVAL;
4541         }
4542
4543         /*
4544          * No idea if it's still called the LVDS manufacturer table, but
4545          * the concept's close enough.
4546          */
4547         bios->fp.lvdsmanufacturerpointer = ROM16(bios->data[bitentry->offset]);
4548
4549         return 0;
4550 }
4551
4552 static int
4553 parse_bit_M_tbl_entry(struct drm_device *dev, struct nvbios *bios,
4554                       struct bit_entry *bitentry)
4555 {
4556         /*
4557          * offset + 2  (8  bits): number of options in an
4558          *      INIT_RAM_RESTRICT_ZM_REG_GROUP opcode option set
4559          * offset + 3  (16 bits): pointer to strap xlate table for RAM
4560          *      restrict option selection
4561          *
4562          * There's a bunch of bits in this table other than the RAM restrict
4563          * stuff that we don't use - their use currently unknown
4564          */
4565
4566         /*
4567          * Older bios versions don't have a sufficiently long table for
4568          * what we want
4569          */
4570         if (bitentry->length < 0x5)
4571                 return 0;
4572
4573         if (bitentry->id[1] < 2) {
4574                 bios->ram_restrict_group_count = bios->data[bitentry->offset + 2];
4575                 bios->ram_restrict_tbl_ptr = ROM16(bios->data[bitentry->offset + 3]);
4576         } else {
4577                 bios->ram_restrict_group_count = bios->data[bitentry->offset + 0];
4578                 bios->ram_restrict_tbl_ptr = ROM16(bios->data[bitentry->offset + 1]);
4579         }
4580
4581         return 0;
4582 }
4583
4584 static int parse_bit_tmds_tbl_entry(struct drm_device *dev, struct nvbios *bios, struct bit_entry *bitentry)
4585 {
4586         /*
4587          * Parses the pointer to the TMDS table
4588          *
4589          * Starting at bitentry->offset:
4590          *
4591          * offset + 0  (16 bits): TMDS table pointer
4592          *
4593          * The TMDS table is typically found just before the DCB table, with a
4594          * characteristic signature of 0x11,0x13 (1.1 being version, 0x13 being
4595          * length?)
4596          *
4597          * At offset +7 is a pointer to a script, which I don't know how to
4598          * run yet.
4599          * At offset +9 is a pointer to another script, likewise
4600          * Offset +11 has a pointer to a table where the first word is a pxclk
4601          * frequency and the second word a pointer to a script, which should be
4602          * run if the comparison pxclk frequency is less than the pxclk desired.
4603          * This repeats for decreasing comparison frequencies
4604          * Offset +13 has a pointer to a similar table
4605          * The selection of table (and possibly +7/+9 script) is dictated by
4606          * "or" from the DCB.
4607          */
4608
4609         uint16_t tmdstableptr, script1, script2;
4610
4611         if (bitentry->length != 2) {
4612                 NV_ERROR(dev, "Do not understand BIT TMDS table\n");
4613                 return -EINVAL;
4614         }
4615
4616         tmdstableptr = ROM16(bios->data[bitentry->offset]);
4617
4618         if (tmdstableptr == 0x0) {
4619                 NV_ERROR(dev, "Pointer to TMDS table invalid\n");
4620                 return -EINVAL;
4621         }
4622
4623         /* nv50+ has v2.0, but we don't parse it atm */
4624         if (bios->data[tmdstableptr] != 0x11) {
4625                 NV_WARN(dev,
4626                         "TMDS table revision %d.%d not currently supported\n",
4627                         bios->data[tmdstableptr] >> 4, bios->data[tmdstableptr] & 0xf);
4628                 return -ENOSYS;
4629         }
4630
4631         /*
4632          * These two scripts are odd: they don't seem to get run even when
4633          * they are not stubbed.
4634          */
4635         script1 = ROM16(bios->data[tmdstableptr + 7]);
4636         script2 = ROM16(bios->data[tmdstableptr + 9]);
4637         if (bios->data[script1] != 'q' || bios->data[script2] != 'q')
4638                 NV_WARN(dev, "TMDS table script pointers not stubbed\n");
4639
4640         bios->tmds.output0_script_ptr = ROM16(bios->data[tmdstableptr + 11]);
4641         bios->tmds.output1_script_ptr = ROM16(bios->data[tmdstableptr + 13]);
4642
4643         return 0;
4644 }
4645
4646 static int
4647 parse_bit_U_tbl_entry(struct drm_device *dev, struct nvbios *bios,
4648                       struct bit_entry *bitentry)
4649 {
4650         /*
4651          * Parses the pointer to the G80 output script tables
4652          *
4653          * Starting at bitentry->offset:
4654          *
4655          * offset + 0  (16 bits): output script table pointer
4656          */
4657
4658         uint16_t outputscripttableptr;
4659
4660         if (bitentry->length != 3) {
4661                 NV_ERROR(dev, "Do not understand BIT U table\n");
4662                 return -EINVAL;
4663         }
4664
4665         outputscripttableptr = ROM16(bios->data[bitentry->offset]);
4666         bios->display.script_table_ptr = outputscripttableptr;
4667         return 0;
4668 }
4669
4670 static int
4671 parse_bit_displayport_tbl_entry(struct drm_device *dev, struct nvbios *bios,
4672                                 struct bit_entry *bitentry)
4673 {
4674         bios->display.dp_table_ptr = ROM16(bios->data[bitentry->offset]);
4675         return 0;
4676 }
4677
4678 struct bit_table {
4679         const char id;
4680         int (* const parse_fn)(struct drm_device *, struct nvbios *, struct bit_entry *);
4681 };
4682
4683 #define BIT_TABLE(id, funcid) ((struct bit_table){ id, parse_bit_##funcid##_tbl_entry })
4684
4685 static int
4686 parse_bit_table(struct nvbios *bios, const uint16_t bitoffset,
4687                 struct bit_table *table)
4688 {
4689         struct drm_device *dev = bios->dev;
4690         uint8_t maxentries = bios->data[bitoffset + 4];
4691         int i, offset;
4692         struct bit_entry bitentry;
4693
4694         for (i = 0, offset = bitoffset + 6; i < maxentries; i++, offset += 6) {
4695                 bitentry.id[0] = bios->data[offset];
4696
4697                 if (bitentry.id[0] != table->id)
4698                         continue;
4699
4700                 bitentry.id[1] = bios->data[offset + 1];
4701                 bitentry.length = ROM16(bios->data[offset + 2]);
4702                 bitentry.offset = ROM16(bios->data[offset + 4]);
4703
4704                 return table->parse_fn(dev, bios, &bitentry);
4705         }
4706
4707         NV_INFO(dev, "BIT table '%c' not found\n", table->id);
4708         return -ENOSYS;
4709 }
4710
4711 static int
4712 parse_bit_structure(struct nvbios *bios, const uint16_t bitoffset)
4713 {
4714         int ret;
4715
4716         /*
4717          * The only restriction on parsing order currently is having 'i' first
4718          * for use of bios->*_version or bios->feature_byte while parsing;
4719          * functions shouldn't be actually *doing* anything apart from pulling
4720          * data from the image into the bios struct, thus no interdependencies
4721          */
4722         ret = parse_bit_table(bios, bitoffset, &BIT_TABLE('i', i));
4723         if (ret) /* info? */
4724                 return ret;
4725         if (bios->major_version >= 0x60) /* g80+ */
4726                 parse_bit_table(bios, bitoffset, &BIT_TABLE('A', A));
4727         ret = parse_bit_table(bios, bitoffset, &BIT_TABLE('C', C));
4728         if (ret)
4729                 return ret;
4730         parse_bit_table(bios, bitoffset, &BIT_TABLE('D', display));
4731         ret = parse_bit_table(bios, bitoffset, &BIT_TABLE('I', init));
4732         if (ret)
4733                 return ret;
4734         parse_bit_table(bios, bitoffset, &BIT_TABLE('M', M)); /* memory? */
4735         parse_bit_table(bios, bitoffset, &BIT_TABLE('L', lvds));
4736         parse_bit_table(bios, bitoffset, &BIT_TABLE('T', tmds));
4737         parse_bit_table(bios, bitoffset, &BIT_TABLE('U', U));
4738         parse_bit_table(bios, bitoffset, &BIT_TABLE('d', displayport));
4739
4740         return 0;
4741 }
4742
4743 static int parse_bmp_structure(struct drm_device *dev, struct nvbios *bios, unsigned int offset)
4744 {
4745         /*
4746          * Parses the BMP structure for useful things, but does not act on them
4747          *
4748          * offset +   5: BMP major version
4749          * offset +   6: BMP minor version
4750          * offset +   9: BMP feature byte
4751          * offset +  10: BCD encoded BIOS version
4752          *
4753          * offset +  18: init script table pointer (for bios versions < 5.10h)
4754          * offset +  20: extra init script table pointer (for bios
4755          * versions < 5.10h)
4756          *
4757          * offset +  24: memory init table pointer (used on early bios versions)
4758          * offset +  26: SDR memory sequencing setup data table
4759          * offset +  28: DDR memory sequencing setup data table
4760          *
4761          * offset +  54: index of I2C CRTC pair to use for CRT output
4762          * offset +  55: index of I2C CRTC pair to use for TV output
4763          * offset +  56: index of I2C CRTC pair to use for flat panel output
4764          * offset +  58: write CRTC index for I2C pair 0
4765          * offset +  59: read CRTC index for I2C pair 0
4766          * offset +  60: write CRTC index for I2C pair 1
4767          * offset +  61: read CRTC index for I2C pair 1
4768          *
4769          * offset +  67: maximum internal PLL frequency (single stage PLL)
4770          * offset +  71: minimum internal PLL frequency (single stage PLL)
4771          *
4772          * offset +  75: script table pointers, as described in
4773          * parse_script_table_pointers
4774          *
4775          * offset +  89: TMDS single link output A table pointer
4776          * offset +  91: TMDS single link output B table pointer
4777          * offset +  95: LVDS single link output A table pointer
4778          * offset + 105: flat panel timings table pointer
4779          * offset + 107: flat panel strapping translation table pointer
4780          * offset + 117: LVDS manufacturer panel config table pointer
4781          * offset + 119: LVDS manufacturer strapping translation table pointer
4782          *
4783          * offset + 142: PLL limits table pointer
4784          *
4785          * offset + 156: minimum pixel clock for LVDS dual link
4786          */
4787
4788         uint8_t *bmp = &bios->data[offset], bmp_version_major, bmp_version_minor;
4789         uint16_t bmplength;
4790         uint16_t legacy_scripts_offset, legacy_i2c_offset;
4791
4792         /* load needed defaults in case we can't parse this info */
4793         bios->bdcb.dcb.i2c[0].write = NV_CIO_CRE_DDC_WR__INDEX;
4794         bios->bdcb.dcb.i2c[0].read = NV_CIO_CRE_DDC_STATUS__INDEX;
4795         bios->bdcb.dcb.i2c[1].write = NV_CIO_CRE_DDC0_WR__INDEX;
4796         bios->bdcb.dcb.i2c[1].read = NV_CIO_CRE_DDC0_STATUS__INDEX;
4797         bios->pub.digital_min_front_porch = 0x4b;
4798         bios->fmaxvco = 256000;
4799         bios->fminvco = 128000;
4800         bios->fp.duallink_transition_clk = 90000;
4801
4802         bmp_version_major = bmp[5];
4803         bmp_version_minor = bmp[6];
4804
4805         NV_TRACE(dev, "BMP version %d.%d\n",
4806                  bmp_version_major, bmp_version_minor);
4807
4808         /*
4809          * Make sure that 0x36 is blank and can't be mistaken for a DCB
4810          * pointer on early versions
4811          */
4812         if (bmp_version_major < 5)
4813                 *(uint16_t *)&bios->data[0x36] = 0;
4814
4815         /*
4816          * Seems that the minor version was 1 for all major versions prior
4817          * to 5. Version 6 could theoretically exist, but I suspect BIT
4818          * happened instead.
4819          */
4820         if ((bmp_version_major < 5 && bmp_version_minor != 1) || bmp_version_major > 5) {
4821                 NV_ERROR(dev, "You have an unsupported BMP version. "
4822                                 "Please send in your bios\n");
4823                 return -ENOSYS;
4824         }
4825
4826         if (bmp_version_major == 0)
4827                 /* nothing that's currently useful in this version */
4828                 return 0;
4829         else if (bmp_version_major == 1)
4830                 bmplength = 44; /* exact for 1.01 */
4831         else if (bmp_version_major == 2)
4832                 bmplength = 48; /* exact for 2.01 */
4833         else if (bmp_version_major == 3)
4834                 bmplength = 54;
4835                 /* guessed - mem init tables added in this version */
4836         else if (bmp_version_major == 4 || bmp_version_minor < 0x1)
4837                 /* don't know if 5.0 exists... */
4838                 bmplength = 62;
4839                 /* guessed - BMP I2C indices added in version 4*/
4840         else if (bmp_version_minor < 0x6)
4841                 bmplength = 67; /* exact for 5.01 */
4842         else if (bmp_version_minor < 0x10)
4843                 bmplength = 75; /* exact for 5.06 */
4844         else if (bmp_version_minor == 0x10)
4845                 bmplength = 89; /* exact for 5.10h */
4846         else if (bmp_version_minor < 0x14)
4847                 bmplength = 118; /* exact for 5.11h */
4848         else if (bmp_version_minor < 0x24)
4849                 /*
4850                  * Not sure of version where pll limits came in;
4851                  * certainly exist by 0x24 though.
4852                  */
4853                 /* length not exact: this is long enough to get lvds members */
4854                 bmplength = 123;
4855         else if (bmp_version_minor < 0x27)
4856                 /*
4857                  * Length not exact: this is long enough to get pll limit
4858                  * member
4859                  */
4860                 bmplength = 144;
4861         else
4862                 /*
4863                  * Length not exact: this is long enough to get dual link
4864                  * transition clock.
4865                  */
4866                 bmplength = 158;
4867
4868         /* checksum */
4869         if (nv_cksum(bmp, 8)) {
4870                 NV_ERROR(dev, "Bad BMP checksum\n");
4871                 return -EINVAL;
4872         }
4873
4874         /*
4875          * Bit 4 seems to indicate either a mobile bios or a quadro card --
4876          * mobile behaviour consistent (nv11+), quadro only seen nv18gl-nv36gl
4877          * (not nv10gl), bit 5 that the flat panel tables are present, and
4878          * bit 6 a tv bios.
4879          */
4880         bios->feature_byte = bmp[9];
4881
4882         parse_bios_version(dev, bios, offset + 10);
4883
4884         if (bmp_version_major < 5 || bmp_version_minor < 0x10)
4885                 bios->old_style_init = true;
4886         legacy_scripts_offset = 18;
4887         if (bmp_version_major < 2)
4888                 legacy_scripts_offset -= 4;
4889         bios->init_script_tbls_ptr = ROM16(bmp[legacy_scripts_offset]);
4890         bios->extra_init_script_tbl_ptr = ROM16(bmp[legacy_scripts_offset + 2]);
4891
4892         if (bmp_version_major > 2) {    /* appears in BMP 3 */
4893                 bios->legacy.mem_init_tbl_ptr = ROM16(bmp[24]);
4894                 bios->legacy.sdr_seq_tbl_ptr = ROM16(bmp[26]);
4895                 bios->legacy.ddr_seq_tbl_ptr = ROM16(bmp[28]);
4896         }
4897
4898         legacy_i2c_offset = 0x48;       /* BMP version 2 & 3 */
4899         if (bmplength > 61)
4900                 legacy_i2c_offset = offset + 54;
4901         bios->legacy.i2c_indices.crt = bios->data[legacy_i2c_offset];
4902         bios->legacy.i2c_indices.tv = bios->data[legacy_i2c_offset + 1];
4903         bios->legacy.i2c_indices.panel = bios->data[legacy_i2c_offset + 2];
4904         bios->bdcb.dcb.i2c[0].write = bios->data[legacy_i2c_offset + 4];
4905         bios->bdcb.dcb.i2c[0].read = bios->data[legacy_i2c_offset + 5];
4906         bios->bdcb.dcb.i2c[1].write = bios->data[legacy_i2c_offset + 6];
4907         bios->bdcb.dcb.i2c[1].read = bios->data[legacy_i2c_offset + 7];
4908
4909         if (bmplength > 74) {
4910                 bios->fmaxvco = ROM32(bmp[67]);
4911                 bios->fminvco = ROM32(bmp[71]);
4912         }
4913         if (bmplength > 88)
4914                 parse_script_table_pointers(bios, offset + 75);
4915         if (bmplength > 94) {
4916                 bios->tmds.output0_script_ptr = ROM16(bmp[89]);
4917                 bios->tmds.output1_script_ptr = ROM16(bmp[91]);
4918                 /*
4919                  * Never observed in use with lvds scripts, but is reused for
4920                  * 18/24 bit panel interface default for EDID equipped panels
4921                  * (if_is_24bit not set directly to avoid any oscillation).
4922                  */
4923                 bios->legacy.lvds_single_a_script_ptr = ROM16(bmp[95]);
4924         }
4925         if (bmplength > 108) {
4926                 bios->fp.fptablepointer = ROM16(bmp[105]);
4927                 bios->fp.fpxlatetableptr = ROM16(bmp[107]);
4928                 bios->fp.xlatwidth = 1;
4929         }
4930         if (bmplength > 120) {
4931                 bios->fp.lvdsmanufacturerpointer = ROM16(bmp[117]);
4932                 bios->fp.fpxlatemanufacturertableptr = ROM16(bmp[119]);
4933         }
4934         if (bmplength > 143)
4935                 bios->pll_limit_tbl_ptr = ROM16(bmp[142]);
4936
4937         if (bmplength > 157)
4938                 bios->fp.duallink_transition_clk = ROM16(bmp[156]) * 10;
4939
4940         return 0;
4941 }
4942
4943 static uint16_t findstr(uint8_t *data, int n, const uint8_t *str, int len)
4944 {
4945         int i, j;
4946
4947         for (i = 0; i <= (n - len); i++) {
4948                 for (j = 0; j < len; j++)
4949                         if (data[i + j] != str[j])
4950                                 break;
4951                 if (j == len)
4952                         return i;
4953         }
4954
4955         return 0;
4956 }
4957
4958 static int
4959 read_dcb_i2c_entry(struct drm_device *dev, int dcb_version, uint8_t *i2ctable, int index, struct dcb_i2c_entry *i2c)
4960 {
4961         uint8_t dcb_i2c_ver = dcb_version, headerlen = 0, entry_len = 4;
4962         int i2c_entries = DCB_MAX_NUM_I2C_ENTRIES;
4963         int recordoffset = 0, rdofs = 1, wrofs = 0;
4964         uint8_t port_type = 0;
4965
4966         if (!i2ctable)
4967                 return -EINVAL;
4968
4969         if (dcb_version >= 0x30) {
4970                 if (i2ctable[0] != dcb_version) /* necessary? */
4971                         NV_WARN(dev,
4972                                 "DCB I2C table version mismatch (%02X vs %02X)\n",
4973                                 i2ctable[0], dcb_version);
4974                 dcb_i2c_ver = i2ctable[0];
4975                 headerlen = i2ctable[1];
4976                 if (i2ctable[2] <= DCB_MAX_NUM_I2C_ENTRIES)
4977                         i2c_entries = i2ctable[2];
4978                 else
4979                         NV_WARN(dev,
4980                                 "DCB I2C table has more entries than indexable "
4981                                 "(%d entries, max index 15)\n", i2ctable[2]);
4982                 entry_len = i2ctable[3];
4983                 /* [4] is i2c_default_indices, read in parse_dcb_table() */
4984         }
4985         /*
4986          * It's your own fault if you call this function on a DCB 1.1 BIOS --
4987          * the test below is for DCB 1.2
4988          */
4989         if (dcb_version < 0x14) {
4990                 recordoffset = 2;
4991                 rdofs = 0;
4992                 wrofs = 1;
4993         }
4994
4995         if (index == 0xf)
4996                 return 0;
4997         if (index > i2c_entries) {
4998                 NV_ERROR(dev, "DCB I2C index too big (%d > %d)\n",
4999                          index, i2ctable[2]);
5000                 return -ENOENT;
5001         }
5002         if (i2ctable[headerlen + entry_len * index + 3] == 0xff) {
5003                 NV_ERROR(dev, "DCB I2C entry invalid\n");
5004                 return -EINVAL;
5005         }
5006
5007         if (dcb_i2c_ver >= 0x30) {
5008                 port_type = i2ctable[headerlen + recordoffset + 3 + entry_len * index];
5009
5010                 /*
5011                  * Fixup for chips using same address offset for read and
5012                  * write.
5013                  */
5014                 if (port_type == 4)     /* seen on C51 */
5015                         rdofs = wrofs = 1;
5016                 if (port_type >= 5)     /* G80+ */
5017                         rdofs = wrofs = 0;
5018         }
5019
5020         if (dcb_i2c_ver >= 0x40 && port_type != 5 && port_type != 6)
5021                 NV_WARN(dev, "DCB I2C table has port type %d\n", port_type);
5022
5023         i2c->port_type = port_type;
5024         i2c->read = i2ctable[headerlen + recordoffset + rdofs + entry_len * index];
5025         i2c->write = i2ctable[headerlen + recordoffset + wrofs + entry_len * index];
5026
5027         return 0;
5028 }
5029
5030 static struct dcb_gpio_entry *
5031 new_gpio_entry(struct nvbios *bios)
5032 {
5033         struct parsed_dcb_gpio *gpio = &bios->bdcb.gpio;
5034
5035         return &gpio->entry[gpio->entries++];
5036 }
5037
5038 struct dcb_gpio_entry *
5039 nouveau_bios_gpio_entry(struct drm_device *dev, enum dcb_gpio_tag tag)
5040 {
5041         struct drm_nouveau_private *dev_priv = dev->dev_private;
5042         struct nvbios *bios = &dev_priv->VBIOS;
5043         int i;
5044
5045         for (i = 0; i < bios->bdcb.gpio.entries; i++) {
5046                 if (bios->bdcb.gpio.entry[i].tag != tag)
5047                         continue;
5048
5049                 return &bios->bdcb.gpio.entry[i];
5050         }
5051
5052         return NULL;
5053 }
5054
5055 static void
5056 parse_dcb30_gpio_entry(struct nvbios *bios, uint16_t offset)
5057 {
5058         struct dcb_gpio_entry *gpio;
5059         uint16_t ent = ROM16(bios->data[offset]);
5060         uint8_t line = ent & 0x1f,
5061                 tag = ent >> 5 & 0x3f,
5062                 flags = ent >> 11 & 0x1f;
5063
5064         if (tag == 0x3f)
5065                 return;
5066
5067         gpio = new_gpio_entry(bios);
5068
5069         gpio->tag = tag;
5070         gpio->line = line;
5071         gpio->invert = flags != 4;
5072 }
5073
5074 static void
5075 parse_dcb40_gpio_entry(struct nvbios *bios, uint16_t offset)
5076 {
5077         struct dcb_gpio_entry *gpio;
5078         uint32_t ent = ROM32(bios->data[offset]);
5079         uint8_t line = ent & 0x1f,
5080                 tag = ent >> 8 & 0xff;
5081
5082         if (tag == 0xff)
5083                 return;
5084
5085         gpio = new_gpio_entry(bios);
5086
5087         /* Currently unused, we may need more fields parsed at some
5088          * point. */
5089         gpio->tag = tag;
5090         gpio->line = line;
5091 }
5092
5093 static void
5094 parse_dcb_gpio_table(struct nvbios *bios)
5095 {
5096         struct drm_device *dev = bios->dev;
5097         uint16_t gpio_table_ptr = bios->bdcb.gpio_table_ptr;
5098         uint8_t *gpio_table = &bios->data[gpio_table_ptr];
5099         int header_len = gpio_table[1],
5100             entries = gpio_table[2],
5101             entry_len = gpio_table[3];
5102         void (*parse_entry)(struct nvbios *, uint16_t) = NULL;
5103         int i;
5104
5105         if (bios->bdcb.version >= 0x40) {
5106                 if (gpio_table_ptr && entry_len != 4) {
5107                         NV_WARN(dev, "Invalid DCB GPIO table entry length.\n");
5108                         return;
5109                 }
5110
5111                 parse_entry = parse_dcb40_gpio_entry;
5112
5113         } else if (bios->bdcb.version >= 0x30) {
5114                 if (gpio_table_ptr && entry_len != 2) {
5115                         NV_WARN(dev, "Invalid DCB GPIO table entry length.\n");
5116                         return;
5117                 }
5118
5119                 parse_entry = parse_dcb30_gpio_entry;
5120
5121         } else if (bios->bdcb.version >= 0x22) {
5122                 /*
5123                  * DCBs older than v3.0 don't really have a GPIO
5124                  * table, instead they keep some GPIO info at fixed
5125                  * locations.
5126                  */
5127                 uint16_t dcbptr = ROM16(bios->data[0x36]);
5128                 uint8_t *tvdac_gpio = &bios->data[dcbptr - 5];
5129
5130                 if (tvdac_gpio[0] & 1) {
5131                         struct dcb_gpio_entry *gpio = new_gpio_entry(bios);
5132
5133                         gpio->tag = DCB_GPIO_TVDAC0;
5134                         gpio->line = tvdac_gpio[1] >> 4;
5135                         gpio->invert = tvdac_gpio[0] & 2;
5136                 }
5137         }
5138
5139         if (!gpio_table_ptr)
5140                 return;
5141
5142         if (entries > DCB_MAX_NUM_GPIO_ENTRIES) {
5143                 NV_WARN(dev, "Too many entries in the DCB GPIO table.\n");
5144                 entries = DCB_MAX_NUM_GPIO_ENTRIES;
5145         }
5146
5147         for (i = 0; i < entries; i++)
5148                 parse_entry(bios, gpio_table_ptr + header_len + entry_len * i);
5149 }
5150
5151 struct dcb_connector_table_entry *
5152 nouveau_bios_connector_entry(struct drm_device *dev, int index)
5153 {
5154         struct drm_nouveau_private *dev_priv = dev->dev_private;
5155         struct nvbios *bios = &dev_priv->VBIOS;
5156         struct dcb_connector_table_entry *cte;
5157
5158         if (index >= bios->bdcb.connector.entries)
5159                 return NULL;
5160
5161         cte = &bios->bdcb.connector.entry[index];
5162         if (cte->type == 0xff)
5163                 return NULL;
5164
5165         return cte;
5166 }
5167
5168 static void
5169 parse_dcb_connector_table(struct nvbios *bios)
5170 {
5171         struct drm_device *dev = bios->dev;
5172         struct dcb_connector_table *ct = &bios->bdcb.connector;
5173         struct dcb_connector_table_entry *cte;
5174         uint8_t *conntab = &bios->data[bios->bdcb.connector_table_ptr];
5175         uint8_t *entry;
5176         int i;
5177
5178         if (!bios->bdcb.connector_table_ptr) {
5179                 NV_DEBUG_KMS(dev, "No DCB connector table present\n");
5180                 return;
5181         }
5182
5183         NV_INFO(dev, "DCB connector table: VHER 0x%02x %d %d %d\n",
5184                 conntab[0], conntab[1], conntab[2], conntab[3]);
5185         if ((conntab[0] != 0x30 && conntab[0] != 0x40) ||
5186             (conntab[3] != 2 && conntab[3] != 4)) {
5187                 NV_ERROR(dev, "  Unknown!  Please report.\n");
5188                 return;
5189         }
5190
5191         ct->entries = conntab[2];
5192
5193         entry = conntab + conntab[1];
5194         cte = &ct->entry[0];
5195         for (i = 0; i < conntab[2]; i++, entry += conntab[3], cte++) {
5196                 if (conntab[3] == 2)
5197                         cte->entry = ROM16(entry[0]);
5198                 else
5199                         cte->entry = ROM32(entry[0]);
5200                 cte->type  = (cte->entry & 0x000000ff) >> 0;
5201                 cte->index = (cte->entry & 0x00000f00) >> 8;
5202                 switch (cte->entry & 0x00033000) {
5203                 case 0x00001000:
5204                         cte->gpio_tag = 0x07;
5205                         break;
5206                 case 0x00002000:
5207                         cte->gpio_tag = 0x08;
5208                         break;
5209                 case 0x00010000:
5210                         cte->gpio_tag = 0x51;
5211                         break;
5212                 case 0x00020000:
5213                         cte->gpio_tag = 0x52;
5214                         break;
5215                 default:
5216                         cte->gpio_tag = 0xff;
5217                         break;
5218                 }
5219
5220                 if (cte->type == 0xff)
5221                         continue;
5222
5223                 NV_INFO(dev, "  %d: 0x%08x: type 0x%02x idx %d tag 0x%02x\n",
5224                         i, cte->entry, cte->type, cte->index, cte->gpio_tag);
5225         }
5226 }
5227
5228 static struct dcb_entry *new_dcb_entry(struct parsed_dcb *dcb)
5229 {
5230         struct dcb_entry *entry = &dcb->entry[dcb->entries];
5231
5232         memset(entry, 0, sizeof(struct dcb_entry));
5233         entry->index = dcb->entries++;
5234
5235         return entry;
5236 }
5237
5238 static void fabricate_vga_output(struct parsed_dcb *dcb, int i2c, int heads)
5239 {
5240         struct dcb_entry *entry = new_dcb_entry(dcb);
5241
5242         entry->type = 0;
5243         entry->i2c_index = i2c;
5244         entry->heads = heads;
5245         entry->location = DCB_LOC_ON_CHIP;
5246         /* "or" mostly unused in early gen crt modesetting, 0 is fine */
5247 }
5248
5249 static void fabricate_dvi_i_output(struct parsed_dcb *dcb, bool twoHeads)
5250 {
5251         struct dcb_entry *entry = new_dcb_entry(dcb);
5252
5253         entry->type = 2;
5254         entry->i2c_index = LEGACY_I2C_PANEL;
5255         entry->heads = twoHeads ? 3 : 1;
5256         entry->location = !DCB_LOC_ON_CHIP;     /* ie OFF CHIP */
5257         entry->or = 1;  /* means |0x10 gets set on CRE_LCD__INDEX */
5258         entry->duallink_possible = false; /* SiI164 and co. are single link */
5259
5260 #if 0
5261         /*
5262          * For dvi-a either crtc probably works, but my card appears to only
5263          * support dvi-d.  "nvidia" still attempts to program it for dvi-a,
5264          * doing the full fp output setup (program 0x6808.. fp dimension regs,
5265          * setting 0x680848 to 0x10000111 to enable, maybe setting 0x680880);
5266          * the monitor picks up the mode res ok and lights up, but no pixel
5267          * data appears, so the board manufacturer probably connected up the
5268          * sync lines, but missed the video traces / components
5269          *
5270          * with this introduction, dvi-a left as an exercise for the reader.
5271          */
5272         fabricate_vga_output(dcb, LEGACY_I2C_PANEL, entry->heads);
5273 #endif
5274 }
5275
5276 static void fabricate_tv_output(struct parsed_dcb *dcb, bool twoHeads)
5277 {
5278         struct dcb_entry *entry = new_dcb_entry(dcb);
5279
5280         entry->type = 1;
5281         entry->i2c_index = LEGACY_I2C_TV;
5282         entry->heads = twoHeads ? 3 : 1;
5283         entry->location = !DCB_LOC_ON_CHIP;     /* ie OFF CHIP */
5284 }
5285
5286 static bool
5287 parse_dcb20_entry(struct drm_device *dev, struct bios_parsed_dcb *bdcb,
5288                   uint32_t conn, uint32_t conf, struct dcb_entry *entry)
5289 {
5290         entry->type = conn & 0xf;
5291         entry->i2c_index = (conn >> 4) & 0xf;
5292         entry->heads = (conn >> 8) & 0xf;
5293         if (bdcb->version >= 0x40)
5294                 entry->connector = (conn >> 12) & 0xf;
5295         entry->bus = (conn >> 16) & 0xf;
5296         entry->location = (conn >> 20) & 0x3;
5297         entry->or = (conn >> 24) & 0xf;
5298         /*
5299          * Normal entries consist of a single bit, but dual link has the
5300          * next most significant bit set too
5301          */
5302         entry->duallink_possible =
5303                         ((1 << (ffs(entry->or) - 1)) * 3 == entry->or);
5304
5305         switch (entry->type) {
5306         case OUTPUT_ANALOG:
5307                 /*
5308                  * Although the rest of a CRT conf dword is usually
5309                  * zeros, mac biosen have stuff there so we must mask
5310                  */
5311                 entry->crtconf.maxfreq = (bdcb->version < 0x30) ?
5312                                          (conf & 0xffff) * 10 :
5313                                          (conf & 0xff) * 10000;
5314                 break;
5315         case OUTPUT_LVDS:
5316                 {
5317                 uint32_t mask;
5318                 if (conf & 0x1)
5319                         entry->lvdsconf.use_straps_for_mode = true;
5320                 if (bdcb->version < 0x22) {
5321                         mask = ~0xd;
5322                         /*
5323                          * The laptop in bug 14567 lies and claims to not use
5324                          * straps when it does, so assume all DCB 2.0 laptops
5325                          * use straps, until a broken EDID using one is produced
5326                          */
5327                         entry->lvdsconf.use_straps_for_mode = true;
5328                         /*
5329                          * Both 0x4 and 0x8 show up in v2.0 tables; assume they
5330                          * mean the same thing (probably wrong, but might work)
5331                          */
5332                         if (conf & 0x4 || conf & 0x8)
5333                                 entry->lvdsconf.use_power_scripts = true;
5334                 } else {
5335                         mask = ~0x5;
5336                         if (conf & 0x4)
5337                                 entry->lvdsconf.use_power_scripts = true;
5338                 }
5339                 if (conf & mask) {
5340                         /*
5341                          * Until we even try to use these on G8x, it's
5342                          * useless reporting unknown bits.  They all are.
5343                          */
5344                         if (bdcb->version >= 0x40)
5345                                 break;
5346
5347                         NV_ERROR(dev, "Unknown LVDS configuration bits, "
5348                                       "please report\n");
5349                 }
5350                 break;
5351                 }
5352         case OUTPUT_TV:
5353         {
5354                 if (bdcb->version >= 0x30)
5355                         entry->tvconf.has_component_output = conf & (0x8 << 4);
5356                 else
5357                         entry->tvconf.has_component_output = false;
5358
5359                 break;
5360         }
5361         case OUTPUT_DP:
5362                 entry->dpconf.sor.link = (conf & 0x00000030) >> 4;
5363                 entry->dpconf.link_bw = (conf & 0x00e00000) >> 21;
5364                 switch ((conf & 0x0f000000) >> 24) {
5365                 case 0xf:
5366                         entry->dpconf.link_nr = 4;
5367                         break;
5368                 case 0x3:
5369                         entry->dpconf.link_nr = 2;
5370                         break;
5371                 default:
5372                         entry->dpconf.link_nr = 1;
5373                         break;
5374                 }
5375                 break;
5376         case OUTPUT_TMDS:
5377                 entry->tmdsconf.sor.link = (conf & 0x00000030) >> 4;
5378                 break;
5379         case 0xe:
5380                 /* weird g80 mobile type that "nv" treats as a terminator */
5381                 bdcb->dcb.entries--;
5382                 return false;
5383         }
5384
5385         /* unsure what DCB version introduces this, 3.0? */
5386         if (conf & 0x100000)
5387                 entry->i2c_upper_default = true;
5388
5389         return true;
5390 }
5391
5392 static bool
5393 parse_dcb15_entry(struct drm_device *dev, struct parsed_dcb *dcb,
5394                   uint32_t conn, uint32_t conf, struct dcb_entry *entry)
5395 {
5396         if (conn != 0xf0003f00 && conn != 0xf2247f10 && conn != 0xf2204001 &&
5397             conn != 0xf2204301 && conn != 0xf2204311 && conn != 0xf2208001 &&
5398             conn != 0xf2244001 && conn != 0xf2244301 && conn != 0xf2244311 &&
5399             conn != 0xf4204011 && conn != 0xf4208011 && conn != 0xf4248011 &&
5400             conn != 0xf2045ff2 && conn != 0xf2045f14 && conn != 0xf207df14 &&
5401             conn != 0xf2205004 && conn != 0xf2209004) {
5402                 NV_ERROR(dev, "Unknown DCB 1.5 entry, please report\n");
5403
5404                 /* cause output setting to fail for !TV, so message is seen */
5405                 if ((conn & 0xf) != 0x1)
5406                         dcb->entries = 0;
5407
5408                 return false;
5409         }
5410         /* most of the below is a "best guess" atm */
5411         entry->type = conn & 0xf;
5412         if (entry->type == 2)
5413                 /* another way of specifying straps based lvds... */
5414                 entry->type = OUTPUT_LVDS;
5415         if (entry->type == 4) { /* digital */
5416                 if (conn & 0x10)
5417                         entry->type = OUTPUT_LVDS;
5418                 else
5419                         entry->type = OUTPUT_TMDS;
5420         }
5421         /* what's in bits 5-13? could be some encoder maker thing, in tv case */
5422         entry->i2c_index = (conn >> 14) & 0xf;
5423         /* raw heads field is in range 0-1, so move to 1-2 */
5424         entry->heads = ((conn >> 18) & 0x7) + 1;
5425         entry->location = (conn >> 21) & 0xf;
5426         /* unused: entry->bus = (conn >> 25) & 0x7; */
5427         /* set or to be same as heads -- hopefully safe enough */
5428         entry->or = entry->heads;
5429         entry->duallink_possible = false;
5430
5431         switch (entry->type) {
5432         case OUTPUT_ANALOG:
5433                 entry->crtconf.maxfreq = (conf & 0xffff) * 10;
5434                 break;
5435         case OUTPUT_LVDS:
5436                 /*
5437                  * This is probably buried in conn's unknown bits.
5438                  * This will upset EDID-ful models, if they exist
5439                  */
5440                 entry->lvdsconf.use_straps_for_mode = true;
5441                 entry->lvdsconf.use_power_scripts = true;
5442                 break;
5443         case OUTPUT_TMDS:
5444                 /*
5445                  * Invent a DVI-A output, by copying the fields of the DVI-D
5446                  * output; reported to work by math_b on an NV20(!).
5447                  */
5448                 fabricate_vga_output(dcb, entry->i2c_index, entry->heads);
5449                 break;
5450         case OUTPUT_TV:
5451                 entry->tvconf.has_component_output = false;
5452                 break;
5453         }
5454
5455         return true;
5456 }
5457
5458 static bool parse_dcb_entry(struct drm_device *dev, struct bios_parsed_dcb *bdcb,
5459                             uint32_t conn, uint32_t conf)
5460 {
5461         struct dcb_entry *entry = new_dcb_entry(&bdcb->dcb);
5462         bool ret;
5463
5464         if (bdcb->version >= 0x20)
5465                 ret = parse_dcb20_entry(dev, bdcb, conn, conf, entry);
5466         else
5467                 ret = parse_dcb15_entry(dev, &bdcb->dcb, conn, conf, entry);
5468         if (!ret)
5469                 return ret;
5470
5471         read_dcb_i2c_entry(dev, bdcb->version, bdcb->i2c_table,
5472                            entry->i2c_index, &bdcb->dcb.i2c[entry->i2c_index]);
5473
5474         return true;
5475 }
5476
5477 static
5478 void merge_like_dcb_entries(struct drm_device *dev, struct parsed_dcb *dcb)
5479 {
5480         /*
5481          * DCB v2.0 lists each output combination separately.
5482          * Here we merge compatible entries to have fewer outputs, with
5483          * more options
5484          */
5485
5486         int i, newentries = 0;
5487
5488         for (i = 0; i < dcb->entries; i++) {
5489                 struct dcb_entry *ient = &dcb->entry[i];
5490                 int j;
5491
5492                 for (j = i + 1; j < dcb->entries; j++) {
5493                         struct dcb_entry *jent = &dcb->entry[j];
5494
5495                         if (jent->type == 100) /* already merged entry */
5496                                 continue;
5497
5498                         /* merge heads field when all other fields the same */
5499                         if (jent->i2c_index == ient->i2c_index &&
5500                             jent->type == ient->type &&
5501                             jent->location == ient->location &&
5502                             jent->or == ient->or) {
5503                                 NV_TRACE(dev, "Merging DCB entries %d and %d\n",
5504                                          i, j);
5505                                 ient->heads |= jent->heads;
5506                                 jent->type = 100; /* dummy value */
5507                         }
5508                 }
5509         }
5510
5511         /* Compact entries merged into others out of dcb */
5512         for (i = 0; i < dcb->entries; i++) {
5513                 if (dcb->entry[i].type == 100)
5514                         continue;
5515
5516                 if (newentries != i) {
5517                         dcb->entry[newentries] = dcb->entry[i];
5518                         dcb->entry[newentries].index = newentries;
5519                 }
5520                 newentries++;
5521         }
5522
5523         dcb->entries = newentries;
5524 }
5525
5526 static int parse_dcb_table(struct drm_device *dev, struct nvbios *bios, bool twoHeads)
5527 {
5528         struct bios_parsed_dcb *bdcb = &bios->bdcb;
5529         struct parsed_dcb *dcb;
5530         uint16_t dcbptr, i2ctabptr = 0;
5531         uint8_t *dcbtable;
5532         uint8_t headerlen = 0x4, entries = DCB_MAX_NUM_ENTRIES;
5533         bool configblock = true;
5534         int recordlength = 8, confofs = 4;
5535         int i;
5536
5537         dcb = bios->pub.dcb = &bdcb->dcb;
5538         dcb->entries = 0;
5539
5540         /* get the offset from 0x36 */
5541         dcbptr = ROM16(bios->data[0x36]);
5542
5543         if (dcbptr == 0x0) {
5544                 NV_WARN(dev, "No output data (DCB) found in BIOS, "
5545                                "assuming a CRT output exists\n");
5546                 /* this situation likely means a really old card, pre DCB */
5547                 fabricate_vga_output(dcb, LEGACY_I2C_CRT, 1);
5548
5549                 if (nv04_tv_identify(dev,
5550                                      bios->legacy.i2c_indices.tv) >= 0)
5551                         fabricate_tv_output(dcb, twoHeads);
5552
5553                 return 0;
5554         }
5555
5556         dcbtable = &bios->data[dcbptr];
5557
5558         /* get DCB version */
5559         bdcb->version = dcbtable[0];
5560         NV_TRACE(dev, "Found Display Configuration Block version %d.%d\n",
5561                  bdcb->version >> 4, bdcb->version & 0xf);
5562
5563         if (bdcb->version >= 0x20) { /* NV17+ */
5564                 uint32_t sig;
5565
5566                 if (bdcb->version >= 0x30) { /* NV40+ */
5567                         headerlen = dcbtable[1];
5568                         entries = dcbtable[2];
5569                         recordlength = dcbtable[3];
5570                         i2ctabptr = ROM16(dcbtable[4]);
5571                         sig = ROM32(dcbtable[6]);
5572                         bdcb->gpio_table_ptr = ROM16(dcbtable[10]);
5573                         bdcb->connector_table_ptr = ROM16(dcbtable[20]);
5574                 } else {
5575                         i2ctabptr = ROM16(dcbtable[2]);
5576                         sig = ROM32(dcbtable[4]);
5577                         headerlen = 8;
5578                 }
5579
5580                 if (sig != 0x4edcbdcb) {
5581                         NV_ERROR(dev, "Bad Display Configuration Block "
5582                                         "signature (%08X)\n", sig);
5583                         return -EINVAL;
5584                 }
5585         } else if (bdcb->version >= 0x15) { /* some NV11 and NV20 */
5586                 char sig[8] = { 0 };
5587
5588                 strncpy(sig, (char *)&dcbtable[-7], 7);
5589                 i2ctabptr = ROM16(dcbtable[2]);
5590                 recordlength = 10;
5591                 confofs = 6;
5592
5593                 if (strcmp(sig, "DEV_REC")) {
5594                         NV_ERROR(dev, "Bad Display Configuration Block "
5595                                         "signature (%s)\n", sig);
5596                         return -EINVAL;
5597                 }
5598         } else {
5599                 /*
5600                  * v1.4 (some NV15/16, NV11+) seems the same as v1.5, but always
5601                  * has the same single (crt) entry, even when tv-out present, so
5602                  * the conclusion is this version cannot really be used.
5603                  * v1.2 tables (some NV6/10, and NV15+) normally have the same
5604                  * 5 entries, which are not specific to the card and so no use.
5605                  * v1.2 does have an I2C table that read_dcb_i2c_table can
5606                  * handle, but cards exist (nv11 in #14821) with a bad i2c table
5607                  * pointer, so use the indices parsed in parse_bmp_structure.
5608                  * v1.1 (NV5+, maybe some NV4) is entirely unhelpful
5609                  */
5610                 NV_TRACEWARN(dev, "No useful information in BIOS output table; "
5611                                   "adding all possible outputs\n");
5612                 fabricate_vga_output(dcb, LEGACY_I2C_CRT, 1);
5613
5614                 /*
5615                  * Attempt to detect TV before DVI because the test
5616                  * for the former is more accurate and it rules the
5617                  * latter out.
5618                  */
5619                 if (nv04_tv_identify(dev,
5620                                      bios->legacy.i2c_indices.tv) >= 0)
5621                         fabricate_tv_output(dcb, twoHeads);
5622
5623                 else if (bios->tmds.output0_script_ptr ||
5624                          bios->tmds.output1_script_ptr)
5625                         fabricate_dvi_i_output(dcb, twoHeads);
5626
5627                 return 0;
5628         }
5629
5630         if (!i2ctabptr)
5631                 NV_WARN(dev, "No pointer to DCB I2C port table\n");
5632         else {
5633                 bdcb->i2c_table = &bios->data[i2ctabptr];
5634                 if (bdcb->version >= 0x30)
5635                         bdcb->i2c_default_indices = bdcb->i2c_table[4];
5636         }
5637
5638         parse_dcb_gpio_table(bios);
5639         parse_dcb_connector_table(bios);
5640
5641         if (entries > DCB_MAX_NUM_ENTRIES)
5642                 entries = DCB_MAX_NUM_ENTRIES;
5643
5644         for (i = 0; i < entries; i++) {
5645                 uint32_t connection, config = 0;
5646
5647                 connection = ROM32(dcbtable[headerlen + recordlength * i]);
5648                 if (configblock)
5649                         config = ROM32(dcbtable[headerlen + confofs + recordlength * i]);
5650
5651                 /* seen on an NV11 with DCB v1.5 */
5652                 if (connection == 0x00000000)
5653                         break;
5654
5655                 /* seen on an NV17 with DCB v2.0 */
5656                 if (connection == 0xffffffff)
5657                         break;
5658
5659                 if ((connection & 0x0000000f) == 0x0000000f)
5660                         continue;
5661
5662                 NV_TRACEWARN(dev, "Raw DCB entry %d: %08x %08x\n",
5663                              dcb->entries, connection, config);
5664
5665                 if (!parse_dcb_entry(dev, bdcb, connection, config))
5666                         break;
5667         }
5668
5669         /*
5670          * apart for v2.1+ not being known for requiring merging, this
5671          * guarantees dcbent->index is the index of the entry in the rom image
5672          */
5673         if (bdcb->version < 0x21)
5674                 merge_like_dcb_entries(dev, dcb);
5675
5676         return dcb->entries ? 0 : -ENXIO;
5677 }
5678
5679 static void
5680 fixup_legacy_connector(struct nvbios *bios)
5681 {
5682         struct bios_parsed_dcb *bdcb = &bios->bdcb;
5683         struct parsed_dcb *dcb = &bdcb->dcb;
5684         int high = 0, i;
5685
5686         /*
5687          * DCB 3.0 also has the table in most cases, but there are some cards
5688          * where the table is filled with stub entries, and the DCB entriy
5689          * indices are all 0.  We don't need the connector indices on pre-G80
5690          * chips (yet?) so limit the use to DCB 4.0 and above.
5691          */
5692         if (bdcb->version >= 0x40)
5693                 return;
5694
5695         /*
5696          * No known connector info before v3.0, so make it up.  the rule here
5697          * is: anything on the same i2c bus is considered to be on the same
5698          * connector.  any output without an associated i2c bus is assigned
5699          * its own unique connector index.
5700          */
5701         for (i = 0; i < dcb->entries; i++) {
5702                 if (dcb->entry[i].i2c_index == 0xf)
5703                         continue;
5704
5705                 /*
5706                  * Ignore the I2C index for on-chip TV-out, as there
5707                  * are cards with bogus values (nv31m in bug 23212),
5708                  * and it's otherwise useless.
5709                  */
5710                 if (dcb->entry[i].type == OUTPUT_TV &&
5711                     dcb->entry[i].location == DCB_LOC_ON_CHIP) {
5712                         dcb->entry[i].i2c_index = 0xf;
5713                         continue;
5714                 }
5715
5716                 dcb->entry[i].connector = dcb->entry[i].i2c_index;
5717                 if (dcb->entry[i].connector > high)
5718                         high = dcb->entry[i].connector;
5719         }
5720
5721         for (i = 0; i < dcb->entries; i++) {
5722                 if (dcb->entry[i].i2c_index != 0xf)
5723                         continue;
5724
5725                 dcb->entry[i].connector = ++high;
5726         }
5727 }
5728
5729 static void
5730 fixup_legacy_i2c(struct nvbios *bios)
5731 {
5732         struct parsed_dcb *dcb = &bios->bdcb.dcb;
5733         int i;
5734
5735         for (i = 0; i < dcb->entries; i++) {
5736                 if (dcb->entry[i].i2c_index == LEGACY_I2C_CRT)
5737                         dcb->entry[i].i2c_index = bios->legacy.i2c_indices.crt;
5738                 if (dcb->entry[i].i2c_index == LEGACY_I2C_PANEL)
5739                         dcb->entry[i].i2c_index = bios->legacy.i2c_indices.panel;
5740                 if (dcb->entry[i].i2c_index == LEGACY_I2C_TV)
5741                         dcb->entry[i].i2c_index = bios->legacy.i2c_indices.tv;
5742         }
5743 }
5744
5745 static int load_nv17_hwsq_ucode_entry(struct drm_device *dev, struct nvbios *bios, uint16_t hwsq_offset, int entry)
5746 {
5747         /*
5748          * The header following the "HWSQ" signature has the number of entries,
5749          * and the entry size
5750          *
5751          * An entry consists of a dword to write to the sequencer control reg
5752          * (0x00001304), followed by the ucode bytes, written sequentially,
5753          * starting at reg 0x00001400
5754          */
5755
5756         uint8_t bytes_to_write;
5757         uint16_t hwsq_entry_offset;
5758         int i;
5759
5760         if (bios->data[hwsq_offset] <= entry) {
5761                 NV_ERROR(dev, "Too few entries in HW sequencer table for "
5762                                 "requested entry\n");
5763                 return -ENOENT;
5764         }
5765
5766         bytes_to_write = bios->data[hwsq_offset + 1];
5767
5768         if (bytes_to_write != 36) {
5769                 NV_ERROR(dev, "Unknown HW sequencer entry size\n");
5770                 return -EINVAL;
5771         }
5772
5773         NV_TRACE(dev, "Loading NV17 power sequencing microcode\n");
5774
5775         hwsq_entry_offset = hwsq_offset + 2 + entry * bytes_to_write;
5776
5777         /* set sequencer control */
5778         bios_wr32(bios, 0x00001304, ROM32(bios->data[hwsq_entry_offset]));
5779         bytes_to_write -= 4;
5780
5781         /* write ucode */
5782         for (i = 0; i < bytes_to_write; i += 4)
5783                 bios_wr32(bios, 0x00001400 + i, ROM32(bios->data[hwsq_entry_offset + i + 4]));
5784
5785         /* twiddle NV_PBUS_DEBUG_4 */
5786         bios_wr32(bios, NV_PBUS_DEBUG_4, bios_rd32(bios, NV_PBUS_DEBUG_4) | 0x18);
5787
5788         return 0;
5789 }
5790
5791 static int load_nv17_hw_sequencer_ucode(struct drm_device *dev,
5792                                         struct nvbios *bios)
5793 {
5794         /*
5795          * BMP based cards, from NV17, need a microcode loading to correctly
5796          * control the GPIO etc for LVDS panels
5797          *
5798          * BIT based cards seem to do this directly in the init scripts
5799          *
5800          * The microcode entries are found by the "HWSQ" signature.
5801          */
5802
5803         const uint8_t hwsq_signature[] = { 'H', 'W', 'S', 'Q' };
5804         const int sz = sizeof(hwsq_signature);
5805         int hwsq_offset;
5806
5807         hwsq_offset = findstr(bios->data, bios->length, hwsq_signature, sz);
5808         if (!hwsq_offset)
5809                 return 0;
5810
5811         /* always use entry 0? */
5812         return load_nv17_hwsq_ucode_entry(dev, bios, hwsq_offset + sz, 0);
5813 }
5814
5815 uint8_t *nouveau_bios_embedded_edid(struct drm_device *dev)
5816 {
5817         struct drm_nouveau_private *dev_priv = dev->dev_private;
5818         struct nvbios *bios = &dev_priv->VBIOS;
5819         const uint8_t edid_sig[] = {
5820                         0x00, 0xff, 0xff, 0xff, 0xff, 0xff, 0xff, 0x00 };
5821         uint16_t offset = 0;
5822         uint16_t newoffset;
5823         int searchlen = NV_PROM_SIZE;
5824
5825         if (bios->fp.edid)
5826                 return bios->fp.edid;
5827
5828         while (searchlen) {
5829                 newoffset = findstr(&bios->data[offset], searchlen,
5830                                                                 edid_sig, 8);
5831                 if (!newoffset)
5832                         return NULL;
5833                 offset += newoffset;
5834                 if (!nv_cksum(&bios->data[offset], EDID1_LEN))
5835                         break;
5836
5837                 searchlen -= offset;
5838                 offset++;
5839         }
5840
5841         NV_TRACE(dev, "Found EDID in BIOS\n");
5842
5843         return bios->fp.edid = &bios->data[offset];
5844 }
5845
5846 void
5847 nouveau_bios_run_init_table(struct drm_device *dev, uint16_t table,
5848                             struct dcb_entry *dcbent)
5849 {
5850         struct drm_nouveau_private *dev_priv = dev->dev_private;
5851         struct nvbios *bios = &dev_priv->VBIOS;
5852         struct init_exec iexec = { true, false };
5853
5854         bios->display.output = dcbent;
5855         parse_init_table(bios, table, &iexec);
5856         bios->display.output = NULL;
5857 }
5858
5859 static bool NVInitVBIOS(struct drm_device *dev)
5860 {
5861         struct drm_nouveau_private *dev_priv = dev->dev_private;
5862         struct nvbios *bios = &dev_priv->VBIOS;
5863
5864         memset(bios, 0, sizeof(struct nvbios));
5865         bios->dev = dev;
5866
5867         if (!NVShadowVBIOS(dev, bios->data))
5868                 return false;
5869
5870         bios->length = NV_PROM_SIZE;
5871         return true;
5872 }
5873
5874 static int nouveau_parse_vbios_struct(struct drm_device *dev)
5875 {
5876         struct drm_nouveau_private *dev_priv = dev->dev_private;
5877         struct nvbios *bios = &dev_priv->VBIOS;
5878         const uint8_t bit_signature[] = { 0xff, 0xb8, 'B', 'I', 'T' };
5879         const uint8_t bmp_signature[] = { 0xff, 0x7f, 'N', 'V', 0x0 };
5880         int offset;
5881
5882         offset = findstr(bios->data, bios->length,
5883                                         bit_signature, sizeof(bit_signature));
5884         if (offset) {
5885                 NV_TRACE(dev, "BIT BIOS found\n");
5886                 return parse_bit_structure(bios, offset + 6);
5887         }
5888
5889         offset = findstr(bios->data, bios->length,
5890                                         bmp_signature, sizeof(bmp_signature));
5891         if (offset) {
5892                 NV_TRACE(dev, "BMP BIOS found\n");
5893                 return parse_bmp_structure(dev, bios, offset);
5894         }
5895
5896         NV_ERROR(dev, "No known BIOS signature found\n");
5897         return -ENODEV;
5898 }
5899
5900 int
5901 nouveau_run_vbios_init(struct drm_device *dev)
5902 {
5903         struct drm_nouveau_private *dev_priv = dev->dev_private;
5904         struct nvbios *bios = &dev_priv->VBIOS;
5905         int i, ret = 0;
5906
5907         NVLockVgaCrtcs(dev, false);
5908         if (nv_two_heads(dev))
5909                 NVSetOwner(dev, bios->state.crtchead);
5910
5911         if (bios->major_version < 5)    /* BMP only */
5912                 load_nv17_hw_sequencer_ucode(dev, bios);
5913
5914         if (bios->execute) {
5915                 bios->fp.last_script_invoc = 0;
5916                 bios->fp.lvds_init_run = false;
5917         }
5918
5919         parse_init_tables(bios);
5920
5921         /*
5922          * Runs some additional script seen on G8x VBIOSen.  The VBIOS'
5923          * parser will run this right after the init tables, the binary
5924          * driver appears to run it at some point later.
5925          */
5926         if (bios->some_script_ptr) {
5927                 struct init_exec iexec = {true, false};
5928
5929                 NV_INFO(dev, "Parsing VBIOS init table at offset 0x%04X\n",
5930                         bios->some_script_ptr);
5931                 parse_init_table(bios, bios->some_script_ptr, &iexec);
5932         }
5933
5934         if (dev_priv->card_type >= NV_50) {
5935                 for (i = 0; i < bios->bdcb.dcb.entries; i++) {
5936                         nouveau_bios_run_display_table(dev,
5937                                                        &bios->bdcb.dcb.entry[i],
5938                                                        0, 0);
5939                 }
5940         }
5941
5942         NVLockVgaCrtcs(dev, true);
5943
5944         return ret;
5945 }
5946
5947 static void
5948 nouveau_bios_i2c_devices_takedown(struct drm_device *dev)
5949 {
5950         struct drm_nouveau_private *dev_priv = dev->dev_private;
5951         struct nvbios *bios = &dev_priv->VBIOS;
5952         struct dcb_i2c_entry *entry;
5953         int i;
5954
5955         entry = &bios->bdcb.dcb.i2c[0];
5956         for (i = 0; i < DCB_MAX_NUM_I2C_ENTRIES; i++, entry++)
5957                 nouveau_i2c_fini(dev, entry);
5958 }
5959
5960 int
5961 nouveau_bios_init(struct drm_device *dev)
5962 {
5963         struct drm_nouveau_private *dev_priv = dev->dev_private;
5964         struct nvbios *bios = &dev_priv->VBIOS;
5965         uint32_t saved_nv_pextdev_boot_0;
5966         bool was_locked;
5967         int ret;
5968
5969         dev_priv->vbios = &bios->pub;
5970
5971         if (!NVInitVBIOS(dev))
5972                 return -ENODEV;
5973
5974         ret = nouveau_parse_vbios_struct(dev);
5975         if (ret)
5976                 return ret;
5977
5978         ret = parse_dcb_table(dev, bios, nv_two_heads(dev));
5979         if (ret)
5980                 return ret;
5981
5982         fixup_legacy_i2c(bios);
5983         fixup_legacy_connector(bios);
5984
5985         if (!bios->major_version)       /* we don't run version 0 bios */
5986                 return 0;
5987
5988         /* these will need remembering across a suspend */
5989         saved_nv_pextdev_boot_0 = bios_rd32(bios, NV_PEXTDEV_BOOT_0);
5990         bios->state.saved_nv_pfb_cfg0 = bios_rd32(bios, NV_PFB_CFG0);
5991
5992         /* init script execution disabled */
5993         bios->execute = false;
5994
5995         /* ... unless card isn't POSTed already */
5996         if (dev_priv->card_type >= NV_10 &&
5997             NVReadVgaCrtc(dev, 0, 0x00) == 0 &&
5998             NVReadVgaCrtc(dev, 0, 0x1a) == 0) {
5999                 NV_INFO(dev, "Adaptor not initialised\n");
6000                 if (dev_priv->card_type < NV_50) {
6001                         NV_ERROR(dev, "Unable to POST this chipset\n");
6002                         return -ENODEV;
6003                 }
6004
6005                 NV_INFO(dev, "Running VBIOS init tables\n");
6006                 bios->execute = true;
6007         }
6008
6009         bios_wr32(bios, NV_PEXTDEV_BOOT_0, saved_nv_pextdev_boot_0);
6010
6011         ret = nouveau_run_vbios_init(dev);
6012         if (ret) {
6013                 dev_priv->vbios = NULL;
6014                 return ret;
6015         }
6016
6017         /* feature_byte on BMP is poor, but init always sets CR4B */
6018         was_locked = NVLockVgaCrtcs(dev, false);
6019         if (bios->major_version < 5)
6020                 bios->is_mobile = NVReadVgaCrtc(dev, 0, NV_CIO_CRE_4B) & 0x40;
6021
6022         /* all BIT systems need p_f_m_t for digital_min_front_porch */
6023         if (bios->is_mobile || bios->major_version >= 5)
6024                 ret = parse_fp_mode_table(dev, bios);
6025         NVLockVgaCrtcs(dev, was_locked);
6026
6027         /* allow subsequent scripts to execute */
6028         bios->execute = true;
6029
6030         return 0;
6031 }
6032
6033 void
6034 nouveau_bios_takedown(struct drm_device *dev)
6035 {
6036         nouveau_bios_i2c_devices_takedown(dev);
6037 }