SAFE public projects git trees. - safe/jmp/linux-2.6/blob - arch/x86/kernel/setup_64.c

   1 /*
   2  *  Copyright (C) 1995  Linus Torvalds
   3  */
   4
   5 /*
   6  * This file handles the architecture-dependent parts of initialization
   7  */
   8
   9 #include <linux/errno.h>
  10 #include <linux/sched.h>
  11 #include <linux/kernel.h>
  12 #include <linux/mm.h>
  13 #include <linux/stddef.h>
  14 #include <linux/unistd.h>
  15 #include <linux/ptrace.h>
  16 #include <linux/slab.h>
  17 #include <linux/user.h>
  18 #include <linux/screen_info.h>
  19 #include <linux/ioport.h>
  20 #include <linux/delay.h>
  21 #include <linux/init.h>
  22 #include <linux/initrd.h>
  23 #include <linux/highmem.h>
  24 #include <linux/bootmem.h>
  25 #include <linux/module.h>
  26 #include <asm/processor.h>
  27 #include <linux/console.h>
  28 #include <linux/seq_file.h>
  29 #include <linux/crash_dump.h>
  30 #include <linux/root_dev.h>
  31 #include <linux/pci.h>
  32 #include <linux/efi.h>
  33 #include <linux/acpi.h>
  34 #include <linux/kallsyms.h>
  35 #include <linux/edd.h>
  36 #include <linux/iscsi_ibft.h>
  37 #include <linux/mmzone.h>
  38 #include <linux/kexec.h>
  39 #include <linux/cpufreq.h>
  40 #include <linux/dmi.h>
  41 #include <linux/dma-mapping.h>
  42 #include <linux/ctype.h>
  43 #include <linux/uaccess.h>
  44 #include <linux/init_ohci1394_dma.h>
  45
  46 #include <asm/mtrr.h>
  47 #include <asm/uaccess.h>
  48 #include <asm/system.h>
  49 #include <asm/vsyscall.h>
  50 #include <asm/io.h>
  51 #include <asm/smp.h>
  52 #include <asm/msr.h>
  53 #include <asm/desc.h>
  54 #include <video/edid.h>
  55 #include <asm/e820.h>
  56 #include <asm/dma.h>
  57 #include <asm/gart.h>
  58 #include <asm/mpspec.h>
  59 #include <asm/mmu_context.h>
  60 #include <asm/proto.h>
  61 #include <asm/setup.h>
  62 #include <asm/numa.h>
  63 #include <asm/sections.h>
  64 #include <asm/dmi.h>
  65 #include <asm/cacheflush.h>
  66 #include <asm/mce.h>
  67 #include <asm/ds.h>
  68 #include <asm/topology.h>
  69 #include <asm/trampoline.h>
  70
  71 #include <mach_apic.h>
  72 #ifdef CONFIG_PARAVIRT
  73 #include <asm/paravirt.h>
  74 #else
  75 #define ARCH_SETUP
  76 #endif
  77
  78 /*
  79  * Machine setup..
  80  */
  81
  82 struct cpuinfo_x86 boot_cpu_data __read_mostly;
  83 EXPORT_SYMBOL(boot_cpu_data);
  84
  85 __u32 cleared_cpu_caps[NCAPINTS] __cpuinitdata;
  86
  87 unsigned long mmu_cr4_features;
  88
  89 /* Boot loader ID as an integer, for the benefit of proc_dointvec */
  90 int bootloader_type;
  91
  92 unsigned long saved_video_mode;
  93
  94 int force_mwait __cpuinitdata;
  95
  96 /*
  97  * Early DMI memory
  98  */
  99 int dmi_alloc_index;
 100 char dmi_alloc_data[DMI_MAX_DATA];
 101
 102 /*
 103  * Setup options
 104  */
 105 struct screen_info screen_info;
 106 EXPORT_SYMBOL(screen_info);
 107 struct sys_desc_table_struct {
 108         unsigned short length;
 109         unsigned char table[0];
 110 };
 111
 112 struct edid_info edid_info;
 113 EXPORT_SYMBOL_GPL(edid_info);
 114
 115 extern int root_mountflags;
 116
 117 char __initdata command_line[COMMAND_LINE_SIZE];
 118
 119 struct resource standard_io_resources[] = {
 120         { .name = "dma1", .start = 0x00, .end = 0x1f,
 121                 .flags = IORESOURCE_BUSY | IORESOURCE_IO },
 122         { .name = "pic1", .start = 0x20, .end = 0x21,
 123                 .flags = IORESOURCE_BUSY | IORESOURCE_IO },
 124         { .name = "timer0", .start = 0x40, .end = 0x43,
 125                 .flags = IORESOURCE_BUSY | IORESOURCE_IO },
 126         { .name = "timer1", .start = 0x50, .end = 0x53,
 127                 .flags = IORESOURCE_BUSY | IORESOURCE_IO },
 128         { .name = "keyboard", .start = 0x60, .end = 0x6f,
 129                 .flags = IORESOURCE_BUSY | IORESOURCE_IO },
 130         { .name = "dma page reg", .start = 0x80, .end = 0x8f,
 131                 .flags = IORESOURCE_BUSY | IORESOURCE_IO },
 132         { .name = "pic2", .start = 0xa0, .end = 0xa1,
 133                 .flags = IORESOURCE_BUSY | IORESOURCE_IO },
 134         { .name = "dma2", .start = 0xc0, .end = 0xdf,
 135                 .flags = IORESOURCE_BUSY | IORESOURCE_IO },
 136         { .name = "fpu", .start = 0xf0, .end = 0xff,
 137                 .flags = IORESOURCE_BUSY | IORESOURCE_IO }
 138 };
 139
 140 #define IORESOURCE_RAM (IORESOURCE_BUSY | IORESOURCE_MEM)
 141
 142 static struct resource data_resource = {
 143         .name = "Kernel data",
 144         .start = 0,
 145         .end = 0,
 146         .flags = IORESOURCE_RAM,
 147 };
 148 static struct resource code_resource = {
 149         .name = "Kernel code",
 150         .start = 0,
 151         .end = 0,
 152         .flags = IORESOURCE_RAM,
 153 };
 154 static struct resource bss_resource = {
 155         .name = "Kernel bss",
 156         .start = 0,
 157         .end = 0,
 158         .flags = IORESOURCE_RAM,
 159 };
 160
 161 static void __cpuinit early_identify_cpu(struct cpuinfo_x86 *c);
 162
 163 #ifdef CONFIG_PROC_VMCORE
 164 /* elfcorehdr= specifies the location of elf core header
 165  * stored by the crashed kernel. This option will be passed
 166  * by kexec loader to the capture kernel.
 167  */
 168 static int __init setup_elfcorehdr(char *arg)
 169 {
 170         char *end;
 171         if (!arg)
 172                 return -EINVAL;
 173         elfcorehdr_addr = memparse(arg, &end);
 174         return end > arg ? 0 : -EINVAL;
 175 }
 176 early_param("elfcorehdr", setup_elfcorehdr);
 177 #endif
 178
 179 #ifndef CONFIG_NUMA
 180 static void __init
 181 contig_initmem_init(unsigned long start_pfn, unsigned long end_pfn)
 182 {
 183         unsigned long bootmap_size, bootmap;
 184
 185         bootmap_size = bootmem_bootmap_pages(end_pfn)<<PAGE_SHIFT;
 186         bootmap = find_e820_area(0, end_pfn<<PAGE_SHIFT, bootmap_size,
 187                                  PAGE_SIZE);
 188         if (bootmap == -1L)
 189                 panic("Cannot find bootmem map of size %ld\n", bootmap_size);
 190         bootmap_size = init_bootmem(bootmap >> PAGE_SHIFT, end_pfn);
 191         e820_register_active_regions(0, start_pfn, end_pfn);
 192         free_bootmem_with_active_regions(0, end_pfn);
 193         reserve_bootmem(bootmap, bootmap_size, BOOTMEM_DEFAULT);
 194 }
 195 #endif
 196
 197 #if defined(CONFIG_EDD) || defined(CONFIG_EDD_MODULE)
 198 struct edd edd;
 199 #ifdef CONFIG_EDD_MODULE
 200 EXPORT_SYMBOL(edd);
 201 #endif
 202 /**
 203  * copy_edd() - Copy the BIOS EDD information
 204  *              from boot_params into a safe place.
 205  *
 206  */
 207 static inline void copy_edd(void)
 208 {
 209      memcpy(edd.mbr_signature, boot_params.edd_mbr_sig_buffer,
 210             sizeof(edd.mbr_signature));
 211      memcpy(edd.edd_info, boot_params.eddbuf, sizeof(edd.edd_info));
 212      edd.mbr_signature_nr = boot_params.edd_mbr_sig_buf_entries;
 213      edd.edd_info_nr = boot_params.eddbuf_entries;
 214 }
 215 #else
 216 static inline void copy_edd(void)
 217 {
 218 }
 219 #endif
 220
 221 #ifdef CONFIG_KEXEC
 222 static void __init reserve_crashkernel(void)
 223 {
 224         unsigned long long total_mem;
 225         unsigned long long crash_size, crash_base;
 226         int ret;
 227
 228         total_mem = ((unsigned long long)max_low_pfn - min_low_pfn) << PAGE_SHIFT;
 229
 230         ret = parse_crashkernel(boot_command_line, total_mem,
 231                         &crash_size, &crash_base);
 232         if (ret == 0 && crash_size) {
 233                 if (crash_base <= 0) {
 234                         printk(KERN_INFO "crashkernel reservation failed - "
 235                                         "you have to specify a base address\n");
 236                         return;
 237                 }
 238
 239                 if (reserve_bootmem(crash_base, crash_size,
 240                                         BOOTMEM_EXCLUSIVE) < 0) {
 241                         printk(KERN_INFO "crashkernel reservation failed - "
 242                                         "memory is in use\n");
 243                         return;
 244                 }
 245
 246                 printk(KERN_INFO "Reserving %ldMB of memory at %ldMB "
 247                                 "for crashkernel (System RAM: %ldMB)\n",
 248                                 (unsigned long)(crash_size >> 20),
 249                                 (unsigned long)(crash_base >> 20),
 250                                 (unsigned long)(total_mem >> 20));
 251                 crashk_res.start = crash_base;
 252                 crashk_res.end   = crash_base + crash_size - 1;
 253                 insert_resource(&iomem_resource, &crashk_res);
 254         }
 255 }
 256 #else
 257 static inline void __init reserve_crashkernel(void)
 258 {}
 259 #endif
 260
 261 /* Overridden in paravirt.c if CONFIG_PARAVIRT */
 262 void __attribute__((weak)) __init memory_setup(void)
 263 {
 264        machine_specific_memory_setup();
 265 }
 266
 267 /*
 268  * setup_arch - architecture-specific boot-time initializations
 269  *
 270  * Note: On x86_64, fixmaps are ready for use even before this is called.
 271  */
 272 void __init setup_arch(char **cmdline_p)
 273 {
 274         unsigned i;
 275
 276         printk(KERN_INFO "Command line: %s\n", boot_command_line);
 277
 278         ROOT_DEV = old_decode_dev(boot_params.hdr.root_dev);
 279         screen_info = boot_params.screen_info;
 280         edid_info = boot_params.edid_info;
 281         saved_video_mode = boot_params.hdr.vid_mode;
 282         bootloader_type = boot_params.hdr.type_of_loader;
 283
 284 #ifdef CONFIG_BLK_DEV_RAM
 285         rd_image_start = boot_params.hdr.ram_size & RAMDISK_IMAGE_START_MASK;
 286         rd_prompt = ((boot_params.hdr.ram_size & RAMDISK_PROMPT_FLAG) != 0);
 287         rd_doload = ((boot_params.hdr.ram_size & RAMDISK_LOAD_FLAG) != 0);
 288 #endif
 289 #ifdef CONFIG_EFI
 290         if (!strncmp((char *)&boot_params.efi_info.efi_loader_signature,
 291                      "EL64", 4))
 292                 efi_enabled = 1;
 293 #endif
 294
 295         ARCH_SETUP
 296
 297         memory_setup();
 298         copy_edd();
 299
 300         if (!boot_params.hdr.root_flags)
 301                 root_mountflags &= ~MS_RDONLY;
 302         init_mm.start_code = (unsigned long) &_text;
 303         init_mm.end_code = (unsigned long) &_etext;
 304         init_mm.end_data = (unsigned long) &_edata;
 305         init_mm.brk = (unsigned long) &_end;
 306
 307         code_resource.start = virt_to_phys(&_text);
 308         code_resource.end = virt_to_phys(&_etext)-1;
 309         data_resource.start = virt_to_phys(&_etext);
 310         data_resource.end = virt_to_phys(&_edata)-1;
 311         bss_resource.start = virt_to_phys(&__bss_start);
 312         bss_resource.end = virt_to_phys(&__bss_stop)-1;
 313
 314         early_identify_cpu(&boot_cpu_data);
 315
 316         strlcpy(command_line, boot_command_line, COMMAND_LINE_SIZE);
 317         *cmdline_p = command_line;
 318
 319         parse_early_param();
 320
 321 #ifdef CONFIG_PROVIDE_OHCI1394_DMA_INIT
 322         if (init_ohci1394_dma_early)
 323                 init_ohci1394_dma_on_all_controllers();
 324 #endif
 325
 326         finish_e820_parsing();
 327
 328         /* after parse_early_param, so could debug it */
 329         insert_resource(&iomem_resource, &code_resource);
 330         insert_resource(&iomem_resource, &data_resource);
 331         insert_resource(&iomem_resource, &bss_resource);
 332
 333         early_gart_iommu_check();
 334
 335         e820_register_active_regions(0, 0, -1UL);
 336         /*
 337          * partially used pages are not usable - thus
 338          * we are rounding upwards:
 339          */
 340         end_pfn = e820_end_of_ram();
 341         /* update e820 for memory not covered by WB MTRRs */
 342         mtrr_bp_init();
 343         if (mtrr_trim_uncached_memory(end_pfn)) {
 344                 e820_register_active_regions(0, 0, -1UL);
 345                 end_pfn = e820_end_of_ram();
 346         }
 347
 348         num_physpages = end_pfn;
 349
 350         check_efer();
 351
 352         max_pfn_mapped = init_memory_mapping(0, (max_pfn_mapped << PAGE_SHIFT));
 353         if (efi_enabled)
 354                 efi_init();
 355
 356         vsmp_init();
 357
 358         dmi_scan_machine();
 359
 360         io_delay_init();
 361
 362 #ifdef CONFIG_SMP
 363         /* setup to use the early static init tables during kernel startup */
 364         x86_cpu_to_apicid_early_ptr = (void *)x86_cpu_to_apicid_init;
 365         x86_bios_cpu_apicid_early_ptr = (void *)x86_bios_cpu_apicid_init;
 366 #ifdef CONFIG_NUMA
 367         x86_cpu_to_node_map_early_ptr = (void *)x86_cpu_to_node_map_init;
 368 #endif
 369 #endif
 370
 371 #ifdef CONFIG_ACPI
 372         /*
 373          * Initialize the ACPI boot-time table parser (gets the RSDP and SDT).
 374          * Call this early for SRAT node setup.
 375          */
 376         acpi_boot_table_init();
 377 #endif
 378
 379         /* How many end-of-memory variables you have, grandma! */
 380         max_low_pfn = end_pfn;
 381         max_pfn = end_pfn;
 382         high_memory = (void *)__va(end_pfn * PAGE_SIZE - 1) + 1;
 383
 384         /* Remove active ranges so rediscovery with NUMA-awareness happens */
 385         remove_all_active_ranges();
 386
 387 #ifdef CONFIG_ACPI_NUMA
 388         /*
 389          * Parse SRAT to discover nodes.
 390          */
 391         acpi_numa_init();
 392 #endif
 393
 394 #ifdef CONFIG_NUMA
 395         numa_initmem_init(0, end_pfn);
 396 #else
 397         contig_initmem_init(0, end_pfn);
 398 #endif
 399
 400         early_res_to_bootmem();
 401
 402 #ifdef CONFIG_ACPI_SLEEP
 403         /*
 404          * Reserve low memory region for sleep support.
 405          */
 406        acpi_reserve_bootmem();
 407 #endif
 408
 409         if (efi_enabled)
 410                 efi_reserve_bootmem();
 411
 412        /*
 413         * Find and reserve possible boot-time SMP configuration:
 414         */
 415         find_smp_config();
 416 #ifdef CONFIG_BLK_DEV_INITRD
 417         if (boot_params.hdr.type_of_loader && boot_params.hdr.ramdisk_image) {
 418                 unsigned long ramdisk_image = boot_params.hdr.ramdisk_image;
 419                 unsigned long ramdisk_size  = boot_params.hdr.ramdisk_size;
 420                 unsigned long ramdisk_end   = ramdisk_image + ramdisk_size;
 421                 unsigned long end_of_mem    = end_pfn << PAGE_SHIFT;
 422
 423                 if (ramdisk_end <= end_of_mem) {
 424                         reserve_bootmem_generic(ramdisk_image, ramdisk_size);
 425                         initrd_start = ramdisk_image + PAGE_OFFSET;
 426                         initrd_end = initrd_start+ramdisk_size;
 427                 } else {
 428                         /* Assumes everything on node 0 */
 429                         free_bootmem(ramdisk_image, ramdisk_size);
 430                         printk(KERN_ERR "initrd extends beyond end of memory "
 431                                "(0x%08lx > 0x%08lx)\ndisabling initrd\n",
 432                                ramdisk_end, end_of_mem);
 433                         initrd_start = 0;
 434                 }
 435         }
 436 #endif
 437         reserve_crashkernel();
 438
 439         reserve_ibft_region();
 440
 441         paging_init();
 442         map_vsyscall();
 443
 444         early_quirks();
 445
 446 #ifdef CONFIG_ACPI
 447         /*
 448          * Read APIC and some other early information from ACPI tables.
 449          */
 450         acpi_boot_init();
 451 #endif
 452
 453         init_cpu_to_node();
 454
 455         /*
 456          * get boot-time SMP configuration:
 457          */
 458         if (smp_found_config)
 459                 get_smp_config();
 460         init_apic_mappings();
 461         ioapic_init_mappings();
 462
 463         /*
 464          * We trust e820 completely. No explicit ROM probing in memory.
 465          */
 466         e820_reserve_resources();
 467         e820_mark_nosave_regions();
 468
 469         /* request I/O space for devices used on all i[345]86 PCs */
 470         for (i = 0; i < ARRAY_SIZE(standard_io_resources); i++)
 471                 request_resource(&ioport_resource, &standard_io_resources[i]);
 472
 473         e820_setup_gap();
 474
 475 #ifdef CONFIG_VT
 476 #if defined(CONFIG_VGA_CONSOLE)
 477         if (!efi_enabled || (efi_mem_type(0xa0000) != EFI_CONVENTIONAL_MEMORY))
 478                 conswitchp = &vga_con;
 479 #elif defined(CONFIG_DUMMY_CONSOLE)
 480         conswitchp = &dummy_con;
 481 #endif
 482 #endif
 483 }
 484
 485 static int __cpuinit get_model_name(struct cpuinfo_x86 *c)
 486 {
 487         unsigned int *v;
 488
 489         if (c->extended_cpuid_level < 0x80000004)
 490                 return 0;
 491
 492         v = (unsigned int *) c->x86_model_id;
 493         cpuid(0x80000002, &v[0], &v[1], &v[2], &v[3]);
 494         cpuid(0x80000003, &v[4], &v[5], &v[6], &v[7]);
 495         cpuid(0x80000004, &v[8], &v[9], &v[10], &v[11]);
 496         c->x86_model_id[48] = 0;
 497         return 1;
 498 }
 499
 500
 501 static void __cpuinit display_cacheinfo(struct cpuinfo_x86 *c)
 502 {
 503         unsigned int n, dummy, eax, ebx, ecx, edx;
 504
 505         n = c->extended_cpuid_level;
 506
 507         if (n >= 0x80000005) {
 508                 cpuid(0x80000005, &dummy, &ebx, &ecx, &edx);
 509                 printk(KERN_INFO "CPU: L1 I Cache: %dK (%d bytes/line), "
 510                        "D cache %dK (%d bytes/line)\n",
 511                        edx>>24, edx&0xFF, ecx>>24, ecx&0xFF);
 512                 c->x86_cache_size = (ecx>>24) + (edx>>24);
 513                 /* On K8 L1 TLB is inclusive, so don't count it */
 514                 c->x86_tlbsize = 0;
 515         }
 516
 517         if (n >= 0x80000006) {
 518                 cpuid(0x80000006, &dummy, &ebx, &ecx, &edx);
 519                 ecx = cpuid_ecx(0x80000006);
 520                 c->x86_cache_size = ecx >> 16;
 521                 c->x86_tlbsize += ((ebx >> 16) & 0xfff) + (ebx & 0xfff);
 522
 523                 printk(KERN_INFO "CPU: L2 Cache: %dK (%d bytes/line)\n",
 524                 c->x86_cache_size, ecx & 0xFF);
 525         }
 526         if (n >= 0x80000008) {
 527                 cpuid(0x80000008, &eax, &dummy, &dummy, &dummy);
 528                 c->x86_virt_bits = (eax >> 8) & 0xff;
 529                 c->x86_phys_bits = eax & 0xff;
 530         }
 531 }
 532
 533 #ifdef CONFIG_NUMA
 534 static int __cpuinit nearby_node(int apicid)
 535 {
 536         int i, node;
 537
 538         for (i = apicid - 1; i >= 0; i--) {
 539                 node = apicid_to_node[i];
 540                 if (node != NUMA_NO_NODE && node_online(node))
 541                         return node;
 542         }
 543         for (i = apicid + 1; i < MAX_LOCAL_APIC; i++) {
 544                 node = apicid_to_node[i];
 545                 if (node != NUMA_NO_NODE && node_online(node))
 546                         return node;
 547         }
 548         return first_node(node_online_map); /* Shouldn't happen */
 549 }
 550 #endif
 551
 552 /*
 553  * On a AMD dual core setup the lower bits of the APIC id distingush the cores.
 554  * Assumes number of cores is a power of two.
 555  */
 556 static void __cpuinit amd_detect_cmp(struct cpuinfo_x86 *c)
 557 {
 558 #ifdef CONFIG_SMP
 559         unsigned bits;
 560 #ifdef CONFIG_NUMA
 561         int cpu = smp_processor_id();
 562         int node = 0;
 563         unsigned apicid = hard_smp_processor_id();
 564 #endif
 565         bits = c->x86_coreid_bits;
 566
 567         /* Low order bits define the core id (index of core in socket) */
 568         c->cpu_core_id = c->initial_apicid & ((1 << bits)-1);
 569         /* Convert the initial APIC ID into the socket ID */
 570         c->phys_proc_id = c->initial_apicid >> bits;
 571
 572 #ifdef CONFIG_NUMA
 573         node = c->phys_proc_id;
 574         if (apicid_to_node[apicid] != NUMA_NO_NODE)
 575                 node = apicid_to_node[apicid];
 576         if (!node_online(node)) {
 577                 /* Two possibilities here:
 578                    - The CPU is missing memory and no node was created.
 579                    In that case try picking one from a nearby CPU
 580                    - The APIC IDs differ from the HyperTransport node IDs
 581                    which the K8 northbridge parsing fills in.
 582                    Assume they are all increased by a constant offset,
 583                    but in the same order as the HT nodeids.
 584                    If that doesn't result in a usable node fall back to the
 585                    path for the previous case.  */
 586
 587                 int ht_nodeid = c->initial_apicid;
 588
 589                 if (ht_nodeid >= 0 &&
 590                     apicid_to_node[ht_nodeid] != NUMA_NO_NODE)
 591                         node = apicid_to_node[ht_nodeid];
 592                 /* Pick a nearby node */
 593                 if (!node_online(node))
 594                         node = nearby_node(apicid);
 595         }
 596         numa_set_node(cpu, node);
 597
 598         printk(KERN_INFO "CPU %d/%x -> Node %d\n", cpu, apicid, node);
 599 #endif
 600 #endif
 601 }
 602
 603 static void __cpuinit early_init_amd_mc(struct cpuinfo_x86 *c)
 604 {
 605 #ifdef CONFIG_SMP
 606         unsigned bits, ecx;
 607
 608         /* Multi core CPU? */
 609         if (c->extended_cpuid_level < 0x80000008)
 610                 return;
 611
 612         ecx = cpuid_ecx(0x80000008);
 613
 614         c->x86_max_cores = (ecx & 0xff) + 1;
 615
 616         /* CPU telling us the core id bits shift? */
 617         bits = (ecx >> 12) & 0xF;
 618
 619         /* Otherwise recompute */
 620         if (bits == 0) {
 621                 while ((1 << bits) < c->x86_max_cores)
 622                         bits++;
 623         }
 624
 625         c->x86_coreid_bits = bits;
 626
 627 #endif
 628 }
 629
 630 #define ENABLE_C1E_MASK         0x18000000
 631 #define CPUID_PROCESSOR_SIGNATURE       1
 632 #define CPUID_XFAM              0x0ff00000
 633 #define CPUID_XFAM_K8           0x00000000
 634 #define CPUID_XFAM_10H          0x00100000
 635 #define CPUID_XFAM_11H          0x00200000
 636 #define CPUID_XMOD              0x000f0000
 637 #define CPUID_XMOD_REV_F        0x00040000
 638
 639 /* AMD systems with C1E don't have a working lAPIC timer. Check for that. */
 640 static __cpuinit int amd_apic_timer_broken(void)
 641 {
 642         u32 lo, hi, eax = cpuid_eax(CPUID_PROCESSOR_SIGNATURE);
 643
 644         switch (eax & CPUID_XFAM) {
 645         case CPUID_XFAM_K8:
 646                 if ((eax & CPUID_XMOD) < CPUID_XMOD_REV_F)
 647                         break;
 648         case CPUID_XFAM_10H:
 649         case CPUID_XFAM_11H:
 650                 rdmsr(MSR_K8_ENABLE_C1E, lo, hi);
 651                 if (lo & ENABLE_C1E_MASK)
 652                         return 1;
 653                 break;
 654         default:
 655                 /* err on the side of caution */
 656                 return 1;
 657         }
 658         return 0;
 659 }
 660
 661 static void __cpuinit early_init_amd(struct cpuinfo_x86 *c)
 662 {
 663         early_init_amd_mc(c);
 664
 665         /* c->x86_power is 8000_0007 edx. Bit 8 is constant TSC */
 666         if (c->x86_power & (1<<8))
 667                 set_cpu_cap(c, X86_FEATURE_CONSTANT_TSC);
 668 }
 669
 670 static void __cpuinit init_amd(struct cpuinfo_x86 *c)
 671 {
 672         unsigned level;
 673
 674 #ifdef CONFIG_SMP
 675         unsigned long value;
 676
 677         /*
 678          * Disable TLB flush filter by setting HWCR.FFDIS on K8
 679          * bit 6 of msr C001_0015
 680          *
 681          * Errata 63 for SH-B3 steppings
 682          * Errata 122 for all steppings (F+ have it disabled by default)
 683          */
 684         if (c->x86 == 15) {
 685                 rdmsrl(MSR_K8_HWCR, value);
 686                 value |= 1 << 6;
 687                 wrmsrl(MSR_K8_HWCR, value);
 688         }
 689 #endif
 690
 691         /* Bit 31 in normal CPUID used for nonstandard 3DNow ID;
 692            3DNow is IDd by bit 31 in extended CPUID (1*32+31) anyway */
 693         clear_cpu_cap(c, 0*32+31);
 694
 695         /* On C+ stepping K8 rep microcode works well for copy/memset */
 696         level = cpuid_eax(1);
 697         if (c->x86 == 15 && ((level >= 0x0f48 && level < 0x0f50) ||
 698                              level >= 0x0f58))
 699                 set_cpu_cap(c, X86_FEATURE_REP_GOOD);
 700         if (c->x86 == 0x10 || c->x86 == 0x11)
 701                 set_cpu_cap(c, X86_FEATURE_REP_GOOD);
 702
 703         /* Enable workaround for FXSAVE leak */
 704         if (c->x86 >= 6)
 705                 set_cpu_cap(c, X86_FEATURE_FXSAVE_LEAK);
 706
 707         level = get_model_name(c);
 708         if (!level) {
 709                 switch (c->x86) {
 710                 case 15:
 711                         /* Should distinguish Models here, but this is only
 712                            a fallback anyways. */
 713                         strcpy(c->x86_model_id, "Hammer");
 714                         break;
 715                 }
 716         }
 717         display_cacheinfo(c);
 718
 719         /* Multi core CPU? */
 720         if (c->extended_cpuid_level >= 0x80000008)
 721                 amd_detect_cmp(c);
 722
 723         if (c->extended_cpuid_level >= 0x80000006 &&
 724                 (cpuid_edx(0x80000006) & 0xf000))
 725                 num_cache_leaves = 4;
 726         else
 727                 num_cache_leaves = 3;
 728
 729         if (c->x86 == 0xf || c->x86 == 0x10 || c->x86 == 0x11)
 730                 set_cpu_cap(c, X86_FEATURE_K8);
 731
 732         /* MFENCE stops RDTSC speculation */
 733         set_cpu_cap(c, X86_FEATURE_MFENCE_RDTSC);
 734
 735         if (amd_apic_timer_broken())
 736                 disable_apic_timer = 1;
 737
 738         if (c == &boot_cpu_data && c->x86 >= 0xf && c->x86 <= 0x11) {
 739                 unsigned long long tseg;
 740
 741                 /*
 742                  * Split up direct mapping around the TSEG SMM area.
 743                  * Don't do it for gbpages because there seems very little
 744                  * benefit in doing so.
 745                  */
 746                 if (!rdmsrl_safe(MSR_K8_TSEG_ADDR, &tseg) &&
 747                 (tseg >> PMD_SHIFT) < (max_pfn_mapped >> (PMD_SHIFT-PAGE_SHIFT)))
 748                         set_memory_4k((unsigned long)__va(tseg), 1);
 749         }
 750 }
 751
 752 void __cpuinit detect_ht(struct cpuinfo_x86 *c)
 753 {
 754 #ifdef CONFIG_SMP
 755         u32 eax, ebx, ecx, edx;
 756         int index_msb, core_bits;
 757
 758         cpuid(1, &eax, &ebx, &ecx, &edx);
 759
 760
 761         if (!cpu_has(c, X86_FEATURE_HT))
 762                 return;
 763         if (cpu_has(c, X86_FEATURE_CMP_LEGACY))
 764                 goto out;
 765
 766         smp_num_siblings = (ebx & 0xff0000) >> 16;
 767
 768         if (smp_num_siblings == 1) {
 769                 printk(KERN_INFO  "CPU: Hyper-Threading is disabled\n");
 770         } else if (smp_num_siblings > 1) {
 771
 772                 if (smp_num_siblings > NR_CPUS) {
 773                         printk(KERN_WARNING "CPU: Unsupported number of "
 774                                "siblings %d", smp_num_siblings);
 775                         smp_num_siblings = 1;
 776                         return;
 777                 }
 778
 779                 index_msb = get_count_order(smp_num_siblings);
 780                 c->phys_proc_id = phys_pkg_id(index_msb);
 781
 782                 smp_num_siblings = smp_num_siblings / c->x86_max_cores;
 783
 784                 index_msb = get_count_order(smp_num_siblings);
 785
 786                 core_bits = get_count_order(c->x86_max_cores);
 787
 788                 c->cpu_core_id = phys_pkg_id(index_msb) &
 789                                                ((1 << core_bits) - 1);
 790         }
 791 out:
 792         if ((c->x86_max_cores * smp_num_siblings) > 1) {
 793                 printk(KERN_INFO  "CPU: Physical Processor ID: %d\n",
 794                        c->phys_proc_id);
 795                 printk(KERN_INFO  "CPU: Processor Core ID: %d\n",
 796                        c->cpu_core_id);
 797         }
 798
 799 #endif
 800 }
 801
 802 /*
 803  * find out the number of processor cores on the die
 804  */
 805 static int __cpuinit intel_num_cpu_cores(struct cpuinfo_x86 *c)
 806 {
 807         unsigned int eax, t;
 808
 809         if (c->cpuid_level < 4)
 810                 return 1;
 811
 812         cpuid_count(4, 0, &eax, &t, &t, &t);
 813
 814         if (eax & 0x1f)
 815                 return ((eax >> 26) + 1);
 816         else
 817                 return 1;
 818 }
 819
 820 static void __cpuinit srat_detect_node(void)
 821 {
 822 #ifdef CONFIG_NUMA
 823         unsigned node;
 824         int cpu = smp_processor_id();
 825         int apicid = hard_smp_processor_id();
 826
 827         /* Don't do the funky fallback heuristics the AMD version employs
 828            for now. */
 829         node = apicid_to_node[apicid];
 830         if (node == NUMA_NO_NODE || !node_online(node))
 831                 node = first_node(node_online_map);
 832         numa_set_node(cpu, node);
 833
 834         printk(KERN_INFO "CPU %d/%x -> Node %d\n", cpu, apicid, node);
 835 #endif
 836 }
 837
 838 static void __cpuinit early_init_intel(struct cpuinfo_x86 *c)
 839 {
 840         if ((c->x86 == 0xf && c->x86_model >= 0x03) ||
 841             (c->x86 == 0x6 && c->x86_model >= 0x0e))
 842                 set_cpu_cap(c, X86_FEATURE_CONSTANT_TSC);
 843 }
 844
 845 static void __cpuinit init_intel(struct cpuinfo_x86 *c)
 846 {
 847         /* Cache sizes */
 848         unsigned n;
 849
 850         init_intel_cacheinfo(c);
 851         if (c->cpuid_level > 9) {
 852                 unsigned eax = cpuid_eax(10);
 853                 /* Check for version and the number of counters */
 854                 if ((eax & 0xff) && (((eax>>8) & 0xff) > 1))
 855                         set_cpu_cap(c, X86_FEATURE_ARCH_PERFMON);
 856         }
 857
 858         if (cpu_has_ds) {
 859                 unsigned int l1, l2;
 860                 rdmsr(MSR_IA32_MISC_ENABLE, l1, l2);
 861                 if (!(l1 & (1<<11)))
 862                         set_cpu_cap(c, X86_FEATURE_BTS);
 863                 if (!(l1 & (1<<12)))
 864                         set_cpu_cap(c, X86_FEATURE_PEBS);
 865         }
 866
 867
 868         if (cpu_has_bts)
 869                 ds_init_intel(c);
 870
 871         n = c->extended_cpuid_level;
 872         if (n >= 0x80000008) {
 873                 unsigned eax = cpuid_eax(0x80000008);
 874                 c->x86_virt_bits = (eax >> 8) & 0xff;
 875                 c->x86_phys_bits = eax & 0xff;
 876                 /* CPUID workaround for Intel 0F34 CPU */
 877                 if (c->x86_vendor == X86_VENDOR_INTEL &&
 878                     c->x86 == 0xF && c->x86_model == 0x3 &&
 879                     c->x86_mask == 0x4)
 880                         c->x86_phys_bits = 36;
 881         }
 882
 883         if (c->x86 == 15)
 884                 c->x86_cache_alignment = c->x86_clflush_size * 2;
 885         if (c->x86 == 6)
 886                 set_cpu_cap(c, X86_FEATURE_REP_GOOD);
 887         set_cpu_cap(c, X86_FEATURE_LFENCE_RDTSC);
 888         c->x86_max_cores = intel_num_cpu_cores(c);
 889
 890         srat_detect_node();
 891 }
 892
 893 static void __cpuinit early_init_centaur(struct cpuinfo_x86 *c)
 894 {
 895         if (c->x86 == 0x6 && c->x86_model >= 0xf)
 896                 set_bit(X86_FEATURE_CONSTANT_TSC, &c->x86_capability);
 897 }
 898
 899 static void __cpuinit init_centaur(struct cpuinfo_x86 *c)
 900 {
 901         /* Cache sizes */
 902         unsigned n;
 903
 904         n = c->extended_cpuid_level;
 905         if (n >= 0x80000008) {
 906                 unsigned eax = cpuid_eax(0x80000008);
 907                 c->x86_virt_bits = (eax >> 8) & 0xff;
 908                 c->x86_phys_bits = eax & 0xff;
 909         }
 910
 911         if (c->x86 == 0x6 && c->x86_model >= 0xf) {
 912                 c->x86_cache_alignment = c->x86_clflush_size * 2;
 913                 set_cpu_cap(c, X86_FEATURE_CONSTANT_TSC);
 914                 set_cpu_cap(c, X86_FEATURE_REP_GOOD);
 915         }
 916         set_cpu_cap(c, X86_FEATURE_LFENCE_RDTSC);
 917 }
 918
 919 static void __cpuinit get_cpu_vendor(struct cpuinfo_x86 *c)
 920 {
 921         char *v = c->x86_vendor_id;
 922
 923         if (!strcmp(v, "AuthenticAMD"))
 924                 c->x86_vendor = X86_VENDOR_AMD;
 925         else if (!strcmp(v, "GenuineIntel"))
 926                 c->x86_vendor = X86_VENDOR_INTEL;
 927         else if (!strcmp(v, "CentaurHauls"))
 928                 c->x86_vendor = X86_VENDOR_CENTAUR;
 929         else
 930                 c->x86_vendor = X86_VENDOR_UNKNOWN;
 931 }
 932
 933 /* Do some early cpuid on the boot CPU to get some parameter that are
 934    needed before check_bugs. Everything advanced is in identify_cpu
 935    below. */
 936 static void __cpuinit early_identify_cpu(struct cpuinfo_x86 *c)
 937 {
 938         u32 tfms, xlvl;
 939
 940         c->loops_per_jiffy = loops_per_jiffy;
 941         c->x86_cache_size = -1;
 942         c->x86_vendor = X86_VENDOR_UNKNOWN;
 943         c->x86_model = c->x86_mask = 0; /* So far unknown... */
 944         c->x86_vendor_id[0] = '\0'; /* Unset */
 945         c->x86_model_id[0] = '\0';  /* Unset */
 946         c->x86_clflush_size = 64;
 947         c->x86_cache_alignment = c->x86_clflush_size;
 948         c->x86_max_cores = 1;
 949         c->x86_coreid_bits = 0;
 950         c->extended_cpuid_level = 0;
 951         memset(&c->x86_capability, 0, sizeof c->x86_capability);
 952
 953         /* Get vendor name */
 954         cpuid(0x00000000, (unsigned int *)&c->cpuid_level,
 955               (unsigned int *)&c->x86_vendor_id[0],
 956               (unsigned int *)&c->x86_vendor_id[8],
 957               (unsigned int *)&c->x86_vendor_id[4]);
 958
 959         get_cpu_vendor(c);
 960
 961         /* Initialize the standard set of capabilities */
 962         /* Note that the vendor-specific code below might override */
 963
 964         /* Intel-defined flags: level 0x00000001 */
 965         if (c->cpuid_level >= 0x00000001) {
 966                 __u32 misc;
 967                 cpuid(0x00000001, &tfms, &misc, &c->x86_capability[4],
 968                       &c->x86_capability[0]);
 969                 c->x86 = (tfms >> 8) & 0xf;
 970                 c->x86_model = (tfms >> 4) & 0xf;
 971                 c->x86_mask = tfms & 0xf;
 972                 if (c->x86 == 0xf)
 973                         c->x86 += (tfms >> 20) & 0xff;
 974                 if (c->x86 >= 0x6)
 975                         c->x86_model += ((tfms >> 16) & 0xF) << 4;
 976                 if (test_cpu_cap(c, X86_FEATURE_CLFLSH))
 977                         c->x86_clflush_size = ((misc >> 8) & 0xff) * 8;
 978         } else {
 979                 /* Have CPUID level 0 only - unheard of */
 980                 c->x86 = 4;
 981         }
 982
 983         c->initial_apicid = (cpuid_ebx(1) >> 24) & 0xff;
 984 #ifdef CONFIG_SMP
 985         c->phys_proc_id = c->initial_apicid;
 986 #endif
 987         /* AMD-defined flags: level 0x80000001 */
 988         xlvl = cpuid_eax(0x80000000);
 989         c->extended_cpuid_level = xlvl;
 990         if ((xlvl & 0xffff0000) == 0x80000000) {
 991                 if (xlvl >= 0x80000001) {
 992                         c->x86_capability[1] = cpuid_edx(0x80000001);
 993                         c->x86_capability[6] = cpuid_ecx(0x80000001);
 994                 }
 995                 if (xlvl >= 0x80000004)
 996                         get_model_name(c); /* Default name */
 997         }
 998
 999         /* Transmeta-defined flags: level 0x80860001 */
1000         xlvl = cpuid_eax(0x80860000);
1001         if ((xlvl & 0xffff0000) == 0x80860000) {
1002                 /* Don't set x86_cpuid_level here for now to not confuse. */
1003                 if (xlvl >= 0x80860001)
1004                         c->x86_capability[2] = cpuid_edx(0x80860001);
1005         }
1006
1007         c->extended_cpuid_level = cpuid_eax(0x80000000);
1008         if (c->extended_cpuid_level >= 0x80000007)
1009                 c->x86_power = cpuid_edx(0x80000007);
1010
1011
1012         clear_cpu_cap(c, X86_FEATURE_PAT);
1013
1014         switch (c->x86_vendor) {
1015         case X86_VENDOR_AMD:
1016                 early_init_amd(c);
1017                 if (c->x86 >= 0xf && c->x86 <= 0x11)
1018                         set_cpu_cap(c, X86_FEATURE_PAT);
1019                 break;
1020         case X86_VENDOR_INTEL:
1021                 early_init_intel(c);
1022                 if (c->x86 == 0xF || (c->x86 == 6 && c->x86_model >= 15))
1023                         set_cpu_cap(c, X86_FEATURE_PAT);
1024                 break;
1025         case X86_VENDOR_CENTAUR:
1026                 early_init_centaur(c);
1027                 break;
1028         }
1029
1030 }
1031
1032 /*
1033  * This does the hard work of actually picking apart the CPU stuff...
1034  */
1035 void __cpuinit identify_cpu(struct cpuinfo_x86 *c)
1036 {
1037         int i;
1038
1039         early_identify_cpu(c);
1040
1041         init_scattered_cpuid_features(c);
1042
1043         c->apicid = phys_pkg_id(0);
1044
1045         /*
1046          * Vendor-specific initialization.  In this section we
1047          * canonicalize the feature flags, meaning if there are
1048          * features a certain CPU supports which CPUID doesn't
1049          * tell us, CPUID claiming incorrect flags, or other bugs,
1050          * we handle them here.
1051          *
1052          * At the end of this section, c->x86_capability better
1053          * indicate the features this CPU genuinely supports!
1054          */
1055         switch (c->x86_vendor) {
1056         case X86_VENDOR_AMD:
1057                 init_amd(c);
1058                 break;
1059
1060         case X86_VENDOR_INTEL:
1061                 init_intel(c);
1062                 break;
1063
1064         case X86_VENDOR_CENTAUR:
1065                 init_centaur(c);
1066                 break;
1067
1068         case X86_VENDOR_UNKNOWN:
1069         default:
1070                 display_cacheinfo(c);
1071                 break;
1072         }
1073
1074         detect_ht(c);
1075
1076         /*
1077          * On SMP, boot_cpu_data holds the common feature set between
1078          * all CPUs; so make sure that we indicate which features are
1079          * common between the CPUs.  The first time this routine gets
1080          * executed, c == &boot_cpu_data.
1081          */
1082         if (c != &boot_cpu_data) {
1083                 /* AND the already accumulated flags with these */
1084                 for (i = 0; i < NCAPINTS; i++)
1085                         boot_cpu_data.x86_capability[i] &= c->x86_capability[i];
1086         }
1087
1088         /* Clear all flags overriden by options */
1089         for (i = 0; i < NCAPINTS; i++)
1090                 c->x86_capability[i] &= ~cleared_cpu_caps[i];
1091
1092 #ifdef CONFIG_X86_MCE
1093         mcheck_init(c);
1094 #endif
1095         select_idle_routine(c);
1096
1097 #ifdef CONFIG_NUMA
1098         numa_add_cpu(smp_processor_id());
1099 #endif
1100
1101 }
1102
1103 void __cpuinit identify_boot_cpu(void)
1104 {
1105         identify_cpu(&boot_cpu_data);
1106 }
1107
1108 void __cpuinit identify_secondary_cpu(struct cpuinfo_x86 *c)
1109 {
1110         BUG_ON(c == &boot_cpu_data);
1111         identify_cpu(c);
1112         mtrr_ap_init();
1113 }
1114
1115 static __init int setup_noclflush(char *arg)
1116 {
1117         setup_clear_cpu_cap(X86_FEATURE_CLFLSH);
1118         return 1;
1119 }
1120 __setup("noclflush", setup_noclflush);
1121
1122 void __cpuinit print_cpu_info(struct cpuinfo_x86 *c)
1123 {
1124         if (c->x86_model_id[0])
1125                 printk(KERN_CONT "%s", c->x86_model_id);
1126
1127         if (c->x86_mask || c->cpuid_level >= 0)
1128                 printk(KERN_CONT " stepping %02x\n", c->x86_mask);
1129         else
1130                 printk(KERN_CONT "\n");
1131 }
1132
1133 static __init int setup_disablecpuid(char *arg)
1134 {
1135         int bit;
1136         if (get_option(&arg, &bit) && bit < NCAPINTS*32)
1137                 setup_clear_cpu_cap(bit);
1138         else
1139                 return 0;
1140         return 1;
1141 }
1142 __setup("clearcpuid=", setup_disablecpuid);