SAFE public projects git trees. - safe/jmp/linux-2.6/blob - arch/x86/kernel/io_apic_64.c

   1 /*
   2  *      Intel IO-APIC support for multi-Pentium hosts.
   3  *
   4  *      Copyright (C) 1997, 1998, 1999, 2000 Ingo Molnar, Hajnalka Szabo
   5  *
   6  *      Many thanks to Stig Venaas for trying out countless experimental
   7  *      patches and reporting/debugging problems patiently!
   8  *
   9  *      (c) 1999, Multiple IO-APIC support, developed by
  10  *      Ken-ichi Yaku <yaku@css1.kbnes.nec.co.jp> and
  11  *      Hidemi Kishimoto <kisimoto@css1.kbnes.nec.co.jp>,
  12  *      further tested and cleaned up by Zach Brown <zab@redhat.com>
  13  *      and Ingo Molnar <mingo@redhat.com>
  14  *
  15  *      Fixes
  16  *      Maciej W. Rozycki       :       Bits for genuine 82489DX APICs;
  17  *                                      thanks to Eric Gilmore
  18  *                                      and Rolf G. Tews
  19  *                                      for testing these extensively
  20  *      Paul Diefenbaugh        :       Added full ACPI support
  21  */
  22
  23 #include <linux/mm.h>
  24 #include <linux/interrupt.h>
  25 #include <linux/init.h>
  26 #include <linux/delay.h>
  27 #include <linux/sched.h>
  28 #include <linux/pci.h>
  29 #include <linux/mc146818rtc.h>
  30 #include <linux/acpi.h>
  31 #include <linux/sysdev.h>
  32 #include <linux/msi.h>
  33 #include <linux/htirq.h>
  34 #include <linux/dmar.h>
  35 #ifdef CONFIG_ACPI
  36 #include <acpi/acpi_bus.h>
  37 #endif
  38 #include <linux/bootmem.h>
  39
  40 #include <asm/idle.h>
  41 #include <asm/io.h>
  42 #include <asm/smp.h>
  43 #include <asm/desc.h>
  44 #include <asm/proto.h>
  45 #include <asm/mach_apic.h>
  46 #include <asm/acpi.h>
  47 #include <asm/dma.h>
  48 #include <asm/nmi.h>
  49 #include <asm/msidef.h>
  50 #include <asm/hypertransport.h>
  51
  52 struct irq_cfg {
  53         cpumask_t domain;
  54         cpumask_t old_domain;
  55         unsigned move_cleanup_count;
  56         u8 vector;
  57         u8 move_in_progress : 1;
  58 };
  59
  60 /* irq_cfg is indexed by the sum of all RTEs in all I/O APICs. */
  61 struct irq_cfg irq_cfg[NR_IRQS] __read_mostly = {
  62         [0]  = { .domain = CPU_MASK_ALL, .vector = IRQ0_VECTOR,  },
  63         [1]  = { .domain = CPU_MASK_ALL, .vector = IRQ1_VECTOR,  },
  64         [2]  = { .domain = CPU_MASK_ALL, .vector = IRQ2_VECTOR,  },
  65         [3]  = { .domain = CPU_MASK_ALL, .vector = IRQ3_VECTOR,  },
  66         [4]  = { .domain = CPU_MASK_ALL, .vector = IRQ4_VECTOR,  },
  67         [5]  = { .domain = CPU_MASK_ALL, .vector = IRQ5_VECTOR,  },
  68         [6]  = { .domain = CPU_MASK_ALL, .vector = IRQ6_VECTOR,  },
  69         [7]  = { .domain = CPU_MASK_ALL, .vector = IRQ7_VECTOR,  },
  70         [8]  = { .domain = CPU_MASK_ALL, .vector = IRQ8_VECTOR,  },
  71         [9]  = { .domain = CPU_MASK_ALL, .vector = IRQ9_VECTOR,  },
  72         [10] = { .domain = CPU_MASK_ALL, .vector = IRQ10_VECTOR, },
  73         [11] = { .domain = CPU_MASK_ALL, .vector = IRQ11_VECTOR, },
  74         [12] = { .domain = CPU_MASK_ALL, .vector = IRQ12_VECTOR, },
  75         [13] = { .domain = CPU_MASK_ALL, .vector = IRQ13_VECTOR, },
  76         [14] = { .domain = CPU_MASK_ALL, .vector = IRQ14_VECTOR, },
  77         [15] = { .domain = CPU_MASK_ALL, .vector = IRQ15_VECTOR, },
  78 };
  79
  80 static int assign_irq_vector(int irq, cpumask_t mask);
  81
  82 #define __apicdebuginit  __init
  83
  84 int sis_apic_bug; /* not actually supported, dummy for compile */
  85
  86 static int no_timer_check;
  87
  88 static int disable_timer_pin_1 __initdata;
  89
  90 int timer_over_8254 __initdata = 1;
  91
  92 /* Where if anywhere is the i8259 connect in external int mode */
  93 static struct { int pin, apic; } ioapic_i8259 = { -1, -1 };
  94
  95 static DEFINE_SPINLOCK(ioapic_lock);
  96 DEFINE_SPINLOCK(vector_lock);
  97
  98 /*
  99  * # of IRQ routing registers
 100  */
 101 int nr_ioapic_registers[MAX_IO_APICS];
 102
 103 /*
 104  * Rough estimation of how many shared IRQs there are, can
 105  * be changed anytime.
 106  */
 107 #define MAX_PLUS_SHARED_IRQS NR_IRQS
 108 #define PIN_MAP_SIZE (MAX_PLUS_SHARED_IRQS + NR_IRQS)
 109
 110 /*
 111  * This is performance-critical, we want to do it O(1)
 112  *
 113  * the indexing order of this array favors 1:1 mappings
 114  * between pins and IRQs.
 115  */
 116
 117 static struct irq_pin_list {
 118         short apic, pin, next;
 119 } irq_2_pin[PIN_MAP_SIZE];
 120
 121 struct io_apic {
 122         unsigned int index;
 123         unsigned int unused[3];
 124         unsigned int data;
 125 };
 126
 127 static __attribute_const__ struct io_apic __iomem *io_apic_base(int idx)
 128 {
 129         return (void __iomem *) __fix_to_virt(FIX_IO_APIC_BASE_0 + idx)
 130                 + (mp_ioapics[idx].mpc_apicaddr & ~PAGE_MASK);
 131 }
 132
 133 static inline unsigned int io_apic_read(unsigned int apic, unsigned int reg)
 134 {
 135         struct io_apic __iomem *io_apic = io_apic_base(apic);
 136         writel(reg, &io_apic->index);
 137         return readl(&io_apic->data);
 138 }
 139
 140 static inline void io_apic_write(unsigned int apic, unsigned int reg, unsigned int value)
 141 {
 142         struct io_apic __iomem *io_apic = io_apic_base(apic);
 143         writel(reg, &io_apic->index);
 144         writel(value, &io_apic->data);
 145 }
 146
 147 /*
 148  * Re-write a value: to be used for read-modify-write
 149  * cycles where the read already set up the index register.
 150  */
 151 static inline void io_apic_modify(unsigned int apic, unsigned int value)
 152 {
 153         struct io_apic __iomem *io_apic = io_apic_base(apic);
 154         writel(value, &io_apic->data);
 155 }
 156
 157 static int io_apic_level_ack_pending(unsigned int irq)
 158 {
 159         struct irq_pin_list *entry;
 160         unsigned long flags;
 161         int pending = 0;
 162
 163         spin_lock_irqsave(&ioapic_lock, flags);
 164         entry = irq_2_pin + irq;
 165         for (;;) {
 166                 unsigned int reg;
 167                 int pin;
 168
 169                 pin = entry->pin;
 170                 if (pin == -1)
 171                         break;
 172                 reg = io_apic_read(entry->apic, 0x10 + pin*2);
 173                 /* Is the remote IRR bit set? */
 174                 pending |= (reg >> 14) & 1;
 175                 if (!entry->next)
 176                         break;
 177                 entry = irq_2_pin + entry->next;
 178         }
 179         spin_unlock_irqrestore(&ioapic_lock, flags);
 180         return pending;
 181 }
 182
 183 /*
 184  * Synchronize the IO-APIC and the CPU by doing
 185  * a dummy read from the IO-APIC
 186  */
 187 static inline void io_apic_sync(unsigned int apic)
 188 {
 189         struct io_apic __iomem *io_apic = io_apic_base(apic);
 190         readl(&io_apic->data);
 191 }
 192
 193 #define __DO_ACTION(R, ACTION, FINAL)                                   \
 194                                                                         \
 195 {                                                                       \
 196         int pin;                                                        \
 197         struct irq_pin_list *entry = irq_2_pin + irq;                   \
 198                                                                         \
 199         BUG_ON(irq >= NR_IRQS);                                         \
 200         for (;;) {                                                      \
 201                 unsigned int reg;                                       \
 202                 pin = entry->pin;                                       \
 203                 if (pin == -1)                                          \
 204                         break;                                          \
 205                 reg = io_apic_read(entry->apic, 0x10 + R + pin*2);      \
 206                 reg ACTION;                                             \
 207                 io_apic_modify(entry->apic, reg);                       \
 208                 FINAL;                                                  \
 209                 if (!entry->next)                                       \
 210                         break;                                          \
 211                 entry = irq_2_pin + entry->next;                        \
 212         }                                                               \
 213 }
 214
 215 union entry_union {
 216         struct { u32 w1, w2; };
 217         struct IO_APIC_route_entry entry;
 218 };
 219
 220 static struct IO_APIC_route_entry ioapic_read_entry(int apic, int pin)
 221 {
 222         union entry_union eu;
 223         unsigned long flags;
 224         spin_lock_irqsave(&ioapic_lock, flags);
 225         eu.w1 = io_apic_read(apic, 0x10 + 2 * pin);
 226         eu.w2 = io_apic_read(apic, 0x11 + 2 * pin);
 227         spin_unlock_irqrestore(&ioapic_lock, flags);
 228         return eu.entry;
 229 }
 230
 231 /*
 232  * When we write a new IO APIC routing entry, we need to write the high
 233  * word first! If the mask bit in the low word is clear, we will enable
 234  * the interrupt, and we need to make sure the entry is fully populated
 235  * before that happens.
 236  */
 237 static void
 238 __ioapic_write_entry(int apic, int pin, struct IO_APIC_route_entry e)
 239 {
 240         union entry_union eu;
 241         eu.entry = e;
 242         io_apic_write(apic, 0x11 + 2*pin, eu.w2);
 243         io_apic_write(apic, 0x10 + 2*pin, eu.w1);
 244 }
 245
 246 static void ioapic_write_entry(int apic, int pin, struct IO_APIC_route_entry e)
 247 {
 248         unsigned long flags;
 249         spin_lock_irqsave(&ioapic_lock, flags);
 250         __ioapic_write_entry(apic, pin, e);
 251         spin_unlock_irqrestore(&ioapic_lock, flags);
 252 }
 253
 254 /*
 255  * When we mask an IO APIC routing entry, we need to write the low
 256  * word first, in order to set the mask bit before we change the
 257  * high bits!
 258  */
 259 static void ioapic_mask_entry(int apic, int pin)
 260 {
 261         unsigned long flags;
 262         union entry_union eu = { .entry.mask = 1 };
 263
 264         spin_lock_irqsave(&ioapic_lock, flags);
 265         io_apic_write(apic, 0x10 + 2*pin, eu.w1);
 266         io_apic_write(apic, 0x11 + 2*pin, eu.w2);
 267         spin_unlock_irqrestore(&ioapic_lock, flags);
 268 }
 269
 270 #ifdef CONFIG_SMP
 271 static void __target_IO_APIC_irq(unsigned int irq, unsigned int dest, u8 vector)
 272 {
 273         int apic, pin;
 274         struct irq_pin_list *entry = irq_2_pin + irq;
 275
 276         BUG_ON(irq >= NR_IRQS);
 277         for (;;) {
 278                 unsigned int reg;
 279                 apic = entry->apic;
 280                 pin = entry->pin;
 281                 if (pin == -1)
 282                         break;
 283                 io_apic_write(apic, 0x11 + pin*2, dest);
 284                 reg = io_apic_read(apic, 0x10 + pin*2);
 285                 reg &= ~0x000000ff;
 286                 reg |= vector;
 287                 io_apic_modify(apic, reg);
 288                 if (!entry->next)
 289                         break;
 290                 entry = irq_2_pin + entry->next;
 291         }
 292 }
 293
 294 static void set_ioapic_affinity_irq(unsigned int irq, cpumask_t mask)
 295 {
 296         struct irq_cfg *cfg = irq_cfg + irq;
 297         unsigned long flags;
 298         unsigned int dest;
 299         cpumask_t tmp;
 300
 301         cpus_and(tmp, mask, cpu_online_map);
 302         if (cpus_empty(tmp))
 303                 return;
 304
 305         if (assign_irq_vector(irq, mask))
 306                 return;
 307
 308         cpus_and(tmp, cfg->domain, mask);
 309         dest = cpu_mask_to_apicid(tmp);
 310
 311         /*
 312          * Only the high 8 bits are valid.
 313          */
 314         dest = SET_APIC_LOGICAL_ID(dest);
 315
 316         spin_lock_irqsave(&ioapic_lock, flags);
 317         __target_IO_APIC_irq(irq, dest, cfg->vector);
 318         irq_desc[irq].affinity = mask;
 319         spin_unlock_irqrestore(&ioapic_lock, flags);
 320 }
 321 #endif
 322
 323 /*
 324  * The common case is 1:1 IRQ<->pin mappings. Sometimes there are
 325  * shared ISA-space IRQs, so we have to support them. We are super
 326  * fast in the common case, and fast for shared ISA-space IRQs.
 327  */
 328 static void add_pin_to_irq(unsigned int irq, int apic, int pin)
 329 {
 330         static int first_free_entry = NR_IRQS;
 331         struct irq_pin_list *entry = irq_2_pin + irq;
 332
 333         BUG_ON(irq >= NR_IRQS);
 334         while (entry->next)
 335                 entry = irq_2_pin + entry->next;
 336
 337         if (entry->pin != -1) {
 338                 entry->next = first_free_entry;
 339                 entry = irq_2_pin + entry->next;
 340                 if (++first_free_entry >= PIN_MAP_SIZE)
 341                         panic("io_apic.c: ran out of irq_2_pin entries!");
 342         }
 343         entry->apic = apic;
 344         entry->pin = pin;
 345 }
 346
 347
 348 #define DO_ACTION(name,R,ACTION, FINAL)                                 \
 349                                                                         \
 350         static void name##_IO_APIC_irq (unsigned int irq)               \
 351         __DO_ACTION(R, ACTION, FINAL)
 352
 353 DO_ACTION( __mask,             0, |= 0x00010000, io_apic_sync(entry->apic) )
 354                                                 /* mask = 1 */
 355 DO_ACTION( __unmask,           0, &= 0xfffeffff, )
 356                                                 /* mask = 0 */
 357
 358 static void mask_IO_APIC_irq (unsigned int irq)
 359 {
 360         unsigned long flags;
 361
 362         spin_lock_irqsave(&ioapic_lock, flags);
 363         __mask_IO_APIC_irq(irq);
 364         spin_unlock_irqrestore(&ioapic_lock, flags);
 365 }
 366
 367 static void unmask_IO_APIC_irq (unsigned int irq)
 368 {
 369         unsigned long flags;
 370
 371         spin_lock_irqsave(&ioapic_lock, flags);
 372         __unmask_IO_APIC_irq(irq);
 373         spin_unlock_irqrestore(&ioapic_lock, flags);
 374 }
 375
 376 static void clear_IO_APIC_pin(unsigned int apic, unsigned int pin)
 377 {
 378         struct IO_APIC_route_entry entry;
 379
 380         /* Check delivery_mode to be sure we're not clearing an SMI pin */
 381         entry = ioapic_read_entry(apic, pin);
 382         if (entry.delivery_mode == dest_SMI)
 383                 return;
 384         /*
 385          * Disable it in the IO-APIC irq-routing table:
 386          */
 387         ioapic_mask_entry(apic, pin);
 388 }
 389
 390 static void clear_IO_APIC (void)
 391 {
 392         int apic, pin;
 393
 394         for (apic = 0; apic < nr_ioapics; apic++)
 395                 for (pin = 0; pin < nr_ioapic_registers[apic]; pin++)
 396                         clear_IO_APIC_pin(apic, pin);
 397 }
 398
 399 int skip_ioapic_setup;
 400 int ioapic_force;
 401
 402 static int __init parse_noapic(char *str)
 403 {
 404         disable_ioapic_setup();
 405         return 0;
 406 }
 407 early_param("noapic", parse_noapic);
 408
 409 /* Actually the next is obsolete, but keep it for paranoid reasons -AK */
 410 static int __init disable_timer_pin_setup(char *arg)
 411 {
 412         disable_timer_pin_1 = 1;
 413         return 1;
 414 }
 415 __setup("disable_timer_pin_1", disable_timer_pin_setup);
 416
 417 static int __init setup_disable_8254_timer(char *s)
 418 {
 419         timer_over_8254 = -1;
 420         return 1;
 421 }
 422 static int __init setup_enable_8254_timer(char *s)
 423 {
 424         timer_over_8254 = 2;
 425         return 1;
 426 }
 427
 428 __setup("disable_8254_timer", setup_disable_8254_timer);
 429 __setup("enable_8254_timer", setup_enable_8254_timer);
 430
 431
 432 /*
 433  * Find the IRQ entry number of a certain pin.
 434  */
 435 static int find_irq_entry(int apic, int pin, int type)
 436 {
 437         int i;
 438
 439         for (i = 0; i < mp_irq_entries; i++)
 440                 if (mp_irqs[i].mpc_irqtype == type &&
 441                     (mp_irqs[i].mpc_dstapic == mp_ioapics[apic].mpc_apicid ||
 442                      mp_irqs[i].mpc_dstapic == MP_APIC_ALL) &&
 443                     mp_irqs[i].mpc_dstirq == pin)
 444                         return i;
 445
 446         return -1;
 447 }
 448
 449 /*
 450  * Find the pin to which IRQ[irq] (ISA) is connected
 451  */
 452 static int __init find_isa_irq_pin(int irq, int type)
 453 {
 454         int i;
 455
 456         for (i = 0; i < mp_irq_entries; i++) {
 457                 int lbus = mp_irqs[i].mpc_srcbus;
 458
 459                 if (test_bit(lbus, mp_bus_not_pci) &&
 460                     (mp_irqs[i].mpc_irqtype == type) &&
 461                     (mp_irqs[i].mpc_srcbusirq == irq))
 462
 463                         return mp_irqs[i].mpc_dstirq;
 464         }
 465         return -1;
 466 }
 467
 468 static int __init find_isa_irq_apic(int irq, int type)
 469 {
 470         int i;
 471
 472         for (i = 0; i < mp_irq_entries; i++) {
 473                 int lbus = mp_irqs[i].mpc_srcbus;
 474
 475                 if (test_bit(lbus, mp_bus_not_pci) &&
 476                     (mp_irqs[i].mpc_irqtype == type) &&
 477                     (mp_irqs[i].mpc_srcbusirq == irq))
 478                         break;
 479         }
 480         if (i < mp_irq_entries) {
 481                 int apic;
 482                 for(apic = 0; apic < nr_ioapics; apic++) {
 483                         if (mp_ioapics[apic].mpc_apicid == mp_irqs[i].mpc_dstapic)
 484                                 return apic;
 485                 }
 486         }
 487
 488         return -1;
 489 }
 490
 491 /*
 492  * Find a specific PCI IRQ entry.
 493  * Not an __init, possibly needed by modules
 494  */
 495 static int pin_2_irq(int idx, int apic, int pin);
 496
 497 int IO_APIC_get_PCI_irq_vector(int bus, int slot, int pin)
 498 {
 499         int apic, i, best_guess = -1;
 500
 501         apic_printk(APIC_DEBUG, "querying PCI -> IRQ mapping bus:%d, slot:%d, pin:%d.\n",
 502                 bus, slot, pin);
 503         if (mp_bus_id_to_pci_bus[bus] == -1) {
 504                 apic_printk(APIC_VERBOSE, "PCI BIOS passed nonexistent PCI bus %d!\n", bus);
 505                 return -1;
 506         }
 507         for (i = 0; i < mp_irq_entries; i++) {
 508                 int lbus = mp_irqs[i].mpc_srcbus;
 509
 510                 for (apic = 0; apic < nr_ioapics; apic++)
 511                         if (mp_ioapics[apic].mpc_apicid == mp_irqs[i].mpc_dstapic ||
 512                             mp_irqs[i].mpc_dstapic == MP_APIC_ALL)
 513                                 break;
 514
 515                 if (!test_bit(lbus, mp_bus_not_pci) &&
 516                     !mp_irqs[i].mpc_irqtype &&
 517                     (bus == lbus) &&
 518                     (slot == ((mp_irqs[i].mpc_srcbusirq >> 2) & 0x1f))) {
 519                         int irq = pin_2_irq(i,apic,mp_irqs[i].mpc_dstirq);
 520
 521                         if (!(apic || IO_APIC_IRQ(irq)))
 522                                 continue;
 523
 524                         if (pin == (mp_irqs[i].mpc_srcbusirq & 3))
 525                                 return irq;
 526                         /*
 527                          * Use the first all-but-pin matching entry as a
 528                          * best-guess fuzzy result for broken mptables.
 529                          */
 530                         if (best_guess < 0)
 531                                 best_guess = irq;
 532                 }
 533         }
 534         BUG_ON(best_guess >= NR_IRQS);
 535         return best_guess;
 536 }
 537
 538 /* ISA interrupts are always polarity zero edge triggered,
 539  * when listed as conforming in the MP table. */
 540
 541 #define default_ISA_trigger(idx)        (0)
 542 #define default_ISA_polarity(idx)       (0)
 543
 544 /* PCI interrupts are always polarity one level triggered,
 545  * when listed as conforming in the MP table. */
 546
 547 #define default_PCI_trigger(idx)        (1)
 548 #define default_PCI_polarity(idx)       (1)
 549
 550 static int MPBIOS_polarity(int idx)
 551 {
 552         int bus = mp_irqs[idx].mpc_srcbus;
 553         int polarity;
 554
 555         /*
 556          * Determine IRQ line polarity (high active or low active):
 557          */
 558         switch (mp_irqs[idx].mpc_irqflag & 3)
 559         {
 560                 case 0: /* conforms, ie. bus-type dependent polarity */
 561                         if (test_bit(bus, mp_bus_not_pci))
 562                                 polarity = default_ISA_polarity(idx);
 563                         else
 564                                 polarity = default_PCI_polarity(idx);
 565                         break;
 566                 case 1: /* high active */
 567                 {
 568                         polarity = 0;
 569                         break;
 570                 }
 571                 case 2: /* reserved */
 572                 {
 573                         printk(KERN_WARNING "broken BIOS!!\n");
 574                         polarity = 1;
 575                         break;
 576                 }
 577                 case 3: /* low active */
 578                 {
 579                         polarity = 1;
 580                         break;
 581                 }
 582                 default: /* invalid */
 583                 {
 584                         printk(KERN_WARNING "broken BIOS!!\n");
 585                         polarity = 1;
 586                         break;
 587                 }
 588         }
 589         return polarity;
 590 }
 591
 592 static int MPBIOS_trigger(int idx)
 593 {
 594         int bus = mp_irqs[idx].mpc_srcbus;
 595         int trigger;
 596
 597         /*
 598          * Determine IRQ trigger mode (edge or level sensitive):
 599          */
 600         switch ((mp_irqs[idx].mpc_irqflag>>2) & 3)
 601         {
 602                 case 0: /* conforms, ie. bus-type dependent */
 603                         if (test_bit(bus, mp_bus_not_pci))
 604                                 trigger = default_ISA_trigger(idx);
 605                         else
 606                                 trigger = default_PCI_trigger(idx);
 607                         break;
 608                 case 1: /* edge */
 609                 {
 610                         trigger = 0;
 611                         break;
 612                 }
 613                 case 2: /* reserved */
 614                 {
 615                         printk(KERN_WARNING "broken BIOS!!\n");
 616                         trigger = 1;
 617                         break;
 618                 }
 619                 case 3: /* level */
 620                 {
 621                         trigger = 1;
 622                         break;
 623                 }
 624                 default: /* invalid */
 625                 {
 626                         printk(KERN_WARNING "broken BIOS!!\n");
 627                         trigger = 0;
 628                         break;
 629                 }
 630         }
 631         return trigger;
 632 }
 633
 634 static inline int irq_polarity(int idx)
 635 {
 636         return MPBIOS_polarity(idx);
 637 }
 638
 639 static inline int irq_trigger(int idx)
 640 {
 641         return MPBIOS_trigger(idx);
 642 }
 643
 644 static int pin_2_irq(int idx, int apic, int pin)
 645 {
 646         int irq, i;
 647         int bus = mp_irqs[idx].mpc_srcbus;
 648
 649         /*
 650          * Debugging check, we are in big trouble if this message pops up!
 651          */
 652         if (mp_irqs[idx].mpc_dstirq != pin)
 653                 printk(KERN_ERR "broken BIOS or MPTABLE parser, ayiee!!\n");
 654
 655         if (test_bit(bus, mp_bus_not_pci)) {
 656                 irq = mp_irqs[idx].mpc_srcbusirq;
 657         } else {
 658                 /*
 659                  * PCI IRQs are mapped in order
 660                  */
 661                 i = irq = 0;
 662                 while (i < apic)
 663                         irq += nr_ioapic_registers[i++];
 664                 irq += pin;
 665         }
 666         BUG_ON(irq >= NR_IRQS);
 667         return irq;
 668 }
 669
 670 static int __assign_irq_vector(int irq, cpumask_t mask)
 671 {
 672         /*
 673          * NOTE! The local APIC isn't very good at handling
 674          * multiple interrupts at the same interrupt level.
 675          * As the interrupt level is determined by taking the
 676          * vector number and shifting that right by 4, we
 677          * want to spread these out a bit so that they don't
 678          * all fall in the same interrupt level.
 679          *
 680          * Also, we've got to be careful not to trash gate
 681          * 0x80, because int 0x80 is hm, kind of importantish. ;)
 682          */
 683         static int current_vector = FIRST_DEVICE_VECTOR, current_offset = 0;
 684         unsigned int old_vector;
 685         int cpu;
 686         struct irq_cfg *cfg;
 687
 688         BUG_ON((unsigned)irq >= NR_IRQS);
 689         cfg = &irq_cfg[irq];
 690
 691         /* Only try and allocate irqs on cpus that are present */
 692         cpus_and(mask, mask, cpu_online_map);
 693
 694         if ((cfg->move_in_progress) || cfg->move_cleanup_count)
 695                 return -EBUSY;
 696
 697         old_vector = cfg->vector;
 698         if (old_vector) {
 699                 cpumask_t tmp;
 700                 cpus_and(tmp, cfg->domain, mask);
 701                 if (!cpus_empty(tmp))
 702                         return 0;
 703         }
 704
 705         for_each_cpu_mask(cpu, mask) {
 706                 cpumask_t domain, new_mask;
 707                 int new_cpu;
 708                 int vector, offset;
 709
 710                 domain = vector_allocation_domain(cpu);
 711                 cpus_and(new_mask, domain, cpu_online_map);
 712
 713                 vector = current_vector;
 714                 offset = current_offset;
 715 next:
 716                 vector += 8;
 717                 if (vector >= FIRST_SYSTEM_VECTOR) {
 718                         /* If we run out of vectors on large boxen, must share them. */
 719                         offset = (offset + 1) % 8;
 720                         vector = FIRST_DEVICE_VECTOR + offset;
 721                 }
 722                 if (unlikely(current_vector == vector))
 723                         continue;
 724                 if (vector == IA32_SYSCALL_VECTOR)
 725                         goto next;
 726                 for_each_cpu_mask(new_cpu, new_mask)
 727                         if (per_cpu(vector_irq, new_cpu)[vector] != -1)
 728                                 goto next;
 729                 /* Found one! */
 730                 current_vector = vector;
 731                 current_offset = offset;
 732                 if (old_vector) {
 733                         cfg->move_in_progress = 1;
 734                         cfg->old_domain = cfg->domain;
 735                 }
 736                 for_each_cpu_mask(new_cpu, new_mask)
 737                         per_cpu(vector_irq, new_cpu)[vector] = irq;
 738                 cfg->vector = vector;
 739                 cfg->domain = domain;
 740                 return 0;
 741         }
 742         return -ENOSPC;
 743 }
 744
 745 static int assign_irq_vector(int irq, cpumask_t mask)
 746 {
 747         int err;
 748         unsigned long flags;
 749
 750         spin_lock_irqsave(&vector_lock, flags);
 751         err = __assign_irq_vector(irq, mask);
 752         spin_unlock_irqrestore(&vector_lock, flags);
 753         return err;
 754 }
 755
 756 static void __clear_irq_vector(int irq)
 757 {
 758         struct irq_cfg *cfg;
 759         cpumask_t mask;
 760         int cpu, vector;
 761
 762         BUG_ON((unsigned)irq >= NR_IRQS);
 763         cfg = &irq_cfg[irq];
 764         BUG_ON(!cfg->vector);
 765
 766         vector = cfg->vector;
 767         cpus_and(mask, cfg->domain, cpu_online_map);
 768         for_each_cpu_mask(cpu, mask)
 769                 per_cpu(vector_irq, cpu)[vector] = -1;
 770
 771         cfg->vector = 0;
 772         cfg->domain = CPU_MASK_NONE;
 773 }
 774
 775 void __setup_vector_irq(int cpu)
 776 {
 777         /* Initialize vector_irq on a new cpu */
 778         /* This function must be called with vector_lock held */
 779         int irq, vector;
 780
 781         /* Mark the inuse vectors */
 782         for (irq = 0; irq < NR_IRQS; ++irq) {
 783                 if (!cpu_isset(cpu, irq_cfg[irq].domain))
 784                         continue;
 785                 vector = irq_cfg[irq].vector;
 786                 per_cpu(vector_irq, cpu)[vector] = irq;
 787         }
 788         /* Mark the free vectors */
 789         for (vector = 0; vector < NR_VECTORS; ++vector) {
 790                 irq = per_cpu(vector_irq, cpu)[vector];
 791                 if (irq < 0)
 792                         continue;
 793                 if (!cpu_isset(cpu, irq_cfg[irq].domain))
 794                         per_cpu(vector_irq, cpu)[vector] = -1;
 795         }
 796 }
 797
 798
 799 static struct irq_chip ioapic_chip;
 800
 801 static void ioapic_register_intr(int irq, unsigned long trigger)
 802 {
 803         if (trigger) {
 804                 irq_desc[irq].status |= IRQ_LEVEL;
 805                 set_irq_chip_and_handler_name(irq, &ioapic_chip,
 806                                               handle_fasteoi_irq, "fasteoi");
 807         } else {
 808                 irq_desc[irq].status &= ~IRQ_LEVEL;
 809                 set_irq_chip_and_handler_name(irq, &ioapic_chip,
 810                                               handle_edge_irq, "edge");
 811         }
 812 }
 813
 814 static void setup_IO_APIC_irq(int apic, int pin, unsigned int irq,
 815                               int trigger, int polarity)
 816 {
 817         struct irq_cfg *cfg = irq_cfg + irq;
 818         struct IO_APIC_route_entry entry;
 819         cpumask_t mask;
 820
 821         if (!IO_APIC_IRQ(irq))
 822                 return;
 823
 824         mask = TARGET_CPUS;
 825         if (assign_irq_vector(irq, mask))
 826                 return;
 827
 828         cpus_and(mask, cfg->domain, mask);
 829
 830         apic_printk(APIC_VERBOSE,KERN_DEBUG
 831                     "IOAPIC[%d]: Set routing entry (%d-%d -> 0x%x -> "
 832                     "IRQ %d Mode:%i Active:%i)\n",
 833                     apic, mp_ioapics[apic].mpc_apicid, pin, cfg->vector,
 834                     irq, trigger, polarity);
 835
 836         /*
 837          * add it to the IO-APIC irq-routing table:
 838          */
 839         memset(&entry,0,sizeof(entry));
 840
 841         entry.delivery_mode = INT_DELIVERY_MODE;
 842         entry.dest_mode = INT_DEST_MODE;
 843         entry.dest = cpu_mask_to_apicid(mask);
 844         entry.mask = 0;                         /* enable IRQ */
 845         entry.trigger = trigger;
 846         entry.polarity = polarity;
 847         entry.vector = cfg->vector;
 848
 849         /* Mask level triggered irqs.
 850          * Use IRQ_DELAYED_DISABLE for edge triggered irqs.
 851          */
 852         if (trigger)
 853                 entry.mask = 1;
 854
 855         ioapic_register_intr(irq, trigger);
 856         if (irq < 16)
 857                 disable_8259A_irq(irq);
 858
 859         ioapic_write_entry(apic, pin, entry);
 860 }
 861
 862 static void __init setup_IO_APIC_irqs(void)
 863 {
 864         int apic, pin, idx, irq, first_notcon = 1;
 865
 866         apic_printk(APIC_VERBOSE, KERN_DEBUG "init IO_APIC IRQs\n");
 867
 868         for (apic = 0; apic < nr_ioapics; apic++) {
 869         for (pin = 0; pin < nr_ioapic_registers[apic]; pin++) {
 870
 871                 idx = find_irq_entry(apic,pin,mp_INT);
 872                 if (idx == -1) {
 873                         if (first_notcon) {
 874                                 apic_printk(APIC_VERBOSE, KERN_DEBUG " IO-APIC (apicid-pin) %d-%d", mp_ioapics[apic].mpc_apicid, pin);
 875                                 first_notcon = 0;
 876                         } else
 877                                 apic_printk(APIC_VERBOSE, ", %d-%d", mp_ioapics[apic].mpc_apicid, pin);
 878                         continue;
 879                 }
 880                 if (!first_notcon) {
 881                         apic_printk(APIC_VERBOSE, " not connected.\n");
 882                         first_notcon = 1;
 883                 }
 884
 885                 irq = pin_2_irq(idx, apic, pin);
 886                 add_pin_to_irq(irq, apic, pin);
 887
 888                 setup_IO_APIC_irq(apic, pin, irq,
 889                                   irq_trigger(idx), irq_polarity(idx));
 890         }
 891         }
 892
 893         if (!first_notcon)
 894                 apic_printk(APIC_VERBOSE, " not connected.\n");
 895 }
 896
 897 /*
 898  * Set up the 8259A-master output pin as broadcast to all
 899  * CPUs.
 900  */
 901 static void __init setup_ExtINT_IRQ0_pin(unsigned int apic, unsigned int pin, int vector)
 902 {
 903         struct IO_APIC_route_entry entry;
 904         unsigned long flags;
 905
 906         memset(&entry,0,sizeof(entry));
 907
 908         disable_8259A_irq(0);
 909
 910         /* mask LVT0 */
 911         apic_write(APIC_LVT0, APIC_LVT_MASKED | APIC_DM_EXTINT);
 912
 913         /*
 914          * We use logical delivery to get the timer IRQ
 915          * to the first CPU.
 916          */
 917         entry.dest_mode = INT_DEST_MODE;
 918         entry.mask = 0;                                 /* unmask IRQ now */
 919         entry.dest = cpu_mask_to_apicid(TARGET_CPUS);
 920         entry.delivery_mode = INT_DELIVERY_MODE;
 921         entry.polarity = 0;
 922         entry.trigger = 0;
 923         entry.vector = vector;
 924
 925         /*
 926          * The timer IRQ doesn't have to know that behind the
 927          * scene we have a 8259A-master in AEOI mode ...
 928          */
 929         set_irq_chip_and_handler_name(0, &ioapic_chip, handle_edge_irq, "edge");
 930
 931         /*
 932          * Add it to the IO-APIC irq-routing table:
 933          */
 934         spin_lock_irqsave(&ioapic_lock, flags);
 935         io_apic_write(apic, 0x11+2*pin, *(((int *)&entry)+1));
 936         io_apic_write(apic, 0x10+2*pin, *(((int *)&entry)+0));
 937         spin_unlock_irqrestore(&ioapic_lock, flags);
 938
 939         enable_8259A_irq(0);
 940 }
 941
 942 void __apicdebuginit print_IO_APIC(void)
 943 {
 944         int apic, i;
 945         union IO_APIC_reg_00 reg_00;
 946         union IO_APIC_reg_01 reg_01;
 947         union IO_APIC_reg_02 reg_02;
 948         unsigned long flags;
 949
 950         if (apic_verbosity == APIC_QUIET)
 951                 return;
 952
 953         printk(KERN_DEBUG "number of MP IRQ sources: %d.\n", mp_irq_entries);
 954         for (i = 0; i < nr_ioapics; i++)
 955                 printk(KERN_DEBUG "number of IO-APIC #%d registers: %d.\n",
 956                        mp_ioapics[i].mpc_apicid, nr_ioapic_registers[i]);
 957
 958         /*
 959          * We are a bit conservative about what we expect.  We have to
 960          * know about every hardware change ASAP.
 961          */
 962         printk(KERN_INFO "testing the IO APIC.......................\n");
 963
 964         for (apic = 0; apic < nr_ioapics; apic++) {
 965
 966         spin_lock_irqsave(&ioapic_lock, flags);
 967         reg_00.raw = io_apic_read(apic, 0);
 968         reg_01.raw = io_apic_read(apic, 1);
 969         if (reg_01.bits.version >= 0x10)
 970                 reg_02.raw = io_apic_read(apic, 2);
 971         spin_unlock_irqrestore(&ioapic_lock, flags);
 972
 973         printk("\n");
 974         printk(KERN_DEBUG "IO APIC #%d......\n", mp_ioapics[apic].mpc_apicid);
 975         printk(KERN_DEBUG ".... register #00: %08X\n", reg_00.raw);
 976         printk(KERN_DEBUG ".......    : physical APIC id: %02X\n", reg_00.bits.ID);
 977
 978         printk(KERN_DEBUG ".... register #01: %08X\n", *(int *)&reg_01);
 979         printk(KERN_DEBUG ".......     : max redirection entries: %04X\n", reg_01.bits.entries);
 980
 981         printk(KERN_DEBUG ".......     : PRQ implemented: %X\n", reg_01.bits.PRQ);
 982         printk(KERN_DEBUG ".......     : IO APIC version: %04X\n", reg_01.bits.version);
 983
 984         if (reg_01.bits.version >= 0x10) {
 985                 printk(KERN_DEBUG ".... register #02: %08X\n", reg_02.raw);
 986                 printk(KERN_DEBUG ".......     : arbitration: %02X\n", reg_02.bits.arbitration);
 987         }
 988
 989         printk(KERN_DEBUG ".... IRQ redirection table:\n");
 990
 991         printk(KERN_DEBUG " NR Dst Mask Trig IRR Pol"
 992                           " Stat Dmod Deli Vect:   \n");
 993
 994         for (i = 0; i <= reg_01.bits.entries; i++) {
 995                 struct IO_APIC_route_entry entry;
 996
 997                 entry = ioapic_read_entry(apic, i);
 998
 999                 printk(KERN_DEBUG " %02x %03X ",
1000                         i,
1001                         entry.dest
1002                 );
1003
1004                 printk("%1d    %1d    %1d   %1d   %1d    %1d    %1d    %02X\n",
1005                         entry.mask,
1006                         entry.trigger,
1007                         entry.irr,
1008                         entry.polarity,
1009                         entry.delivery_status,
1010                         entry.dest_mode,
1011                         entry.delivery_mode,
1012                         entry.vector
1013                 );
1014         }
1015         }
1016         printk(KERN_DEBUG "IRQ to pin mappings:\n");
1017         for (i = 0; i < NR_IRQS; i++) {
1018                 struct irq_pin_list *entry = irq_2_pin + i;
1019                 if (entry->pin < 0)
1020                         continue;
1021                 printk(KERN_DEBUG "IRQ%d ", i);
1022                 for (;;) {
1023                         printk("-> %d:%d", entry->apic, entry->pin);
1024                         if (!entry->next)
1025                                 break;
1026                         entry = irq_2_pin + entry->next;
1027                 }
1028                 printk("\n");
1029         }
1030
1031         printk(KERN_INFO ".................................... done.\n");
1032
1033         return;
1034 }
1035
1036 #if 0
1037
1038 static __apicdebuginit void print_APIC_bitfield (int base)
1039 {
1040         unsigned int v;
1041         int i, j;
1042
1043         if (apic_verbosity == APIC_QUIET)
1044                 return;
1045
1046         printk(KERN_DEBUG "0123456789abcdef0123456789abcdef\n" KERN_DEBUG);
1047         for (i = 0; i < 8; i++) {
1048                 v = apic_read(base + i*0x10);
1049                 for (j = 0; j < 32; j++) {
1050                         if (v & (1<<j))
1051                                 printk("1");
1052                         else
1053                                 printk("0");
1054                 }
1055                 printk("\n");
1056         }
1057 }
1058
1059 void __apicdebuginit print_local_APIC(void * dummy)
1060 {
1061         unsigned int v, ver, maxlvt;
1062
1063         if (apic_verbosity == APIC_QUIET)
1064                 return;
1065
1066         printk("\n" KERN_DEBUG "printing local APIC contents on CPU#%d/%d:\n",
1067                 smp_processor_id(), hard_smp_processor_id());
1068         v = apic_read(APIC_ID);
1069         printk(KERN_INFO "... APIC ID:      %08x (%01x)\n", v, GET_APIC_ID(v));
1070         v = apic_read(APIC_LVR);
1071         printk(KERN_INFO "... APIC VERSION: %08x\n", v);
1072         ver = GET_APIC_VERSION(v);
1073         maxlvt = lapic_get_maxlvt();
1074
1075         v = apic_read(APIC_TASKPRI);
1076         printk(KERN_DEBUG "... APIC TASKPRI: %08x (%02x)\n", v, v & APIC_TPRI_MASK);
1077
1078         v = apic_read(APIC_ARBPRI);
1079         printk(KERN_DEBUG "... APIC ARBPRI: %08x (%02x)\n", v,
1080                 v & APIC_ARBPRI_MASK);
1081         v = apic_read(APIC_PROCPRI);
1082         printk(KERN_DEBUG "... APIC PROCPRI: %08x\n", v);
1083
1084         v = apic_read(APIC_EOI);
1085         printk(KERN_DEBUG "... APIC EOI: %08x\n", v);
1086         v = apic_read(APIC_RRR);
1087         printk(KERN_DEBUG "... APIC RRR: %08x\n", v);
1088         v = apic_read(APIC_LDR);
1089         printk(KERN_DEBUG "... APIC LDR: %08x\n", v);
1090         v = apic_read(APIC_DFR);
1091         printk(KERN_DEBUG "... APIC DFR: %08x\n", v);
1092         v = apic_read(APIC_SPIV);
1093         printk(KERN_DEBUG "... APIC SPIV: %08x\n", v);
1094
1095         printk(KERN_DEBUG "... APIC ISR field:\n");
1096         print_APIC_bitfield(APIC_ISR);
1097         printk(KERN_DEBUG "... APIC TMR field:\n");
1098         print_APIC_bitfield(APIC_TMR);
1099         printk(KERN_DEBUG "... APIC IRR field:\n");
1100         print_APIC_bitfield(APIC_IRR);
1101
1102         v = apic_read(APIC_ESR);
1103         printk(KERN_DEBUG "... APIC ESR: %08x\n", v);
1104
1105         v = apic_read(APIC_ICR);
1106         printk(KERN_DEBUG "... APIC ICR: %08x\n", v);
1107         v = apic_read(APIC_ICR2);
1108         printk(KERN_DEBUG "... APIC ICR2: %08x\n", v);
1109
1110         v = apic_read(APIC_LVTT);
1111         printk(KERN_DEBUG "... APIC LVTT: %08x\n", v);
1112
1113         if (maxlvt > 3) {                       /* PC is LVT#4. */
1114                 v = apic_read(APIC_LVTPC);
1115                 printk(KERN_DEBUG "... APIC LVTPC: %08x\n", v);
1116         }
1117         v = apic_read(APIC_LVT0);
1118         printk(KERN_DEBUG "... APIC LVT0: %08x\n", v);
1119         v = apic_read(APIC_LVT1);
1120         printk(KERN_DEBUG "... APIC LVT1: %08x\n", v);
1121
1122         if (maxlvt > 2) {                       /* ERR is LVT#3. */
1123                 v = apic_read(APIC_LVTERR);
1124                 printk(KERN_DEBUG "... APIC LVTERR: %08x\n", v);
1125         }
1126
1127         v = apic_read(APIC_TMICT);
1128         printk(KERN_DEBUG "... APIC TMICT: %08x\n", v);
1129         v = apic_read(APIC_TMCCT);
1130         printk(KERN_DEBUG "... APIC TMCCT: %08x\n", v);
1131         v = apic_read(APIC_TDCR);
1132         printk(KERN_DEBUG "... APIC TDCR: %08x\n", v);
1133         printk("\n");
1134 }
1135
1136 void print_all_local_APICs (void)
1137 {
1138         on_each_cpu(print_local_APIC, NULL, 1, 1);
1139 }
1140
1141 void __apicdebuginit print_PIC(void)
1142 {
1143         unsigned int v;
1144         unsigned long flags;
1145
1146         if (apic_verbosity == APIC_QUIET)
1147                 return;
1148
1149         printk(KERN_DEBUG "\nprinting PIC contents\n");
1150
1151         spin_lock_irqsave(&i8259A_lock, flags);
1152
1153         v = inb(0xa1) << 8 | inb(0x21);
1154         printk(KERN_DEBUG "... PIC  IMR: %04x\n", v);
1155
1156         v = inb(0xa0) << 8 | inb(0x20);
1157         printk(KERN_DEBUG "... PIC  IRR: %04x\n", v);
1158
1159         outb(0x0b,0xa0);
1160         outb(0x0b,0x20);
1161         v = inb(0xa0) << 8 | inb(0x20);
1162         outb(0x0a,0xa0);
1163         outb(0x0a,0x20);
1164
1165         spin_unlock_irqrestore(&i8259A_lock, flags);
1166
1167         printk(KERN_DEBUG "... PIC  ISR: %04x\n", v);
1168
1169         v = inb(0x4d1) << 8 | inb(0x4d0);
1170         printk(KERN_DEBUG "... PIC ELCR: %04x\n", v);
1171 }
1172
1173 #endif  /*  0  */
1174
1175 static void __init enable_IO_APIC(void)
1176 {
1177         union IO_APIC_reg_01 reg_01;
1178         int i8259_apic, i8259_pin;
1179         int i, apic;
1180         unsigned long flags;
1181
1182         for (i = 0; i < PIN_MAP_SIZE; i++) {
1183                 irq_2_pin[i].pin = -1;
1184                 irq_2_pin[i].next = 0;
1185         }
1186
1187         /*
1188          * The number of IO-APIC IRQ registers (== #pins):
1189          */
1190         for (apic = 0; apic < nr_ioapics; apic++) {
1191                 spin_lock_irqsave(&ioapic_lock, flags);
1192                 reg_01.raw = io_apic_read(apic, 1);
1193                 spin_unlock_irqrestore(&ioapic_lock, flags);
1194                 nr_ioapic_registers[apic] = reg_01.bits.entries+1;
1195         }
1196         for(apic = 0; apic < nr_ioapics; apic++) {
1197                 int pin;
1198                 /* See if any of the pins is in ExtINT mode */
1199                 for (pin = 0; pin < nr_ioapic_registers[apic]; pin++) {
1200                         struct IO_APIC_route_entry entry;
1201                         entry = ioapic_read_entry(apic, pin);
1202
1203                         /* If the interrupt line is enabled and in ExtInt mode
1204                          * I have found the pin where the i8259 is connected.
1205                          */
1206                         if ((entry.mask == 0) && (entry.delivery_mode == dest_ExtINT)) {
1207                                 ioapic_i8259.apic = apic;
1208                                 ioapic_i8259.pin  = pin;
1209                                 goto found_i8259;
1210                         }
1211                 }
1212         }
1213  found_i8259:
1214         /* Look to see what if the MP table has reported the ExtINT */
1215         i8259_pin  = find_isa_irq_pin(0, mp_ExtINT);
1216         i8259_apic = find_isa_irq_apic(0, mp_ExtINT);
1217         /* Trust the MP table if nothing is setup in the hardware */
1218         if ((ioapic_i8259.pin == -1) && (i8259_pin >= 0)) {
1219                 printk(KERN_WARNING "ExtINT not setup in hardware but reported by MP table\n");
1220                 ioapic_i8259.pin  = i8259_pin;
1221                 ioapic_i8259.apic = i8259_apic;
1222         }
1223         /* Complain if the MP table and the hardware disagree */
1224         if (((ioapic_i8259.apic != i8259_apic) || (ioapic_i8259.pin != i8259_pin)) &&
1225                 (i8259_pin >= 0) && (ioapic_i8259.pin >= 0))
1226         {
1227                 printk(KERN_WARNING "ExtINT in hardware and MP table differ\n");
1228         }
1229
1230         /*
1231          * Do not trust the IO-APIC being empty at bootup
1232          */
1233         clear_IO_APIC();
1234 }
1235
1236 /*
1237  * Not an __init, needed by the reboot code
1238  */
1239 void disable_IO_APIC(void)
1240 {
1241         /*
1242          * Clear the IO-APIC before rebooting:
1243          */
1244         clear_IO_APIC();
1245
1246         /*
1247          * If the i8259 is routed through an IOAPIC
1248          * Put that IOAPIC in virtual wire mode
1249          * so legacy interrupts can be delivered.
1250          */
1251         if (ioapic_i8259.pin != -1) {
1252                 struct IO_APIC_route_entry entry;
1253
1254                 memset(&entry, 0, sizeof(entry));
1255                 entry.mask            = 0; /* Enabled */
1256                 entry.trigger         = 0; /* Edge */
1257                 entry.irr             = 0;
1258                 entry.polarity        = 0; /* High */
1259                 entry.delivery_status = 0;
1260                 entry.dest_mode       = 0; /* Physical */
1261                 entry.delivery_mode   = dest_ExtINT; /* ExtInt */
1262                 entry.vector          = 0;
1263                 entry.dest          = GET_APIC_ID(apic_read(APIC_ID));
1264
1265                 /*
1266                  * Add it to the IO-APIC irq-routing table:
1267                  */
1268                 ioapic_write_entry(ioapic_i8259.apic, ioapic_i8259.pin, entry);
1269         }
1270
1271         disconnect_bsp_APIC(ioapic_i8259.pin != -1);
1272 }
1273
1274 /*
1275  * There is a nasty bug in some older SMP boards, their mptable lies
1276  * about the timer IRQ. We do the following to work around the situation:
1277  *
1278  *      - timer IRQ defaults to IO-APIC IRQ
1279  *      - if this function detects that timer IRQs are defunct, then we fall
1280  *        back to ISA timer IRQs
1281  */
1282 static int __init timer_irq_works(void)
1283 {
1284         unsigned long t1 = jiffies;
1285         unsigned long flags;
1286
1287         local_save_flags(flags);
1288         local_irq_enable();
1289         /* Let ten ticks pass... */
1290         mdelay((10 * 1000) / HZ);
1291         local_irq_restore(flags);
1292
1293         /*
1294          * Expect a few ticks at least, to be sure some possible
1295          * glue logic does not lock up after one or two first
1296          * ticks in a non-ExtINT mode.  Also the local APIC
1297          * might have cached one ExtINT interrupt.  Finally, at
1298          * least one tick may be lost due to delays.
1299          */
1300
1301         /* jiffies wrap? */
1302         if (jiffies - t1 > 4)
1303                 return 1;
1304         return 0;
1305 }
1306
1307 /*
1308  * In the SMP+IOAPIC case it might happen that there are an unspecified
1309  * number of pending IRQ events unhandled. These cases are very rare,
1310  * so we 'resend' these IRQs via IPIs, to the same CPU. It's much
1311  * better to do it this way as thus we do not have to be aware of
1312  * 'pending' interrupts in the IRQ path, except at this point.
1313  */
1314 /*
1315  * Edge triggered needs to resend any interrupt
1316  * that was delayed but this is now handled in the device
1317  * independent code.
1318  */
1319
1320 /*
1321  * Starting up a edge-triggered IO-APIC interrupt is
1322  * nasty - we need to make sure that we get the edge.
1323  * If it is already asserted for some reason, we need
1324  * return 1 to indicate that is was pending.
1325  *
1326  * This is not complete - we should be able to fake
1327  * an edge even if it isn't on the 8259A...
1328  */
1329
1330 static unsigned int startup_ioapic_irq(unsigned int irq)
1331 {
1332         int was_pending = 0;
1333         unsigned long flags;
1334
1335         spin_lock_irqsave(&ioapic_lock, flags);
1336         if (irq < 16) {
1337                 disable_8259A_irq(irq);
1338                 if (i8259A_irq_pending(irq))
1339                         was_pending = 1;
1340         }
1341         __unmask_IO_APIC_irq(irq);
1342         spin_unlock_irqrestore(&ioapic_lock, flags);
1343
1344         return was_pending;
1345 }
1346
1347 static int ioapic_retrigger_irq(unsigned int irq)
1348 {
1349         struct irq_cfg *cfg = &irq_cfg[irq];
1350         cpumask_t mask;
1351         unsigned long flags;
1352
1353         spin_lock_irqsave(&vector_lock, flags);
1354         cpus_clear(mask);
1355         cpu_set(first_cpu(cfg->domain), mask);
1356
1357         send_IPI_mask(mask, cfg->vector);
1358         spin_unlock_irqrestore(&vector_lock, flags);
1359
1360         return 1;
1361 }
1362
1363 /*
1364  * Level and edge triggered IO-APIC interrupts need different handling,
1365  * so we use two separate IRQ descriptors. Edge triggered IRQs can be
1366  * handled with the level-triggered descriptor, but that one has slightly
1367  * more overhead. Level-triggered interrupts cannot be handled with the
1368  * edge-triggered handler, without risking IRQ storms and other ugly
1369  * races.
1370  */
1371
1372 #ifdef CONFIG_SMP
1373 asmlinkage void smp_irq_move_cleanup_interrupt(void)
1374 {
1375         unsigned vector, me;
1376         ack_APIC_irq();
1377         exit_idle();
1378         irq_enter();
1379
1380         me = smp_processor_id();
1381         for (vector = FIRST_EXTERNAL_VECTOR; vector < NR_VECTORS; vector++) {
1382                 unsigned int irq;
1383                 struct irq_desc *desc;
1384                 struct irq_cfg *cfg;
1385                 irq = __get_cpu_var(vector_irq)[vector];
1386                 if (irq >= NR_IRQS)
1387                         continue;
1388
1389                 desc = irq_desc + irq;
1390                 cfg = irq_cfg + irq;
1391                 spin_lock(&desc->lock);
1392                 if (!cfg->move_cleanup_count)
1393                         goto unlock;
1394
1395                 if ((vector == cfg->vector) && cpu_isset(me, cfg->domain))
1396                         goto unlock;
1397
1398                 __get_cpu_var(vector_irq)[vector] = -1;
1399                 cfg->move_cleanup_count--;
1400 unlock:
1401                 spin_unlock(&desc->lock);
1402         }
1403
1404         irq_exit();
1405 }
1406
1407 static void irq_complete_move(unsigned int irq)
1408 {
1409         struct irq_cfg *cfg = irq_cfg + irq;
1410         unsigned vector, me;
1411
1412         if (likely(!cfg->move_in_progress))
1413                 return;
1414
1415         vector = ~get_irq_regs()->orig_rax;
1416         me = smp_processor_id();
1417         if ((vector == cfg->vector) && cpu_isset(me, cfg->domain)) {
1418                 cpumask_t cleanup_mask;
1419
1420                 cpus_and(cleanup_mask, cfg->old_domain, cpu_online_map);
1421                 cfg->move_cleanup_count = cpus_weight(cleanup_mask);
1422                 send_IPI_mask(cleanup_mask, IRQ_MOVE_CLEANUP_VECTOR);
1423                 cfg->move_in_progress = 0;
1424         }
1425 }
1426 #else
1427 static inline void irq_complete_move(unsigned int irq) {}
1428 #endif
1429
1430 static void ack_apic_edge(unsigned int irq)
1431 {
1432         irq_complete_move(irq);
1433         move_native_irq(irq);
1434         ack_APIC_irq();
1435 }
1436
1437 static void ack_apic_level(unsigned int irq)
1438 {
1439         int do_unmask_irq = 0;
1440
1441         irq_complete_move(irq);
1442 #ifdef CONFIG_GENERIC_PENDING_IRQ
1443         /* If we are moving the irq we need to mask it */
1444         if (unlikely(irq_desc[irq].status & IRQ_MOVE_PENDING)) {
1445                 do_unmask_irq = 1;
1446                 mask_IO_APIC_irq(irq);
1447         }
1448 #endif
1449
1450         /*
1451          * We must acknowledge the irq before we move it or the acknowledge will
1452          * not propagate properly.
1453          */
1454         ack_APIC_irq();
1455
1456         /* Now we can move and renable the irq */
1457         if (unlikely(do_unmask_irq)) {
1458                 /* Only migrate the irq if the ack has been received.
1459                  *
1460                  * On rare occasions the broadcast level triggered ack gets
1461                  * delayed going to ioapics, and if we reprogram the
1462                  * vector while Remote IRR is still set the irq will never
1463                  * fire again.
1464                  *
1465                  * To prevent this scenario we read the Remote IRR bit
1466                  * of the ioapic.  This has two effects.
1467                  * - On any sane system the read of the ioapic will
1468                  *   flush writes (and acks) going to the ioapic from
1469                  *   this cpu.
1470                  * - We get to see if the ACK has actually been delivered.
1471                  *
1472                  * Based on failed experiments of reprogramming the
1473                  * ioapic entry from outside of irq context starting
1474                  * with masking the ioapic entry and then polling until
1475                  * Remote IRR was clear before reprogramming the
1476                  * ioapic I don't trust the Remote IRR bit to be
1477                  * completey accurate.
1478                  *
1479                  * However there appears to be no other way to plug
1480                  * this race, so if the Remote IRR bit is not
1481                  * accurate and is causing problems then it is a hardware bug
1482                  * and you can go talk to the chipset vendor about it.
1483                  */
1484                 if (!io_apic_level_ack_pending(irq))
1485                         move_masked_irq(irq);
1486                 unmask_IO_APIC_irq(irq);
1487         }
1488 }
1489
1490 static struct irq_chip ioapic_chip __read_mostly = {
1491         .name           = "IO-APIC",
1492         .startup        = startup_ioapic_irq,
1493         .mask           = mask_IO_APIC_irq,
1494         .unmask         = unmask_IO_APIC_irq,
1495         .ack            = ack_apic_edge,
1496         .eoi            = ack_apic_level,
1497 #ifdef CONFIG_SMP
1498         .set_affinity   = set_ioapic_affinity_irq,
1499 #endif
1500         .retrigger      = ioapic_retrigger_irq,
1501 };
1502
1503 static inline void init_IO_APIC_traps(void)
1504 {
1505         int irq;
1506
1507         /*
1508          * NOTE! The local APIC isn't very good at handling
1509          * multiple interrupts at the same interrupt level.
1510          * As the interrupt level is determined by taking the
1511          * vector number and shifting that right by 4, we
1512          * want to spread these out a bit so that they don't
1513          * all fall in the same interrupt level.
1514          *
1515          * Also, we've got to be careful not to trash gate
1516          * 0x80, because int 0x80 is hm, kind of importantish. ;)
1517          */
1518         for (irq = 0; irq < NR_IRQS ; irq++) {
1519                 int tmp = irq;
1520                 if (IO_APIC_IRQ(tmp) && !irq_cfg[tmp].vector) {
1521                         /*
1522                          * Hmm.. We don't have an entry for this,
1523                          * so default to an old-fashioned 8259
1524                          * interrupt if we can..
1525                          */
1526                         if (irq < 16)
1527                                 make_8259A_irq(irq);
1528                         else
1529                                 /* Strange. Oh, well.. */
1530                                 irq_desc[irq].chip = &no_irq_chip;
1531                 }
1532         }
1533 }
1534
1535 static void enable_lapic_irq (unsigned int irq)
1536 {
1537         unsigned long v;
1538
1539         v = apic_read(APIC_LVT0);
1540         apic_write(APIC_LVT0, v & ~APIC_LVT_MASKED);
1541 }
1542
1543 static void disable_lapic_irq (unsigned int irq)
1544 {
1545         unsigned long v;
1546
1547         v = apic_read(APIC_LVT0);
1548         apic_write(APIC_LVT0, v | APIC_LVT_MASKED);
1549 }
1550
1551 static void ack_lapic_irq (unsigned int irq)
1552 {
1553         ack_APIC_irq();
1554 }
1555
1556 static void end_lapic_irq (unsigned int i) { /* nothing */ }
1557
1558 static struct hw_interrupt_type lapic_irq_type __read_mostly = {
1559         .name = "local-APIC",
1560         .typename = "local-APIC-edge",
1561         .startup = NULL, /* startup_irq() not used for IRQ0 */
1562         .shutdown = NULL, /* shutdown_irq() not used for IRQ0 */
1563         .enable = enable_lapic_irq,
1564         .disable = disable_lapic_irq,
1565         .ack = ack_lapic_irq,
1566         .end = end_lapic_irq,
1567 };
1568
1569 static void setup_nmi (void)
1570 {
1571         /*
1572          * Dirty trick to enable the NMI watchdog ...
1573          * We put the 8259A master into AEOI mode and
1574          * unmask on all local APICs LVT0 as NMI.
1575          *
1576          * The idea to use the 8259A in AEOI mode ('8259A Virtual Wire')
1577          * is from Maciej W. Rozycki - so we do not have to EOI from
1578          * the NMI handler or the timer interrupt.
1579          */
1580         printk(KERN_INFO "activating NMI Watchdog ...");
1581
1582         enable_NMI_through_LVT0(NULL);
1583
1584         printk(" done.\n");
1585 }
1586
1587 /*
1588  * This looks a bit hackish but it's about the only one way of sending
1589  * a few INTA cycles to 8259As and any associated glue logic.  ICR does
1590  * not support the ExtINT mode, unfortunately.  We need to send these
1591  * cycles as some i82489DX-based boards have glue logic that keeps the
1592  * 8259A interrupt line asserted until INTA.  --macro
1593  */
1594 static inline void unlock_ExtINT_logic(void)
1595 {
1596         int apic, pin, i;
1597         struct IO_APIC_route_entry entry0, entry1;
1598         unsigned char save_control, save_freq_select;
1599         unsigned long flags;
1600
1601         pin  = find_isa_irq_pin(8, mp_INT);
1602         apic = find_isa_irq_apic(8, mp_INT);
1603         if (pin == -1)
1604                 return;
1605
1606         spin_lock_irqsave(&ioapic_lock, flags);
1607         *(((int *)&entry0) + 1) = io_apic_read(apic, 0x11 + 2 * pin);
1608         *(((int *)&entry0) + 0) = io_apic_read(apic, 0x10 + 2 * pin);
1609         spin_unlock_irqrestore(&ioapic_lock, flags);
1610         clear_IO_APIC_pin(apic, pin);
1611
1612         memset(&entry1, 0, sizeof(entry1));
1613
1614         entry1.dest_mode = 0;                   /* physical delivery */
1615         entry1.mask = 0;                        /* unmask IRQ now */
1616         entry1.dest = hard_smp_processor_id();
1617         entry1.delivery_mode = dest_ExtINT;
1618         entry1.polarity = entry0.polarity;
1619         entry1.trigger = 0;
1620         entry1.vector = 0;
1621
1622         spin_lock_irqsave(&ioapic_lock, flags);
1623         io_apic_write(apic, 0x11 + 2 * pin, *(((int *)&entry1) + 1));
1624         io_apic_write(apic, 0x10 + 2 * pin, *(((int *)&entry1) + 0));
1625         spin_unlock_irqrestore(&ioapic_lock, flags);
1626
1627         save_control = CMOS_READ(RTC_CONTROL);
1628         save_freq_select = CMOS_READ(RTC_FREQ_SELECT);
1629         CMOS_WRITE((save_freq_select & ~RTC_RATE_SELECT) | 0x6,
1630                    RTC_FREQ_SELECT);
1631         CMOS_WRITE(save_control | RTC_PIE, RTC_CONTROL);
1632
1633         i = 100;
1634         while (i-- > 0) {
1635                 mdelay(10);
1636                 if ((CMOS_READ(RTC_INTR_FLAGS) & RTC_PF) == RTC_PF)
1637                         i -= 10;
1638         }
1639
1640         CMOS_WRITE(save_control, RTC_CONTROL);
1641         CMOS_WRITE(save_freq_select, RTC_FREQ_SELECT);
1642         clear_IO_APIC_pin(apic, pin);
1643
1644         spin_lock_irqsave(&ioapic_lock, flags);
1645         io_apic_write(apic, 0x11 + 2 * pin, *(((int *)&entry0) + 1));
1646         io_apic_write(apic, 0x10 + 2 * pin, *(((int *)&entry0) + 0));
1647         spin_unlock_irqrestore(&ioapic_lock, flags);
1648 }
1649
1650 /*
1651  * This code may look a bit paranoid, but it's supposed to cooperate with
1652  * a wide range of boards and BIOS bugs.  Fortunately only the timer IRQ
1653  * is so screwy.  Thanks to Brian Perkins for testing/hacking this beast
1654  * fanatically on his truly buggy board.
1655  *
1656  * FIXME: really need to revamp this for modern platforms only.
1657  */
1658 static inline void check_timer(void)
1659 {
1660         struct irq_cfg *cfg = irq_cfg + 0;
1661         int apic1, pin1, apic2, pin2;
1662         unsigned long flags;
1663
1664         local_irq_save(flags);
1665
1666         /*
1667          * get/set the timer IRQ vector:
1668          */
1669         disable_8259A_irq(0);
1670         assign_irq_vector(0, TARGET_CPUS);
1671
1672         /*
1673          * Subtle, code in do_timer_interrupt() expects an AEOI
1674          * mode for the 8259A whenever interrupts are routed
1675          * through I/O APICs.  Also IRQ0 has to be enabled in
1676          * the 8259A which implies the virtual wire has to be
1677          * disabled in the local APIC.
1678          */
1679         apic_write(APIC_LVT0, APIC_LVT_MASKED | APIC_DM_EXTINT);
1680         init_8259A(1);
1681         if (timer_over_8254 > 0)
1682                 enable_8259A_irq(0);
1683
1684         pin1  = find_isa_irq_pin(0, mp_INT);
1685         apic1 = find_isa_irq_apic(0, mp_INT);
1686         pin2  = ioapic_i8259.pin;
1687         apic2 = ioapic_i8259.apic;
1688
1689         apic_printk(APIC_VERBOSE,KERN_INFO "..TIMER: vector=0x%02X apic1=%d pin1=%d apic2=%d pin2=%d\n",
1690                 cfg->vector, apic1, pin1, apic2, pin2);
1691
1692         if (pin1 != -1) {
1693                 /*
1694                  * Ok, does IRQ0 through the IOAPIC work?
1695                  */
1696                 unmask_IO_APIC_irq(0);
1697                 if (!no_timer_check && timer_irq_works()) {
1698                         nmi_watchdog_default();
1699                         if (nmi_watchdog == NMI_IO_APIC) {
1700                                 disable_8259A_irq(0);
1701                                 setup_nmi();
1702                                 enable_8259A_irq(0);
1703                         }
1704                         if (disable_timer_pin_1 > 0)
1705                                 clear_IO_APIC_pin(0, pin1);
1706                         goto out;
1707                 }
1708                 clear_IO_APIC_pin(apic1, pin1);
1709                 apic_printk(APIC_QUIET,KERN_ERR "..MP-BIOS bug: 8254 timer not "
1710                                 "connected to IO-APIC\n");
1711         }
1712
1713         apic_printk(APIC_VERBOSE,KERN_INFO "...trying to set up timer (IRQ0) "
1714                                 "through the 8259A ... ");
1715         if (pin2 != -1) {
1716                 apic_printk(APIC_VERBOSE,"\n..... (found apic %d pin %d) ...",
1717                         apic2, pin2);
1718                 /*
1719                  * legacy devices should be connected to IO APIC #0
1720                  */
1721                 setup_ExtINT_IRQ0_pin(apic2, pin2, cfg->vector);
1722                 if (timer_irq_works()) {
1723                         apic_printk(APIC_VERBOSE," works.\n");
1724                         nmi_watchdog_default();
1725                         if (nmi_watchdog == NMI_IO_APIC) {
1726                                 setup_nmi();
1727                         }
1728                         goto out;
1729                 }
1730                 /*
1731                  * Cleanup, just in case ...
1732                  */
1733                 clear_IO_APIC_pin(apic2, pin2);
1734         }
1735         apic_printk(APIC_VERBOSE," failed.\n");
1736
1737         if (nmi_watchdog == NMI_IO_APIC) {
1738                 printk(KERN_WARNING "timer doesn't work through the IO-APIC - disabling NMI Watchdog!\n");
1739                 nmi_watchdog = 0;
1740         }
1741
1742         apic_printk(APIC_VERBOSE, KERN_INFO "...trying to set up timer as Virtual Wire IRQ...");
1743
1744         disable_8259A_irq(0);
1745         irq_desc[0].chip = &lapic_irq_type;
1746         apic_write(APIC_LVT0, APIC_DM_FIXED | cfg->vector);     /* Fixed mode */
1747         enable_8259A_irq(0);
1748
1749         if (timer_irq_works()) {
1750                 apic_printk(APIC_VERBOSE," works.\n");
1751                 goto out;
1752         }
1753         apic_write(APIC_LVT0, APIC_LVT_MASKED | APIC_DM_FIXED | cfg->vector);
1754         apic_printk(APIC_VERBOSE," failed.\n");
1755
1756         apic_printk(APIC_VERBOSE, KERN_INFO "...trying to set up timer as ExtINT IRQ...");
1757
1758         init_8259A(0);
1759         make_8259A_irq(0);
1760         apic_write(APIC_LVT0, APIC_DM_EXTINT);
1761
1762         unlock_ExtINT_logic();
1763
1764         if (timer_irq_works()) {
1765                 apic_printk(APIC_VERBOSE," works.\n");
1766                 goto out;
1767         }
1768         apic_printk(APIC_VERBOSE," failed :(.\n");
1769         panic("IO-APIC + timer doesn't work! Try using the 'noapic' kernel parameter\n");
1770 out:
1771         local_irq_restore(flags);
1772 }
1773
1774 static int __init notimercheck(char *s)
1775 {
1776         no_timer_check = 1;
1777         return 1;
1778 }
1779 __setup("no_timer_check", notimercheck);
1780
1781 /*
1782  *
1783  * IRQs that are handled by the PIC in the MPS IOAPIC case.
1784  * - IRQ2 is the cascade IRQ, and cannot be a io-apic IRQ.
1785  *   Linux doesn't really care, as it's not actually used
1786  *   for any interrupt handling anyway.
1787  */
1788 #define PIC_IRQS        (1<<2)
1789
1790 void __init setup_IO_APIC(void)
1791 {
1792         enable_IO_APIC();
1793
1794         if (acpi_ioapic)
1795                 io_apic_irqs = ~0;      /* all IRQs go through IOAPIC */
1796         else
1797                 io_apic_irqs = ~PIC_IRQS;
1798
1799         apic_printk(APIC_VERBOSE, "ENABLING IO-APIC IRQs\n");
1800
1801         sync_Arb_IDs();
1802         setup_IO_APIC_irqs();
1803         init_IO_APIC_traps();
1804         check_timer();
1805         if (!acpi_ioapic)
1806                 print_IO_APIC();
1807 }
1808
1809 struct sysfs_ioapic_data {
1810         struct sys_device dev;
1811         struct IO_APIC_route_entry entry[0];
1812 };
1813 static struct sysfs_ioapic_data * mp_ioapic_data[MAX_IO_APICS];
1814
1815 static int ioapic_suspend(struct sys_device *dev, pm_message_t state)
1816 {
1817         struct IO_APIC_route_entry *entry;
1818         struct sysfs_ioapic_data *data;
1819         int i;
1820
1821         data = container_of(dev, struct sysfs_ioapic_data, dev);
1822         entry = data->entry;
1823         for (i = 0; i < nr_ioapic_registers[dev->id]; i ++, entry ++ )
1824                 *entry = ioapic_read_entry(dev->id, i);
1825
1826         return 0;
1827 }
1828
1829 static int ioapic_resume(struct sys_device *dev)
1830 {
1831         struct IO_APIC_route_entry *entry;
1832         struct sysfs_ioapic_data *data;
1833         unsigned long flags;
1834         union IO_APIC_reg_00 reg_00;
1835         int i;
1836
1837         data = container_of(dev, struct sysfs_ioapic_data, dev);
1838         entry = data->entry;
1839
1840         spin_lock_irqsave(&ioapic_lock, flags);
1841         reg_00.raw = io_apic_read(dev->id, 0);
1842         if (reg_00.bits.ID != mp_ioapics[dev->id].mpc_apicid) {
1843                 reg_00.bits.ID = mp_ioapics[dev->id].mpc_apicid;
1844                 io_apic_write(dev->id, 0, reg_00.raw);
1845         }
1846         spin_unlock_irqrestore(&ioapic_lock, flags);
1847         for (i = 0; i < nr_ioapic_registers[dev->id]; i++)
1848                 ioapic_write_entry(dev->id, i, entry[i]);
1849
1850         return 0;
1851 }
1852
1853 static struct sysdev_class ioapic_sysdev_class = {
1854         .name = "ioapic",
1855         .suspend = ioapic_suspend,
1856         .resume = ioapic_resume,
1857 };
1858
1859 static int __init ioapic_init_sysfs(void)
1860 {
1861         struct sys_device * dev;
1862         int i, size, error;
1863
1864         error = sysdev_class_register(&ioapic_sysdev_class);
1865         if (error)
1866                 return error;
1867
1868         for (i = 0; i < nr_ioapics; i++ ) {
1869                 size = sizeof(struct sys_device) + nr_ioapic_registers[i]
1870                         * sizeof(struct IO_APIC_route_entry);
1871                 mp_ioapic_data[i] = kzalloc(size, GFP_KERNEL);
1872                 if (!mp_ioapic_data[i]) {
1873                         printk(KERN_ERR "Can't suspend/resume IOAPIC %d\n", i);
1874                         continue;
1875                 }
1876                 dev = &mp_ioapic_data[i]->dev;
1877                 dev->id = i;
1878                 dev->cls = &ioapic_sysdev_class;
1879                 error = sysdev_register(dev);
1880                 if (error) {
1881                         kfree(mp_ioapic_data[i]);
1882                         mp_ioapic_data[i] = NULL;
1883                         printk(KERN_ERR "Can't suspend/resume IOAPIC %d\n", i);
1884                         continue;
1885                 }
1886         }
1887
1888         return 0;
1889 }
1890
1891 device_initcall(ioapic_init_sysfs);
1892
1893 /*
1894  * Dynamic irq allocate and deallocation
1895  */
1896 int create_irq(void)
1897 {
1898         /* Allocate an unused irq */
1899         int irq;
1900         int new;
1901         unsigned long flags;
1902
1903         irq = -ENOSPC;
1904         spin_lock_irqsave(&vector_lock, flags);
1905         for (new = (NR_IRQS - 1); new >= 0; new--) {
1906                 if (platform_legacy_irq(new))
1907                         continue;
1908                 if (irq_cfg[new].vector != 0)
1909                         continue;
1910                 if (__assign_irq_vector(new, TARGET_CPUS) == 0)
1911                         irq = new;
1912                 break;
1913         }
1914         spin_unlock_irqrestore(&vector_lock, flags);
1915
1916         if (irq >= 0) {
1917                 dynamic_irq_init(irq);
1918         }
1919         return irq;
1920 }
1921
1922 void destroy_irq(unsigned int irq)
1923 {
1924         unsigned long flags;
1925
1926         dynamic_irq_cleanup(irq);
1927
1928         spin_lock_irqsave(&vector_lock, flags);
1929         __clear_irq_vector(irq);
1930         spin_unlock_irqrestore(&vector_lock, flags);
1931 }
1932
1933 /*
1934  * MSI message composition
1935  */
1936 #ifdef CONFIG_PCI_MSI
1937 static int msi_compose_msg(struct pci_dev *pdev, unsigned int irq, struct msi_msg *msg)
1938 {
1939         struct irq_cfg *cfg = irq_cfg + irq;
1940         int err;
1941         unsigned dest;
1942         cpumask_t tmp;
1943
1944         tmp = TARGET_CPUS;
1945         err = assign_irq_vector(irq, tmp);
1946         if (!err) {
1947                 cpus_and(tmp, cfg->domain, tmp);
1948                 dest = cpu_mask_to_apicid(tmp);
1949
1950                 msg->address_hi = MSI_ADDR_BASE_HI;
1951                 msg->address_lo =
1952                         MSI_ADDR_BASE_LO |
1953                         ((INT_DEST_MODE == 0) ?
1954                                 MSI_ADDR_DEST_MODE_PHYSICAL:
1955                                 MSI_ADDR_DEST_MODE_LOGICAL) |
1956                         ((INT_DELIVERY_MODE != dest_LowestPrio) ?
1957                                 MSI_ADDR_REDIRECTION_CPU:
1958                                 MSI_ADDR_REDIRECTION_LOWPRI) |
1959                         MSI_ADDR_DEST_ID(dest);
1960
1961                 msg->data =
1962                         MSI_DATA_TRIGGER_EDGE |
1963                         MSI_DATA_LEVEL_ASSERT |
1964                         ((INT_DELIVERY_MODE != dest_LowestPrio) ?
1965                                 MSI_DATA_DELIVERY_FIXED:
1966                                 MSI_DATA_DELIVERY_LOWPRI) |
1967                         MSI_DATA_VECTOR(cfg->vector);
1968         }
1969         return err;
1970 }
1971
1972 #ifdef CONFIG_SMP
1973 static void set_msi_irq_affinity(unsigned int irq, cpumask_t mask)
1974 {
1975         struct irq_cfg *cfg = irq_cfg + irq;
1976         struct msi_msg msg;
1977         unsigned int dest;
1978         cpumask_t tmp;
1979
1980         cpus_and(tmp, mask, cpu_online_map);
1981         if (cpus_empty(tmp))
1982                 return;
1983
1984         if (assign_irq_vector(irq, mask))
1985                 return;
1986
1987         cpus_and(tmp, cfg->domain, mask);
1988         dest = cpu_mask_to_apicid(tmp);
1989
1990         read_msi_msg(irq, &msg);
1991
1992         msg.data &= ~MSI_DATA_VECTOR_MASK;
1993         msg.data |= MSI_DATA_VECTOR(cfg->vector);
1994         msg.address_lo &= ~MSI_ADDR_DEST_ID_MASK;
1995         msg.address_lo |= MSI_ADDR_DEST_ID(dest);
1996
1997         write_msi_msg(irq, &msg);
1998         irq_desc[irq].affinity = mask;
1999 }
2000 #endif /* CONFIG_SMP */
2001
2002 /*
2003  * IRQ Chip for MSI PCI/PCI-X/PCI-Express Devices,
2004  * which implement the MSI or MSI-X Capability Structure.
2005  */
2006 static struct irq_chip msi_chip = {
2007         .name           = "PCI-MSI",
2008         .unmask         = unmask_msi_irq,
2009         .mask           = mask_msi_irq,
2010         .ack            = ack_apic_edge,
2011 #ifdef CONFIG_SMP
2012         .set_affinity   = set_msi_irq_affinity,
2013 #endif
2014         .retrigger      = ioapic_retrigger_irq,
2015 };
2016
2017 int arch_setup_msi_irq(struct pci_dev *dev, struct msi_desc *desc)
2018 {
2019         struct msi_msg msg;
2020         int irq, ret;
2021         irq = create_irq();
2022         if (irq < 0)
2023                 return irq;
2024
2025         ret = msi_compose_msg(dev, irq, &msg);
2026         if (ret < 0) {
2027                 destroy_irq(irq);
2028                 return ret;
2029         }
2030
2031         set_irq_msi(irq, desc);
2032         write_msi_msg(irq, &msg);
2033
2034         set_irq_chip_and_handler_name(irq, &msi_chip, handle_edge_irq, "edge");
2035
2036         return 0;
2037 }
2038
2039 void arch_teardown_msi_irq(unsigned int irq)
2040 {
2041         destroy_irq(irq);
2042 }
2043
2044 #ifdef CONFIG_DMAR
2045 #ifdef CONFIG_SMP
2046 static void dmar_msi_set_affinity(unsigned int irq, cpumask_t mask)
2047 {
2048         struct irq_cfg *cfg = irq_cfg + irq;
2049         struct msi_msg msg;
2050         unsigned int dest;
2051         cpumask_t tmp;
2052
2053         cpus_and(tmp, mask, cpu_online_map);
2054         if (cpus_empty(tmp))
2055                 return;
2056
2057         if (assign_irq_vector(irq, mask))
2058                 return;
2059
2060         cpus_and(tmp, cfg->domain, mask);
2061         dest = cpu_mask_to_apicid(tmp);
2062
2063         dmar_msi_read(irq, &msg);
2064
2065         msg.data &= ~MSI_DATA_VECTOR_MASK;
2066         msg.data |= MSI_DATA_VECTOR(cfg->vector);
2067         msg.address_lo &= ~MSI_ADDR_DEST_ID_MASK;
2068         msg.address_lo |= MSI_ADDR_DEST_ID(dest);
2069
2070         dmar_msi_write(irq, &msg);
2071         irq_desc[irq].affinity = mask;
2072 }
2073 #endif /* CONFIG_SMP */
2074
2075 struct irq_chip dmar_msi_type = {
2076         .name = "DMAR_MSI",
2077         .unmask = dmar_msi_unmask,
2078         .mask = dmar_msi_mask,
2079         .ack = ack_apic_edge,
2080 #ifdef CONFIG_SMP
2081         .set_affinity = dmar_msi_set_affinity,
2082 #endif
2083         .retrigger = ioapic_retrigger_irq,
2084 };
2085
2086 int arch_setup_dmar_msi(unsigned int irq)
2087 {
2088         int ret;
2089         struct msi_msg msg;
2090
2091         ret = msi_compose_msg(NULL, irq, &msg);
2092         if (ret < 0)
2093                 return ret;
2094         dmar_msi_write(irq, &msg);
2095         set_irq_chip_and_handler_name(irq, &dmar_msi_type, handle_edge_irq,
2096                 "edge");
2097         return 0;
2098 }
2099 #endif
2100
2101 #endif /* CONFIG_PCI_MSI */
2102 /*
2103  * Hypertransport interrupt support
2104  */
2105 #ifdef CONFIG_HT_IRQ
2106
2107 #ifdef CONFIG_SMP
2108
2109 static void target_ht_irq(unsigned int irq, unsigned int dest, u8 vector)
2110 {
2111         struct ht_irq_msg msg;
2112         fetch_ht_irq_msg(irq, &msg);
2113
2114         msg.address_lo &= ~(HT_IRQ_LOW_VECTOR_MASK | HT_IRQ_LOW_DEST_ID_MASK);
2115         msg.address_hi &= ~(HT_IRQ_HIGH_DEST_ID_MASK);
2116
2117         msg.address_lo |= HT_IRQ_LOW_VECTOR(vector) | HT_IRQ_LOW_DEST_ID(dest);
2118         msg.address_hi |= HT_IRQ_HIGH_DEST_ID(dest);
2119
2120         write_ht_irq_msg(irq, &msg);
2121 }
2122
2123 static void set_ht_irq_affinity(unsigned int irq, cpumask_t mask)
2124 {
2125         struct irq_cfg *cfg = irq_cfg + irq;
2126         unsigned int dest;
2127         cpumask_t tmp;
2128
2129         cpus_and(tmp, mask, cpu_online_map);
2130         if (cpus_empty(tmp))
2131                 return;
2132
2133         if (assign_irq_vector(irq, mask))
2134                 return;
2135
2136         cpus_and(tmp, cfg->domain, mask);
2137         dest = cpu_mask_to_apicid(tmp);
2138
2139         target_ht_irq(irq, dest, cfg->vector);
2140         irq_desc[irq].affinity = mask;
2141 }
2142 #endif
2143
2144 static struct irq_chip ht_irq_chip = {
2145         .name           = "PCI-HT",
2146         .mask           = mask_ht_irq,
2147         .unmask         = unmask_ht_irq,
2148         .ack            = ack_apic_edge,
2149 #ifdef CONFIG_SMP
2150         .set_affinity   = set_ht_irq_affinity,
2151 #endif
2152         .retrigger      = ioapic_retrigger_irq,
2153 };
2154
2155 int arch_setup_ht_irq(unsigned int irq, struct pci_dev *dev)
2156 {
2157         struct irq_cfg *cfg = irq_cfg + irq;
2158         int err;
2159         cpumask_t tmp;
2160
2161         tmp = TARGET_CPUS;
2162         err = assign_irq_vector(irq, tmp);
2163         if (!err) {
2164                 struct ht_irq_msg msg;
2165                 unsigned dest;
2166
2167                 cpus_and(tmp, cfg->domain, tmp);
2168                 dest = cpu_mask_to_apicid(tmp);
2169
2170                 msg.address_hi = HT_IRQ_HIGH_DEST_ID(dest);
2171
2172                 msg.address_lo =
2173                         HT_IRQ_LOW_BASE |
2174                         HT_IRQ_LOW_DEST_ID(dest) |
2175                         HT_IRQ_LOW_VECTOR(cfg->vector) |
2176                         ((INT_DEST_MODE == 0) ?
2177                                 HT_IRQ_LOW_DM_PHYSICAL :
2178                                 HT_IRQ_LOW_DM_LOGICAL) |
2179                         HT_IRQ_LOW_RQEOI_EDGE |
2180                         ((INT_DELIVERY_MODE != dest_LowestPrio) ?
2181                                 HT_IRQ_LOW_MT_FIXED :
2182                                 HT_IRQ_LOW_MT_ARBITRATED) |
2183                         HT_IRQ_LOW_IRQ_MASKED;
2184
2185                 write_ht_irq_msg(irq, &msg);
2186
2187                 set_irq_chip_and_handler_name(irq, &ht_irq_chip,
2188                                               handle_edge_irq, "edge");
2189         }
2190         return err;
2191 }
2192 #endif /* CONFIG_HT_IRQ */
2193
2194 /* --------------------------------------------------------------------------
2195                           ACPI-based IOAPIC Configuration
2196    -------------------------------------------------------------------------- */
2197
2198 #ifdef CONFIG_ACPI
2199
2200 #define IO_APIC_MAX_ID          0xFE
2201
2202 int __init io_apic_get_redir_entries (int ioapic)
2203 {
2204         union IO_APIC_reg_01    reg_01;
2205         unsigned long flags;
2206
2207         spin_lock_irqsave(&ioapic_lock, flags);
2208         reg_01.raw = io_apic_read(ioapic, 1);
2209         spin_unlock_irqrestore(&ioapic_lock, flags);
2210
2211         return reg_01.bits.entries;
2212 }
2213
2214
2215 int io_apic_set_pci_routing (int ioapic, int pin, int irq, int triggering, int polarity)
2216 {
2217         if (!IO_APIC_IRQ(irq)) {
2218                 apic_printk(APIC_QUIET,KERN_ERR "IOAPIC[%d]: Invalid reference to IRQ 0\n",
2219                         ioapic);
2220                 return -EINVAL;
2221         }
2222
2223         /*
2224          * IRQs < 16 are already in the irq_2_pin[] map
2225          */
2226         if (irq >= 16)
2227                 add_pin_to_irq(irq, ioapic, pin);
2228
2229         setup_IO_APIC_irq(ioapic, pin, irq, triggering, polarity);
2230
2231         return 0;
2232 }
2233
2234
2235 int acpi_get_override_irq(int bus_irq, int *trigger, int *polarity)
2236 {
2237         int i;
2238
2239         if (skip_ioapic_setup)
2240                 return -1;
2241
2242         for (i = 0; i < mp_irq_entries; i++)
2243                 if (mp_irqs[i].mpc_irqtype == mp_INT &&
2244                     mp_irqs[i].mpc_srcbusirq == bus_irq)
2245                         break;
2246         if (i >= mp_irq_entries)
2247                 return -1;
2248
2249         *trigger = irq_trigger(i);
2250         *polarity = irq_polarity(i);
2251         return 0;
2252 }
2253
2254 #endif /* CONFIG_ACPI */
2255
2256 /*
2257  * This function currently is only a helper for the i386 smp boot process where
2258  * we need to reprogram the ioredtbls to cater for the cpus which have come online
2259  * so mask in all cases should simply be TARGET_CPUS
2260  */
2261 #ifdef CONFIG_SMP
2262 void __init setup_ioapic_dest(void)
2263 {
2264         int pin, ioapic, irq, irq_entry;
2265
2266         if (skip_ioapic_setup == 1)
2267                 return;
2268
2269         for (ioapic = 0; ioapic < nr_ioapics; ioapic++) {
2270                 for (pin = 0; pin < nr_ioapic_registers[ioapic]; pin++) {
2271                         irq_entry = find_irq_entry(ioapic, pin, mp_INT);
2272                         if (irq_entry == -1)
2273                                 continue;
2274                         irq = pin_2_irq(irq_entry, ioapic, pin);
2275
2276                         /* setup_IO_APIC_irqs could fail to get vector for some device
2277                          * when you have too many devices, because at that time only boot
2278                          * cpu is online.
2279                          */
2280                         if (!irq_cfg[irq].vector)
2281                                 setup_IO_APIC_irq(ioapic, pin, irq,
2282                                                   irq_trigger(irq_entry),
2283                                                   irq_polarity(irq_entry));
2284                         else
2285                                 set_ioapic_affinity_irq(irq, TARGET_CPUS);
2286                 }
2287
2288         }
2289 }
2290 #endif
2291
2292 #define IOAPIC_RESOURCE_NAME_SIZE 11
2293
2294 static struct resource *ioapic_resources;
2295
2296 static struct resource * __init ioapic_setup_resources(void)
2297 {
2298         unsigned long n;
2299         struct resource *res;
2300         char *mem;
2301         int i;
2302
2303         if (nr_ioapics <= 0)
2304                 return NULL;
2305
2306         n = IOAPIC_RESOURCE_NAME_SIZE + sizeof(struct resource);
2307         n *= nr_ioapics;
2308
2309         mem = alloc_bootmem(n);
2310         res = (void *)mem;
2311
2312         if (mem != NULL) {
2313                 memset(mem, 0, n);
2314                 mem += sizeof(struct resource) * nr_ioapics;
2315
2316                 for (i = 0; i < nr_ioapics; i++) {
2317                         res[i].name = mem;
2318                         res[i].flags = IORESOURCE_MEM | IORESOURCE_BUSY;
2319                         sprintf(mem,  "IOAPIC %u", i);
2320                         mem += IOAPIC_RESOURCE_NAME_SIZE;
2321                 }
2322         }
2323
2324         ioapic_resources = res;
2325
2326         return res;
2327 }
2328
2329 void __init ioapic_init_mappings(void)
2330 {
2331         unsigned long ioapic_phys, idx = FIX_IO_APIC_BASE_0;
2332         struct resource *ioapic_res;
2333         int i;
2334
2335         ioapic_res = ioapic_setup_resources();
2336         for (i = 0; i < nr_ioapics; i++) {
2337                 if (smp_found_config) {
2338                         ioapic_phys = mp_ioapics[i].mpc_apicaddr;
2339                 } else {
2340                         ioapic_phys = (unsigned long)
2341                                 alloc_bootmem_pages(PAGE_SIZE);
2342                         ioapic_phys = __pa(ioapic_phys);
2343                 }
2344                 set_fixmap_nocache(idx, ioapic_phys);
2345                 apic_printk(APIC_VERBOSE,
2346                             "mapped IOAPIC to %016lx (%016lx)\n",
2347                             __fix_to_virt(idx), ioapic_phys);
2348                 idx++;
2349
2350                 if (ioapic_res != NULL) {
2351                         ioapic_res->start = ioapic_phys;
2352                         ioapic_res->end = ioapic_phys + (4 * 1024) - 1;
2353                         ioapic_res++;
2354                 }
2355         }
2356 }
2357
2358 static int __init ioapic_insert_resources(void)
2359 {
2360         int i;
2361         struct resource *r = ioapic_resources;
2362
2363         if (!r) {
2364                 printk(KERN_ERR
2365                        "IO APIC resources could be not be allocated.\n");
2366                 return -1;
2367         }
2368
2369         for (i = 0; i < nr_ioapics; i++) {
2370                 insert_resource(&iomem_resource, r);
2371                 r++;
2372         }
2373
2374         return 0;
2375 }
2376
2377 /* Insert the IO APIC resources after PCI initialization has occured to handle
2378  * IO APICS that are mapped in on a BAR in PCI space. */
2379 late_initcall(ioapic_insert_resources);
2380