SAFE public projects git trees. - safe/jmp/linux-2.6/blob - arch/x86/kernel/amd_iommu_init.c

   1 /*
   2  * Copyright (C) 2007-2008 Advanced Micro Devices, Inc.
   3  * Author: Joerg Roedel <joerg.roedel@amd.com>
   4  *         Leo Duran <leo.duran@amd.com>
   5  *
   6  * This program is free software; you can redistribute it and/or modify it
   7  * under the terms of the GNU General Public License version 2 as published
   8  * by the Free Software Foundation.
   9  *
  10  * This program is distributed in the hope that it will be useful,
  11  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13  * GNU General Public License for more details.
  14  *
  15  * You should have received a copy of the GNU General Public License
  16  * along with this program; if not, write to the Free Software
  17  * Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307 USA
  18  */
  19
  20 #include <linux/pci.h>
  21 #include <linux/acpi.h>
  22 #include <linux/gfp.h>
  23 #include <linux/list.h>
  24 #include <linux/sysdev.h>
  25 #include <asm/pci-direct.h>
  26 #include <asm/amd_iommu_types.h>
  27 #include <asm/amd_iommu.h>
  28 #include <asm/gart.h>
  29
  30 /*
  31  * definitions for the ACPI scanning code
  32  */
  33 #define DEVID(bus, devfn) (((bus) << 8) | (devfn))
  34 #define PCI_BUS(x) (((x) >> 8) & 0xff)
  35 #define IVRS_HEADER_LENGTH 48
  36
  37 #define ACPI_IVHD_TYPE                  0x10
  38 #define ACPI_IVMD_TYPE_ALL              0x20
  39 #define ACPI_IVMD_TYPE                  0x21
  40 #define ACPI_IVMD_TYPE_RANGE            0x22
  41
  42 #define IVHD_DEV_ALL                    0x01
  43 #define IVHD_DEV_SELECT                 0x02
  44 #define IVHD_DEV_SELECT_RANGE_START     0x03
  45 #define IVHD_DEV_RANGE_END              0x04
  46 #define IVHD_DEV_ALIAS                  0x42
  47 #define IVHD_DEV_ALIAS_RANGE            0x43
  48 #define IVHD_DEV_EXT_SELECT             0x46
  49 #define IVHD_DEV_EXT_SELECT_RANGE       0x47
  50
  51 #define IVHD_FLAG_HT_TUN_EN             0x00
  52 #define IVHD_FLAG_PASSPW_EN             0x01
  53 #define IVHD_FLAG_RESPASSPW_EN          0x02
  54 #define IVHD_FLAG_ISOC_EN               0x03
  55
  56 #define IVMD_FLAG_EXCL_RANGE            0x08
  57 #define IVMD_FLAG_UNITY_MAP             0x01
  58
  59 #define ACPI_DEVFLAG_INITPASS           0x01
  60 #define ACPI_DEVFLAG_EXTINT             0x02
  61 #define ACPI_DEVFLAG_NMI                0x04
  62 #define ACPI_DEVFLAG_SYSMGT1            0x10
  63 #define ACPI_DEVFLAG_SYSMGT2            0x20
  64 #define ACPI_DEVFLAG_LINT0              0x40
  65 #define ACPI_DEVFLAG_LINT1              0x80
  66 #define ACPI_DEVFLAG_ATSDIS             0x10000000
  67
  68 /*
  69  * ACPI table definitions
  70  *
  71  * These data structures are laid over the table to parse the important values
  72  * out of it.
  73  */
  74
  75 /*
  76  * structure describing one IOMMU in the ACPI table. Typically followed by one
  77  * or more ivhd_entrys.
  78  */
  79 struct ivhd_header {
  80         u8 type;
  81         u8 flags;
  82         u16 length;
  83         u16 devid;
  84         u16 cap_ptr;
  85         u64 mmio_phys;
  86         u16 pci_seg;
  87         u16 info;
  88         u32 reserved;
  89 } __attribute__((packed));
  90
  91 /*
  92  * A device entry describing which devices a specific IOMMU translates and
  93  * which requestor ids they use.
  94  */
  95 struct ivhd_entry {
  96         u8 type;
  97         u16 devid;
  98         u8 flags;
  99         u32 ext;
 100 } __attribute__((packed));
 101
 102 /*
 103  * An AMD IOMMU memory definition structure. It defines things like exclusion
 104  * ranges for devices and regions that should be unity mapped.
 105  */
 106 struct ivmd_header {
 107         u8 type;
 108         u8 flags;
 109         u16 length;
 110         u16 devid;
 111         u16 aux;
 112         u64 resv;
 113         u64 range_start;
 114         u64 range_length;
 115 } __attribute__((packed));
 116
 117 static int __initdata amd_iommu_detected;
 118
 119 u16 amd_iommu_last_bdf;                 /* largest PCI device id we have
 120                                            to handle */
 121 struct list_head amd_iommu_unity_map;   /* a list of required unity mappings
 122                                            we find in ACPI */
 123 unsigned amd_iommu_aperture_order = 26; /* size of aperture in power of 2 */
 124 int amd_iommu_isolate;                  /* if 1, device isolation is enabled */
 125
 126 struct list_head amd_iommu_list;        /* list of all AMD IOMMUs in the
 127                                            system */
 128
 129 /*
 130  * Pointer to the device table which is shared by all AMD IOMMUs
 131  * it is indexed by the PCI device id or the HT unit id and contains
 132  * information about the domain the device belongs to as well as the
 133  * page table root pointer.
 134  */
 135 struct dev_table_entry *amd_iommu_dev_table;
 136
 137 /*
 138  * The alias table is a driver specific data structure which contains the
 139  * mappings of the PCI device ids to the actual requestor ids on the IOMMU.
 140  * More than one device can share the same requestor id.
 141  */
 142 u16 *amd_iommu_alias_table;
 143
 144 /*
 145  * The rlookup table is used to find the IOMMU which is responsible
 146  * for a specific device. It is also indexed by the PCI device id.
 147  */
 148 struct amd_iommu **amd_iommu_rlookup_table;
 149
 150 /*
 151  * The pd table (protection domain table) is used to find the protection domain
 152  * data structure a device belongs to. Indexed with the PCI device id too.
 153  */
 154 struct protection_domain **amd_iommu_pd_table;
 155
 156 /*
 157  * AMD IOMMU allows up to 2^16 differend protection domains. This is a bitmap
 158  * to know which ones are already in use.
 159  */
 160 unsigned long *amd_iommu_pd_alloc_bitmap;
 161
 162 static u32 dev_table_size;      /* size of the device table */
 163 static u32 alias_table_size;    /* size of the alias table */
 164 static u32 rlookup_table_size;  /* size if the rlookup table */
 165
 166 static inline void update_last_devid(u16 devid)
 167 {
 168         if (devid > amd_iommu_last_bdf)
 169                 amd_iommu_last_bdf = devid;
 170 }
 171
 172 static inline unsigned long tbl_size(int entry_size)
 173 {
 174         unsigned shift = PAGE_SHIFT +
 175                          get_order(amd_iommu_last_bdf * entry_size);
 176
 177         return 1UL << shift;
 178 }
 179
 180 /****************************************************************************
 181  *
 182  * AMD IOMMU MMIO register space handling functions
 183  *
 184  * These functions are used to program the IOMMU device registers in
 185  * MMIO space required for that driver.
 186  *
 187  ****************************************************************************/
 188
 189 /*
 190  * This function set the exclusion range in the IOMMU. DMA accesses to the
 191  * exclusion range are passed through untranslated
 192  */
 193 static void __init iommu_set_exclusion_range(struct amd_iommu *iommu)
 194 {
 195         u64 start = iommu->exclusion_start & PAGE_MASK;
 196         u64 limit = (start + iommu->exclusion_length) & PAGE_MASK;
 197         u64 entry;
 198
 199         if (!iommu->exclusion_start)
 200                 return;
 201
 202         entry = start | MMIO_EXCL_ENABLE_MASK;
 203         memcpy_toio(iommu->mmio_base + MMIO_EXCL_BASE_OFFSET,
 204                         &entry, sizeof(entry));
 205
 206         entry = limit;
 207         memcpy_toio(iommu->mmio_base + MMIO_EXCL_LIMIT_OFFSET,
 208                         &entry, sizeof(entry));
 209 }
 210
 211 /* Programs the physical address of the device table into the IOMMU hardware */
 212 static void __init iommu_set_device_table(struct amd_iommu *iommu)
 213 {
 214         u32 entry;
 215
 216         BUG_ON(iommu->mmio_base == NULL);
 217
 218         entry = virt_to_phys(amd_iommu_dev_table);
 219         entry |= (dev_table_size >> 12) - 1;
 220         memcpy_toio(iommu->mmio_base + MMIO_DEV_TABLE_OFFSET,
 221                         &entry, sizeof(entry));
 222 }
 223
 224 /* Generic functions to enable/disable certain features of the IOMMU. */
 225 static void __init iommu_feature_enable(struct amd_iommu *iommu, u8 bit)
 226 {
 227         u32 ctrl;
 228
 229         ctrl = readl(iommu->mmio_base + MMIO_CONTROL_OFFSET);
 230         ctrl |= (1 << bit);
 231         writel(ctrl, iommu->mmio_base + MMIO_CONTROL_OFFSET);
 232 }
 233
 234 static void __init iommu_feature_disable(struct amd_iommu *iommu, u8 bit)
 235 {
 236         u32 ctrl;
 237
 238         ctrl = (u64)readl(iommu->mmio_base + MMIO_CONTROL_OFFSET);
 239         ctrl &= ~(1 << bit);
 240         writel(ctrl, iommu->mmio_base + MMIO_CONTROL_OFFSET);
 241 }
 242
 243 /* Function to enable the hardware */
 244 void __init iommu_enable(struct amd_iommu *iommu)
 245 {
 246         printk(KERN_INFO "AMD IOMMU: Enabling IOMMU at ");
 247         print_devid(iommu->devid, 0);
 248         printk(" cap 0x%hx\n", iommu->cap_ptr);
 249
 250         iommu_feature_enable(iommu, CONTROL_IOMMU_EN);
 251 }
 252
 253 /*
 254  * mapping and unmapping functions for the IOMMU MMIO space. Each AMD IOMMU in
 255  * the system has one.
 256  */
 257 static u8 * __init iommu_map_mmio_space(u64 address)
 258 {
 259         u8 *ret;
 260
 261         if (!request_mem_region(address, MMIO_REGION_LENGTH, "amd_iommu"))
 262                 return NULL;
 263
 264         ret = ioremap_nocache(address, MMIO_REGION_LENGTH);
 265         if (ret != NULL)
 266                 return ret;
 267
 268         release_mem_region(address, MMIO_REGION_LENGTH);
 269
 270         return NULL;
 271 }
 272
 273 static void __init iommu_unmap_mmio_space(struct amd_iommu *iommu)
 274 {
 275         if (iommu->mmio_base)
 276                 iounmap(iommu->mmio_base);
 277         release_mem_region(iommu->mmio_phys, MMIO_REGION_LENGTH);
 278 }
 279
 280 /****************************************************************************
 281  *
 282  * The functions below belong to the first pass of AMD IOMMU ACPI table
 283  * parsing. In this pass we try to find out the highest device id this
 284  * code has to handle. Upon this information the size of the shared data
 285  * structures is determined later.
 286  *
 287  ****************************************************************************/
 288
 289 /*
 290  * This function reads the last device id the IOMMU has to handle from the PCI
 291  * capability header for this IOMMU
 292  */
 293 static int __init find_last_devid_on_pci(int bus, int dev, int fn, int cap_ptr)
 294 {
 295         u32 cap;
 296
 297         cap = read_pci_config(bus, dev, fn, cap_ptr+MMIO_RANGE_OFFSET);
 298         update_last_devid(DEVID(MMIO_GET_BUS(cap), MMIO_GET_LD(cap)));
 299
 300         return 0;
 301 }
 302
 303 /*
 304  * After reading the highest device id from the IOMMU PCI capability header
 305  * this function looks if there is a higher device id defined in the ACPI table
 306  */
 307 static int __init find_last_devid_from_ivhd(struct ivhd_header *h)
 308 {
 309         u8 *p = (void *)h, *end = (void *)h;
 310         struct ivhd_entry *dev;
 311
 312         p += sizeof(*h);
 313         end += h->length;
 314
 315         find_last_devid_on_pci(PCI_BUS(h->devid),
 316                         PCI_SLOT(h->devid),
 317                         PCI_FUNC(h->devid),
 318                         h->cap_ptr);
 319
 320         while (p < end) {
 321                 dev = (struct ivhd_entry *)p;
 322                 switch (dev->type) {
 323                 case IVHD_DEV_SELECT:
 324                 case IVHD_DEV_RANGE_END:
 325                 case IVHD_DEV_ALIAS:
 326                 case IVHD_DEV_EXT_SELECT:
 327                         /* all the above subfield types refer to device ids */
 328                         update_last_devid(dev->devid);
 329                         break;
 330                 default:
 331                         break;
 332                 }
 333                 p += 0x04 << (*p >> 6);
 334         }
 335
 336         WARN_ON(p != end);
 337
 338         return 0;
 339 }
 340
 341 /*
 342  * Iterate over all IVHD entries in the ACPI table and find the highest device
 343  * id which we need to handle. This is the first of three functions which parse
 344  * the ACPI table. So we check the checksum here.
 345  */
 346 static int __init find_last_devid_acpi(struct acpi_table_header *table)
 347 {
 348         int i;
 349         u8 checksum = 0, *p = (u8 *)table, *end = (u8 *)table;
 350         struct ivhd_header *h;
 351
 352         /*
 353          * Validate checksum here so we don't need to do it when
 354          * we actually parse the table
 355          */
 356         for (i = 0; i < table->length; ++i)
 357                 checksum += p[i];
 358         if (checksum != 0)
 359                 /* ACPI table corrupt */
 360                 return -ENODEV;
 361
 362         p += IVRS_HEADER_LENGTH;
 363
 364         end += table->length;
 365         while (p < end) {
 366                 h = (struct ivhd_header *)p;
 367                 switch (h->type) {
 368                 case ACPI_IVHD_TYPE:
 369                         find_last_devid_from_ivhd(h);
 370                         break;
 371                 default:
 372                         break;
 373                 }
 374                 p += h->length;
 375         }
 376         WARN_ON(p != end);
 377
 378         return 0;
 379 }
 380
 381 /****************************************************************************
 382  *
 383  * The following functions belong the the code path which parses the ACPI table
 384  * the second time. In this ACPI parsing iteration we allocate IOMMU specific
 385  * data structures, initialize the device/alias/rlookup table and also
 386  * basically initialize the hardware.
 387  *
 388  ****************************************************************************/
 389
 390 /*
 391  * Allocates the command buffer. This buffer is per AMD IOMMU. We can
 392  * write commands to that buffer later and the IOMMU will execute them
 393  * asynchronously
 394  */
 395 static u8 * __init alloc_command_buffer(struct amd_iommu *iommu)
 396 {
 397         u8 *cmd_buf = (u8 *)__get_free_pages(GFP_KERNEL | __GFP_ZERO,
 398                         get_order(CMD_BUFFER_SIZE));
 399         u64 entry;
 400
 401         if (cmd_buf == NULL)
 402                 return NULL;
 403
 404         iommu->cmd_buf_size = CMD_BUFFER_SIZE;
 405
 406         entry = (u64)virt_to_phys(cmd_buf);
 407         entry |= MMIO_CMD_SIZE_512;
 408         memcpy_toio(iommu->mmio_base + MMIO_CMD_BUF_OFFSET,
 409                         &entry, sizeof(entry));
 410
 411         iommu_feature_enable(iommu, CONTROL_CMDBUF_EN);
 412
 413         return cmd_buf;
 414 }
 415
 416 static void __init free_command_buffer(struct amd_iommu *iommu)
 417 {
 418         free_pages((unsigned long)iommu->cmd_buf, get_order(CMD_BUFFER_SIZE));
 419 }
 420
 421 /* sets a specific bit in the device table entry. */
 422 static void set_dev_entry_bit(u16 devid, u8 bit)
 423 {
 424         int i = (bit >> 5) & 0x07;
 425         int _bit = bit & 0x1f;
 426
 427         amd_iommu_dev_table[devid].data[i] |= (1 << _bit);
 428 }
 429
 430 /*
 431  * This function takes the device specific flags read from the ACPI
 432  * table and sets up the device table entry with that information
 433  */
 434 static void __init set_dev_entry_from_acpi(u16 devid, u32 flags, u32 ext_flags)
 435 {
 436         if (flags & ACPI_DEVFLAG_INITPASS)
 437                 set_dev_entry_bit(devid, DEV_ENTRY_INIT_PASS);
 438         if (flags & ACPI_DEVFLAG_EXTINT)
 439                 set_dev_entry_bit(devid, DEV_ENTRY_EINT_PASS);
 440         if (flags & ACPI_DEVFLAG_NMI)
 441                 set_dev_entry_bit(devid, DEV_ENTRY_NMI_PASS);
 442         if (flags & ACPI_DEVFLAG_SYSMGT1)
 443                 set_dev_entry_bit(devid, DEV_ENTRY_SYSMGT1);
 444         if (flags & ACPI_DEVFLAG_SYSMGT2)
 445                 set_dev_entry_bit(devid, DEV_ENTRY_SYSMGT2);
 446         if (flags & ACPI_DEVFLAG_LINT0)
 447                 set_dev_entry_bit(devid, DEV_ENTRY_LINT0_PASS);
 448         if (flags & ACPI_DEVFLAG_LINT1)
 449                 set_dev_entry_bit(devid, DEV_ENTRY_LINT1_PASS);
 450 }
 451
 452 /* Writes the specific IOMMU for a device into the rlookup table */
 453 static void __init set_iommu_for_device(struct amd_iommu *iommu, u16 devid)
 454 {
 455         amd_iommu_rlookup_table[devid] = iommu;
 456 }
 457
 458 /*
 459  * Reads the device exclusion range from ACPI and initialize IOMMU with
 460  * it
 461  */
 462 static void __init set_device_exclusion_range(u16 devid, struct ivmd_header *m)
 463 {
 464         struct amd_iommu *iommu = amd_iommu_rlookup_table[devid];
 465
 466         if (!(m->flags & IVMD_FLAG_EXCL_RANGE))
 467                 return;
 468
 469         if (iommu) {
 470                 /*
 471                  * We only can configure exclusion ranges per IOMMU, not
 472                  * per device. But we can enable the exclusion range per
 473                  * device. This is done here
 474                  */
 475                 set_dev_entry_bit(m->devid, DEV_ENTRY_EX);
 476                 iommu->exclusion_start = m->range_start;
 477                 iommu->exclusion_length = m->range_length;
 478         }
 479 }
 480
 481 /*
 482  * This function reads some important data from the IOMMU PCI space and
 483  * initializes the driver data structure with it. It reads the hardware
 484  * capabilities and the first/last device entries
 485  */
 486 static void __init init_iommu_from_pci(struct amd_iommu *iommu)
 487 {
 488         int bus = PCI_BUS(iommu->devid);
 489         int dev = PCI_SLOT(iommu->devid);
 490         int fn  = PCI_FUNC(iommu->devid);
 491         int cap_ptr = iommu->cap_ptr;
 492         u32 range;
 493
 494         iommu->cap = read_pci_config(bus, dev, fn, cap_ptr+MMIO_CAP_HDR_OFFSET);
 495
 496         range = read_pci_config(bus, dev, fn, cap_ptr+MMIO_RANGE_OFFSET);
 497         iommu->first_device = DEVID(MMIO_GET_BUS(range), MMIO_GET_FD(range));
 498         iommu->last_device = DEVID(MMIO_GET_BUS(range), MMIO_GET_LD(range));
 499 }
 500
 501 /*
 502  * Takes a pointer to an AMD IOMMU entry in the ACPI table and
 503  * initializes the hardware and our data structures with it.
 504  */
 505 static void __init init_iommu_from_acpi(struct amd_iommu *iommu,
 506                                         struct ivhd_header *h)
 507 {
 508         u8 *p = (u8 *)h;
 509         u8 *end = p, flags = 0;
 510         u16 dev_i, devid = 0, devid_start = 0, devid_to = 0;
 511         u32 ext_flags = 0;
 512         bool alias = 0;
 513         struct ivhd_entry *e;
 514
 515         /*
 516          * First set the recommended feature enable bits from ACPI
 517          * into the IOMMU control registers
 518          */
 519         h->flags & IVHD_FLAG_HT_TUN_EN ?
 520                 iommu_feature_enable(iommu, CONTROL_HT_TUN_EN) :
 521                 iommu_feature_disable(iommu, CONTROL_HT_TUN_EN);
 522
 523         h->flags & IVHD_FLAG_PASSPW_EN ?
 524                 iommu_feature_enable(iommu, CONTROL_PASSPW_EN) :
 525                 iommu_feature_disable(iommu, CONTROL_PASSPW_EN);
 526
 527         h->flags & IVHD_FLAG_RESPASSPW_EN ?
 528                 iommu_feature_enable(iommu, CONTROL_RESPASSPW_EN) :
 529                 iommu_feature_disable(iommu, CONTROL_RESPASSPW_EN);
 530
 531         h->flags & IVHD_FLAG_ISOC_EN ?
 532                 iommu_feature_enable(iommu, CONTROL_ISOC_EN) :
 533                 iommu_feature_disable(iommu, CONTROL_ISOC_EN);
 534
 535         /*
 536          * make IOMMU memory accesses cache coherent
 537          */
 538         iommu_feature_enable(iommu, CONTROL_COHERENT_EN);
 539
 540         /*
 541          * Done. Now parse the device entries
 542          */
 543         p += sizeof(struct ivhd_header);
 544         end += h->length;
 545
 546         while (p < end) {
 547                 e = (struct ivhd_entry *)p;
 548                 switch (e->type) {
 549                 case IVHD_DEV_ALL:
 550                         for (dev_i = iommu->first_device;
 551                                         dev_i <= iommu->last_device; ++dev_i)
 552                                 set_dev_entry_from_acpi(dev_i, e->flags, 0);
 553                         break;
 554                 case IVHD_DEV_SELECT:
 555                         devid = e->devid;
 556                         set_dev_entry_from_acpi(devid, e->flags, 0);
 557                         break;
 558                 case IVHD_DEV_SELECT_RANGE_START:
 559                         devid_start = e->devid;
 560                         flags = e->flags;
 561                         ext_flags = 0;
 562                         alias = 0;
 563                         break;
 564                 case IVHD_DEV_ALIAS:
 565                         devid = e->devid;
 566                         devid_to = e->ext >> 8;
 567                         set_dev_entry_from_acpi(devid, e->flags, 0);
 568                         amd_iommu_alias_table[devid] = devid_to;
 569                         break;
 570                 case IVHD_DEV_ALIAS_RANGE:
 571                         devid_start = e->devid;
 572                         flags = e->flags;
 573                         devid_to = e->ext >> 8;
 574                         ext_flags = 0;
 575                         alias = 1;
 576                         break;
 577                 case IVHD_DEV_EXT_SELECT:
 578                         devid = e->devid;
 579                         set_dev_entry_from_acpi(devid, e->flags, e->ext);
 580                         break;
 581                 case IVHD_DEV_EXT_SELECT_RANGE:
 582                         devid_start = e->devid;
 583                         flags = e->flags;
 584                         ext_flags = e->ext;
 585                         alias = 0;
 586                         break;
 587                 case IVHD_DEV_RANGE_END:
 588                         devid = e->devid;
 589                         for (dev_i = devid_start; dev_i <= devid; ++dev_i) {
 590                                 if (alias)
 591                                         amd_iommu_alias_table[dev_i] = devid_to;
 592                                 set_dev_entry_from_acpi(
 593                                                 amd_iommu_alias_table[dev_i],
 594                                                 flags, ext_flags);
 595                         }
 596                         break;
 597                 default:
 598                         break;
 599                 }
 600
 601                 p += 0x04 << (e->type >> 6);
 602         }
 603 }
 604
 605 /* Initializes the device->iommu mapping for the driver */
 606 static int __init init_iommu_devices(struct amd_iommu *iommu)
 607 {
 608         u16 i;
 609
 610         for (i = iommu->first_device; i <= iommu->last_device; ++i)
 611                 set_iommu_for_device(iommu, i);
 612
 613         return 0;
 614 }
 615
 616 static void __init free_iommu_one(struct amd_iommu *iommu)
 617 {
 618         free_command_buffer(iommu);
 619         iommu_unmap_mmio_space(iommu);
 620 }
 621
 622 static void __init free_iommu_all(void)
 623 {
 624         struct amd_iommu *iommu, *next;
 625
 626         list_for_each_entry_safe(iommu, next, &amd_iommu_list, list) {
 627                 list_del(&iommu->list);
 628                 free_iommu_one(iommu);
 629                 kfree(iommu);
 630         }
 631 }
 632
 633 /*
 634  * This function clues the initialization function for one IOMMU
 635  * together and also allocates the command buffer and programs the
 636  * hardware. It does NOT enable the IOMMU. This is done afterwards.
 637  */
 638 static int __init init_iommu_one(struct amd_iommu *iommu, struct ivhd_header *h)
 639 {
 640         spin_lock_init(&iommu->lock);
 641         list_add_tail(&iommu->list, &amd_iommu_list);
 642
 643         /*
 644          * Copy data from ACPI table entry to the iommu struct
 645          */
 646         iommu->devid = h->devid;
 647         iommu->cap_ptr = h->cap_ptr;
 648         iommu->mmio_phys = h->mmio_phys;
 649         iommu->mmio_base = iommu_map_mmio_space(h->mmio_phys);
 650         if (!iommu->mmio_base)
 651                 return -ENOMEM;
 652
 653         iommu_set_device_table(iommu);
 654         iommu->cmd_buf = alloc_command_buffer(iommu);
 655         if (!iommu->cmd_buf)
 656                 return -ENOMEM;
 657
 658         init_iommu_from_pci(iommu);
 659         init_iommu_from_acpi(iommu, h);
 660         init_iommu_devices(iommu);
 661
 662         return 0;
 663 }
 664
 665 /*
 666  * Iterates over all IOMMU entries in the ACPI table, allocates the
 667  * IOMMU structure and initializes it with init_iommu_one()
 668  */
 669 static int __init init_iommu_all(struct acpi_table_header *table)
 670 {
 671         u8 *p = (u8 *)table, *end = (u8 *)table;
 672         struct ivhd_header *h;
 673         struct amd_iommu *iommu;
 674         int ret;
 675
 676         INIT_LIST_HEAD(&amd_iommu_list);
 677
 678         end += table->length;
 679         p += IVRS_HEADER_LENGTH;
 680
 681         while (p < end) {
 682                 h = (struct ivhd_header *)p;
 683                 switch (*p) {
 684                 case ACPI_IVHD_TYPE:
 685                         iommu = kzalloc(sizeof(struct amd_iommu), GFP_KERNEL);
 686                         if (iommu == NULL)
 687                                 return -ENOMEM;
 688                         ret = init_iommu_one(iommu, h);
 689                         if (ret)
 690                                 return ret;
 691                         break;
 692                 default:
 693                         break;
 694                 }
 695                 p += h->length;
 696
 697         }
 698         WARN_ON(p != end);
 699
 700         return 0;
 701 }
 702
 703 /****************************************************************************
 704  *
 705  * The next functions belong to the third pass of parsing the ACPI
 706  * table. In this last pass the memory mapping requirements are
 707  * gathered (like exclusion and unity mapping reanges).
 708  *
 709  ****************************************************************************/
 710
 711 static void __init free_unity_maps(void)
 712 {
 713         struct unity_map_entry *entry, *next;
 714
 715         list_for_each_entry_safe(entry, next, &amd_iommu_unity_map, list) {
 716                 list_del(&entry->list);
 717                 kfree(entry);
 718         }
 719 }
 720
 721 /* called when we find an exclusion range definition in ACPI */
 722 static int __init init_exclusion_range(struct ivmd_header *m)
 723 {
 724         int i;
 725
 726         switch (m->type) {
 727         case ACPI_IVMD_TYPE:
 728                 set_device_exclusion_range(m->devid, m);
 729                 break;
 730         case ACPI_IVMD_TYPE_ALL:
 731                 for (i = 0; i < amd_iommu_last_bdf; ++i)
 732                         set_device_exclusion_range(i, m);
 733                 break;
 734         case ACPI_IVMD_TYPE_RANGE:
 735                 for (i = m->devid; i <= m->aux; ++i)
 736                         set_device_exclusion_range(i, m);
 737                 break;
 738         default:
 739                 break;
 740         }
 741
 742         return 0;
 743 }
 744
 745 /* called for unity map ACPI definition */
 746 static int __init init_unity_map_range(struct ivmd_header *m)
 747 {
 748         struct unity_map_entry *e = 0;
 749
 750         e = kzalloc(sizeof(*e), GFP_KERNEL);
 751         if (e == NULL)
 752                 return -ENOMEM;
 753
 754         switch (m->type) {
 755         default:
 756         case ACPI_IVMD_TYPE:
 757                 e->devid_start = e->devid_end = m->devid;
 758                 break;
 759         case ACPI_IVMD_TYPE_ALL:
 760                 e->devid_start = 0;
 761                 e->devid_end = amd_iommu_last_bdf;
 762                 break;
 763         case ACPI_IVMD_TYPE_RANGE:
 764                 e->devid_start = m->devid;
 765                 e->devid_end = m->aux;
 766                 break;
 767         }
 768         e->address_start = PAGE_ALIGN(m->range_start);
 769         e->address_end = e->address_start + PAGE_ALIGN(m->range_length);
 770         e->prot = m->flags >> 1;
 771
 772         list_add_tail(&e->list, &amd_iommu_unity_map);
 773
 774         return 0;
 775 }
 776
 777 /* iterates over all memory definitions we find in the ACPI table */
 778 static int __init init_memory_definitions(struct acpi_table_header *table)
 779 {
 780         u8 *p = (u8 *)table, *end = (u8 *)table;
 781         struct ivmd_header *m;
 782
 783         INIT_LIST_HEAD(&amd_iommu_unity_map);
 784
 785         end += table->length;
 786         p += IVRS_HEADER_LENGTH;
 787
 788         while (p < end) {
 789                 m = (struct ivmd_header *)p;
 790                 if (m->flags & IVMD_FLAG_EXCL_RANGE)
 791                         init_exclusion_range(m);
 792                 else if (m->flags & IVMD_FLAG_UNITY_MAP)
 793                         init_unity_map_range(m);
 794
 795                 p += m->length;
 796         }
 797
 798         return 0;
 799 }
 800
 801 /*
 802  * This function finally enables all IOMMUs found in the system after
 803  * they have been initialized
 804  */
 805 static void __init enable_iommus(void)
 806 {
 807         struct amd_iommu *iommu;
 808
 809         list_for_each_entry(iommu, &amd_iommu_list, list) {
 810                 iommu_set_exclusion_range(iommu);
 811                 iommu_enable(iommu);
 812         }
 813 }
 814
 815 /*
 816  * Suspend/Resume support
 817  * disable suspend until real resume implemented
 818  */
 819
 820 static int amd_iommu_resume(struct sys_device *dev)
 821 {
 822         return 0;
 823 }
 824
 825 static int amd_iommu_suspend(struct sys_device *dev, pm_message_t state)
 826 {
 827         return -EINVAL;
 828 }
 829
 830 static struct sysdev_class amd_iommu_sysdev_class = {
 831         .name = "amd_iommu",
 832         .suspend = amd_iommu_suspend,
 833         .resume = amd_iommu_resume,
 834 };
 835
 836 static struct sys_device device_amd_iommu = {
 837         .id = 0,
 838         .cls = &amd_iommu_sysdev_class,
 839 };
 840
 841 /*
 842  * This is the core init function for AMD IOMMU hardware in the system.
 843  * This function is called from the generic x86 DMA layer initialization
 844  * code.
 845  *
 846  * This function basically parses the ACPI table for AMD IOMMU (IVRS)
 847  * three times:
 848  *
 849  *      1 pass) Find the highest PCI device id the driver has to handle.
 850  *              Upon this information the size of the data structures is
 851  *              determined that needs to be allocated.
 852  *
 853  *      2 pass) Initialize the data structures just allocated with the
 854  *              information in the ACPI table about available AMD IOMMUs
 855  *              in the system. It also maps the PCI devices in the
 856  *              system to specific IOMMUs
 857  *
 858  *      3 pass) After the basic data structures are allocated and
 859  *              initialized we update them with information about memory
 860  *              remapping requirements parsed out of the ACPI table in
 861  *              this last pass.
 862  *
 863  * After that the hardware is initialized and ready to go. In the last
 864  * step we do some Linux specific things like registering the driver in
 865  * the dma_ops interface and initializing the suspend/resume support
 866  * functions. Finally it prints some information about AMD IOMMUs and
 867  * the driver state and enables the hardware.
 868  */
 869 int __init amd_iommu_init(void)
 870 {
 871         int i, ret = 0;
 872
 873
 874         if (no_iommu) {
 875                 printk(KERN_INFO "AMD IOMMU disabled by kernel command line\n");
 876                 return 0;
 877         }
 878
 879         if (!amd_iommu_detected)
 880                 return -ENODEV;
 881
 882         /*
 883          * First parse ACPI tables to find the largest Bus/Dev/Func
 884          * we need to handle. Upon this information the shared data
 885          * structures for the IOMMUs in the system will be allocated
 886          */
 887         if (acpi_table_parse("IVRS", find_last_devid_acpi) != 0)
 888                 return -ENODEV;
 889
 890         dev_table_size     = tbl_size(DEV_TABLE_ENTRY_SIZE);
 891         alias_table_size   = tbl_size(ALIAS_TABLE_ENTRY_SIZE);
 892         rlookup_table_size = tbl_size(RLOOKUP_TABLE_ENTRY_SIZE);
 893
 894         ret = -ENOMEM;
 895
 896         /* Device table - directly used by all IOMMUs */
 897         amd_iommu_dev_table = (void *)__get_free_pages(GFP_KERNEL,
 898                                       get_order(dev_table_size));
 899         if (amd_iommu_dev_table == NULL)
 900                 goto out;
 901
 902         /*
 903          * Alias table - map PCI Bus/Dev/Func to Bus/Dev/Func the
 904          * IOMMU see for that device
 905          */
 906         amd_iommu_alias_table = (void *)__get_free_pages(GFP_KERNEL,
 907                         get_order(alias_table_size));
 908         if (amd_iommu_alias_table == NULL)
 909                 goto free;
 910
 911         /* IOMMU rlookup table - find the IOMMU for a specific device */
 912         amd_iommu_rlookup_table = (void *)__get_free_pages(GFP_KERNEL,
 913                         get_order(rlookup_table_size));
 914         if (amd_iommu_rlookup_table == NULL)
 915                 goto free;
 916
 917         /*
 918          * Protection Domain table - maps devices to protection domains
 919          * This table has the same size as the rlookup_table
 920          */
 921         amd_iommu_pd_table = (void *)__get_free_pages(GFP_KERNEL,
 922                                      get_order(rlookup_table_size));
 923         if (amd_iommu_pd_table == NULL)
 924                 goto free;
 925
 926         amd_iommu_pd_alloc_bitmap = (void *)__get_free_pages(GFP_KERNEL,
 927                                             get_order(MAX_DOMAIN_ID/8));
 928         if (amd_iommu_pd_alloc_bitmap == NULL)
 929                 goto free;
 930
 931         /*
 932          * memory is allocated now; initialize the device table with all zeroes
 933          * and let all alias entries point to itself
 934          */
 935         memset(amd_iommu_dev_table, 0, dev_table_size);
 936         for (i = 0; i < amd_iommu_last_bdf; ++i)
 937                 amd_iommu_alias_table[i] = i;
 938
 939         memset(amd_iommu_pd_table, 0, rlookup_table_size);
 940         memset(amd_iommu_pd_alloc_bitmap, 0, MAX_DOMAIN_ID / 8);
 941
 942         /*
 943          * never allocate domain 0 because its used as the non-allocated and
 944          * error value placeholder
 945          */
 946         amd_iommu_pd_alloc_bitmap[0] = 1;
 947
 948         /*
 949          * now the data structures are allocated and basically initialized
 950          * start the real acpi table scan
 951          */
 952         ret = -ENODEV;
 953         if (acpi_table_parse("IVRS", init_iommu_all) != 0)
 954                 goto free;
 955
 956         if (acpi_table_parse("IVRS", init_memory_definitions) != 0)
 957                 goto free;
 958
 959         ret = amd_iommu_init_dma_ops();
 960         if (ret)
 961                 goto free;
 962
 963         ret = sysdev_class_register(&amd_iommu_sysdev_class);
 964         if (ret)
 965                 goto free;
 966
 967         ret = sysdev_register(&device_amd_iommu);
 968         if (ret)
 969                 goto free;
 970
 971         enable_iommus();
 972
 973         printk(KERN_INFO "AMD IOMMU: aperture size is %d MB\n",
 974                         (1 << (amd_iommu_aperture_order-20)));
 975
 976         printk(KERN_INFO "AMD IOMMU: device isolation ");
 977         if (amd_iommu_isolate)
 978                 printk("enabled\n");
 979         else
 980                 printk("disabled\n");
 981
 982 out:
 983         return ret;
 984
 985 free:
 986         free_pages((unsigned long)amd_iommu_pd_alloc_bitmap, 1);
 987
 988         free_pages((unsigned long)amd_iommu_pd_table,
 989                    get_order(rlookup_table_size));
 990
 991         free_pages((unsigned long)amd_iommu_rlookup_table,
 992                    get_order(rlookup_table_size));
 993
 994         free_pages((unsigned long)amd_iommu_alias_table,
 995                    get_order(alias_table_size));
 996
 997         free_pages((unsigned long)amd_iommu_dev_table,
 998                    get_order(dev_table_size));
 999
1000         free_iommu_all();
1001
1002         free_unity_maps();
1003
1004         goto out;
1005 }
1006
1007 /****************************************************************************
1008  *
1009  * Early detect code. This code runs at IOMMU detection time in the DMA
1010  * layer. It just looks if there is an IVRS ACPI table to detect AMD
1011  * IOMMUs
1012  *
1013  ****************************************************************************/
1014 static int __init early_amd_iommu_detect(struct acpi_table_header *table)
1015 {
1016         return 0;
1017 }
1018
1019 void __init amd_iommu_detect(void)
1020 {
1021         if (swiotlb || no_iommu || (iommu_detected && !gart_iommu_aperture))
1022                 return;
1023
1024         if (acpi_table_parse("IVRS", early_amd_iommu_detect) == 0) {
1025                 iommu_detected = 1;
1026                 amd_iommu_detected = 1;
1027 #ifdef CONFIG_GART_IOMMU
1028                 gart_iommu_aperture_disabled = 1;
1029                 gart_iommu_aperture = 0;
1030 #endif
1031         }
1032 }
1033
1034 /****************************************************************************
1035  *
1036  * Parsing functions for the AMD IOMMU specific kernel command line
1037  * options.
1038  *
1039  ****************************************************************************/
1040
1041 static int __init parse_amd_iommu_options(char *str)
1042 {
1043         for (; *str; ++str) {
1044                 if (strcmp(str, "isolate") == 0)
1045                         amd_iommu_isolate = 1;
1046         }
1047
1048         return 1;
1049 }
1050
1051 static int __init parse_amd_iommu_size_options(char *str)
1052 {
1053         for (; *str; ++str) {
1054                 if (strcmp(str, "32M") == 0)
1055                         amd_iommu_aperture_order = 25;
1056                 if (strcmp(str, "64M") == 0)
1057                         amd_iommu_aperture_order = 26;
1058                 if (strcmp(str, "128M") == 0)
1059                         amd_iommu_aperture_order = 27;
1060                 if (strcmp(str, "256M") == 0)
1061                         amd_iommu_aperture_order = 28;
1062                 if (strcmp(str, "512M") == 0)
1063                         amd_iommu_aperture_order = 29;
1064                 if (strcmp(str, "1G") == 0)
1065                         amd_iommu_aperture_order = 30;
1066         }
1067
1068         return 1;
1069 }
1070
1071 __setup("amd_iommu=", parse_amd_iommu_options);
1072 __setup("amd_iommu_size=", parse_amd_iommu_size_options);