SAFE public projects git trees. - safe/jmp/linux-2.6/blob - arch/x86/kernel/amd_iommu_init.c

   1 /*
   2  * Copyright (C) 2007-2008 Advanced Micro Devices, Inc.
   3  * Author: Joerg Roedel <joerg.roedel@amd.com>
   4  *         Leo Duran <leo.duran@amd.com>
   5  *
   6  * This program is free software; you can redistribute it and/or modify it
   7  * under the terms of the GNU General Public License version 2 as published
   8  * by the Free Software Foundation.
   9  *
  10  * This program is distributed in the hope that it will be useful,
  11  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13  * GNU General Public License for more details.
  14  *
  15  * You should have received a copy of the GNU General Public License
  16  * along with this program; if not, write to the Free Software
  17  * Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307 USA
  18  */
  19
  20 #include <linux/pci.h>
  21 #include <linux/acpi.h>
  22 #include <linux/gfp.h>
  23 #include <linux/list.h>
  24 #include <linux/sysdev.h>
  25 #include <linux/interrupt.h>
  26 #include <linux/msi.h>
  27 #include <asm/pci-direct.h>
  28 #include <asm/amd_iommu_types.h>
  29 #include <asm/amd_iommu.h>
  30 #include <asm/iommu.h>
  31 #include <asm/gart.h>
  32
  33 /*
  34  * definitions for the ACPI scanning code
  35  */
  36 #define IVRS_HEADER_LENGTH 48
  37
  38 #define ACPI_IVHD_TYPE                  0x10
  39 #define ACPI_IVMD_TYPE_ALL              0x20
  40 #define ACPI_IVMD_TYPE                  0x21
  41 #define ACPI_IVMD_TYPE_RANGE            0x22
  42
  43 #define IVHD_DEV_ALL                    0x01
  44 #define IVHD_DEV_SELECT                 0x02
  45 #define IVHD_DEV_SELECT_RANGE_START     0x03
  46 #define IVHD_DEV_RANGE_END              0x04
  47 #define IVHD_DEV_ALIAS                  0x42
  48 #define IVHD_DEV_ALIAS_RANGE            0x43
  49 #define IVHD_DEV_EXT_SELECT             0x46
  50 #define IVHD_DEV_EXT_SELECT_RANGE       0x47
  51
  52 #define IVHD_FLAG_HT_TUN_EN_MASK        0x01
  53 #define IVHD_FLAG_PASSPW_EN_MASK        0x02
  54 #define IVHD_FLAG_RESPASSPW_EN_MASK     0x04
  55 #define IVHD_FLAG_ISOC_EN_MASK          0x08
  56
  57 #define IVMD_FLAG_EXCL_RANGE            0x08
  58 #define IVMD_FLAG_UNITY_MAP             0x01
  59
  60 #define ACPI_DEVFLAG_INITPASS           0x01
  61 #define ACPI_DEVFLAG_EXTINT             0x02
  62 #define ACPI_DEVFLAG_NMI                0x04
  63 #define ACPI_DEVFLAG_SYSMGT1            0x10
  64 #define ACPI_DEVFLAG_SYSMGT2            0x20
  65 #define ACPI_DEVFLAG_LINT0              0x40
  66 #define ACPI_DEVFLAG_LINT1              0x80
  67 #define ACPI_DEVFLAG_ATSDIS             0x10000000
  68
  69 /*
  70  * ACPI table definitions
  71  *
  72  * These data structures are laid over the table to parse the important values
  73  * out of it.
  74  */
  75
  76 /*
  77  * structure describing one IOMMU in the ACPI table. Typically followed by one
  78  * or more ivhd_entrys.
  79  */
  80 struct ivhd_header {
  81         u8 type;
  82         u8 flags;
  83         u16 length;
  84         u16 devid;
  85         u16 cap_ptr;
  86         u64 mmio_phys;
  87         u16 pci_seg;
  88         u16 info;
  89         u32 reserved;
  90 } __attribute__((packed));
  91
  92 /*
  93  * A device entry describing which devices a specific IOMMU translates and
  94  * which requestor ids they use.
  95  */
  96 struct ivhd_entry {
  97         u8 type;
  98         u16 devid;
  99         u8 flags;
 100         u32 ext;
 101 } __attribute__((packed));
 102
 103 /*
 104  * An AMD IOMMU memory definition structure. It defines things like exclusion
 105  * ranges for devices and regions that should be unity mapped.
 106  */
 107 struct ivmd_header {
 108         u8 type;
 109         u8 flags;
 110         u16 length;
 111         u16 devid;
 112         u16 aux;
 113         u64 resv;
 114         u64 range_start;
 115         u64 range_length;
 116 } __attribute__((packed));
 117
 118 static int __initdata amd_iommu_detected;
 119
 120 u16 amd_iommu_last_bdf;                 /* largest PCI device id we have
 121                                            to handle */
 122 LIST_HEAD(amd_iommu_unity_map);         /* a list of required unity mappings
 123                                            we find in ACPI */
 124 unsigned amd_iommu_aperture_order = 26; /* size of aperture in power of 2 */
 125 bool amd_iommu_isolate = true;          /* if true, device isolation is
 126                                            enabled */
 127 bool amd_iommu_unmap_flush;             /* if true, flush on every unmap */
 128
 129 LIST_HEAD(amd_iommu_list);              /* list of all AMD IOMMUs in the
 130                                            system */
 131
 132 /*
 133  * Pointer to the device table which is shared by all AMD IOMMUs
 134  * it is indexed by the PCI device id or the HT unit id and contains
 135  * information about the domain the device belongs to as well as the
 136  * page table root pointer.
 137  */
 138 struct dev_table_entry *amd_iommu_dev_table;
 139
 140 /*
 141  * The alias table is a driver specific data structure which contains the
 142  * mappings of the PCI device ids to the actual requestor ids on the IOMMU.
 143  * More than one device can share the same requestor id.
 144  */
 145 u16 *amd_iommu_alias_table;
 146
 147 /*
 148  * The rlookup table is used to find the IOMMU which is responsible
 149  * for a specific device. It is also indexed by the PCI device id.
 150  */
 151 struct amd_iommu **amd_iommu_rlookup_table;
 152
 153 /*
 154  * The pd table (protection domain table) is used to find the protection domain
 155  * data structure a device belongs to. Indexed with the PCI device id too.
 156  */
 157 struct protection_domain **amd_iommu_pd_table;
 158
 159 /*
 160  * AMD IOMMU allows up to 2^16 differend protection domains. This is a bitmap
 161  * to know which ones are already in use.
 162  */
 163 unsigned long *amd_iommu_pd_alloc_bitmap;
 164
 165 static u32 dev_table_size;      /* size of the device table */
 166 static u32 alias_table_size;    /* size of the alias table */
 167 static u32 rlookup_table_size;  /* size if the rlookup table */
 168
 169 static inline void update_last_devid(u16 devid)
 170 {
 171         if (devid > amd_iommu_last_bdf)
 172                 amd_iommu_last_bdf = devid;
 173 }
 174
 175 static inline unsigned long tbl_size(int entry_size)
 176 {
 177         unsigned shift = PAGE_SHIFT +
 178                          get_order(amd_iommu_last_bdf * entry_size);
 179
 180         return 1UL << shift;
 181 }
 182
 183 /****************************************************************************
 184  *
 185  * AMD IOMMU MMIO register space handling functions
 186  *
 187  * These functions are used to program the IOMMU device registers in
 188  * MMIO space required for that driver.
 189  *
 190  ****************************************************************************/
 191
 192 /*
 193  * This function set the exclusion range in the IOMMU. DMA accesses to the
 194  * exclusion range are passed through untranslated
 195  */
 196 static void iommu_set_exclusion_range(struct amd_iommu *iommu)
 197 {
 198         u64 start = iommu->exclusion_start & PAGE_MASK;
 199         u64 limit = (start + iommu->exclusion_length) & PAGE_MASK;
 200         u64 entry;
 201
 202         if (!iommu->exclusion_start)
 203                 return;
 204
 205         entry = start | MMIO_EXCL_ENABLE_MASK;
 206         memcpy_toio(iommu->mmio_base + MMIO_EXCL_BASE_OFFSET,
 207                         &entry, sizeof(entry));
 208
 209         entry = limit;
 210         memcpy_toio(iommu->mmio_base + MMIO_EXCL_LIMIT_OFFSET,
 211                         &entry, sizeof(entry));
 212 }
 213
 214 /* Programs the physical address of the device table into the IOMMU hardware */
 215 static void __init iommu_set_device_table(struct amd_iommu *iommu)
 216 {
 217         u64 entry;
 218
 219         BUG_ON(iommu->mmio_base == NULL);
 220
 221         entry = virt_to_phys(amd_iommu_dev_table);
 222         entry |= (dev_table_size >> 12) - 1;
 223         memcpy_toio(iommu->mmio_base + MMIO_DEV_TABLE_OFFSET,
 224                         &entry, sizeof(entry));
 225 }
 226
 227 /* Generic functions to enable/disable certain features of the IOMMU. */
 228 static void iommu_feature_enable(struct amd_iommu *iommu, u8 bit)
 229 {
 230         u32 ctrl;
 231
 232         ctrl = readl(iommu->mmio_base + MMIO_CONTROL_OFFSET);
 233         ctrl |= (1 << bit);
 234         writel(ctrl, iommu->mmio_base + MMIO_CONTROL_OFFSET);
 235 }
 236
 237 static void __init iommu_feature_disable(struct amd_iommu *iommu, u8 bit)
 238 {
 239         u32 ctrl;
 240
 241         ctrl = readl(iommu->mmio_base + MMIO_CONTROL_OFFSET);
 242         ctrl &= ~(1 << bit);
 243         writel(ctrl, iommu->mmio_base + MMIO_CONTROL_OFFSET);
 244 }
 245
 246 /* Function to enable the hardware */
 247 static void iommu_enable(struct amd_iommu *iommu)
 248 {
 249         printk(KERN_INFO "AMD IOMMU: Enabling IOMMU at %s cap 0x%hx\n",
 250                dev_name(&iommu->dev->dev), iommu->cap_ptr);
 251
 252         iommu_feature_enable(iommu, CONTROL_IOMMU_EN);
 253 }
 254
 255 static void iommu_disable(struct amd_iommu *iommu)
 256 {
 257         iommu_feature_disable(iommu, CONTROL_IOMMU_EN);
 258 }
 259
 260 /*
 261  * mapping and unmapping functions for the IOMMU MMIO space. Each AMD IOMMU in
 262  * the system has one.
 263  */
 264 static u8 * __init iommu_map_mmio_space(u64 address)
 265 {
 266         u8 *ret;
 267
 268         if (!request_mem_region(address, MMIO_REGION_LENGTH, "amd_iommu"))
 269                 return NULL;
 270
 271         ret = ioremap_nocache(address, MMIO_REGION_LENGTH);
 272         if (ret != NULL)
 273                 return ret;
 274
 275         release_mem_region(address, MMIO_REGION_LENGTH);
 276
 277         return NULL;
 278 }
 279
 280 static void __init iommu_unmap_mmio_space(struct amd_iommu *iommu)
 281 {
 282         if (iommu->mmio_base)
 283                 iounmap(iommu->mmio_base);
 284         release_mem_region(iommu->mmio_phys, MMIO_REGION_LENGTH);
 285 }
 286
 287 /****************************************************************************
 288  *
 289  * The functions below belong to the first pass of AMD IOMMU ACPI table
 290  * parsing. In this pass we try to find out the highest device id this
 291  * code has to handle. Upon this information the size of the shared data
 292  * structures is determined later.
 293  *
 294  ****************************************************************************/
 295
 296 /*
 297  * This function calculates the length of a given IVHD entry
 298  */
 299 static inline int ivhd_entry_length(u8 *ivhd)
 300 {
 301         return 0x04 << (*ivhd >> 6);
 302 }
 303
 304 /*
 305  * This function reads the last device id the IOMMU has to handle from the PCI
 306  * capability header for this IOMMU
 307  */
 308 static int __init find_last_devid_on_pci(int bus, int dev, int fn, int cap_ptr)
 309 {
 310         u32 cap;
 311
 312         cap = read_pci_config(bus, dev, fn, cap_ptr+MMIO_RANGE_OFFSET);
 313         update_last_devid(calc_devid(MMIO_GET_BUS(cap), MMIO_GET_LD(cap)));
 314
 315         return 0;
 316 }
 317
 318 /*
 319  * After reading the highest device id from the IOMMU PCI capability header
 320  * this function looks if there is a higher device id defined in the ACPI table
 321  */
 322 static int __init find_last_devid_from_ivhd(struct ivhd_header *h)
 323 {
 324         u8 *p = (void *)h, *end = (void *)h;
 325         struct ivhd_entry *dev;
 326
 327         p += sizeof(*h);
 328         end += h->length;
 329
 330         find_last_devid_on_pci(PCI_BUS(h->devid),
 331                         PCI_SLOT(h->devid),
 332                         PCI_FUNC(h->devid),
 333                         h->cap_ptr);
 334
 335         while (p < end) {
 336                 dev = (struct ivhd_entry *)p;
 337                 switch (dev->type) {
 338                 case IVHD_DEV_SELECT:
 339                 case IVHD_DEV_RANGE_END:
 340                 case IVHD_DEV_ALIAS:
 341                 case IVHD_DEV_EXT_SELECT:
 342                         /* all the above subfield types refer to device ids */
 343                         update_last_devid(dev->devid);
 344                         break;
 345                 default:
 346                         break;
 347                 }
 348                 p += ivhd_entry_length(p);
 349         }
 350
 351         WARN_ON(p != end);
 352
 353         return 0;
 354 }
 355
 356 /*
 357  * Iterate over all IVHD entries in the ACPI table and find the highest device
 358  * id which we need to handle. This is the first of three functions which parse
 359  * the ACPI table. So we check the checksum here.
 360  */
 361 static int __init find_last_devid_acpi(struct acpi_table_header *table)
 362 {
 363         int i;
 364         u8 checksum = 0, *p = (u8 *)table, *end = (u8 *)table;
 365         struct ivhd_header *h;
 366
 367         /*
 368          * Validate checksum here so we don't need to do it when
 369          * we actually parse the table
 370          */
 371         for (i = 0; i < table->length; ++i)
 372                 checksum += p[i];
 373         if (checksum != 0)
 374                 /* ACPI table corrupt */
 375                 return -ENODEV;
 376
 377         p += IVRS_HEADER_LENGTH;
 378
 379         end += table->length;
 380         while (p < end) {
 381                 h = (struct ivhd_header *)p;
 382                 switch (h->type) {
 383                 case ACPI_IVHD_TYPE:
 384                         find_last_devid_from_ivhd(h);
 385                         break;
 386                 default:
 387                         break;
 388                 }
 389                 p += h->length;
 390         }
 391         WARN_ON(p != end);
 392
 393         return 0;
 394 }
 395
 396 /****************************************************************************
 397  *
 398  * The following functions belong the the code path which parses the ACPI table
 399  * the second time. In this ACPI parsing iteration we allocate IOMMU specific
 400  * data structures, initialize the device/alias/rlookup table and also
 401  * basically initialize the hardware.
 402  *
 403  ****************************************************************************/
 404
 405 /*
 406  * Allocates the command buffer. This buffer is per AMD IOMMU. We can
 407  * write commands to that buffer later and the IOMMU will execute them
 408  * asynchronously
 409  */
 410 static u8 * __init alloc_command_buffer(struct amd_iommu *iommu)
 411 {
 412         u8 *cmd_buf = (u8 *)__get_free_pages(GFP_KERNEL | __GFP_ZERO,
 413                         get_order(CMD_BUFFER_SIZE));
 414
 415         if (cmd_buf == NULL)
 416                 return NULL;
 417
 418         iommu->cmd_buf_size = CMD_BUFFER_SIZE;
 419
 420         return cmd_buf;
 421 }
 422
 423 /*
 424  * This function writes the command buffer address to the hardware and
 425  * enables it.
 426  */
 427 static void iommu_enable_command_buffer(struct amd_iommu *iommu)
 428 {
 429         u64 entry;
 430
 431         BUG_ON(iommu->cmd_buf == NULL);
 432
 433         entry = (u64)virt_to_phys(iommu->cmd_buf);
 434         entry |= MMIO_CMD_SIZE_512;
 435
 436         memcpy_toio(iommu->mmio_base + MMIO_CMD_BUF_OFFSET,
 437                     &entry, sizeof(entry));
 438
 439         /* set head and tail to zero manually */
 440         writel(0x00, iommu->mmio_base + MMIO_CMD_HEAD_OFFSET);
 441         writel(0x00, iommu->mmio_base + MMIO_CMD_TAIL_OFFSET);
 442
 443         iommu_feature_enable(iommu, CONTROL_CMDBUF_EN);
 444 }
 445
 446 static void __init free_command_buffer(struct amd_iommu *iommu)
 447 {
 448         free_pages((unsigned long)iommu->cmd_buf,
 449                    get_order(iommu->cmd_buf_size));
 450 }
 451
 452 /* allocates the memory where the IOMMU will log its events to */
 453 static u8 * __init alloc_event_buffer(struct amd_iommu *iommu)
 454 {
 455         iommu->evt_buf = (u8 *)__get_free_pages(GFP_KERNEL | __GFP_ZERO,
 456                                                 get_order(EVT_BUFFER_SIZE));
 457
 458         if (iommu->evt_buf == NULL)
 459                 return NULL;
 460
 461         return iommu->evt_buf;
 462 }
 463
 464 static void iommu_enable_event_buffer(struct amd_iommu *iommu)
 465 {
 466         u64 entry;
 467
 468         BUG_ON(iommu->evt_buf == NULL);
 469
 470         entry = (u64)virt_to_phys(iommu->evt_buf) | EVT_LEN_MASK;
 471
 472         memcpy_toio(iommu->mmio_base + MMIO_EVT_BUF_OFFSET,
 473                     &entry, sizeof(entry));
 474
 475         iommu_feature_enable(iommu, CONTROL_EVT_LOG_EN);
 476 }
 477
 478 static void __init free_event_buffer(struct amd_iommu *iommu)
 479 {
 480         free_pages((unsigned long)iommu->evt_buf, get_order(EVT_BUFFER_SIZE));
 481 }
 482
 483 /* sets a specific bit in the device table entry. */
 484 static void set_dev_entry_bit(u16 devid, u8 bit)
 485 {
 486         int i = (bit >> 5) & 0x07;
 487         int _bit = bit & 0x1f;
 488
 489         amd_iommu_dev_table[devid].data[i] |= (1 << _bit);
 490 }
 491
 492 /* Writes the specific IOMMU for a device into the rlookup table */
 493 static void __init set_iommu_for_device(struct amd_iommu *iommu, u16 devid)
 494 {
 495         amd_iommu_rlookup_table[devid] = iommu;
 496 }
 497
 498 /*
 499  * This function takes the device specific flags read from the ACPI
 500  * table and sets up the device table entry with that information
 501  */
 502 static void __init set_dev_entry_from_acpi(struct amd_iommu *iommu,
 503                                            u16 devid, u32 flags, u32 ext_flags)
 504 {
 505         if (flags & ACPI_DEVFLAG_INITPASS)
 506                 set_dev_entry_bit(devid, DEV_ENTRY_INIT_PASS);
 507         if (flags & ACPI_DEVFLAG_EXTINT)
 508                 set_dev_entry_bit(devid, DEV_ENTRY_EINT_PASS);
 509         if (flags & ACPI_DEVFLAG_NMI)
 510                 set_dev_entry_bit(devid, DEV_ENTRY_NMI_PASS);
 511         if (flags & ACPI_DEVFLAG_SYSMGT1)
 512                 set_dev_entry_bit(devid, DEV_ENTRY_SYSMGT1);
 513         if (flags & ACPI_DEVFLAG_SYSMGT2)
 514                 set_dev_entry_bit(devid, DEV_ENTRY_SYSMGT2);
 515         if (flags & ACPI_DEVFLAG_LINT0)
 516                 set_dev_entry_bit(devid, DEV_ENTRY_LINT0_PASS);
 517         if (flags & ACPI_DEVFLAG_LINT1)
 518                 set_dev_entry_bit(devid, DEV_ENTRY_LINT1_PASS);
 519
 520         set_iommu_for_device(iommu, devid);
 521 }
 522
 523 /*
 524  * Reads the device exclusion range from ACPI and initialize IOMMU with
 525  * it
 526  */
 527 static void __init set_device_exclusion_range(u16 devid, struct ivmd_header *m)
 528 {
 529         struct amd_iommu *iommu = amd_iommu_rlookup_table[devid];
 530
 531         if (!(m->flags & IVMD_FLAG_EXCL_RANGE))
 532                 return;
 533
 534         if (iommu) {
 535                 /*
 536                  * We only can configure exclusion ranges per IOMMU, not
 537                  * per device. But we can enable the exclusion range per
 538                  * device. This is done here
 539                  */
 540                 set_dev_entry_bit(m->devid, DEV_ENTRY_EX);
 541                 iommu->exclusion_start = m->range_start;
 542                 iommu->exclusion_length = m->range_length;
 543         }
 544 }
 545
 546 /*
 547  * This function reads some important data from the IOMMU PCI space and
 548  * initializes the driver data structure with it. It reads the hardware
 549  * capabilities and the first/last device entries
 550  */
 551 static void __init init_iommu_from_pci(struct amd_iommu *iommu)
 552 {
 553         int cap_ptr = iommu->cap_ptr;
 554         u32 range, misc;
 555
 556         pci_read_config_dword(iommu->dev, cap_ptr + MMIO_CAP_HDR_OFFSET,
 557                               &iommu->cap);
 558         pci_read_config_dword(iommu->dev, cap_ptr + MMIO_RANGE_OFFSET,
 559                               &range);
 560         pci_read_config_dword(iommu->dev, cap_ptr + MMIO_MISC_OFFSET,
 561                               &misc);
 562
 563         iommu->first_device = calc_devid(MMIO_GET_BUS(range),
 564                                          MMIO_GET_FD(range));
 565         iommu->last_device = calc_devid(MMIO_GET_BUS(range),
 566                                         MMIO_GET_LD(range));
 567         iommu->evt_msi_num = MMIO_MSI_NUM(misc);
 568 }
 569
 570 /*
 571  * Takes a pointer to an AMD IOMMU entry in the ACPI table and
 572  * initializes the hardware and our data structures with it.
 573  */
 574 static void __init init_iommu_from_acpi(struct amd_iommu *iommu,
 575                                         struct ivhd_header *h)
 576 {
 577         u8 *p = (u8 *)h;
 578         u8 *end = p, flags = 0;
 579         u16 dev_i, devid = 0, devid_start = 0, devid_to = 0;
 580         u32 ext_flags = 0;
 581         bool alias = false;
 582         struct ivhd_entry *e;
 583
 584         /*
 585          * First set the recommended feature enable bits from ACPI
 586          * into the IOMMU control registers
 587          */
 588         h->flags & IVHD_FLAG_HT_TUN_EN_MASK ?
 589                 iommu_feature_enable(iommu, CONTROL_HT_TUN_EN) :
 590                 iommu_feature_disable(iommu, CONTROL_HT_TUN_EN);
 591
 592         h->flags & IVHD_FLAG_PASSPW_EN_MASK ?
 593                 iommu_feature_enable(iommu, CONTROL_PASSPW_EN) :
 594                 iommu_feature_disable(iommu, CONTROL_PASSPW_EN);
 595
 596         h->flags & IVHD_FLAG_RESPASSPW_EN_MASK ?
 597                 iommu_feature_enable(iommu, CONTROL_RESPASSPW_EN) :
 598                 iommu_feature_disable(iommu, CONTROL_RESPASSPW_EN);
 599
 600         h->flags & IVHD_FLAG_ISOC_EN_MASK ?
 601                 iommu_feature_enable(iommu, CONTROL_ISOC_EN) :
 602                 iommu_feature_disable(iommu, CONTROL_ISOC_EN);
 603
 604         /*
 605          * make IOMMU memory accesses cache coherent
 606          */
 607         iommu_feature_enable(iommu, CONTROL_COHERENT_EN);
 608
 609         /*
 610          * Done. Now parse the device entries
 611          */
 612         p += sizeof(struct ivhd_header);
 613         end += h->length;
 614
 615         while (p < end) {
 616                 e = (struct ivhd_entry *)p;
 617                 switch (e->type) {
 618                 case IVHD_DEV_ALL:
 619                         for (dev_i = iommu->first_device;
 620                                         dev_i <= iommu->last_device; ++dev_i)
 621                                 set_dev_entry_from_acpi(iommu, dev_i,
 622                                                         e->flags, 0);
 623                         break;
 624                 case IVHD_DEV_SELECT:
 625                         devid = e->devid;
 626                         set_dev_entry_from_acpi(iommu, devid, e->flags, 0);
 627                         break;
 628                 case IVHD_DEV_SELECT_RANGE_START:
 629                         devid_start = e->devid;
 630                         flags = e->flags;
 631                         ext_flags = 0;
 632                         alias = false;
 633                         break;
 634                 case IVHD_DEV_ALIAS:
 635                         devid = e->devid;
 636                         devid_to = e->ext >> 8;
 637                         set_dev_entry_from_acpi(iommu, devid, e->flags, 0);
 638                         amd_iommu_alias_table[devid] = devid_to;
 639                         break;
 640                 case IVHD_DEV_ALIAS_RANGE:
 641                         devid_start = e->devid;
 642                         flags = e->flags;
 643                         devid_to = e->ext >> 8;
 644                         ext_flags = 0;
 645                         alias = true;
 646                         break;
 647                 case IVHD_DEV_EXT_SELECT:
 648                         devid = e->devid;
 649                         set_dev_entry_from_acpi(iommu, devid, e->flags,
 650                                                 e->ext);
 651                         break;
 652                 case IVHD_DEV_EXT_SELECT_RANGE:
 653                         devid_start = e->devid;
 654                         flags = e->flags;
 655                         ext_flags = e->ext;
 656                         alias = false;
 657                         break;
 658                 case IVHD_DEV_RANGE_END:
 659                         devid = e->devid;
 660                         for (dev_i = devid_start; dev_i <= devid; ++dev_i) {
 661                                 if (alias)
 662                                         amd_iommu_alias_table[dev_i] = devid_to;
 663                                 set_dev_entry_from_acpi(iommu,
 664                                                 amd_iommu_alias_table[dev_i],
 665                                                 flags, ext_flags);
 666                         }
 667                         break;
 668                 default:
 669                         break;
 670                 }
 671
 672                 p += ivhd_entry_length(p);
 673         }
 674 }
 675
 676 /* Initializes the device->iommu mapping for the driver */
 677 static int __init init_iommu_devices(struct amd_iommu *iommu)
 678 {
 679         u16 i;
 680
 681         for (i = iommu->first_device; i <= iommu->last_device; ++i)
 682                 set_iommu_for_device(iommu, i);
 683
 684         return 0;
 685 }
 686
 687 static void __init free_iommu_one(struct amd_iommu *iommu)
 688 {
 689         free_command_buffer(iommu);
 690         free_event_buffer(iommu);
 691         iommu_unmap_mmio_space(iommu);
 692 }
 693
 694 static void __init free_iommu_all(void)
 695 {
 696         struct amd_iommu *iommu, *next;
 697
 698         for_each_iommu_safe(iommu, next) {
 699                 list_del(&iommu->list);
 700                 free_iommu_one(iommu);
 701                 kfree(iommu);
 702         }
 703 }
 704
 705 /*
 706  * This function clues the initialization function for one IOMMU
 707  * together and also allocates the command buffer and programs the
 708  * hardware. It does NOT enable the IOMMU. This is done afterwards.
 709  */
 710 static int __init init_iommu_one(struct amd_iommu *iommu, struct ivhd_header *h)
 711 {
 712         spin_lock_init(&iommu->lock);
 713         list_add_tail(&iommu->list, &amd_iommu_list);
 714
 715         /*
 716          * Copy data from ACPI table entry to the iommu struct
 717          */
 718         iommu->dev = pci_get_bus_and_slot(PCI_BUS(h->devid), h->devid & 0xff);
 719         if (!iommu->dev)
 720                 return 1;
 721
 722         iommu->cap_ptr = h->cap_ptr;
 723         iommu->pci_seg = h->pci_seg;
 724         iommu->mmio_phys = h->mmio_phys;
 725         iommu->mmio_base = iommu_map_mmio_space(h->mmio_phys);
 726         if (!iommu->mmio_base)
 727                 return -ENOMEM;
 728
 729         iommu->cmd_buf = alloc_command_buffer(iommu);
 730         if (!iommu->cmd_buf)
 731                 return -ENOMEM;
 732
 733         iommu->evt_buf = alloc_event_buffer(iommu);
 734         if (!iommu->evt_buf)
 735                 return -ENOMEM;
 736
 737         iommu->int_enabled = false;
 738
 739         init_iommu_from_pci(iommu);
 740         init_iommu_from_acpi(iommu, h);
 741         init_iommu_devices(iommu);
 742
 743         return pci_enable_device(iommu->dev);
 744 }
 745
 746 /*
 747  * Iterates over all IOMMU entries in the ACPI table, allocates the
 748  * IOMMU structure and initializes it with init_iommu_one()
 749  */
 750 static int __init init_iommu_all(struct acpi_table_header *table)
 751 {
 752         u8 *p = (u8 *)table, *end = (u8 *)table;
 753         struct ivhd_header *h;
 754         struct amd_iommu *iommu;
 755         int ret;
 756
 757         end += table->length;
 758         p += IVRS_HEADER_LENGTH;
 759
 760         while (p < end) {
 761                 h = (struct ivhd_header *)p;
 762                 switch (*p) {
 763                 case ACPI_IVHD_TYPE:
 764                         iommu = kzalloc(sizeof(struct amd_iommu), GFP_KERNEL);
 765                         if (iommu == NULL)
 766                                 return -ENOMEM;
 767                         ret = init_iommu_one(iommu, h);
 768                         if (ret)
 769                                 return ret;
 770                         break;
 771                 default:
 772                         break;
 773                 }
 774                 p += h->length;
 775
 776         }
 777         WARN_ON(p != end);
 778
 779         return 0;
 780 }
 781
 782 /****************************************************************************
 783  *
 784  * The following functions initialize the MSI interrupts for all IOMMUs
 785  * in the system. Its a bit challenging because there could be multiple
 786  * IOMMUs per PCI BDF but we can call pci_enable_msi(x) only once per
 787  * pci_dev.
 788  *
 789  ****************************************************************************/
 790
 791 static int __init iommu_setup_msi(struct amd_iommu *iommu)
 792 {
 793         int r;
 794
 795         if (pci_enable_msi(iommu->dev))
 796                 return 1;
 797
 798         r = request_irq(iommu->dev->irq, amd_iommu_int_handler,
 799                         IRQF_SAMPLE_RANDOM,
 800                         "AMD IOMMU",
 801                         NULL);
 802
 803         if (r) {
 804                 pci_disable_msi(iommu->dev);
 805                 return 1;
 806         }
 807
 808         iommu->int_enabled = true;
 809         iommu_feature_enable(iommu, CONTROL_EVT_INT_EN);
 810
 811         return 0;
 812 }
 813
 814 static int iommu_init_msi(struct amd_iommu *iommu)
 815 {
 816         if (iommu->int_enabled)
 817                 return 0;
 818
 819         if (pci_find_capability(iommu->dev, PCI_CAP_ID_MSI))
 820                 return iommu_setup_msi(iommu);
 821
 822         return 1;
 823 }
 824
 825 /****************************************************************************
 826  *
 827  * The next functions belong to the third pass of parsing the ACPI
 828  * table. In this last pass the memory mapping requirements are
 829  * gathered (like exclusion and unity mapping reanges).
 830  *
 831  ****************************************************************************/
 832
 833 static void __init free_unity_maps(void)
 834 {
 835         struct unity_map_entry *entry, *next;
 836
 837         list_for_each_entry_safe(entry, next, &amd_iommu_unity_map, list) {
 838                 list_del(&entry->list);
 839                 kfree(entry);
 840         }
 841 }
 842
 843 /* called when we find an exclusion range definition in ACPI */
 844 static int __init init_exclusion_range(struct ivmd_header *m)
 845 {
 846         int i;
 847
 848         switch (m->type) {
 849         case ACPI_IVMD_TYPE:
 850                 set_device_exclusion_range(m->devid, m);
 851                 break;
 852         case ACPI_IVMD_TYPE_ALL:
 853                 for (i = 0; i <= amd_iommu_last_bdf; ++i)
 854                         set_device_exclusion_range(i, m);
 855                 break;
 856         case ACPI_IVMD_TYPE_RANGE:
 857                 for (i = m->devid; i <= m->aux; ++i)
 858                         set_device_exclusion_range(i, m);
 859                 break;
 860         default:
 861                 break;
 862         }
 863
 864         return 0;
 865 }
 866
 867 /* called for unity map ACPI definition */
 868 static int __init init_unity_map_range(struct ivmd_header *m)
 869 {
 870         struct unity_map_entry *e = 0;
 871
 872         e = kzalloc(sizeof(*e), GFP_KERNEL);
 873         if (e == NULL)
 874                 return -ENOMEM;
 875
 876         switch (m->type) {
 877         default:
 878         case ACPI_IVMD_TYPE:
 879                 e->devid_start = e->devid_end = m->devid;
 880                 break;
 881         case ACPI_IVMD_TYPE_ALL:
 882                 e->devid_start = 0;
 883                 e->devid_end = amd_iommu_last_bdf;
 884                 break;
 885         case ACPI_IVMD_TYPE_RANGE:
 886                 e->devid_start = m->devid;
 887                 e->devid_end = m->aux;
 888                 break;
 889         }
 890         e->address_start = PAGE_ALIGN(m->range_start);
 891         e->address_end = e->address_start + PAGE_ALIGN(m->range_length);
 892         e->prot = m->flags >> 1;
 893
 894         list_add_tail(&e->list, &amd_iommu_unity_map);
 895
 896         return 0;
 897 }
 898
 899 /* iterates over all memory definitions we find in the ACPI table */
 900 static int __init init_memory_definitions(struct acpi_table_header *table)
 901 {
 902         u8 *p = (u8 *)table, *end = (u8 *)table;
 903         struct ivmd_header *m;
 904
 905         end += table->length;
 906         p += IVRS_HEADER_LENGTH;
 907
 908         while (p < end) {
 909                 m = (struct ivmd_header *)p;
 910                 if (m->flags & IVMD_FLAG_EXCL_RANGE)
 911                         init_exclusion_range(m);
 912                 else if (m->flags & IVMD_FLAG_UNITY_MAP)
 913                         init_unity_map_range(m);
 914
 915                 p += m->length;
 916         }
 917
 918         return 0;
 919 }
 920
 921 /*
 922  * Init the device table to not allow DMA access for devices and
 923  * suppress all page faults
 924  */
 925 static void init_device_table(void)
 926 {
 927         u16 devid;
 928
 929         for (devid = 0; devid <= amd_iommu_last_bdf; ++devid) {
 930                 set_dev_entry_bit(devid, DEV_ENTRY_VALID);
 931                 set_dev_entry_bit(devid, DEV_ENTRY_TRANSLATION);
 932         }
 933 }
 934
 935 /*
 936  * This function finally enables all IOMMUs found in the system after
 937  * they have been initialized
 938  */
 939 static void enable_iommus(void)
 940 {
 941         struct amd_iommu *iommu;
 942
 943         for_each_iommu(iommu) {
 944                 iommu_set_device_table(iommu);
 945                 iommu_enable_command_buffer(iommu);
 946                 iommu_enable_event_buffer(iommu);
 947                 iommu_set_exclusion_range(iommu);
 948                 iommu_init_msi(iommu);
 949                 iommu_enable(iommu);
 950         }
 951 }
 952
 953 static void disable_iommus(void)
 954 {
 955         struct amd_iommu *iommu;
 956
 957         for_each_iommu(iommu)
 958                 iommu_disable(iommu);
 959 }
 960
 961 /*
 962  * Suspend/Resume support
 963  * disable suspend until real resume implemented
 964  */
 965
 966 static int amd_iommu_resume(struct sys_device *dev)
 967 {
 968         /*
 969          * Disable IOMMUs before reprogramming the hardware registers.
 970          * IOMMU is still enabled from the resume kernel.
 971          */
 972         disable_iommus();
 973
 974         /* re-load the hardware */
 975         enable_iommus();
 976
 977         /*
 978          * we have to flush after the IOMMUs are enabled because a
 979          * disabled IOMMU will never execute the commands we send
 980          */
 981         amd_iommu_flush_all_domains();
 982         amd_iommu_flush_all_devices();
 983
 984         return 0;
 985 }
 986
 987 static int amd_iommu_suspend(struct sys_device *dev, pm_message_t state)
 988 {
 989         /* disable IOMMUs to go out of the way for BIOS */
 990         disable_iommus();
 991
 992         return 0;
 993 }
 994
 995 static struct sysdev_class amd_iommu_sysdev_class = {
 996         .name = "amd_iommu",
 997         .suspend = amd_iommu_suspend,
 998         .resume = amd_iommu_resume,
 999 };
1000
1001 static struct sys_device device_amd_iommu = {
1002         .id = 0,
1003         .cls = &amd_iommu_sysdev_class,
1004 };
1005
1006 /*
1007  * This is the core init function for AMD IOMMU hardware in the system.
1008  * This function is called from the generic x86 DMA layer initialization
1009  * code.
1010  *
1011  * This function basically parses the ACPI table for AMD IOMMU (IVRS)
1012  * three times:
1013  *
1014  *      1 pass) Find the highest PCI device id the driver has to handle.
1015  *              Upon this information the size of the data structures is
1016  *              determined that needs to be allocated.
1017  *
1018  *      2 pass) Initialize the data structures just allocated with the
1019  *              information in the ACPI table about available AMD IOMMUs
1020  *              in the system. It also maps the PCI devices in the
1021  *              system to specific IOMMUs
1022  *
1023  *      3 pass) After the basic data structures are allocated and
1024  *              initialized we update them with information about memory
1025  *              remapping requirements parsed out of the ACPI table in
1026  *              this last pass.
1027  *
1028  * After that the hardware is initialized and ready to go. In the last
1029  * step we do some Linux specific things like registering the driver in
1030  * the dma_ops interface and initializing the suspend/resume support
1031  * functions. Finally it prints some information about AMD IOMMUs and
1032  * the driver state and enables the hardware.
1033  */
1034 int __init amd_iommu_init(void)
1035 {
1036         int i, ret = 0;
1037
1038
1039         if (no_iommu) {
1040                 printk(KERN_INFO "AMD IOMMU disabled by kernel command line\n");
1041                 return 0;
1042         }
1043
1044         if (!amd_iommu_detected)
1045                 return -ENODEV;
1046
1047         /*
1048          * First parse ACPI tables to find the largest Bus/Dev/Func
1049          * we need to handle. Upon this information the shared data
1050          * structures for the IOMMUs in the system will be allocated
1051          */
1052         if (acpi_table_parse("IVRS", find_last_devid_acpi) != 0)
1053                 return -ENODEV;
1054
1055         dev_table_size     = tbl_size(DEV_TABLE_ENTRY_SIZE);
1056         alias_table_size   = tbl_size(ALIAS_TABLE_ENTRY_SIZE);
1057         rlookup_table_size = tbl_size(RLOOKUP_TABLE_ENTRY_SIZE);
1058
1059         ret = -ENOMEM;
1060
1061         /* Device table - directly used by all IOMMUs */
1062         amd_iommu_dev_table = (void *)__get_free_pages(GFP_KERNEL | __GFP_ZERO,
1063                                       get_order(dev_table_size));
1064         if (amd_iommu_dev_table == NULL)
1065                 goto out;
1066
1067         /*
1068          * Alias table - map PCI Bus/Dev/Func to Bus/Dev/Func the
1069          * IOMMU see for that device
1070          */
1071         amd_iommu_alias_table = (void *)__get_free_pages(GFP_KERNEL,
1072                         get_order(alias_table_size));
1073         if (amd_iommu_alias_table == NULL)
1074                 goto free;
1075
1076         /* IOMMU rlookup table - find the IOMMU for a specific device */
1077         amd_iommu_rlookup_table = (void *)__get_free_pages(
1078                         GFP_KERNEL | __GFP_ZERO,
1079                         get_order(rlookup_table_size));
1080         if (amd_iommu_rlookup_table == NULL)
1081                 goto free;
1082
1083         /*
1084          * Protection Domain table - maps devices to protection domains
1085          * This table has the same size as the rlookup_table
1086          */
1087         amd_iommu_pd_table = (void *)__get_free_pages(GFP_KERNEL | __GFP_ZERO,
1088                                      get_order(rlookup_table_size));
1089         if (amd_iommu_pd_table == NULL)
1090                 goto free;
1091
1092         amd_iommu_pd_alloc_bitmap = (void *)__get_free_pages(
1093                                             GFP_KERNEL | __GFP_ZERO,
1094                                             get_order(MAX_DOMAIN_ID/8));
1095         if (amd_iommu_pd_alloc_bitmap == NULL)
1096                 goto free;
1097
1098         /* init the device table */
1099         init_device_table();
1100
1101         /*
1102          * let all alias entries point to itself
1103          */
1104         for (i = 0; i <= amd_iommu_last_bdf; ++i)
1105                 amd_iommu_alias_table[i] = i;
1106
1107         /*
1108          * never allocate domain 0 because its used as the non-allocated and
1109          * error value placeholder
1110          */
1111         amd_iommu_pd_alloc_bitmap[0] = 1;
1112
1113         /*
1114          * now the data structures are allocated and basically initialized
1115          * start the real acpi table scan
1116          */
1117         ret = -ENODEV;
1118         if (acpi_table_parse("IVRS", init_iommu_all) != 0)
1119                 goto free;
1120
1121         if (acpi_table_parse("IVRS", init_memory_definitions) != 0)
1122                 goto free;
1123
1124         ret = sysdev_class_register(&amd_iommu_sysdev_class);
1125         if (ret)
1126                 goto free;
1127
1128         ret = sysdev_register(&device_amd_iommu);
1129         if (ret)
1130                 goto free;
1131
1132         ret = amd_iommu_init_dma_ops();
1133         if (ret)
1134                 goto free;
1135
1136         enable_iommus();
1137
1138         printk(KERN_INFO "AMD IOMMU: aperture size is %d MB\n",
1139                         (1 << (amd_iommu_aperture_order-20)));
1140
1141         printk(KERN_INFO "AMD IOMMU: device isolation ");
1142         if (amd_iommu_isolate)
1143                 printk("enabled\n");
1144         else
1145                 printk("disabled\n");
1146
1147         if (amd_iommu_unmap_flush)
1148                 printk(KERN_INFO "AMD IOMMU: IO/TLB flush on unmap enabled\n");
1149         else
1150                 printk(KERN_INFO "AMD IOMMU: Lazy IO/TLB flushing enabled\n");
1151
1152 out:
1153         return ret;
1154
1155 free:
1156         free_pages((unsigned long)amd_iommu_pd_alloc_bitmap,
1157                    get_order(MAX_DOMAIN_ID/8));
1158
1159         free_pages((unsigned long)amd_iommu_pd_table,
1160                    get_order(rlookup_table_size));
1161
1162         free_pages((unsigned long)amd_iommu_rlookup_table,
1163                    get_order(rlookup_table_size));
1164
1165         free_pages((unsigned long)amd_iommu_alias_table,
1166                    get_order(alias_table_size));
1167
1168         free_pages((unsigned long)amd_iommu_dev_table,
1169                    get_order(dev_table_size));
1170
1171         free_iommu_all();
1172
1173         free_unity_maps();
1174
1175         goto out;
1176 }
1177
1178 /****************************************************************************
1179  *
1180  * Early detect code. This code runs at IOMMU detection time in the DMA
1181  * layer. It just looks if there is an IVRS ACPI table to detect AMD
1182  * IOMMUs
1183  *
1184  ****************************************************************************/
1185 static int __init early_amd_iommu_detect(struct acpi_table_header *table)
1186 {
1187         return 0;
1188 }
1189
1190 void __init amd_iommu_detect(void)
1191 {
1192         if (swiotlb || no_iommu || (iommu_detected && !gart_iommu_aperture))
1193                 return;
1194
1195         if (acpi_table_parse("IVRS", early_amd_iommu_detect) == 0) {
1196                 iommu_detected = 1;
1197                 amd_iommu_detected = 1;
1198 #ifdef CONFIG_GART_IOMMU
1199                 gart_iommu_aperture_disabled = 1;
1200                 gart_iommu_aperture = 0;
1201 #endif
1202         }
1203 }
1204
1205 /****************************************************************************
1206  *
1207  * Parsing functions for the AMD IOMMU specific kernel command line
1208  * options.
1209  *
1210  ****************************************************************************/
1211
1212 static int __init parse_amd_iommu_options(char *str)
1213 {
1214         for (; *str; ++str) {
1215                 if (strncmp(str, "isolate", 7) == 0)
1216                         amd_iommu_isolate = true;
1217                 if (strncmp(str, "share", 5) == 0)
1218                         amd_iommu_isolate = false;
1219                 if (strncmp(str, "fullflush", 9) == 0)
1220                         amd_iommu_unmap_flush = true;
1221         }
1222
1223         return 1;
1224 }
1225
1226 static int __init parse_amd_iommu_size_options(char *str)
1227 {
1228         unsigned order = PAGE_SHIFT + get_order(memparse(str, &str));
1229
1230         if ((order > 24) && (order < 31))
1231                 amd_iommu_aperture_order = order;
1232
1233         return 1;
1234 }
1235
1236 __setup("amd_iommu=", parse_amd_iommu_options);
1237 __setup("amd_iommu_size=", parse_amd_iommu_size_options);