SAFE public projects git trees. - safe/jmp/linux-2.6/blob - arch/x86/kernel/amd_iommu_init.c

   1 /*
   2  * Copyright (C) 2007-2008 Advanced Micro Devices, Inc.
   3  * Author: Joerg Roedel <joerg.roedel@amd.com>
   4  *         Leo Duran <leo.duran@amd.com>
   5  *
   6  * This program is free software; you can redistribute it and/or modify it
   7  * under the terms of the GNU General Public License version 2 as published
   8  * by the Free Software Foundation.
   9  *
  10  * This program is distributed in the hope that it will be useful,
  11  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13  * GNU General Public License for more details.
  14  *
  15  * You should have received a copy of the GNU General Public License
  16  * along with this program; if not, write to the Free Software
  17  * Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307 USA
  18  */
  19
  20 #include <linux/pci.h>
  21 #include <linux/acpi.h>
  22 #include <linux/gfp.h>
  23 #include <linux/list.h>
  24 #include <linux/sysdev.h>
  25 #include <asm/pci-direct.h>
  26 #include <asm/amd_iommu_types.h>
  27 #include <asm/amd_iommu.h>
  28 #include <asm/iommu.h>
  29
  30 /*
  31  * definitions for the ACPI scanning code
  32  */
  33 #define PCI_BUS(x) (((x) >> 8) & 0xff)
  34 #define IVRS_HEADER_LENGTH 48
  35
  36 #define ACPI_IVHD_TYPE                  0x10
  37 #define ACPI_IVMD_TYPE_ALL              0x20
  38 #define ACPI_IVMD_TYPE                  0x21
  39 #define ACPI_IVMD_TYPE_RANGE            0x22
  40
  41 #define IVHD_DEV_ALL                    0x01
  42 #define IVHD_DEV_SELECT                 0x02
  43 #define IVHD_DEV_SELECT_RANGE_START     0x03
  44 #define IVHD_DEV_RANGE_END              0x04
  45 #define IVHD_DEV_ALIAS                  0x42
  46 #define IVHD_DEV_ALIAS_RANGE            0x43
  47 #define IVHD_DEV_EXT_SELECT             0x46
  48 #define IVHD_DEV_EXT_SELECT_RANGE       0x47
  49
  50 #define IVHD_FLAG_HT_TUN_EN             0x00
  51 #define IVHD_FLAG_PASSPW_EN             0x01
  52 #define IVHD_FLAG_RESPASSPW_EN          0x02
  53 #define IVHD_FLAG_ISOC_EN               0x03
  54
  55 #define IVMD_FLAG_EXCL_RANGE            0x08
  56 #define IVMD_FLAG_UNITY_MAP             0x01
  57
  58 #define ACPI_DEVFLAG_INITPASS           0x01
  59 #define ACPI_DEVFLAG_EXTINT             0x02
  60 #define ACPI_DEVFLAG_NMI                0x04
  61 #define ACPI_DEVFLAG_SYSMGT1            0x10
  62 #define ACPI_DEVFLAG_SYSMGT2            0x20
  63 #define ACPI_DEVFLAG_LINT0              0x40
  64 #define ACPI_DEVFLAG_LINT1              0x80
  65 #define ACPI_DEVFLAG_ATSDIS             0x10000000
  66
  67 /*
  68  * ACPI table definitions
  69  *
  70  * These data structures are laid over the table to parse the important values
  71  * out of it.
  72  */
  73
  74 /*
  75  * structure describing one IOMMU in the ACPI table. Typically followed by one
  76  * or more ivhd_entrys.
  77  */
  78 struct ivhd_header {
  79         u8 type;
  80         u8 flags;
  81         u16 length;
  82         u16 devid;
  83         u16 cap_ptr;
  84         u64 mmio_phys;
  85         u16 pci_seg;
  86         u16 info;
  87         u32 reserved;
  88 } __attribute__((packed));
  89
  90 /*
  91  * A device entry describing which devices a specific IOMMU translates and
  92  * which requestor ids they use.
  93  */
  94 struct ivhd_entry {
  95         u8 type;
  96         u16 devid;
  97         u8 flags;
  98         u32 ext;
  99 } __attribute__((packed));
 100
 101 /*
 102  * An AMD IOMMU memory definition structure. It defines things like exclusion
 103  * ranges for devices and regions that should be unity mapped.
 104  */
 105 struct ivmd_header {
 106         u8 type;
 107         u8 flags;
 108         u16 length;
 109         u16 devid;
 110         u16 aux;
 111         u64 resv;
 112         u64 range_start;
 113         u64 range_length;
 114 } __attribute__((packed));
 115
 116 static int __initdata amd_iommu_detected;
 117
 118 u16 amd_iommu_last_bdf;                 /* largest PCI device id we have
 119                                            to handle */
 120 LIST_HEAD(amd_iommu_unity_map);         /* a list of required unity mappings
 121                                            we find in ACPI */
 122 unsigned amd_iommu_aperture_order = 26; /* size of aperture in power of 2 */
 123 int amd_iommu_isolate;                  /* if 1, device isolation is enabled */
 124
 125 LIST_HEAD(amd_iommu_list);              /* list of all AMD IOMMUs in the
 126                                            system */
 127
 128 /*
 129  * Pointer to the device table which is shared by all AMD IOMMUs
 130  * it is indexed by the PCI device id or the HT unit id and contains
 131  * information about the domain the device belongs to as well as the
 132  * page table root pointer.
 133  */
 134 struct dev_table_entry *amd_iommu_dev_table;
 135
 136 /*
 137  * The alias table is a driver specific data structure which contains the
 138  * mappings of the PCI device ids to the actual requestor ids on the IOMMU.
 139  * More than one device can share the same requestor id.
 140  */
 141 u16 *amd_iommu_alias_table;
 142
 143 /*
 144  * The rlookup table is used to find the IOMMU which is responsible
 145  * for a specific device. It is also indexed by the PCI device id.
 146  */
 147 struct amd_iommu **amd_iommu_rlookup_table;
 148
 149 /*
 150  * The pd table (protection domain table) is used to find the protection domain
 151  * data structure a device belongs to. Indexed with the PCI device id too.
 152  */
 153 struct protection_domain **amd_iommu_pd_table;
 154
 155 /*
 156  * AMD IOMMU allows up to 2^16 differend protection domains. This is a bitmap
 157  * to know which ones are already in use.
 158  */
 159 unsigned long *amd_iommu_pd_alloc_bitmap;
 160
 161 static u32 dev_table_size;      /* size of the device table */
 162 static u32 alias_table_size;    /* size of the alias table */
 163 static u32 rlookup_table_size;  /* size if the rlookup table */
 164
 165 static inline void update_last_devid(u16 devid)
 166 {
 167         if (devid > amd_iommu_last_bdf)
 168                 amd_iommu_last_bdf = devid;
 169 }
 170
 171 static inline unsigned long tbl_size(int entry_size)
 172 {
 173         unsigned shift = PAGE_SHIFT +
 174                          get_order(amd_iommu_last_bdf * entry_size);
 175
 176         return 1UL << shift;
 177 }
 178
 179 /****************************************************************************
 180  *
 181  * AMD IOMMU MMIO register space handling functions
 182  *
 183  * These functions are used to program the IOMMU device registers in
 184  * MMIO space required for that driver.
 185  *
 186  ****************************************************************************/
 187
 188 /*
 189  * This function set the exclusion range in the IOMMU. DMA accesses to the
 190  * exclusion range are passed through untranslated
 191  */
 192 static void __init iommu_set_exclusion_range(struct amd_iommu *iommu)
 193 {
 194         u64 start = iommu->exclusion_start & PAGE_MASK;
 195         u64 limit = (start + iommu->exclusion_length) & PAGE_MASK;
 196         u64 entry;
 197
 198         if (!iommu->exclusion_start)
 199                 return;
 200
 201         entry = start | MMIO_EXCL_ENABLE_MASK;
 202         memcpy_toio(iommu->mmio_base + MMIO_EXCL_BASE_OFFSET,
 203                         &entry, sizeof(entry));
 204
 205         entry = limit;
 206         memcpy_toio(iommu->mmio_base + MMIO_EXCL_LIMIT_OFFSET,
 207                         &entry, sizeof(entry));
 208 }
 209
 210 /* Programs the physical address of the device table into the IOMMU hardware */
 211 static void __init iommu_set_device_table(struct amd_iommu *iommu)
 212 {
 213         u32 entry;
 214
 215         BUG_ON(iommu->mmio_base == NULL);
 216
 217         entry = virt_to_phys(amd_iommu_dev_table);
 218         entry |= (dev_table_size >> 12) - 1;
 219         memcpy_toio(iommu->mmio_base + MMIO_DEV_TABLE_OFFSET,
 220                         &entry, sizeof(entry));
 221 }
 222
 223 /* Generic functions to enable/disable certain features of the IOMMU. */
 224 static void __init iommu_feature_enable(struct amd_iommu *iommu, u8 bit)
 225 {
 226         u32 ctrl;
 227
 228         ctrl = readl(iommu->mmio_base + MMIO_CONTROL_OFFSET);
 229         ctrl |= (1 << bit);
 230         writel(ctrl, iommu->mmio_base + MMIO_CONTROL_OFFSET);
 231 }
 232
 233 static void __init iommu_feature_disable(struct amd_iommu *iommu, u8 bit)
 234 {
 235         u32 ctrl;
 236
 237         ctrl = (u64)readl(iommu->mmio_base + MMIO_CONTROL_OFFSET);
 238         ctrl &= ~(1 << bit);
 239         writel(ctrl, iommu->mmio_base + MMIO_CONTROL_OFFSET);
 240 }
 241
 242 /* Function to enable the hardware */
 243 void __init iommu_enable(struct amd_iommu *iommu)
 244 {
 245         printk(KERN_INFO "AMD IOMMU: Enabling IOMMU "
 246                "at %02x:%02x.%x cap 0x%hx\n",
 247                iommu->dev->bus->number,
 248                PCI_SLOT(iommu->dev->devfn),
 249                PCI_FUNC(iommu->dev->devfn),
 250                iommu->cap_ptr);
 251
 252         iommu_feature_enable(iommu, CONTROL_IOMMU_EN);
 253 }
 254
 255 /*
 256  * mapping and unmapping functions for the IOMMU MMIO space. Each AMD IOMMU in
 257  * the system has one.
 258  */
 259 static u8 * __init iommu_map_mmio_space(u64 address)
 260 {
 261         u8 *ret;
 262
 263         if (!request_mem_region(address, MMIO_REGION_LENGTH, "amd_iommu"))
 264                 return NULL;
 265
 266         ret = ioremap_nocache(address, MMIO_REGION_LENGTH);
 267         if (ret != NULL)
 268                 return ret;
 269
 270         release_mem_region(address, MMIO_REGION_LENGTH);
 271
 272         return NULL;
 273 }
 274
 275 static void __init iommu_unmap_mmio_space(struct amd_iommu *iommu)
 276 {
 277         if (iommu->mmio_base)
 278                 iounmap(iommu->mmio_base);
 279         release_mem_region(iommu->mmio_phys, MMIO_REGION_LENGTH);
 280 }
 281
 282 /****************************************************************************
 283  *
 284  * The functions below belong to the first pass of AMD IOMMU ACPI table
 285  * parsing. In this pass we try to find out the highest device id this
 286  * code has to handle. Upon this information the size of the shared data
 287  * structures is determined later.
 288  *
 289  ****************************************************************************/
 290
 291 /*
 292  * This function reads the last device id the IOMMU has to handle from the PCI
 293  * capability header for this IOMMU
 294  */
 295 static int __init find_last_devid_on_pci(int bus, int dev, int fn, int cap_ptr)
 296 {
 297         u32 cap;
 298
 299         cap = read_pci_config(bus, dev, fn, cap_ptr+MMIO_RANGE_OFFSET);
 300         update_last_devid(calc_devid(MMIO_GET_BUS(cap), MMIO_GET_LD(cap)));
 301
 302         return 0;
 303 }
 304
 305 /*
 306  * After reading the highest device id from the IOMMU PCI capability header
 307  * this function looks if there is a higher device id defined in the ACPI table
 308  */
 309 static int __init find_last_devid_from_ivhd(struct ivhd_header *h)
 310 {
 311         u8 *p = (void *)h, *end = (void *)h;
 312         struct ivhd_entry *dev;
 313
 314         p += sizeof(*h);
 315         end += h->length;
 316
 317         find_last_devid_on_pci(PCI_BUS(h->devid),
 318                         PCI_SLOT(h->devid),
 319                         PCI_FUNC(h->devid),
 320                         h->cap_ptr);
 321
 322         while (p < end) {
 323                 dev = (struct ivhd_entry *)p;
 324                 switch (dev->type) {
 325                 case IVHD_DEV_SELECT:
 326                 case IVHD_DEV_RANGE_END:
 327                 case IVHD_DEV_ALIAS:
 328                 case IVHD_DEV_EXT_SELECT:
 329                         /* all the above subfield types refer to device ids */
 330                         update_last_devid(dev->devid);
 331                         break;
 332                 default:
 333                         break;
 334                 }
 335                 p += 0x04 << (*p >> 6);
 336         }
 337
 338         WARN_ON(p != end);
 339
 340         return 0;
 341 }
 342
 343 /*
 344  * Iterate over all IVHD entries in the ACPI table and find the highest device
 345  * id which we need to handle. This is the first of three functions which parse
 346  * the ACPI table. So we check the checksum here.
 347  */
 348 static int __init find_last_devid_acpi(struct acpi_table_header *table)
 349 {
 350         int i;
 351         u8 checksum = 0, *p = (u8 *)table, *end = (u8 *)table;
 352         struct ivhd_header *h;
 353
 354         /*
 355          * Validate checksum here so we don't need to do it when
 356          * we actually parse the table
 357          */
 358         for (i = 0; i < table->length; ++i)
 359                 checksum += p[i];
 360         if (checksum != 0)
 361                 /* ACPI table corrupt */
 362                 return -ENODEV;
 363
 364         p += IVRS_HEADER_LENGTH;
 365
 366         end += table->length;
 367         while (p < end) {
 368                 h = (struct ivhd_header *)p;
 369                 switch (h->type) {
 370                 case ACPI_IVHD_TYPE:
 371                         find_last_devid_from_ivhd(h);
 372                         break;
 373                 default:
 374                         break;
 375                 }
 376                 p += h->length;
 377         }
 378         WARN_ON(p != end);
 379
 380         return 0;
 381 }
 382
 383 /****************************************************************************
 384  *
 385  * The following functions belong the the code path which parses the ACPI table
 386  * the second time. In this ACPI parsing iteration we allocate IOMMU specific
 387  * data structures, initialize the device/alias/rlookup table and also
 388  * basically initialize the hardware.
 389  *
 390  ****************************************************************************/
 391
 392 /*
 393  * Allocates the command buffer. This buffer is per AMD IOMMU. We can
 394  * write commands to that buffer later and the IOMMU will execute them
 395  * asynchronously
 396  */
 397 static u8 * __init alloc_command_buffer(struct amd_iommu *iommu)
 398 {
 399         u8 *cmd_buf = (u8 *)__get_free_pages(GFP_KERNEL | __GFP_ZERO,
 400                         get_order(CMD_BUFFER_SIZE));
 401         u64 entry;
 402
 403         if (cmd_buf == NULL)
 404                 return NULL;
 405
 406         iommu->cmd_buf_size = CMD_BUFFER_SIZE;
 407
 408         entry = (u64)virt_to_phys(cmd_buf);
 409         entry |= MMIO_CMD_SIZE_512;
 410         memcpy_toio(iommu->mmio_base + MMIO_CMD_BUF_OFFSET,
 411                         &entry, sizeof(entry));
 412
 413         iommu_feature_enable(iommu, CONTROL_CMDBUF_EN);
 414
 415         return cmd_buf;
 416 }
 417
 418 static void __init free_command_buffer(struct amd_iommu *iommu)
 419 {
 420         free_pages((unsigned long)iommu->cmd_buf, get_order(CMD_BUFFER_SIZE));
 421 }
 422
 423 /* allocates the memory where the IOMMU will log its events to */
 424 static u8 * __init alloc_event_buffer(struct amd_iommu *iommu)
 425 {
 426         u64 entry;
 427         iommu->evt_buf = (u8 *)__get_free_pages(GFP_KERNEL | __GFP_ZERO,
 428                                                 get_order(EVT_BUFFER_SIZE));
 429
 430         if (iommu->evt_buf == NULL)
 431                 return NULL;
 432
 433         entry = (u64)virt_to_phys(iommu->evt_buf) | EVT_LEN_MASK;
 434         memcpy_toio(iommu->mmio_base + MMIO_EVT_BUF_OFFSET,
 435                     &entry, sizeof(entry));
 436
 437         iommu->evt_buf_size = EVT_BUFFER_SIZE;
 438
 439         return iommu->evt_buf;
 440 }
 441
 442 static void __init free_event_buffer(struct amd_iommu *iommu)
 443 {
 444         free_pages((unsigned long)iommu->evt_buf, get_order(EVT_BUFFER_SIZE));
 445 }
 446
 447 /* sets a specific bit in the device table entry. */
 448 static void set_dev_entry_bit(u16 devid, u8 bit)
 449 {
 450         int i = (bit >> 5) & 0x07;
 451         int _bit = bit & 0x1f;
 452
 453         amd_iommu_dev_table[devid].data[i] |= (1 << _bit);
 454 }
 455
 456 /* Writes the specific IOMMU for a device into the rlookup table */
 457 static void __init set_iommu_for_device(struct amd_iommu *iommu, u16 devid)
 458 {
 459         amd_iommu_rlookup_table[devid] = iommu;
 460 }
 461
 462 /*
 463  * This function takes the device specific flags read from the ACPI
 464  * table and sets up the device table entry with that information
 465  */
 466 static void __init set_dev_entry_from_acpi(struct amd_iommu *iommu,
 467                                            u16 devid, u32 flags, u32 ext_flags)
 468 {
 469         if (flags & ACPI_DEVFLAG_INITPASS)
 470                 set_dev_entry_bit(devid, DEV_ENTRY_INIT_PASS);
 471         if (flags & ACPI_DEVFLAG_EXTINT)
 472                 set_dev_entry_bit(devid, DEV_ENTRY_EINT_PASS);
 473         if (flags & ACPI_DEVFLAG_NMI)
 474                 set_dev_entry_bit(devid, DEV_ENTRY_NMI_PASS);
 475         if (flags & ACPI_DEVFLAG_SYSMGT1)
 476                 set_dev_entry_bit(devid, DEV_ENTRY_SYSMGT1);
 477         if (flags & ACPI_DEVFLAG_SYSMGT2)
 478                 set_dev_entry_bit(devid, DEV_ENTRY_SYSMGT2);
 479         if (flags & ACPI_DEVFLAG_LINT0)
 480                 set_dev_entry_bit(devid, DEV_ENTRY_LINT0_PASS);
 481         if (flags & ACPI_DEVFLAG_LINT1)
 482                 set_dev_entry_bit(devid, DEV_ENTRY_LINT1_PASS);
 483
 484         set_iommu_for_device(iommu, devid);
 485 }
 486
 487 /*
 488  * Reads the device exclusion range from ACPI and initialize IOMMU with
 489  * it
 490  */
 491 static void __init set_device_exclusion_range(u16 devid, struct ivmd_header *m)
 492 {
 493         struct amd_iommu *iommu = amd_iommu_rlookup_table[devid];
 494
 495         if (!(m->flags & IVMD_FLAG_EXCL_RANGE))
 496                 return;
 497
 498         if (iommu) {
 499                 /*
 500                  * We only can configure exclusion ranges per IOMMU, not
 501                  * per device. But we can enable the exclusion range per
 502                  * device. This is done here
 503                  */
 504                 set_dev_entry_bit(m->devid, DEV_ENTRY_EX);
 505                 iommu->exclusion_start = m->range_start;
 506                 iommu->exclusion_length = m->range_length;
 507         }
 508 }
 509
 510 /*
 511  * This function reads some important data from the IOMMU PCI space and
 512  * initializes the driver data structure with it. It reads the hardware
 513  * capabilities and the first/last device entries
 514  */
 515 static void __init init_iommu_from_pci(struct amd_iommu *iommu)
 516 {
 517         int cap_ptr = iommu->cap_ptr;
 518         u32 range;
 519
 520         pci_read_config_dword(iommu->dev, cap_ptr + MMIO_CAP_HDR_OFFSET,
 521                               &iommu->cap);
 522         pci_read_config_dword(iommu->dev, cap_ptr + MMIO_RANGE_OFFSET,
 523                               &range);
 524
 525         iommu->first_device = calc_devid(MMIO_GET_BUS(range),
 526                                          MMIO_GET_FD(range));
 527         iommu->last_device = calc_devid(MMIO_GET_BUS(range),
 528                                         MMIO_GET_LD(range));
 529 }
 530
 531 /*
 532  * Takes a pointer to an AMD IOMMU entry in the ACPI table and
 533  * initializes the hardware and our data structures with it.
 534  */
 535 static void __init init_iommu_from_acpi(struct amd_iommu *iommu,
 536                                         struct ivhd_header *h)
 537 {
 538         u8 *p = (u8 *)h;
 539         u8 *end = p, flags = 0;
 540         u16 dev_i, devid = 0, devid_start = 0, devid_to = 0;
 541         u32 ext_flags = 0;
 542         bool alias = false;
 543         struct ivhd_entry *e;
 544
 545         /*
 546          * First set the recommended feature enable bits from ACPI
 547          * into the IOMMU control registers
 548          */
 549         h->flags & IVHD_FLAG_HT_TUN_EN ?
 550                 iommu_feature_enable(iommu, CONTROL_HT_TUN_EN) :
 551                 iommu_feature_disable(iommu, CONTROL_HT_TUN_EN);
 552
 553         h->flags & IVHD_FLAG_PASSPW_EN ?
 554                 iommu_feature_enable(iommu, CONTROL_PASSPW_EN) :
 555                 iommu_feature_disable(iommu, CONTROL_PASSPW_EN);
 556
 557         h->flags & IVHD_FLAG_RESPASSPW_EN ?
 558                 iommu_feature_enable(iommu, CONTROL_RESPASSPW_EN) :
 559                 iommu_feature_disable(iommu, CONTROL_RESPASSPW_EN);
 560
 561         h->flags & IVHD_FLAG_ISOC_EN ?
 562                 iommu_feature_enable(iommu, CONTROL_ISOC_EN) :
 563                 iommu_feature_disable(iommu, CONTROL_ISOC_EN);
 564
 565         /*
 566          * make IOMMU memory accesses cache coherent
 567          */
 568         iommu_feature_enable(iommu, CONTROL_COHERENT_EN);
 569
 570         /*
 571          * Done. Now parse the device entries
 572          */
 573         p += sizeof(struct ivhd_header);
 574         end += h->length;
 575
 576         while (p < end) {
 577                 e = (struct ivhd_entry *)p;
 578                 switch (e->type) {
 579                 case IVHD_DEV_ALL:
 580                         for (dev_i = iommu->first_device;
 581                                         dev_i <= iommu->last_device; ++dev_i)
 582                                 set_dev_entry_from_acpi(iommu, dev_i,
 583                                                         e->flags, 0);
 584                         break;
 585                 case IVHD_DEV_SELECT:
 586                         devid = e->devid;
 587                         set_dev_entry_from_acpi(iommu, devid, e->flags, 0);
 588                         break;
 589                 case IVHD_DEV_SELECT_RANGE_START:
 590                         devid_start = e->devid;
 591                         flags = e->flags;
 592                         ext_flags = 0;
 593                         alias = false;
 594                         break;
 595                 case IVHD_DEV_ALIAS:
 596                         devid = e->devid;
 597                         devid_to = e->ext >> 8;
 598                         set_dev_entry_from_acpi(iommu, devid, e->flags, 0);
 599                         amd_iommu_alias_table[devid] = devid_to;
 600                         break;
 601                 case IVHD_DEV_ALIAS_RANGE:
 602                         devid_start = e->devid;
 603                         flags = e->flags;
 604                         devid_to = e->ext >> 8;
 605                         ext_flags = 0;
 606                         alias = true;
 607                         break;
 608                 case IVHD_DEV_EXT_SELECT:
 609                         devid = e->devid;
 610                         set_dev_entry_from_acpi(iommu, devid, e->flags,
 611                                                 e->ext);
 612                         break;
 613                 case IVHD_DEV_EXT_SELECT_RANGE:
 614                         devid_start = e->devid;
 615                         flags = e->flags;
 616                         ext_flags = e->ext;
 617                         alias = false;
 618                         break;
 619                 case IVHD_DEV_RANGE_END:
 620                         devid = e->devid;
 621                         for (dev_i = devid_start; dev_i <= devid; ++dev_i) {
 622                                 if (alias)
 623                                         amd_iommu_alias_table[dev_i] = devid_to;
 624                                 set_dev_entry_from_acpi(iommu,
 625                                                 amd_iommu_alias_table[dev_i],
 626                                                 flags, ext_flags);
 627                         }
 628                         break;
 629                 default:
 630                         break;
 631                 }
 632
 633                 p += 0x04 << (e->type >> 6);
 634         }
 635 }
 636
 637 /* Initializes the device->iommu mapping for the driver */
 638 static int __init init_iommu_devices(struct amd_iommu *iommu)
 639 {
 640         u16 i;
 641
 642         for (i = iommu->first_device; i <= iommu->last_device; ++i)
 643                 set_iommu_for_device(iommu, i);
 644
 645         return 0;
 646 }
 647
 648 static void __init free_iommu_one(struct amd_iommu *iommu)
 649 {
 650         free_command_buffer(iommu);
 651         free_event_buffer(iommu);
 652         iommu_unmap_mmio_space(iommu);
 653 }
 654
 655 static void __init free_iommu_all(void)
 656 {
 657         struct amd_iommu *iommu, *next;
 658
 659         list_for_each_entry_safe(iommu, next, &amd_iommu_list, list) {
 660                 list_del(&iommu->list);
 661                 free_iommu_one(iommu);
 662                 kfree(iommu);
 663         }
 664 }
 665
 666 /*
 667  * This function clues the initialization function for one IOMMU
 668  * together and also allocates the command buffer and programs the
 669  * hardware. It does NOT enable the IOMMU. This is done afterwards.
 670  */
 671 static int __init init_iommu_one(struct amd_iommu *iommu, struct ivhd_header *h)
 672 {
 673         spin_lock_init(&iommu->lock);
 674         list_add_tail(&iommu->list, &amd_iommu_list);
 675
 676         /*
 677          * Copy data from ACPI table entry to the iommu struct
 678          */
 679         iommu->dev = pci_get_bus_and_slot(PCI_BUS(h->devid), h->devid & 0xff);
 680         if (!iommu->dev)
 681                 return 1;
 682
 683         iommu->cap_ptr = h->cap_ptr;
 684         iommu->pci_seg = h->pci_seg;
 685         iommu->mmio_phys = h->mmio_phys;
 686         iommu->mmio_base = iommu_map_mmio_space(h->mmio_phys);
 687         if (!iommu->mmio_base)
 688                 return -ENOMEM;
 689
 690         iommu_set_device_table(iommu);
 691         iommu->cmd_buf = alloc_command_buffer(iommu);
 692         if (!iommu->cmd_buf)
 693                 return -ENOMEM;
 694
 695         iommu->evt_buf = alloc_event_buffer(iommu);
 696         if (!iommu->evt_buf)
 697                 return -ENOMEM;
 698
 699         init_iommu_from_pci(iommu);
 700         init_iommu_from_acpi(iommu, h);
 701         init_iommu_devices(iommu);
 702
 703         pci_enable_device(iommu->dev);
 704
 705         return 0;
 706 }
 707
 708 /*
 709  * Iterates over all IOMMU entries in the ACPI table, allocates the
 710  * IOMMU structure and initializes it with init_iommu_one()
 711  */
 712 static int __init init_iommu_all(struct acpi_table_header *table)
 713 {
 714         u8 *p = (u8 *)table, *end = (u8 *)table;
 715         struct ivhd_header *h;
 716         struct amd_iommu *iommu;
 717         int ret;
 718
 719         end += table->length;
 720         p += IVRS_HEADER_LENGTH;
 721
 722         while (p < end) {
 723                 h = (struct ivhd_header *)p;
 724                 switch (*p) {
 725                 case ACPI_IVHD_TYPE:
 726                         iommu = kzalloc(sizeof(struct amd_iommu), GFP_KERNEL);
 727                         if (iommu == NULL)
 728                                 return -ENOMEM;
 729                         ret = init_iommu_one(iommu, h);
 730                         if (ret)
 731                                 return ret;
 732                         break;
 733                 default:
 734                         break;
 735                 }
 736                 p += h->length;
 737
 738         }
 739         WARN_ON(p != end);
 740
 741         return 0;
 742 }
 743
 744 /****************************************************************************
 745  *
 746  * The next functions belong to the third pass of parsing the ACPI
 747  * table. In this last pass the memory mapping requirements are
 748  * gathered (like exclusion and unity mapping reanges).
 749  *
 750  ****************************************************************************/
 751
 752 static void __init free_unity_maps(void)
 753 {
 754         struct unity_map_entry *entry, *next;
 755
 756         list_for_each_entry_safe(entry, next, &amd_iommu_unity_map, list) {
 757                 list_del(&entry->list);
 758                 kfree(entry);
 759         }
 760 }
 761
 762 /* called when we find an exclusion range definition in ACPI */
 763 static int __init init_exclusion_range(struct ivmd_header *m)
 764 {
 765         int i;
 766
 767         switch (m->type) {
 768         case ACPI_IVMD_TYPE:
 769                 set_device_exclusion_range(m->devid, m);
 770                 break;
 771         case ACPI_IVMD_TYPE_ALL:
 772                 for (i = 0; i <= amd_iommu_last_bdf; ++i)
 773                         set_device_exclusion_range(i, m);
 774                 break;
 775         case ACPI_IVMD_TYPE_RANGE:
 776                 for (i = m->devid; i <= m->aux; ++i)
 777                         set_device_exclusion_range(i, m);
 778                 break;
 779         default:
 780                 break;
 781         }
 782
 783         return 0;
 784 }
 785
 786 /* called for unity map ACPI definition */
 787 static int __init init_unity_map_range(struct ivmd_header *m)
 788 {
 789         struct unity_map_entry *e = 0;
 790
 791         e = kzalloc(sizeof(*e), GFP_KERNEL);
 792         if (e == NULL)
 793                 return -ENOMEM;
 794
 795         switch (m->type) {
 796         default:
 797         case ACPI_IVMD_TYPE:
 798                 e->devid_start = e->devid_end = m->devid;
 799                 break;
 800         case ACPI_IVMD_TYPE_ALL:
 801                 e->devid_start = 0;
 802                 e->devid_end = amd_iommu_last_bdf;
 803                 break;
 804         case ACPI_IVMD_TYPE_RANGE:
 805                 e->devid_start = m->devid;
 806                 e->devid_end = m->aux;
 807                 break;
 808         }
 809         e->address_start = PAGE_ALIGN(m->range_start);
 810         e->address_end = e->address_start + PAGE_ALIGN(m->range_length);
 811         e->prot = m->flags >> 1;
 812
 813         list_add_tail(&e->list, &amd_iommu_unity_map);
 814
 815         return 0;
 816 }
 817
 818 /* iterates over all memory definitions we find in the ACPI table */
 819 static int __init init_memory_definitions(struct acpi_table_header *table)
 820 {
 821         u8 *p = (u8 *)table, *end = (u8 *)table;
 822         struct ivmd_header *m;
 823
 824         end += table->length;
 825         p += IVRS_HEADER_LENGTH;
 826
 827         while (p < end) {
 828                 m = (struct ivmd_header *)p;
 829                 if (m->flags & IVMD_FLAG_EXCL_RANGE)
 830                         init_exclusion_range(m);
 831                 else if (m->flags & IVMD_FLAG_UNITY_MAP)
 832                         init_unity_map_range(m);
 833
 834                 p += m->length;
 835         }
 836
 837         return 0;
 838 }
 839
 840 /*
 841  * Init the device table to not allow DMA access for devices and
 842  * suppress all page faults
 843  */
 844 static void init_device_table(void)
 845 {
 846         u16 devid;
 847
 848         for (devid = 0; devid <= amd_iommu_last_bdf; ++devid) {
 849                 set_dev_entry_bit(devid, DEV_ENTRY_VALID);
 850                 set_dev_entry_bit(devid, DEV_ENTRY_TRANSLATION);
 851                 set_dev_entry_bit(devid, DEV_ENTRY_NO_PAGE_FAULT);
 852         }
 853 }
 854
 855 /*
 856  * This function finally enables all IOMMUs found in the system after
 857  * they have been initialized
 858  */
 859 static void __init enable_iommus(void)
 860 {
 861         struct amd_iommu *iommu;
 862
 863         list_for_each_entry(iommu, &amd_iommu_list, list) {
 864                 iommu_set_exclusion_range(iommu);
 865                 iommu_enable(iommu);
 866         }
 867 }
 868
 869 /*
 870  * Suspend/Resume support
 871  * disable suspend until real resume implemented
 872  */
 873
 874 static int amd_iommu_resume(struct sys_device *dev)
 875 {
 876         return 0;
 877 }
 878
 879 static int amd_iommu_suspend(struct sys_device *dev, pm_message_t state)
 880 {
 881         return -EINVAL;
 882 }
 883
 884 static struct sysdev_class amd_iommu_sysdev_class = {
 885         .name = "amd_iommu",
 886         .suspend = amd_iommu_suspend,
 887         .resume = amd_iommu_resume,
 888 };
 889
 890 static struct sys_device device_amd_iommu = {
 891         .id = 0,
 892         .cls = &amd_iommu_sysdev_class,
 893 };
 894
 895 /*
 896  * This is the core init function for AMD IOMMU hardware in the system.
 897  * This function is called from the generic x86 DMA layer initialization
 898  * code.
 899  *
 900  * This function basically parses the ACPI table for AMD IOMMU (IVRS)
 901  * three times:
 902  *
 903  *      1 pass) Find the highest PCI device id the driver has to handle.
 904  *              Upon this information the size of the data structures is
 905  *              determined that needs to be allocated.
 906  *
 907  *      2 pass) Initialize the data structures just allocated with the
 908  *              information in the ACPI table about available AMD IOMMUs
 909  *              in the system. It also maps the PCI devices in the
 910  *              system to specific IOMMUs
 911  *
 912  *      3 pass) After the basic data structures are allocated and
 913  *              initialized we update them with information about memory
 914  *              remapping requirements parsed out of the ACPI table in
 915  *              this last pass.
 916  *
 917  * After that the hardware is initialized and ready to go. In the last
 918  * step we do some Linux specific things like registering the driver in
 919  * the dma_ops interface and initializing the suspend/resume support
 920  * functions. Finally it prints some information about AMD IOMMUs and
 921  * the driver state and enables the hardware.
 922  */
 923 int __init amd_iommu_init(void)
 924 {
 925         int i, ret = 0;
 926
 927
 928         if (no_iommu) {
 929                 printk(KERN_INFO "AMD IOMMU disabled by kernel command line\n");
 930                 return 0;
 931         }
 932
 933         if (!amd_iommu_detected)
 934                 return -ENODEV;
 935
 936         /*
 937          * First parse ACPI tables to find the largest Bus/Dev/Func
 938          * we need to handle. Upon this information the shared data
 939          * structures for the IOMMUs in the system will be allocated
 940          */
 941         if (acpi_table_parse("IVRS", find_last_devid_acpi) != 0)
 942                 return -ENODEV;
 943
 944         dev_table_size     = tbl_size(DEV_TABLE_ENTRY_SIZE);
 945         alias_table_size   = tbl_size(ALIAS_TABLE_ENTRY_SIZE);
 946         rlookup_table_size = tbl_size(RLOOKUP_TABLE_ENTRY_SIZE);
 947
 948         ret = -ENOMEM;
 949
 950         /* Device table - directly used by all IOMMUs */
 951         amd_iommu_dev_table = (void *)__get_free_pages(GFP_KERNEL | __GFP_ZERO,
 952                                       get_order(dev_table_size));
 953         if (amd_iommu_dev_table == NULL)
 954                 goto out;
 955
 956         /*
 957          * Alias table - map PCI Bus/Dev/Func to Bus/Dev/Func the
 958          * IOMMU see for that device
 959          */
 960         amd_iommu_alias_table = (void *)__get_free_pages(GFP_KERNEL,
 961                         get_order(alias_table_size));
 962         if (amd_iommu_alias_table == NULL)
 963                 goto free;
 964
 965         /* IOMMU rlookup table - find the IOMMU for a specific device */
 966         amd_iommu_rlookup_table = (void *)__get_free_pages(GFP_KERNEL,
 967                         get_order(rlookup_table_size));
 968         if (amd_iommu_rlookup_table == NULL)
 969                 goto free;
 970
 971         /*
 972          * Protection Domain table - maps devices to protection domains
 973          * This table has the same size as the rlookup_table
 974          */
 975         amd_iommu_pd_table = (void *)__get_free_pages(GFP_KERNEL | __GFP_ZERO,
 976                                      get_order(rlookup_table_size));
 977         if (amd_iommu_pd_table == NULL)
 978                 goto free;
 979
 980         amd_iommu_pd_alloc_bitmap = (void *)__get_free_pages(
 981                                             GFP_KERNEL | __GFP_ZERO,
 982                                             get_order(MAX_DOMAIN_ID/8));
 983         if (amd_iommu_pd_alloc_bitmap == NULL)
 984                 goto free;
 985
 986         /* init the device table */
 987         init_device_table();
 988
 989         /*
 990          * let all alias entries point to itself
 991          */
 992         for (i = 0; i <= amd_iommu_last_bdf; ++i)
 993                 amd_iommu_alias_table[i] = i;
 994
 995         /*
 996          * never allocate domain 0 because its used as the non-allocated and
 997          * error value placeholder
 998          */
 999         amd_iommu_pd_alloc_bitmap[0] = 1;
1000
1001         /*
1002          * now the data structures are allocated and basically initialized
1003          * start the real acpi table scan
1004          */
1005         ret = -ENODEV;
1006         if (acpi_table_parse("IVRS", init_iommu_all) != 0)
1007                 goto free;
1008
1009         if (acpi_table_parse("IVRS", init_memory_definitions) != 0)
1010                 goto free;
1011
1012         ret = sysdev_class_register(&amd_iommu_sysdev_class);
1013         if (ret)
1014                 goto free;
1015
1016         ret = sysdev_register(&device_amd_iommu);
1017         if (ret)
1018                 goto free;
1019
1020         ret = amd_iommu_init_dma_ops();
1021         if (ret)
1022                 goto free;
1023
1024         enable_iommus();
1025
1026         printk(KERN_INFO "AMD IOMMU: aperture size is %d MB\n",
1027                         (1 << (amd_iommu_aperture_order-20)));
1028
1029         printk(KERN_INFO "AMD IOMMU: device isolation ");
1030         if (amd_iommu_isolate)
1031                 printk("enabled\n");
1032         else
1033                 printk("disabled\n");
1034
1035         if (iommu_fullflush)
1036                 printk(KERN_INFO "AMD IOMMU: IO/TLB flush on unmap enabled\n");
1037         else
1038                 printk(KERN_INFO "AMD IOMMU: Lazy IO/TLB flushing enabled\n");
1039
1040 out:
1041         return ret;
1042
1043 free:
1044         free_pages((unsigned long)amd_iommu_pd_alloc_bitmap, 1);
1045
1046         free_pages((unsigned long)amd_iommu_pd_table,
1047                    get_order(rlookup_table_size));
1048
1049         free_pages((unsigned long)amd_iommu_rlookup_table,
1050                    get_order(rlookup_table_size));
1051
1052         free_pages((unsigned long)amd_iommu_alias_table,
1053                    get_order(alias_table_size));
1054
1055         free_pages((unsigned long)amd_iommu_dev_table,
1056                    get_order(dev_table_size));
1057
1058         free_iommu_all();
1059
1060         free_unity_maps();
1061
1062         goto out;
1063 }
1064
1065 /****************************************************************************
1066  *
1067  * Early detect code. This code runs at IOMMU detection time in the DMA
1068  * layer. It just looks if there is an IVRS ACPI table to detect AMD
1069  * IOMMUs
1070  *
1071  ****************************************************************************/
1072 static int __init early_amd_iommu_detect(struct acpi_table_header *table)
1073 {
1074         return 0;
1075 }
1076
1077 void __init amd_iommu_detect(void)
1078 {
1079         if (swiotlb || no_iommu || (iommu_detected && !gart_iommu_aperture))
1080                 return;
1081
1082         if (acpi_table_parse("IVRS", early_amd_iommu_detect) == 0) {
1083                 iommu_detected = 1;
1084                 amd_iommu_detected = 1;
1085 #ifdef CONFIG_GART_IOMMU
1086                 gart_iommu_aperture_disabled = 1;
1087                 gart_iommu_aperture = 0;
1088 #endif
1089         }
1090 }
1091
1092 /****************************************************************************
1093  *
1094  * Parsing functions for the AMD IOMMU specific kernel command line
1095  * options.
1096  *
1097  ****************************************************************************/
1098
1099 static int __init parse_amd_iommu_options(char *str)
1100 {
1101         for (; *str; ++str) {
1102                 if (strncmp(str, "isolate", 7) == 0)
1103                         amd_iommu_isolate = 1;
1104         }
1105
1106         return 1;
1107 }
1108
1109 static int __init parse_amd_iommu_size_options(char *str)
1110 {
1111         unsigned order = PAGE_SHIFT + get_order(memparse(str, &str));
1112
1113         if ((order > 24) && (order < 31))
1114                 amd_iommu_aperture_order = order;
1115
1116         return 1;
1117 }
1118
1119 __setup("amd_iommu=", parse_amd_iommu_options);
1120 __setup("amd_iommu_size=", parse_amd_iommu_size_options);