SAFE public projects git trees. - safe/jmp/linux-2.6/blob - arch/x86/kernel/amd_iommu.c

   1 /*
   2  * Copyright (C) 2007-2008 Advanced Micro Devices, Inc.
   3  * Author: Joerg Roedel <joerg.roedel@amd.com>
   4  *         Leo Duran <leo.duran@amd.com>
   5  *
   6  * This program is free software; you can redistribute it and/or modify it
   7  * under the terms of the GNU General Public License version 2 as published
   8  * by the Free Software Foundation.
   9  *
  10  * This program is distributed in the hope that it will be useful,
  11  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13  * GNU General Public License for more details.
  14  *
  15  * You should have received a copy of the GNU General Public License
  16  * along with this program; if not, write to the Free Software
  17  * Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307 USA
  18  */
  19
  20 #include <linux/pci.h>
  21 #include <linux/gfp.h>
  22 #include <linux/bitops.h>
  23 #include <linux/scatterlist.h>
  24 #include <linux/iommu-helper.h>
  25 #include <asm/proto.h>
  26 #include <asm/iommu.h>
  27 #include <asm/amd_iommu_types.h>
  28 #include <asm/amd_iommu.h>
  29
  30 #define CMD_SET_TYPE(cmd, t) ((cmd)->data[1] |= ((t) << 28))
  31
  32 #define EXIT_LOOP_COUNT 10000000
  33
  34 static DEFINE_RWLOCK(amd_iommu_devtable_lock);
  35
  36 /*
  37  * general struct to manage commands send to an IOMMU
  38  */
  39 struct iommu_cmd {
  40         u32 data[4];
  41 };
  42
  43 static int dma_ops_unity_map(struct dma_ops_domain *dma_dom,
  44                              struct unity_map_entry *e);
  45
  46 /* returns !0 if the IOMMU is caching non-present entries in its TLB */
  47 static int iommu_has_npcache(struct amd_iommu *iommu)
  48 {
  49         return iommu->cap & IOMMU_CAP_NPCACHE;
  50 }
  51
  52 /****************************************************************************
  53  *
  54  * IOMMU command queuing functions
  55  *
  56  ****************************************************************************/
  57
  58 /*
  59  * Writes the command to the IOMMUs command buffer and informs the
  60  * hardware about the new command. Must be called with iommu->lock held.
  61  */
  62 static int __iommu_queue_command(struct amd_iommu *iommu, struct iommu_cmd *cmd)
  63 {
  64         u32 tail, head;
  65         u8 *target;
  66
  67         tail = readl(iommu->mmio_base + MMIO_CMD_TAIL_OFFSET);
  68         target = iommu->cmd_buf + tail;
  69         memcpy_toio(target, cmd, sizeof(*cmd));
  70         tail = (tail + sizeof(*cmd)) % iommu->cmd_buf_size;
  71         head = readl(iommu->mmio_base + MMIO_CMD_HEAD_OFFSET);
  72         if (tail == head)
  73                 return -ENOMEM;
  74         writel(tail, iommu->mmio_base + MMIO_CMD_TAIL_OFFSET);
  75
  76         return 0;
  77 }
  78
  79 /*
  80  * General queuing function for commands. Takes iommu->lock and calls
  81  * __iommu_queue_command().
  82  */
  83 static int iommu_queue_command(struct amd_iommu *iommu, struct iommu_cmd *cmd)
  84 {
  85         unsigned long flags;
  86         int ret;
  87
  88         spin_lock_irqsave(&iommu->lock, flags);
  89         ret = __iommu_queue_command(iommu, cmd);
  90         spin_unlock_irqrestore(&iommu->lock, flags);
  91
  92         return ret;
  93 }
  94
  95 /*
  96  * This function is called whenever we need to ensure that the IOMMU has
  97  * completed execution of all commands we sent. It sends a
  98  * COMPLETION_WAIT command and waits for it to finish. The IOMMU informs
  99  * us about that by writing a value to a physical address we pass with
 100  * the command.
 101  */
 102 static int iommu_completion_wait(struct amd_iommu *iommu)
 103 {
 104         int ret, ready = 0;
 105         unsigned status = 0;
 106         struct iommu_cmd cmd;
 107         unsigned long i = 0;
 108
 109         memset(&cmd, 0, sizeof(cmd));
 110         cmd.data[0] = CMD_COMPL_WAIT_INT_MASK;
 111         CMD_SET_TYPE(&cmd, CMD_COMPL_WAIT);
 112
 113         iommu->need_sync = 0;
 114
 115         ret = iommu_queue_command(iommu, &cmd);
 116
 117         if (ret)
 118                 return ret;
 119
 120         while (!ready && (i < EXIT_LOOP_COUNT)) {
 121                 ++i;
 122                 /* wait for the bit to become one */
 123                 status = readl(iommu->mmio_base + MMIO_STATUS_OFFSET);
 124                 ready = status & MMIO_STATUS_COM_WAIT_INT_MASK;
 125         }
 126
 127         /* set bit back to zero */
 128         status &= ~MMIO_STATUS_COM_WAIT_INT_MASK;
 129         writel(status, iommu->mmio_base + MMIO_STATUS_OFFSET);
 130
 131         if (unlikely((i == EXIT_LOOP_COUNT) && printk_ratelimit()))
 132                 printk(KERN_WARNING "AMD IOMMU: Completion wait loop failed\n");
 133
 134         return 0;
 135 }
 136
 137 /*
 138  * Command send function for invalidating a device table entry
 139  */
 140 static int iommu_queue_inv_dev_entry(struct amd_iommu *iommu, u16 devid)
 141 {
 142         struct iommu_cmd cmd;
 143
 144         BUG_ON(iommu == NULL);
 145
 146         memset(&cmd, 0, sizeof(cmd));
 147         CMD_SET_TYPE(&cmd, CMD_INV_DEV_ENTRY);
 148         cmd.data[0] = devid;
 149
 150         iommu->need_sync = 1;
 151
 152         return iommu_queue_command(iommu, &cmd);
 153 }
 154
 155 /*
 156  * Generic command send function for invalidaing TLB entries
 157  */
 158 static int iommu_queue_inv_iommu_pages(struct amd_iommu *iommu,
 159                 u64 address, u16 domid, int pde, int s)
 160 {
 161         struct iommu_cmd cmd;
 162
 163         memset(&cmd, 0, sizeof(cmd));
 164         address &= PAGE_MASK;
 165         CMD_SET_TYPE(&cmd, CMD_INV_IOMMU_PAGES);
 166         cmd.data[1] |= domid;
 167         cmd.data[2] = lower_32_bits(address);
 168         cmd.data[3] = upper_32_bits(address);
 169         if (s) /* size bit - we flush more than one 4kb page */
 170                 cmd.data[2] |= CMD_INV_IOMMU_PAGES_SIZE_MASK;
 171         if (pde) /* PDE bit - we wan't flush everything not only the PTEs */
 172                 cmd.data[2] |= CMD_INV_IOMMU_PAGES_PDE_MASK;
 173
 174         iommu->need_sync = 1;
 175
 176         return iommu_queue_command(iommu, &cmd);
 177 }
 178
 179 /*
 180  * TLB invalidation function which is called from the mapping functions.
 181  * It invalidates a single PTE if the range to flush is within a single
 182  * page. Otherwise it flushes the whole TLB of the IOMMU.
 183  */
 184 static int iommu_flush_pages(struct amd_iommu *iommu, u16 domid,
 185                 u64 address, size_t size)
 186 {
 187         int s = 0;
 188         unsigned pages = iommu_num_pages(address, size);
 189
 190         address &= PAGE_MASK;
 191
 192         if (pages > 1) {
 193                 /*
 194                  * If we have to flush more than one page, flush all
 195                  * TLB entries for this domain
 196                  */
 197                 address = CMD_INV_IOMMU_ALL_PAGES_ADDRESS;
 198                 s = 1;
 199         }
 200
 201         iommu_queue_inv_iommu_pages(iommu, address, domid, 0, s);
 202
 203         return 0;
 204 }
 205
 206 /* Flush the whole IO/TLB for a given protection domain */
 207 static void iommu_flush_tlb(struct amd_iommu *iommu, u16 domid)
 208 {
 209         u64 address = CMD_INV_IOMMU_ALL_PAGES_ADDRESS;
 210
 211         iommu_queue_inv_iommu_pages(iommu, address, domid, 0, 1);
 212 }
 213
 214 /****************************************************************************
 215  *
 216  * The functions below are used the create the page table mappings for
 217  * unity mapped regions.
 218  *
 219  ****************************************************************************/
 220
 221 /*
 222  * Generic mapping functions. It maps a physical address into a DMA
 223  * address space. It allocates the page table pages if necessary.
 224  * In the future it can be extended to a generic mapping function
 225  * supporting all features of AMD IOMMU page tables like level skipping
 226  * and full 64 bit address spaces.
 227  */
 228 static int iommu_map(struct protection_domain *dom,
 229                      unsigned long bus_addr,
 230                      unsigned long phys_addr,
 231                      int prot)
 232 {
 233         u64 __pte, *pte, *page;
 234
 235         bus_addr  = PAGE_ALIGN(bus_addr);
 236         phys_addr = PAGE_ALIGN(bus_addr);
 237
 238         /* only support 512GB address spaces for now */
 239         if (bus_addr > IOMMU_MAP_SIZE_L3 || !(prot & IOMMU_PROT_MASK))
 240                 return -EINVAL;
 241
 242         pte = &dom->pt_root[IOMMU_PTE_L2_INDEX(bus_addr)];
 243
 244         if (!IOMMU_PTE_PRESENT(*pte)) {
 245                 page = (u64 *)get_zeroed_page(GFP_KERNEL);
 246                 if (!page)
 247                         return -ENOMEM;
 248                 *pte = IOMMU_L2_PDE(virt_to_phys(page));
 249         }
 250
 251         pte = IOMMU_PTE_PAGE(*pte);
 252         pte = &pte[IOMMU_PTE_L1_INDEX(bus_addr)];
 253
 254         if (!IOMMU_PTE_PRESENT(*pte)) {
 255                 page = (u64 *)get_zeroed_page(GFP_KERNEL);
 256                 if (!page)
 257                         return -ENOMEM;
 258                 *pte = IOMMU_L1_PDE(virt_to_phys(page));
 259         }
 260
 261         pte = IOMMU_PTE_PAGE(*pte);
 262         pte = &pte[IOMMU_PTE_L0_INDEX(bus_addr)];
 263
 264         if (IOMMU_PTE_PRESENT(*pte))
 265                 return -EBUSY;
 266
 267         __pte = phys_addr | IOMMU_PTE_P;
 268         if (prot & IOMMU_PROT_IR)
 269                 __pte |= IOMMU_PTE_IR;
 270         if (prot & IOMMU_PROT_IW)
 271                 __pte |= IOMMU_PTE_IW;
 272
 273         *pte = __pte;
 274
 275         return 0;
 276 }
 277
 278 /*
 279  * This function checks if a specific unity mapping entry is needed for
 280  * this specific IOMMU.
 281  */
 282 static int iommu_for_unity_map(struct amd_iommu *iommu,
 283                                struct unity_map_entry *entry)
 284 {
 285         u16 bdf, i;
 286
 287         for (i = entry->devid_start; i <= entry->devid_end; ++i) {
 288                 bdf = amd_iommu_alias_table[i];
 289                 if (amd_iommu_rlookup_table[bdf] == iommu)
 290                         return 1;
 291         }
 292
 293         return 0;
 294 }
 295
 296 /*
 297  * Init the unity mappings for a specific IOMMU in the system
 298  *
 299  * Basically iterates over all unity mapping entries and applies them to
 300  * the default domain DMA of that IOMMU if necessary.
 301  */
 302 static int iommu_init_unity_mappings(struct amd_iommu *iommu)
 303 {
 304         struct unity_map_entry *entry;
 305         int ret;
 306
 307         list_for_each_entry(entry, &amd_iommu_unity_map, list) {
 308                 if (!iommu_for_unity_map(iommu, entry))
 309                         continue;
 310                 ret = dma_ops_unity_map(iommu->default_dom, entry);
 311                 if (ret)
 312                         return ret;
 313         }
 314
 315         return 0;
 316 }
 317
 318 /*
 319  * This function actually applies the mapping to the page table of the
 320  * dma_ops domain.
 321  */
 322 static int dma_ops_unity_map(struct dma_ops_domain *dma_dom,
 323                              struct unity_map_entry *e)
 324 {
 325         u64 addr;
 326         int ret;
 327
 328         for (addr = e->address_start; addr < e->address_end;
 329              addr += PAGE_SIZE) {
 330                 ret = iommu_map(&dma_dom->domain, addr, addr, e->prot);
 331                 if (ret)
 332                         return ret;
 333                 /*
 334                  * if unity mapping is in aperture range mark the page
 335                  * as allocated in the aperture
 336                  */
 337                 if (addr < dma_dom->aperture_size)
 338                         __set_bit(addr >> PAGE_SHIFT, dma_dom->bitmap);
 339         }
 340
 341         return 0;
 342 }
 343
 344 /*
 345  * Inits the unity mappings required for a specific device
 346  */
 347 static int init_unity_mappings_for_device(struct dma_ops_domain *dma_dom,
 348                                           u16 devid)
 349 {
 350         struct unity_map_entry *e;
 351         int ret;
 352
 353         list_for_each_entry(e, &amd_iommu_unity_map, list) {
 354                 if (!(devid >= e->devid_start && devid <= e->devid_end))
 355                         continue;
 356                 ret = dma_ops_unity_map(dma_dom, e);
 357                 if (ret)
 358                         return ret;
 359         }
 360
 361         return 0;
 362 }
 363
 364 /****************************************************************************
 365  *
 366  * The next functions belong to the address allocator for the dma_ops
 367  * interface functions. They work like the allocators in the other IOMMU
 368  * drivers. Its basically a bitmap which marks the allocated pages in
 369  * the aperture. Maybe it could be enhanced in the future to a more
 370  * efficient allocator.
 371  *
 372  ****************************************************************************/
 373 static unsigned long dma_mask_to_pages(unsigned long mask)
 374 {
 375         return (mask >> PAGE_SHIFT) +
 376                 (PAGE_ALIGN(mask & ~PAGE_MASK) >> PAGE_SHIFT);
 377 }
 378
 379 /*
 380  * The address allocator core function.
 381  *
 382  * called with domain->lock held
 383  */
 384 static unsigned long dma_ops_alloc_addresses(struct device *dev,
 385                                              struct dma_ops_domain *dom,
 386                                              unsigned int pages)
 387 {
 388         unsigned long limit = dma_mask_to_pages(*dev->dma_mask);
 389         unsigned long address;
 390         unsigned long size = dom->aperture_size >> PAGE_SHIFT;
 391         unsigned long boundary_size;
 392
 393         boundary_size = ALIGN(dma_get_seg_boundary(dev) + 1,
 394                         PAGE_SIZE) >> PAGE_SHIFT;
 395         limit = limit < size ? limit : size;
 396
 397         if (dom->next_bit >= limit) {
 398                 dom->next_bit = 0;
 399                 dom->need_flush = true;
 400         }
 401
 402         address = iommu_area_alloc(dom->bitmap, limit, dom->next_bit, pages,
 403                         0 , boundary_size, 0);
 404         if (address == -1) {
 405                 address = iommu_area_alloc(dom->bitmap, limit, 0, pages,
 406                                 0, boundary_size, 0);
 407                 dom->need_flush = true;
 408         }
 409
 410         if (likely(address != -1)) {
 411                 dom->next_bit = address + pages;
 412                 address <<= PAGE_SHIFT;
 413         } else
 414                 address = bad_dma_address;
 415
 416         WARN_ON((address + (PAGE_SIZE*pages)) > dom->aperture_size);
 417
 418         return address;
 419 }
 420
 421 /*
 422  * The address free function.
 423  *
 424  * called with domain->lock held
 425  */
 426 static void dma_ops_free_addresses(struct dma_ops_domain *dom,
 427                                    unsigned long address,
 428                                    unsigned int pages)
 429 {
 430         address >>= PAGE_SHIFT;
 431         iommu_area_free(dom->bitmap, address, pages);
 432 }
 433
 434 /****************************************************************************
 435  *
 436  * The next functions belong to the domain allocation. A domain is
 437  * allocated for every IOMMU as the default domain. If device isolation
 438  * is enabled, every device get its own domain. The most important thing
 439  * about domains is the page table mapping the DMA address space they
 440  * contain.
 441  *
 442  ****************************************************************************/
 443
 444 static u16 domain_id_alloc(void)
 445 {
 446         unsigned long flags;
 447         int id;
 448
 449         write_lock_irqsave(&amd_iommu_devtable_lock, flags);
 450         id = find_first_zero_bit(amd_iommu_pd_alloc_bitmap, MAX_DOMAIN_ID);
 451         BUG_ON(id == 0);
 452         if (id > 0 && id < MAX_DOMAIN_ID)
 453                 __set_bit(id, amd_iommu_pd_alloc_bitmap);
 454         else
 455                 id = 0;
 456         write_unlock_irqrestore(&amd_iommu_devtable_lock, flags);
 457
 458         return id;
 459 }
 460
 461 /*
 462  * Used to reserve address ranges in the aperture (e.g. for exclusion
 463  * ranges.
 464  */
 465 static void dma_ops_reserve_addresses(struct dma_ops_domain *dom,
 466                                       unsigned long start_page,
 467                                       unsigned int pages)
 468 {
 469         unsigned int last_page = dom->aperture_size >> PAGE_SHIFT;
 470
 471         if (start_page + pages > last_page)
 472                 pages = last_page - start_page;
 473
 474         set_bit_string(dom->bitmap, start_page, pages);
 475 }
 476
 477 static void dma_ops_free_pagetable(struct dma_ops_domain *dma_dom)
 478 {
 479         int i, j;
 480         u64 *p1, *p2, *p3;
 481
 482         p1 = dma_dom->domain.pt_root;
 483
 484         if (!p1)
 485                 return;
 486
 487         for (i = 0; i < 512; ++i) {
 488                 if (!IOMMU_PTE_PRESENT(p1[i]))
 489                         continue;
 490
 491                 p2 = IOMMU_PTE_PAGE(p1[i]);
 492                 for (j = 0; j < 512; ++i) {
 493                         if (!IOMMU_PTE_PRESENT(p2[j]))
 494                                 continue;
 495                         p3 = IOMMU_PTE_PAGE(p2[j]);
 496                         free_page((unsigned long)p3);
 497                 }
 498
 499                 free_page((unsigned long)p2);
 500         }
 501
 502         free_page((unsigned long)p1);
 503 }
 504
 505 /*
 506  * Free a domain, only used if something went wrong in the
 507  * allocation path and we need to free an already allocated page table
 508  */
 509 static void dma_ops_domain_free(struct dma_ops_domain *dom)
 510 {
 511         if (!dom)
 512                 return;
 513
 514         dma_ops_free_pagetable(dom);
 515
 516         kfree(dom->pte_pages);
 517
 518         kfree(dom->bitmap);
 519
 520         kfree(dom);
 521 }
 522
 523 /*
 524  * Allocates a new protection domain usable for the dma_ops functions.
 525  * It also intializes the page table and the address allocator data
 526  * structures required for the dma_ops interface
 527  */
 528 static struct dma_ops_domain *dma_ops_domain_alloc(struct amd_iommu *iommu,
 529                                                    unsigned order)
 530 {
 531         struct dma_ops_domain *dma_dom;
 532         unsigned i, num_pte_pages;
 533         u64 *l2_pde;
 534         u64 address;
 535
 536         /*
 537          * Currently the DMA aperture must be between 32 MB and 1GB in size
 538          */
 539         if ((order < 25) || (order > 30))
 540                 return NULL;
 541
 542         dma_dom = kzalloc(sizeof(struct dma_ops_domain), GFP_KERNEL);
 543         if (!dma_dom)
 544                 return NULL;
 545
 546         spin_lock_init(&dma_dom->domain.lock);
 547
 548         dma_dom->domain.id = domain_id_alloc();
 549         if (dma_dom->domain.id == 0)
 550                 goto free_dma_dom;
 551         dma_dom->domain.mode = PAGE_MODE_3_LEVEL;
 552         dma_dom->domain.pt_root = (void *)get_zeroed_page(GFP_KERNEL);
 553         dma_dom->domain.priv = dma_dom;
 554         if (!dma_dom->domain.pt_root)
 555                 goto free_dma_dom;
 556         dma_dom->aperture_size = (1ULL << order);
 557         dma_dom->bitmap = kzalloc(dma_dom->aperture_size / (PAGE_SIZE * 8),
 558                                   GFP_KERNEL);
 559         if (!dma_dom->bitmap)
 560                 goto free_dma_dom;
 561         /*
 562          * mark the first page as allocated so we never return 0 as
 563          * a valid dma-address. So we can use 0 as error value
 564          */
 565         dma_dom->bitmap[0] = 1;
 566         dma_dom->next_bit = 0;
 567
 568         dma_dom->need_flush = false;
 569
 570         /* Intialize the exclusion range if necessary */
 571         if (iommu->exclusion_start &&
 572             iommu->exclusion_start < dma_dom->aperture_size) {
 573                 unsigned long startpage = iommu->exclusion_start >> PAGE_SHIFT;
 574                 int pages = iommu_num_pages(iommu->exclusion_start,
 575                                             iommu->exclusion_length);
 576                 dma_ops_reserve_addresses(dma_dom, startpage, pages);
 577         }
 578
 579         /*
 580          * At the last step, build the page tables so we don't need to
 581          * allocate page table pages in the dma_ops mapping/unmapping
 582          * path.
 583          */
 584         num_pte_pages = dma_dom->aperture_size / (PAGE_SIZE * 512);
 585         dma_dom->pte_pages = kzalloc(num_pte_pages * sizeof(void *),
 586                         GFP_KERNEL);
 587         if (!dma_dom->pte_pages)
 588                 goto free_dma_dom;
 589
 590         l2_pde = (u64 *)get_zeroed_page(GFP_KERNEL);
 591         if (l2_pde == NULL)
 592                 goto free_dma_dom;
 593
 594         dma_dom->domain.pt_root[0] = IOMMU_L2_PDE(virt_to_phys(l2_pde));
 595
 596         for (i = 0; i < num_pte_pages; ++i) {
 597                 dma_dom->pte_pages[i] = (u64 *)get_zeroed_page(GFP_KERNEL);
 598                 if (!dma_dom->pte_pages[i])
 599                         goto free_dma_dom;
 600                 address = virt_to_phys(dma_dom->pte_pages[i]);
 601                 l2_pde[i] = IOMMU_L1_PDE(address);
 602         }
 603
 604         return dma_dom;
 605
 606 free_dma_dom:
 607         dma_ops_domain_free(dma_dom);
 608
 609         return NULL;
 610 }
 611
 612 /*
 613  * Find out the protection domain structure for a given PCI device. This
 614  * will give us the pointer to the page table root for example.
 615  */
 616 static struct protection_domain *domain_for_device(u16 devid)
 617 {
 618         struct protection_domain *dom;
 619         unsigned long flags;
 620
 621         read_lock_irqsave(&amd_iommu_devtable_lock, flags);
 622         dom = amd_iommu_pd_table[devid];
 623         read_unlock_irqrestore(&amd_iommu_devtable_lock, flags);
 624
 625         return dom;
 626 }
 627
 628 /*
 629  * If a device is not yet associated with a domain, this function does
 630  * assigns it visible for the hardware
 631  */
 632 static void set_device_domain(struct amd_iommu *iommu,
 633                               struct protection_domain *domain,
 634                               u16 devid)
 635 {
 636         unsigned long flags;
 637
 638         u64 pte_root = virt_to_phys(domain->pt_root);
 639
 640         pte_root |= (domain->mode & 0x07) << 9;
 641         pte_root |= IOMMU_PTE_IR | IOMMU_PTE_IW | IOMMU_PTE_P | 2;
 642
 643         write_lock_irqsave(&amd_iommu_devtable_lock, flags);
 644         amd_iommu_dev_table[devid].data[0] = pte_root;
 645         amd_iommu_dev_table[devid].data[1] = pte_root >> 32;
 646         amd_iommu_dev_table[devid].data[2] = domain->id;
 647
 648         amd_iommu_pd_table[devid] = domain;
 649         write_unlock_irqrestore(&amd_iommu_devtable_lock, flags);
 650
 651         iommu_queue_inv_dev_entry(iommu, devid);
 652
 653         iommu->need_sync = 1;
 654 }
 655
 656 /*****************************************************************************
 657  *
 658  * The next functions belong to the dma_ops mapping/unmapping code.
 659  *
 660  *****************************************************************************/
 661
 662 /*
 663  * This function checks if the driver got a valid device from the caller to
 664  * avoid dereferencing invalid pointers.
 665  */
 666 static bool check_device(struct device *dev)
 667 {
 668         if (!dev || !dev->dma_mask)
 669                 return false;
 670
 671         return true;
 672 }
 673
 674 /*
 675  * In the dma_ops path we only have the struct device. This function
 676  * finds the corresponding IOMMU, the protection domain and the
 677  * requestor id for a given device.
 678  * If the device is not yet associated with a domain this is also done
 679  * in this function.
 680  */
 681 static int get_device_resources(struct device *dev,
 682                                 struct amd_iommu **iommu,
 683                                 struct protection_domain **domain,
 684                                 u16 *bdf)
 685 {
 686         struct dma_ops_domain *dma_dom;
 687         struct pci_dev *pcidev;
 688         u16 _bdf;
 689
 690         *iommu = NULL;
 691         *domain = NULL;
 692         *bdf = 0xffff;
 693
 694         if (dev->bus != &pci_bus_type)
 695                 return 0;
 696
 697         pcidev = to_pci_dev(dev);
 698         _bdf = calc_devid(pcidev->bus->number, pcidev->devfn);
 699
 700         /* device not translated by any IOMMU in the system? */
 701         if (_bdf > amd_iommu_last_bdf)
 702                 return 0;
 703
 704         *bdf = amd_iommu_alias_table[_bdf];
 705
 706         *iommu = amd_iommu_rlookup_table[*bdf];
 707         if (*iommu == NULL)
 708                 return 0;
 709         dma_dom = (*iommu)->default_dom;
 710         *domain = domain_for_device(*bdf);
 711         if (*domain == NULL) {
 712                 *domain = &dma_dom->domain;
 713                 set_device_domain(*iommu, *domain, *bdf);
 714                 printk(KERN_INFO "AMD IOMMU: Using protection domain %d for "
 715                                 "device ", (*domain)->id);
 716                 print_devid(_bdf, 1);
 717         }
 718
 719         return 1;
 720 }
 721
 722 /*
 723  * This is the generic map function. It maps one 4kb page at paddr to
 724  * the given address in the DMA address space for the domain.
 725  */
 726 static dma_addr_t dma_ops_domain_map(struct amd_iommu *iommu,
 727                                      struct dma_ops_domain *dom,
 728                                      unsigned long address,
 729                                      phys_addr_t paddr,
 730                                      int direction)
 731 {
 732         u64 *pte, __pte;
 733
 734         WARN_ON(address > dom->aperture_size);
 735
 736         paddr &= PAGE_MASK;
 737
 738         pte  = dom->pte_pages[IOMMU_PTE_L1_INDEX(address)];
 739         pte += IOMMU_PTE_L0_INDEX(address);
 740
 741         __pte = paddr | IOMMU_PTE_P | IOMMU_PTE_FC;
 742
 743         if (direction == DMA_TO_DEVICE)
 744                 __pte |= IOMMU_PTE_IR;
 745         else if (direction == DMA_FROM_DEVICE)
 746                 __pte |= IOMMU_PTE_IW;
 747         else if (direction == DMA_BIDIRECTIONAL)
 748                 __pte |= IOMMU_PTE_IR | IOMMU_PTE_IW;
 749
 750         WARN_ON(*pte);
 751
 752         *pte = __pte;
 753
 754         return (dma_addr_t)address;
 755 }
 756
 757 /*
 758  * The generic unmapping function for on page in the DMA address space.
 759  */
 760 static void dma_ops_domain_unmap(struct amd_iommu *iommu,
 761                                  struct dma_ops_domain *dom,
 762                                  unsigned long address)
 763 {
 764         u64 *pte;
 765
 766         if (address >= dom->aperture_size)
 767                 return;
 768
 769         WARN_ON(address & 0xfffULL || address > dom->aperture_size);
 770
 771         pte  = dom->pte_pages[IOMMU_PTE_L1_INDEX(address)];
 772         pte += IOMMU_PTE_L0_INDEX(address);
 773
 774         WARN_ON(!*pte);
 775
 776         *pte = 0ULL;
 777 }
 778
 779 /*
 780  * This function contains common code for mapping of a physically
 781  * contiguous memory region into DMA address space. It is uses by all
 782  * mapping functions provided by this IOMMU driver.
 783  * Must be called with the domain lock held.
 784  */
 785 static dma_addr_t __map_single(struct device *dev,
 786                                struct amd_iommu *iommu,
 787                                struct dma_ops_domain *dma_dom,
 788                                phys_addr_t paddr,
 789                                size_t size,
 790                                int dir)
 791 {
 792         dma_addr_t offset = paddr & ~PAGE_MASK;
 793         dma_addr_t address, start;
 794         unsigned int pages;
 795         int i;
 796
 797         pages = iommu_num_pages(paddr, size);
 798         paddr &= PAGE_MASK;
 799
 800         address = dma_ops_alloc_addresses(dev, dma_dom, pages);
 801         if (unlikely(address == bad_dma_address))
 802                 goto out;
 803
 804         start = address;
 805         for (i = 0; i < pages; ++i) {
 806                 dma_ops_domain_map(iommu, dma_dom, start, paddr, dir);
 807                 paddr += PAGE_SIZE;
 808                 start += PAGE_SIZE;
 809         }
 810         address += offset;
 811
 812         if (unlikely(dma_dom->need_flush && !iommu_fullflush)) {
 813                 iommu_flush_tlb(iommu, dma_dom->domain.id);
 814                 dma_dom->need_flush = false;
 815         } else if (unlikely(iommu_has_npcache(iommu)))
 816                 iommu_flush_pages(iommu, dma_dom->domain.id, address, size);
 817
 818 out:
 819         return address;
 820 }
 821
 822 /*
 823  * Does the reverse of the __map_single function. Must be called with
 824  * the domain lock held too
 825  */
 826 static void __unmap_single(struct amd_iommu *iommu,
 827                            struct dma_ops_domain *dma_dom,
 828                            dma_addr_t dma_addr,
 829                            size_t size,
 830                            int dir)
 831 {
 832         dma_addr_t i, start;
 833         unsigned int pages;
 834
 835         if ((dma_addr == 0) || (dma_addr + size > dma_dom->aperture_size))
 836                 return;
 837
 838         pages = iommu_num_pages(dma_addr, size);
 839         dma_addr &= PAGE_MASK;
 840         start = dma_addr;
 841
 842         for (i = 0; i < pages; ++i) {
 843                 dma_ops_domain_unmap(iommu, dma_dom, start);
 844                 start += PAGE_SIZE;
 845         }
 846
 847         dma_ops_free_addresses(dma_dom, dma_addr, pages);
 848
 849         if (iommu_fullflush)
 850                 iommu_flush_pages(iommu, dma_dom->domain.id, dma_addr, size);
 851 }
 852
 853 /*
 854  * The exported map_single function for dma_ops.
 855  */
 856 static dma_addr_t map_single(struct device *dev, phys_addr_t paddr,
 857                              size_t size, int dir)
 858 {
 859         unsigned long flags;
 860         struct amd_iommu *iommu;
 861         struct protection_domain *domain;
 862         u16 devid;
 863         dma_addr_t addr;
 864
 865         if (!check_device(dev))
 866                 return bad_dma_address;
 867
 868         get_device_resources(dev, &iommu, &domain, &devid);
 869
 870         if (iommu == NULL || domain == NULL)
 871                 /* device not handled by any AMD IOMMU */
 872                 return (dma_addr_t)paddr;
 873
 874         spin_lock_irqsave(&domain->lock, flags);
 875         addr = __map_single(dev, iommu, domain->priv, paddr, size, dir);
 876         if (addr == bad_dma_address)
 877                 goto out;
 878
 879         if (unlikely(iommu->need_sync))
 880                 iommu_completion_wait(iommu);
 881
 882 out:
 883         spin_unlock_irqrestore(&domain->lock, flags);
 884
 885         return addr;
 886 }
 887
 888 /*
 889  * The exported unmap_single function for dma_ops.
 890  */
 891 static void unmap_single(struct device *dev, dma_addr_t dma_addr,
 892                          size_t size, int dir)
 893 {
 894         unsigned long flags;
 895         struct amd_iommu *iommu;
 896         struct protection_domain *domain;
 897         u16 devid;
 898
 899         if (!check_device(dev) ||
 900             !get_device_resources(dev, &iommu, &domain, &devid))
 901                 /* device not handled by any AMD IOMMU */
 902                 return;
 903
 904         spin_lock_irqsave(&domain->lock, flags);
 905
 906         __unmap_single(iommu, domain->priv, dma_addr, size, dir);
 907
 908         if (unlikely(iommu->need_sync))
 909                 iommu_completion_wait(iommu);
 910
 911         spin_unlock_irqrestore(&domain->lock, flags);
 912 }
 913
 914 /*
 915  * This is a special map_sg function which is used if we should map a
 916  * device which is not handled by an AMD IOMMU in the system.
 917  */
 918 static int map_sg_no_iommu(struct device *dev, struct scatterlist *sglist,
 919                            int nelems, int dir)
 920 {
 921         struct scatterlist *s;
 922         int i;
 923
 924         for_each_sg(sglist, s, nelems, i) {
 925                 s->dma_address = (dma_addr_t)sg_phys(s);
 926                 s->dma_length  = s->length;
 927         }
 928
 929         return nelems;
 930 }
 931
 932 /*
 933  * The exported map_sg function for dma_ops (handles scatter-gather
 934  * lists).
 935  */
 936 static int map_sg(struct device *dev, struct scatterlist *sglist,
 937                   int nelems, int dir)
 938 {
 939         unsigned long flags;
 940         struct amd_iommu *iommu;
 941         struct protection_domain *domain;
 942         u16 devid;
 943         int i;
 944         struct scatterlist *s;
 945         phys_addr_t paddr;
 946         int mapped_elems = 0;
 947
 948         if (!check_device(dev))
 949                 return 0;
 950
 951         get_device_resources(dev, &iommu, &domain, &devid);
 952
 953         if (!iommu || !domain)
 954                 return map_sg_no_iommu(dev, sglist, nelems, dir);
 955
 956         spin_lock_irqsave(&domain->lock, flags);
 957
 958         for_each_sg(sglist, s, nelems, i) {
 959                 paddr = sg_phys(s);
 960
 961                 s->dma_address = __map_single(dev, iommu, domain->priv,
 962                                               paddr, s->length, dir);
 963
 964                 if (s->dma_address) {
 965                         s->dma_length = s->length;
 966                         mapped_elems++;
 967                 } else
 968                         goto unmap;
 969         }
 970
 971         if (unlikely(iommu->need_sync))
 972                 iommu_completion_wait(iommu);
 973
 974 out:
 975         spin_unlock_irqrestore(&domain->lock, flags);
 976
 977         return mapped_elems;
 978 unmap:
 979         for_each_sg(sglist, s, mapped_elems, i) {
 980                 if (s->dma_address)
 981                         __unmap_single(iommu, domain->priv, s->dma_address,
 982                                        s->dma_length, dir);
 983                 s->dma_address = s->dma_length = 0;
 984         }
 985
 986         mapped_elems = 0;
 987
 988         goto out;
 989 }
 990
 991 /*
 992  * The exported map_sg function for dma_ops (handles scatter-gather
 993  * lists).
 994  */
 995 static void unmap_sg(struct device *dev, struct scatterlist *sglist,
 996                      int nelems, int dir)
 997 {
 998         unsigned long flags;
 999         struct amd_iommu *iommu;
1000         struct protection_domain *domain;
1001         struct scatterlist *s;
1002         u16 devid;
1003         int i;
1004
1005         if (!check_device(dev) ||
1006             !get_device_resources(dev, &iommu, &domain, &devid))
1007                 return;
1008
1009         spin_lock_irqsave(&domain->lock, flags);
1010
1011         for_each_sg(sglist, s, nelems, i) {
1012                 __unmap_single(iommu, domain->priv, s->dma_address,
1013                                s->dma_length, dir);
1014                 s->dma_address = s->dma_length = 0;
1015         }
1016
1017         if (unlikely(iommu->need_sync))
1018                 iommu_completion_wait(iommu);
1019
1020         spin_unlock_irqrestore(&domain->lock, flags);
1021 }
1022
1023 /*
1024  * The exported alloc_coherent function for dma_ops.
1025  */
1026 static void *alloc_coherent(struct device *dev, size_t size,
1027                             dma_addr_t *dma_addr, gfp_t flag)
1028 {
1029         unsigned long flags;
1030         void *virt_addr;
1031         struct amd_iommu *iommu;
1032         struct protection_domain *domain;
1033         u16 devid;
1034         phys_addr_t paddr;
1035
1036         if (!check_device(dev))
1037                 return NULL;
1038
1039         virt_addr = (void *)__get_free_pages(flag, get_order(size));
1040         if (!virt_addr)
1041                 return 0;
1042
1043         memset(virt_addr, 0, size);
1044         paddr = virt_to_phys(virt_addr);
1045
1046         get_device_resources(dev, &iommu, &domain, &devid);
1047
1048         if (!iommu || !domain) {
1049                 *dma_addr = (dma_addr_t)paddr;
1050                 return virt_addr;
1051         }
1052
1053         spin_lock_irqsave(&domain->lock, flags);
1054
1055         *dma_addr = __map_single(dev, iommu, domain->priv, paddr,
1056                                  size, DMA_BIDIRECTIONAL);
1057
1058         if (*dma_addr == bad_dma_address) {
1059                 free_pages((unsigned long)virt_addr, get_order(size));
1060                 virt_addr = NULL;
1061                 goto out;
1062         }
1063
1064         if (unlikely(iommu->need_sync))
1065                 iommu_completion_wait(iommu);
1066
1067 out:
1068         spin_unlock_irqrestore(&domain->lock, flags);
1069
1070         return virt_addr;
1071 }
1072
1073 /*
1074  * The exported free_coherent function for dma_ops.
1075  */
1076 static void free_coherent(struct device *dev, size_t size,
1077                           void *virt_addr, dma_addr_t dma_addr)
1078 {
1079         unsigned long flags;
1080         struct amd_iommu *iommu;
1081         struct protection_domain *domain;
1082         u16 devid;
1083
1084         if (!check_device(dev))
1085                 return;
1086
1087         get_device_resources(dev, &iommu, &domain, &devid);
1088
1089         if (!iommu || !domain)
1090                 goto free_mem;
1091
1092         spin_lock_irqsave(&domain->lock, flags);
1093
1094         __unmap_single(iommu, domain->priv, dma_addr, size, DMA_BIDIRECTIONAL);
1095
1096         if (unlikely(iommu->need_sync))
1097                 iommu_completion_wait(iommu);
1098
1099         spin_unlock_irqrestore(&domain->lock, flags);
1100
1101 free_mem:
1102         free_pages((unsigned long)virt_addr, get_order(size));
1103 }
1104
1105 /*
1106  * The function for pre-allocating protection domains.
1107  *
1108  * If the driver core informs the DMA layer if a driver grabs a device
1109  * we don't need to preallocate the protection domains anymore.
1110  * For now we have to.
1111  */
1112 void prealloc_protection_domains(void)
1113 {
1114         struct pci_dev *dev = NULL;
1115         struct dma_ops_domain *dma_dom;
1116         struct amd_iommu *iommu;
1117         int order = amd_iommu_aperture_order;
1118         u16 devid;
1119
1120         while ((dev = pci_get_device(PCI_ANY_ID, PCI_ANY_ID, dev)) != NULL) {
1121                 devid = (dev->bus->number << 8) | dev->devfn;
1122                 if (devid > amd_iommu_last_bdf)
1123                         continue;
1124                 devid = amd_iommu_alias_table[devid];
1125                 if (domain_for_device(devid))
1126                         continue;
1127                 iommu = amd_iommu_rlookup_table[devid];
1128                 if (!iommu)
1129                         continue;
1130                 dma_dom = dma_ops_domain_alloc(iommu, order);
1131                 if (!dma_dom)
1132                         continue;
1133                 init_unity_mappings_for_device(dma_dom, devid);
1134                 set_device_domain(iommu, &dma_dom->domain, devid);
1135                 printk(KERN_INFO "AMD IOMMU: Allocated domain %d for device ",
1136                        dma_dom->domain.id);
1137                 print_devid(devid, 1);
1138         }
1139 }
1140
1141 static struct dma_mapping_ops amd_iommu_dma_ops = {
1142         .alloc_coherent = alloc_coherent,
1143         .free_coherent = free_coherent,
1144         .map_single = map_single,
1145         .unmap_single = unmap_single,
1146         .map_sg = map_sg,
1147         .unmap_sg = unmap_sg,
1148 };
1149
1150 /*
1151  * The function which clues the AMD IOMMU driver into dma_ops.
1152  */
1153 int __init amd_iommu_init_dma_ops(void)
1154 {
1155         struct amd_iommu *iommu;
1156         int order = amd_iommu_aperture_order;
1157         int ret;
1158
1159         /*
1160          * first allocate a default protection domain for every IOMMU we
1161          * found in the system. Devices not assigned to any other
1162          * protection domain will be assigned to the default one.
1163          */
1164         list_for_each_entry(iommu, &amd_iommu_list, list) {
1165                 iommu->default_dom = dma_ops_domain_alloc(iommu, order);
1166                 if (iommu->default_dom == NULL)
1167                         return -ENOMEM;
1168                 ret = iommu_init_unity_mappings(iommu);
1169                 if (ret)
1170                         goto free_domains;
1171         }
1172
1173         /*
1174          * If device isolation is enabled, pre-allocate the protection
1175          * domains for each device.
1176          */
1177         if (amd_iommu_isolate)
1178                 prealloc_protection_domains();
1179
1180         iommu_detected = 1;
1181         force_iommu = 1;
1182         bad_dma_address = 0;
1183 #ifdef CONFIG_GART_IOMMU
1184         gart_iommu_aperture_disabled = 1;
1185         gart_iommu_aperture = 0;
1186 #endif
1187
1188         /* Make the driver finally visible to the drivers */
1189         dma_ops = &amd_iommu_dma_ops;
1190
1191         return 0;
1192
1193 free_domains:
1194
1195         list_for_each_entry(iommu, &amd_iommu_list, list) {
1196                 if (iommu->default_dom)
1197                         dma_ops_domain_free(iommu->default_dom);
1198         }
1199
1200         return ret;
1201 }