SAFE public projects git trees. - safe/jmp/linux-2.6/blob - arch/x86/kernel/amd_iommu.c

   1 /*
   2  * Copyright (C) 2007-2008 Advanced Micro Devices, Inc.
   3  * Author: Joerg Roedel <joerg.roedel@amd.com>
   4  *         Leo Duran <leo.duran@amd.com>
   5  *
   6  * This program is free software; you can redistribute it and/or modify it
   7  * under the terms of the GNU General Public License version 2 as published
   8  * by the Free Software Foundation.
   9  *
  10  * This program is distributed in the hope that it will be useful,
  11  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13  * GNU General Public License for more details.
  14  *
  15  * You should have received a copy of the GNU General Public License
  16  * along with this program; if not, write to the Free Software
  17  * Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307 USA
  18  */
  19
  20 #include <linux/pci.h>
  21 #include <linux/gfp.h>
  22 #include <linux/bitops.h>
  23 #include <linux/scatterlist.h>
  24 #include <linux/iommu-helper.h>
  25 #include <asm/proto.h>
  26 #include <asm/iommu.h>
  27 #include <asm/gart.h>
  28 #include <asm/amd_iommu_types.h>
  29 #include <asm/amd_iommu.h>
  30
  31 #define CMD_SET_TYPE(cmd, t) ((cmd)->data[1] |= ((t) << 28))
  32
  33 #define EXIT_LOOP_COUNT 10000000
  34
  35 static DEFINE_RWLOCK(amd_iommu_devtable_lock);
  36
  37 /* A list of preallocated protection domains */
  38 static LIST_HEAD(iommu_pd_list);
  39 static DEFINE_SPINLOCK(iommu_pd_list_lock);
  40
  41 /*
  42  * general struct to manage commands send to an IOMMU
  43  */
  44 struct iommu_cmd {
  45         u32 data[4];
  46 };
  47
  48 static int dma_ops_unity_map(struct dma_ops_domain *dma_dom,
  49                              struct unity_map_entry *e);
  50
  51 /* returns !0 if the IOMMU is caching non-present entries in its TLB */
  52 static int iommu_has_npcache(struct amd_iommu *iommu)
  53 {
  54         return iommu->cap & (1UL << IOMMU_CAP_NPCACHE);
  55 }
  56
  57 /****************************************************************************
  58  *
  59  * Interrupt handling functions
  60  *
  61  ****************************************************************************/
  62
  63 static void iommu_print_event(void *__evt)
  64 {
  65         u32 *event = __evt;
  66         int type  = (event[1] >> EVENT_TYPE_SHIFT)  & EVENT_TYPE_MASK;
  67         int devid = (event[0] >> EVENT_DEVID_SHIFT) & EVENT_DEVID_MASK;
  68         int domid = (event[1] >> EVENT_DOMID_SHIFT) & EVENT_DOMID_MASK;
  69         int flags = (event[1] >> EVENT_FLAGS_SHIFT) & EVENT_FLAGS_MASK;
  70         u64 address = (u64)(((u64)event[3]) << 32) | event[2];
  71
  72         printk(KERN_ERR "AMD IOMMU: Event logged [");
  73
  74         switch (type) {
  75         case EVENT_TYPE_ILL_DEV:
  76                 printk("ILLEGAL_DEV_TABLE_ENTRY device=%02x:%02x.%x "
  77                        "address=0x%016llx flags=0x%04x]\n",
  78                        PCI_BUS(devid), PCI_SLOT(devid), PCI_FUNC(devid),
  79                        address, flags);
  80                 break;
  81         case EVENT_TYPE_IO_FAULT:
  82                 printk("IO_PAGE_FAULT device=%02x:%02x.%x "
  83                        "domain=0x%04x address=0x%016llx flags=0x%04x]\n",
  84                        PCI_BUS(devid), PCI_SLOT(devid), PCI_FUNC(devid),
  85                        domid, address, flags);
  86                 break;
  87         case EVENT_TYPE_DEV_TAB_ERR:
  88                 printk("DEV_TAB_HARDWARE_ERROR device=%02x:%02x.%x "
  89                        "address=0x%016llx flags=0x%04x]\n",
  90                        PCI_BUS(devid), PCI_SLOT(devid), PCI_FUNC(devid),
  91                        address, flags);
  92                 break;
  93         case EVENT_TYPE_PAGE_TAB_ERR:
  94                 printk("PAGE_TAB_HARDWARE_ERROR device=%02x:%02x.%x "
  95                        "domain=0x%04x address=0x%016llx flags=0x%04x]\n",
  96                        PCI_BUS(devid), PCI_SLOT(devid), PCI_FUNC(devid),
  97                        domid, address, flags);
  98                 break;
  99         case EVENT_TYPE_ILL_CMD:
 100                 printk("ILLEGAL_COMMAND_ERROR address=0x%016llx]\n", address);
 101                 break;
 102         case EVENT_TYPE_CMD_HARD_ERR:
 103                 printk("COMMAND_HARDWARE_ERROR address=0x%016llx "
 104                        "flags=0x%04x]\n", address, flags);
 105                 break;
 106         case EVENT_TYPE_IOTLB_INV_TO:
 107                 printk("IOTLB_INV_TIMEOUT device=%02x:%02x.%x "
 108                        "address=0x%016llx]\n",
 109                        PCI_BUS(devid), PCI_SLOT(devid), PCI_FUNC(devid),
 110                        address);
 111                 break;
 112         case EVENT_TYPE_INV_DEV_REQ:
 113                 printk("INVALID_DEVICE_REQUEST device=%02x:%02x.%x "
 114                        "address=0x%016llx flags=0x%04x]\n",
 115                        PCI_BUS(devid), PCI_SLOT(devid), PCI_FUNC(devid),
 116                        address, flags);
 117                 break;
 118         default:
 119                 printk(KERN_ERR "UNKNOWN type=0x%02x]\n", type);
 120         }
 121 }
 122
 123 static void iommu_poll_events(struct amd_iommu *iommu)
 124 {
 125         u32 head, tail;
 126         unsigned long flags;
 127
 128         spin_lock_irqsave(&iommu->lock, flags);
 129
 130         head = readl(iommu->mmio_base + MMIO_EVT_HEAD_OFFSET);
 131         tail = readl(iommu->mmio_base + MMIO_EVT_TAIL_OFFSET);
 132
 133         while (head != tail) {
 134                 iommu_print_event(iommu->evt_buf + head);
 135                 head = (head + EVENT_ENTRY_SIZE) % iommu->evt_buf_size;
 136         }
 137
 138         writel(head, iommu->mmio_base + MMIO_EVT_HEAD_OFFSET);
 139
 140         spin_unlock_irqrestore(&iommu->lock, flags);
 141 }
 142
 143 irqreturn_t amd_iommu_int_handler(int irq, void *data)
 144 {
 145         struct amd_iommu *iommu;
 146
 147         list_for_each_entry(iommu, &amd_iommu_list, list)
 148                 iommu_poll_events(iommu);
 149
 150         return IRQ_HANDLED;
 151 }
 152
 153 /****************************************************************************
 154  *
 155  * IOMMU command queuing functions
 156  *
 157  ****************************************************************************/
 158
 159 /*
 160  * Writes the command to the IOMMUs command buffer and informs the
 161  * hardware about the new command. Must be called with iommu->lock held.
 162  */
 163 static int __iommu_queue_command(struct amd_iommu *iommu, struct iommu_cmd *cmd)
 164 {
 165         u32 tail, head;
 166         u8 *target;
 167
 168         tail = readl(iommu->mmio_base + MMIO_CMD_TAIL_OFFSET);
 169         target = iommu->cmd_buf + tail;
 170         memcpy_toio(target, cmd, sizeof(*cmd));
 171         tail = (tail + sizeof(*cmd)) % iommu->cmd_buf_size;
 172         head = readl(iommu->mmio_base + MMIO_CMD_HEAD_OFFSET);
 173         if (tail == head)
 174                 return -ENOMEM;
 175         writel(tail, iommu->mmio_base + MMIO_CMD_TAIL_OFFSET);
 176
 177         return 0;
 178 }
 179
 180 /*
 181  * General queuing function for commands. Takes iommu->lock and calls
 182  * __iommu_queue_command().
 183  */
 184 static int iommu_queue_command(struct amd_iommu *iommu, struct iommu_cmd *cmd)
 185 {
 186         unsigned long flags;
 187         int ret;
 188
 189         spin_lock_irqsave(&iommu->lock, flags);
 190         ret = __iommu_queue_command(iommu, cmd);
 191         if (!ret)
 192                 iommu->need_sync = 1;
 193         spin_unlock_irqrestore(&iommu->lock, flags);
 194
 195         return ret;
 196 }
 197
 198 /*
 199  * This function waits until an IOMMU has completed a completion
 200  * wait command
 201  */
 202 static void __iommu_wait_for_completion(struct amd_iommu *iommu)
 203 {
 204         int ready = 0;
 205         unsigned status = 0;
 206         unsigned long i = 0;
 207
 208         while (!ready && (i < EXIT_LOOP_COUNT)) {
 209                 ++i;
 210                 /* wait for the bit to become one */
 211                 status = readl(iommu->mmio_base + MMIO_STATUS_OFFSET);
 212                 ready = status & MMIO_STATUS_COM_WAIT_INT_MASK;
 213         }
 214
 215         /* set bit back to zero */
 216         status &= ~MMIO_STATUS_COM_WAIT_INT_MASK;
 217         writel(status, iommu->mmio_base + MMIO_STATUS_OFFSET);
 218
 219         if (unlikely(i == EXIT_LOOP_COUNT))
 220                 panic("AMD IOMMU: Completion wait loop failed\n");
 221 }
 222
 223 /*
 224  * This function queues a completion wait command into the command
 225  * buffer of an IOMMU
 226  */
 227 static int __iommu_completion_wait(struct amd_iommu *iommu)
 228 {
 229         struct iommu_cmd cmd;
 230
 231          memset(&cmd, 0, sizeof(cmd));
 232          cmd.data[0] = CMD_COMPL_WAIT_INT_MASK;
 233          CMD_SET_TYPE(&cmd, CMD_COMPL_WAIT);
 234
 235          return __iommu_queue_command(iommu, &cmd);
 236 }
 237
 238 /*
 239  * This function is called whenever we need to ensure that the IOMMU has
 240  * completed execution of all commands we sent. It sends a
 241  * COMPLETION_WAIT command and waits for it to finish. The IOMMU informs
 242  * us about that by writing a value to a physical address we pass with
 243  * the command.
 244  */
 245 static int iommu_completion_wait(struct amd_iommu *iommu)
 246 {
 247         int ret = 0;
 248         unsigned long flags;
 249
 250         spin_lock_irqsave(&iommu->lock, flags);
 251
 252         if (!iommu->need_sync)
 253                 goto out;
 254
 255         ret = __iommu_completion_wait(iommu);
 256
 257         iommu->need_sync = 0;
 258
 259         if (ret)
 260                 goto out;
 261
 262         __iommu_wait_for_completion(iommu);
 263
 264 out:
 265         spin_unlock_irqrestore(&iommu->lock, flags);
 266
 267         return 0;
 268 }
 269
 270 /*
 271  * Command send function for invalidating a device table entry
 272  */
 273 static int iommu_queue_inv_dev_entry(struct amd_iommu *iommu, u16 devid)
 274 {
 275         struct iommu_cmd cmd;
 276         int ret;
 277
 278         BUG_ON(iommu == NULL);
 279
 280         memset(&cmd, 0, sizeof(cmd));
 281         CMD_SET_TYPE(&cmd, CMD_INV_DEV_ENTRY);
 282         cmd.data[0] = devid;
 283
 284         ret = iommu_queue_command(iommu, &cmd);
 285
 286         return ret;
 287 }
 288
 289 static void __iommu_build_inv_iommu_pages(struct iommu_cmd *cmd, u64 address,
 290                                           u16 domid, int pde, int s)
 291 {
 292         memset(cmd, 0, sizeof(*cmd));
 293         address &= PAGE_MASK;
 294         CMD_SET_TYPE(cmd, CMD_INV_IOMMU_PAGES);
 295         cmd->data[1] |= domid;
 296         cmd->data[2] = lower_32_bits(address);
 297         cmd->data[3] = upper_32_bits(address);
 298         if (s) /* size bit - we flush more than one 4kb page */
 299                 cmd->data[2] |= CMD_INV_IOMMU_PAGES_SIZE_MASK;
 300         if (pde) /* PDE bit - we wan't flush everything not only the PTEs */
 301                 cmd->data[2] |= CMD_INV_IOMMU_PAGES_PDE_MASK;
 302 }
 303
 304 /*
 305  * Generic command send function for invalidaing TLB entries
 306  */
 307 static int iommu_queue_inv_iommu_pages(struct amd_iommu *iommu,
 308                 u64 address, u16 domid, int pde, int s)
 309 {
 310         struct iommu_cmd cmd;
 311         int ret;
 312
 313         __iommu_build_inv_iommu_pages(&cmd, address, domid, pde, s);
 314
 315         ret = iommu_queue_command(iommu, &cmd);
 316
 317         return ret;
 318 }
 319
 320 /*
 321  * TLB invalidation function which is called from the mapping functions.
 322  * It invalidates a single PTE if the range to flush is within a single
 323  * page. Otherwise it flushes the whole TLB of the IOMMU.
 324  */
 325 static int iommu_flush_pages(struct amd_iommu *iommu, u16 domid,
 326                 u64 address, size_t size)
 327 {
 328         int s = 0;
 329         unsigned pages = iommu_num_pages(address, size, PAGE_SIZE);
 330
 331         address &= PAGE_MASK;
 332
 333         if (pages > 1) {
 334                 /*
 335                  * If we have to flush more than one page, flush all
 336                  * TLB entries for this domain
 337                  */
 338                 address = CMD_INV_IOMMU_ALL_PAGES_ADDRESS;
 339                 s = 1;
 340         }
 341
 342         iommu_queue_inv_iommu_pages(iommu, address, domid, 0, s);
 343
 344         return 0;
 345 }
 346
 347 /* Flush the whole IO/TLB for a given protection domain */
 348 static void iommu_flush_tlb(struct amd_iommu *iommu, u16 domid)
 349 {
 350         u64 address = CMD_INV_IOMMU_ALL_PAGES_ADDRESS;
 351
 352         iommu_queue_inv_iommu_pages(iommu, address, domid, 0, 1);
 353 }
 354
 355 /****************************************************************************
 356  *
 357  * The functions below are used the create the page table mappings for
 358  * unity mapped regions.
 359  *
 360  ****************************************************************************/
 361
 362 /*
 363  * Generic mapping functions. It maps a physical address into a DMA
 364  * address space. It allocates the page table pages if necessary.
 365  * In the future it can be extended to a generic mapping function
 366  * supporting all features of AMD IOMMU page tables like level skipping
 367  * and full 64 bit address spaces.
 368  */
 369 static int iommu_map_page(struct protection_domain *dom,
 370                           unsigned long bus_addr,
 371                           unsigned long phys_addr,
 372                           int prot)
 373 {
 374         u64 __pte, *pte, *page;
 375
 376         bus_addr  = PAGE_ALIGN(bus_addr);
 377         phys_addr = PAGE_ALIGN(phys_addr);
 378
 379         /* only support 512GB address spaces for now */
 380         if (bus_addr > IOMMU_MAP_SIZE_L3 || !(prot & IOMMU_PROT_MASK))
 381                 return -EINVAL;
 382
 383         pte = &dom->pt_root[IOMMU_PTE_L2_INDEX(bus_addr)];
 384
 385         if (!IOMMU_PTE_PRESENT(*pte)) {
 386                 page = (u64 *)get_zeroed_page(GFP_KERNEL);
 387                 if (!page)
 388                         return -ENOMEM;
 389                 *pte = IOMMU_L2_PDE(virt_to_phys(page));
 390         }
 391
 392         pte = IOMMU_PTE_PAGE(*pte);
 393         pte = &pte[IOMMU_PTE_L1_INDEX(bus_addr)];
 394
 395         if (!IOMMU_PTE_PRESENT(*pte)) {
 396                 page = (u64 *)get_zeroed_page(GFP_KERNEL);
 397                 if (!page)
 398                         return -ENOMEM;
 399                 *pte = IOMMU_L1_PDE(virt_to_phys(page));
 400         }
 401
 402         pte = IOMMU_PTE_PAGE(*pte);
 403         pte = &pte[IOMMU_PTE_L0_INDEX(bus_addr)];
 404
 405         if (IOMMU_PTE_PRESENT(*pte))
 406                 return -EBUSY;
 407
 408         __pte = phys_addr | IOMMU_PTE_P;
 409         if (prot & IOMMU_PROT_IR)
 410                 __pte |= IOMMU_PTE_IR;
 411         if (prot & IOMMU_PROT_IW)
 412                 __pte |= IOMMU_PTE_IW;
 413
 414         *pte = __pte;
 415
 416         return 0;
 417 }
 418
 419 /*
 420  * This function checks if a specific unity mapping entry is needed for
 421  * this specific IOMMU.
 422  */
 423 static int iommu_for_unity_map(struct amd_iommu *iommu,
 424                                struct unity_map_entry *entry)
 425 {
 426         u16 bdf, i;
 427
 428         for (i = entry->devid_start; i <= entry->devid_end; ++i) {
 429                 bdf = amd_iommu_alias_table[i];
 430                 if (amd_iommu_rlookup_table[bdf] == iommu)
 431                         return 1;
 432         }
 433
 434         return 0;
 435 }
 436
 437 /*
 438  * Init the unity mappings for a specific IOMMU in the system
 439  *
 440  * Basically iterates over all unity mapping entries and applies them to
 441  * the default domain DMA of that IOMMU if necessary.
 442  */
 443 static int iommu_init_unity_mappings(struct amd_iommu *iommu)
 444 {
 445         struct unity_map_entry *entry;
 446         int ret;
 447
 448         list_for_each_entry(entry, &amd_iommu_unity_map, list) {
 449                 if (!iommu_for_unity_map(iommu, entry))
 450                         continue;
 451                 ret = dma_ops_unity_map(iommu->default_dom, entry);
 452                 if (ret)
 453                         return ret;
 454         }
 455
 456         return 0;
 457 }
 458
 459 /*
 460  * This function actually applies the mapping to the page table of the
 461  * dma_ops domain.
 462  */
 463 static int dma_ops_unity_map(struct dma_ops_domain *dma_dom,
 464                              struct unity_map_entry *e)
 465 {
 466         u64 addr;
 467         int ret;
 468
 469         for (addr = e->address_start; addr < e->address_end;
 470              addr += PAGE_SIZE) {
 471                 ret = iommu_map_page(&dma_dom->domain, addr, addr, e->prot);
 472                 if (ret)
 473                         return ret;
 474                 /*
 475                  * if unity mapping is in aperture range mark the page
 476                  * as allocated in the aperture
 477                  */
 478                 if (addr < dma_dom->aperture_size)
 479                         __set_bit(addr >> PAGE_SHIFT, dma_dom->bitmap);
 480         }
 481
 482         return 0;
 483 }
 484
 485 /*
 486  * Inits the unity mappings required for a specific device
 487  */
 488 static int init_unity_mappings_for_device(struct dma_ops_domain *dma_dom,
 489                                           u16 devid)
 490 {
 491         struct unity_map_entry *e;
 492         int ret;
 493
 494         list_for_each_entry(e, &amd_iommu_unity_map, list) {
 495                 if (!(devid >= e->devid_start && devid <= e->devid_end))
 496                         continue;
 497                 ret = dma_ops_unity_map(dma_dom, e);
 498                 if (ret)
 499                         return ret;
 500         }
 501
 502         return 0;
 503 }
 504
 505 /****************************************************************************
 506  *
 507  * The next functions belong to the address allocator for the dma_ops
 508  * interface functions. They work like the allocators in the other IOMMU
 509  * drivers. Its basically a bitmap which marks the allocated pages in
 510  * the aperture. Maybe it could be enhanced in the future to a more
 511  * efficient allocator.
 512  *
 513  ****************************************************************************/
 514
 515 /*
 516  * The address allocator core function.
 517  *
 518  * called with domain->lock held
 519  */
 520 static unsigned long dma_ops_alloc_addresses(struct device *dev,
 521                                              struct dma_ops_domain *dom,
 522                                              unsigned int pages,
 523                                              unsigned long align_mask,
 524                                              u64 dma_mask)
 525 {
 526         unsigned long limit;
 527         unsigned long address;
 528         unsigned long boundary_size;
 529
 530         boundary_size = ALIGN(dma_get_seg_boundary(dev) + 1,
 531                         PAGE_SIZE) >> PAGE_SHIFT;
 532         limit = iommu_device_max_index(dom->aperture_size >> PAGE_SHIFT, 0,
 533                                        dma_mask >> PAGE_SHIFT);
 534
 535         if (dom->next_bit >= limit) {
 536                 dom->next_bit = 0;
 537                 dom->need_flush = true;
 538         }
 539
 540         address = iommu_area_alloc(dom->bitmap, limit, dom->next_bit, pages,
 541                                    0 , boundary_size, align_mask);
 542         if (address == -1) {
 543                 address = iommu_area_alloc(dom->bitmap, limit, 0, pages,
 544                                 0, boundary_size, align_mask);
 545                 dom->need_flush = true;
 546         }
 547
 548         if (likely(address != -1)) {
 549                 dom->next_bit = address + pages;
 550                 address <<= PAGE_SHIFT;
 551         } else
 552                 address = bad_dma_address;
 553
 554         WARN_ON((address + (PAGE_SIZE*pages)) > dom->aperture_size);
 555
 556         return address;
 557 }
 558
 559 /*
 560  * The address free function.
 561  *
 562  * called with domain->lock held
 563  */
 564 static void dma_ops_free_addresses(struct dma_ops_domain *dom,
 565                                    unsigned long address,
 566                                    unsigned int pages)
 567 {
 568         address >>= PAGE_SHIFT;
 569         iommu_area_free(dom->bitmap, address, pages);
 570
 571         if (address >= dom->next_bit)
 572                 dom->need_flush = true;
 573 }
 574
 575 /****************************************************************************
 576  *
 577  * The next functions belong to the domain allocation. A domain is
 578  * allocated for every IOMMU as the default domain. If device isolation
 579  * is enabled, every device get its own domain. The most important thing
 580  * about domains is the page table mapping the DMA address space they
 581  * contain.
 582  *
 583  ****************************************************************************/
 584
 585 static u16 domain_id_alloc(void)
 586 {
 587         unsigned long flags;
 588         int id;
 589
 590         write_lock_irqsave(&amd_iommu_devtable_lock, flags);
 591         id = find_first_zero_bit(amd_iommu_pd_alloc_bitmap, MAX_DOMAIN_ID);
 592         BUG_ON(id == 0);
 593         if (id > 0 && id < MAX_DOMAIN_ID)
 594                 __set_bit(id, amd_iommu_pd_alloc_bitmap);
 595         else
 596                 id = 0;
 597         write_unlock_irqrestore(&amd_iommu_devtable_lock, flags);
 598
 599         return id;
 600 }
 601
 602 #ifdef CONFIG_IOMMU_API
 603 static void domain_id_free(int id)
 604 {
 605         unsigned long flags;
 606
 607         write_lock_irqsave(&amd_iommu_devtable_lock, flags);
 608         if (id > 0 && id < MAX_DOMAIN_ID)
 609                 __clear_bit(id, amd_iommu_pd_alloc_bitmap);
 610         write_unlock_irqrestore(&amd_iommu_devtable_lock, flags);
 611 }
 612 #endif
 613
 614 /*
 615  * Used to reserve address ranges in the aperture (e.g. for exclusion
 616  * ranges.
 617  */
 618 static void dma_ops_reserve_addresses(struct dma_ops_domain *dom,
 619                                       unsigned long start_page,
 620                                       unsigned int pages)
 621 {
 622         unsigned int last_page = dom->aperture_size >> PAGE_SHIFT;
 623
 624         if (start_page + pages > last_page)
 625                 pages = last_page - start_page;
 626
 627         iommu_area_reserve(dom->bitmap, start_page, pages);
 628 }
 629
 630 static void free_pagetable(struct protection_domain *domain)
 631 {
 632         int i, j;
 633         u64 *p1, *p2, *p3;
 634
 635         p1 = domain->pt_root;
 636
 637         if (!p1)
 638                 return;
 639
 640         for (i = 0; i < 512; ++i) {
 641                 if (!IOMMU_PTE_PRESENT(p1[i]))
 642                         continue;
 643
 644                 p2 = IOMMU_PTE_PAGE(p1[i]);
 645                 for (j = 0; j < 512; ++j) {
 646                         if (!IOMMU_PTE_PRESENT(p2[j]))
 647                                 continue;
 648                         p3 = IOMMU_PTE_PAGE(p2[j]);
 649                         free_page((unsigned long)p3);
 650                 }
 651
 652                 free_page((unsigned long)p2);
 653         }
 654
 655         free_page((unsigned long)p1);
 656
 657         domain->pt_root = NULL;
 658 }
 659
 660 /*
 661  * Free a domain, only used if something went wrong in the
 662  * allocation path and we need to free an already allocated page table
 663  */
 664 static void dma_ops_domain_free(struct dma_ops_domain *dom)
 665 {
 666         if (!dom)
 667                 return;
 668
 669         free_pagetable(&dom->domain);
 670
 671         kfree(dom->pte_pages);
 672
 673         kfree(dom->bitmap);
 674
 675         kfree(dom);
 676 }
 677
 678 /*
 679  * Allocates a new protection domain usable for the dma_ops functions.
 680  * It also intializes the page table and the address allocator data
 681  * structures required for the dma_ops interface
 682  */
 683 static struct dma_ops_domain *dma_ops_domain_alloc(struct amd_iommu *iommu,
 684                                                    unsigned order)
 685 {
 686         struct dma_ops_domain *dma_dom;
 687         unsigned i, num_pte_pages;
 688         u64 *l2_pde;
 689         u64 address;
 690
 691         /*
 692          * Currently the DMA aperture must be between 32 MB and 1GB in size
 693          */
 694         if ((order < 25) || (order > 30))
 695                 return NULL;
 696
 697         dma_dom = kzalloc(sizeof(struct dma_ops_domain), GFP_KERNEL);
 698         if (!dma_dom)
 699                 return NULL;
 700
 701         spin_lock_init(&dma_dom->domain.lock);
 702
 703         dma_dom->domain.id = domain_id_alloc();
 704         if (dma_dom->domain.id == 0)
 705                 goto free_dma_dom;
 706         dma_dom->domain.mode = PAGE_MODE_3_LEVEL;
 707         dma_dom->domain.pt_root = (void *)get_zeroed_page(GFP_KERNEL);
 708         dma_dom->domain.priv = dma_dom;
 709         if (!dma_dom->domain.pt_root)
 710                 goto free_dma_dom;
 711         dma_dom->aperture_size = (1ULL << order);
 712         dma_dom->bitmap = kzalloc(dma_dom->aperture_size / (PAGE_SIZE * 8),
 713                                   GFP_KERNEL);
 714         if (!dma_dom->bitmap)
 715                 goto free_dma_dom;
 716         /*
 717          * mark the first page as allocated so we never return 0 as
 718          * a valid dma-address. So we can use 0 as error value
 719          */
 720         dma_dom->bitmap[0] = 1;
 721         dma_dom->next_bit = 0;
 722
 723         dma_dom->need_flush = false;
 724         dma_dom->target_dev = 0xffff;
 725
 726         /* Intialize the exclusion range if necessary */
 727         if (iommu->exclusion_start &&
 728             iommu->exclusion_start < dma_dom->aperture_size) {
 729                 unsigned long startpage = iommu->exclusion_start >> PAGE_SHIFT;
 730                 int pages = iommu_num_pages(iommu->exclusion_start,
 731                                             iommu->exclusion_length,
 732                                             PAGE_SIZE);
 733                 dma_ops_reserve_addresses(dma_dom, startpage, pages);
 734         }
 735
 736         /*
 737          * At the last step, build the page tables so we don't need to
 738          * allocate page table pages in the dma_ops mapping/unmapping
 739          * path.
 740          */
 741         num_pte_pages = dma_dom->aperture_size / (PAGE_SIZE * 512);
 742         dma_dom->pte_pages = kzalloc(num_pte_pages * sizeof(void *),
 743                         GFP_KERNEL);
 744         if (!dma_dom->pte_pages)
 745                 goto free_dma_dom;
 746
 747         l2_pde = (u64 *)get_zeroed_page(GFP_KERNEL);
 748         if (l2_pde == NULL)
 749                 goto free_dma_dom;
 750
 751         dma_dom->domain.pt_root[0] = IOMMU_L2_PDE(virt_to_phys(l2_pde));
 752
 753         for (i = 0; i < num_pte_pages; ++i) {
 754                 dma_dom->pte_pages[i] = (u64 *)get_zeroed_page(GFP_KERNEL);
 755                 if (!dma_dom->pte_pages[i])
 756                         goto free_dma_dom;
 757                 address = virt_to_phys(dma_dom->pte_pages[i]);
 758                 l2_pde[i] = IOMMU_L1_PDE(address);
 759         }
 760
 761         return dma_dom;
 762
 763 free_dma_dom:
 764         dma_ops_domain_free(dma_dom);
 765
 766         return NULL;
 767 }
 768
 769 /*
 770  * Find out the protection domain structure for a given PCI device. This
 771  * will give us the pointer to the page table root for example.
 772  */
 773 static struct protection_domain *domain_for_device(u16 devid)
 774 {
 775         struct protection_domain *dom;
 776         unsigned long flags;
 777
 778         read_lock_irqsave(&amd_iommu_devtable_lock, flags);
 779         dom = amd_iommu_pd_table[devid];
 780         read_unlock_irqrestore(&amd_iommu_devtable_lock, flags);
 781
 782         return dom;
 783 }
 784
 785 /*
 786  * If a device is not yet associated with a domain, this function does
 787  * assigns it visible for the hardware
 788  */
 789 static void set_device_domain(struct amd_iommu *iommu,
 790                               struct protection_domain *domain,
 791                               u16 devid)
 792 {
 793         unsigned long flags;
 794
 795         u64 pte_root = virt_to_phys(domain->pt_root);
 796
 797         pte_root |= (domain->mode & DEV_ENTRY_MODE_MASK)
 798                     << DEV_ENTRY_MODE_SHIFT;
 799         pte_root |= IOMMU_PTE_IR | IOMMU_PTE_IW | IOMMU_PTE_P | IOMMU_PTE_TV;
 800
 801         write_lock_irqsave(&amd_iommu_devtable_lock, flags);
 802         amd_iommu_dev_table[devid].data[0] = lower_32_bits(pte_root);
 803         amd_iommu_dev_table[devid].data[1] = upper_32_bits(pte_root);
 804         amd_iommu_dev_table[devid].data[2] = domain->id;
 805
 806         amd_iommu_pd_table[devid] = domain;
 807         write_unlock_irqrestore(&amd_iommu_devtable_lock, flags);
 808
 809         iommu_queue_inv_dev_entry(iommu, devid);
 810 }
 811
 812 /*****************************************************************************
 813  *
 814  * The next functions belong to the dma_ops mapping/unmapping code.
 815  *
 816  *****************************************************************************/
 817
 818 /*
 819  * This function checks if the driver got a valid device from the caller to
 820  * avoid dereferencing invalid pointers.
 821  */
 822 static bool check_device(struct device *dev)
 823 {
 824         if (!dev || !dev->dma_mask)
 825                 return false;
 826
 827         return true;
 828 }
 829
 830 /*
 831  * In this function the list of preallocated protection domains is traversed to
 832  * find the domain for a specific device
 833  */
 834 static struct dma_ops_domain *find_protection_domain(u16 devid)
 835 {
 836         struct dma_ops_domain *entry, *ret = NULL;
 837         unsigned long flags;
 838
 839         if (list_empty(&iommu_pd_list))
 840                 return NULL;
 841
 842         spin_lock_irqsave(&iommu_pd_list_lock, flags);
 843
 844         list_for_each_entry(entry, &iommu_pd_list, list) {
 845                 if (entry->target_dev == devid) {
 846                         ret = entry;
 847                         list_del(&ret->list);
 848                         break;
 849                 }
 850         }
 851
 852         spin_unlock_irqrestore(&iommu_pd_list_lock, flags);
 853
 854         return ret;
 855 }
 856
 857 /*
 858  * In the dma_ops path we only have the struct device. This function
 859  * finds the corresponding IOMMU, the protection domain and the
 860  * requestor id for a given device.
 861  * If the device is not yet associated with a domain this is also done
 862  * in this function.
 863  */
 864 static int get_device_resources(struct device *dev,
 865                                 struct amd_iommu **iommu,
 866                                 struct protection_domain **domain,
 867                                 u16 *bdf)
 868 {
 869         struct dma_ops_domain *dma_dom;
 870         struct pci_dev *pcidev;
 871         u16 _bdf;
 872
 873         *iommu = NULL;
 874         *domain = NULL;
 875         *bdf = 0xffff;
 876
 877         if (dev->bus != &pci_bus_type)
 878                 return 0;
 879
 880         pcidev = to_pci_dev(dev);
 881         _bdf = calc_devid(pcidev->bus->number, pcidev->devfn);
 882
 883         /* device not translated by any IOMMU in the system? */
 884         if (_bdf > amd_iommu_last_bdf)
 885                 return 0;
 886
 887         *bdf = amd_iommu_alias_table[_bdf];
 888
 889         *iommu = amd_iommu_rlookup_table[*bdf];
 890         if (*iommu == NULL)
 891                 return 0;
 892         *domain = domain_for_device(*bdf);
 893         if (*domain == NULL) {
 894                 dma_dom = find_protection_domain(*bdf);
 895                 if (!dma_dom)
 896                         dma_dom = (*iommu)->default_dom;
 897                 *domain = &dma_dom->domain;
 898                 set_device_domain(*iommu, *domain, *bdf);
 899                 printk(KERN_INFO "AMD IOMMU: Using protection domain %d for "
 900                                 "device ", (*domain)->id);
 901                 print_devid(_bdf, 1);
 902         }
 903
 904         if (domain_for_device(_bdf) == NULL)
 905                 set_device_domain(*iommu, *domain, _bdf);
 906
 907         return 1;
 908 }
 909
 910 /*
 911  * This is the generic map function. It maps one 4kb page at paddr to
 912  * the given address in the DMA address space for the domain.
 913  */
 914 static dma_addr_t dma_ops_domain_map(struct amd_iommu *iommu,
 915                                      struct dma_ops_domain *dom,
 916                                      unsigned long address,
 917                                      phys_addr_t paddr,
 918                                      int direction)
 919 {
 920         u64 *pte, __pte;
 921
 922         WARN_ON(address > dom->aperture_size);
 923
 924         paddr &= PAGE_MASK;
 925
 926         pte  = dom->pte_pages[IOMMU_PTE_L1_INDEX(address)];
 927         pte += IOMMU_PTE_L0_INDEX(address);
 928
 929         __pte = paddr | IOMMU_PTE_P | IOMMU_PTE_FC;
 930
 931         if (direction == DMA_TO_DEVICE)
 932                 __pte |= IOMMU_PTE_IR;
 933         else if (direction == DMA_FROM_DEVICE)
 934                 __pte |= IOMMU_PTE_IW;
 935         else if (direction == DMA_BIDIRECTIONAL)
 936                 __pte |= IOMMU_PTE_IR | IOMMU_PTE_IW;
 937
 938         WARN_ON(*pte);
 939
 940         *pte = __pte;
 941
 942         return (dma_addr_t)address;
 943 }
 944
 945 /*
 946  * The generic unmapping function for on page in the DMA address space.
 947  */
 948 static void dma_ops_domain_unmap(struct amd_iommu *iommu,
 949                                  struct dma_ops_domain *dom,
 950                                  unsigned long address)
 951 {
 952         u64 *pte;
 953
 954         if (address >= dom->aperture_size)
 955                 return;
 956
 957         WARN_ON(address & ~PAGE_MASK || address >= dom->aperture_size);
 958
 959         pte  = dom->pte_pages[IOMMU_PTE_L1_INDEX(address)];
 960         pte += IOMMU_PTE_L0_INDEX(address);
 961
 962         WARN_ON(!*pte);
 963
 964         *pte = 0ULL;
 965 }
 966
 967 /*
 968  * This function contains common code for mapping of a physically
 969  * contiguous memory region into DMA address space. It is used by all
 970  * mapping functions provided with this IOMMU driver.
 971  * Must be called with the domain lock held.
 972  */
 973 static dma_addr_t __map_single(struct device *dev,
 974                                struct amd_iommu *iommu,
 975                                struct dma_ops_domain *dma_dom,
 976                                phys_addr_t paddr,
 977                                size_t size,
 978                                int dir,
 979                                bool align,
 980                                u64 dma_mask)
 981 {
 982         dma_addr_t offset = paddr & ~PAGE_MASK;
 983         dma_addr_t address, start;
 984         unsigned int pages;
 985         unsigned long align_mask = 0;
 986         int i;
 987
 988         pages = iommu_num_pages(paddr, size, PAGE_SIZE);
 989         paddr &= PAGE_MASK;
 990
 991         if (align)
 992                 align_mask = (1UL << get_order(size)) - 1;
 993
 994         address = dma_ops_alloc_addresses(dev, dma_dom, pages, align_mask,
 995                                           dma_mask);
 996         if (unlikely(address == bad_dma_address))
 997                 goto out;
 998
 999         start = address;
1000         for (i = 0; i < pages; ++i) {
1001                 dma_ops_domain_map(iommu, dma_dom, start, paddr, dir);
1002                 paddr += PAGE_SIZE;
1003                 start += PAGE_SIZE;
1004         }
1005         address += offset;
1006
1007         if (unlikely(dma_dom->need_flush && !amd_iommu_unmap_flush)) {
1008                 iommu_flush_tlb(iommu, dma_dom->domain.id);
1009                 dma_dom->need_flush = false;
1010         } else if (unlikely(iommu_has_npcache(iommu)))
1011                 iommu_flush_pages(iommu, dma_dom->domain.id, address, size);
1012
1013 out:
1014         return address;
1015 }
1016
1017 /*
1018  * Does the reverse of the __map_single function. Must be called with
1019  * the domain lock held too
1020  */
1021 static void __unmap_single(struct amd_iommu *iommu,
1022                            struct dma_ops_domain *dma_dom,
1023                            dma_addr_t dma_addr,
1024                            size_t size,
1025                            int dir)
1026 {
1027         dma_addr_t i, start;
1028         unsigned int pages;
1029
1030         if ((dma_addr == bad_dma_address) ||
1031             (dma_addr + size > dma_dom->aperture_size))
1032                 return;
1033
1034         pages = iommu_num_pages(dma_addr, size, PAGE_SIZE);
1035         dma_addr &= PAGE_MASK;
1036         start = dma_addr;
1037
1038         for (i = 0; i < pages; ++i) {
1039                 dma_ops_domain_unmap(iommu, dma_dom, start);
1040                 start += PAGE_SIZE;
1041         }
1042
1043         dma_ops_free_addresses(dma_dom, dma_addr, pages);
1044
1045         if (amd_iommu_unmap_flush || dma_dom->need_flush) {
1046                 iommu_flush_pages(iommu, dma_dom->domain.id, dma_addr, size);
1047                 dma_dom->need_flush = false;
1048         }
1049 }
1050
1051 /*
1052  * The exported map_single function for dma_ops.
1053  */
1054 static dma_addr_t map_single(struct device *dev, phys_addr_t paddr,
1055                              size_t size, int dir)
1056 {
1057         unsigned long flags;
1058         struct amd_iommu *iommu;
1059         struct protection_domain *domain;
1060         u16 devid;
1061         dma_addr_t addr;
1062         u64 dma_mask;
1063
1064         if (!check_device(dev))
1065                 return bad_dma_address;
1066
1067         dma_mask = *dev->dma_mask;
1068
1069         get_device_resources(dev, &iommu, &domain, &devid);
1070
1071         if (iommu == NULL || domain == NULL)
1072                 /* device not handled by any AMD IOMMU */
1073                 return (dma_addr_t)paddr;
1074
1075         spin_lock_irqsave(&domain->lock, flags);
1076         addr = __map_single(dev, iommu, domain->priv, paddr, size, dir, false,
1077                             dma_mask);
1078         if (addr == bad_dma_address)
1079                 goto out;
1080
1081         iommu_completion_wait(iommu);
1082
1083 out:
1084         spin_unlock_irqrestore(&domain->lock, flags);
1085
1086         return addr;
1087 }
1088
1089 /*
1090  * The exported unmap_single function for dma_ops.
1091  */
1092 static void unmap_single(struct device *dev, dma_addr_t dma_addr,
1093                          size_t size, int dir)
1094 {
1095         unsigned long flags;
1096         struct amd_iommu *iommu;
1097         struct protection_domain *domain;
1098         u16 devid;
1099
1100         if (!check_device(dev) ||
1101             !get_device_resources(dev, &iommu, &domain, &devid))
1102                 /* device not handled by any AMD IOMMU */
1103                 return;
1104
1105         spin_lock_irqsave(&domain->lock, flags);
1106
1107         __unmap_single(iommu, domain->priv, dma_addr, size, dir);
1108
1109         iommu_completion_wait(iommu);
1110
1111         spin_unlock_irqrestore(&domain->lock, flags);
1112 }
1113
1114 /*
1115  * This is a special map_sg function which is used if we should map a
1116  * device which is not handled by an AMD IOMMU in the system.
1117  */
1118 static int map_sg_no_iommu(struct device *dev, struct scatterlist *sglist,
1119                            int nelems, int dir)
1120 {
1121         struct scatterlist *s;
1122         int i;
1123
1124         for_each_sg(sglist, s, nelems, i) {
1125                 s->dma_address = (dma_addr_t)sg_phys(s);
1126                 s->dma_length  = s->length;
1127         }
1128
1129         return nelems;
1130 }
1131
1132 /*
1133  * The exported map_sg function for dma_ops (handles scatter-gather
1134  * lists).
1135  */
1136 static int map_sg(struct device *dev, struct scatterlist *sglist,
1137                   int nelems, int dir)
1138 {
1139         unsigned long flags;
1140         struct amd_iommu *iommu;
1141         struct protection_domain *domain;
1142         u16 devid;
1143         int i;
1144         struct scatterlist *s;
1145         phys_addr_t paddr;
1146         int mapped_elems = 0;
1147         u64 dma_mask;
1148
1149         if (!check_device(dev))
1150                 return 0;
1151
1152         dma_mask = *dev->dma_mask;
1153
1154         get_device_resources(dev, &iommu, &domain, &devid);
1155
1156         if (!iommu || !domain)
1157                 return map_sg_no_iommu(dev, sglist, nelems, dir);
1158
1159         spin_lock_irqsave(&domain->lock, flags);
1160
1161         for_each_sg(sglist, s, nelems, i) {
1162                 paddr = sg_phys(s);
1163
1164                 s->dma_address = __map_single(dev, iommu, domain->priv,
1165                                               paddr, s->length, dir, false,
1166                                               dma_mask);
1167
1168                 if (s->dma_address) {
1169                         s->dma_length = s->length;
1170                         mapped_elems++;
1171                 } else
1172                         goto unmap;
1173         }
1174
1175         iommu_completion_wait(iommu);
1176
1177 out:
1178         spin_unlock_irqrestore(&domain->lock, flags);
1179
1180         return mapped_elems;
1181 unmap:
1182         for_each_sg(sglist, s, mapped_elems, i) {
1183                 if (s->dma_address)
1184                         __unmap_single(iommu, domain->priv, s->dma_address,
1185                                        s->dma_length, dir);
1186                 s->dma_address = s->dma_length = 0;
1187         }
1188
1189         mapped_elems = 0;
1190
1191         goto out;
1192 }
1193
1194 /*
1195  * The exported map_sg function for dma_ops (handles scatter-gather
1196  * lists).
1197  */
1198 static void unmap_sg(struct device *dev, struct scatterlist *sglist,
1199                      int nelems, int dir)
1200 {
1201         unsigned long flags;
1202         struct amd_iommu *iommu;
1203         struct protection_domain *domain;
1204         struct scatterlist *s;
1205         u16 devid;
1206         int i;
1207
1208         if (!check_device(dev) ||
1209             !get_device_resources(dev, &iommu, &domain, &devid))
1210                 return;
1211
1212         spin_lock_irqsave(&domain->lock, flags);
1213
1214         for_each_sg(sglist, s, nelems, i) {
1215                 __unmap_single(iommu, domain->priv, s->dma_address,
1216                                s->dma_length, dir);
1217                 s->dma_address = s->dma_length = 0;
1218         }
1219
1220         iommu_completion_wait(iommu);
1221
1222         spin_unlock_irqrestore(&domain->lock, flags);
1223 }
1224
1225 /*
1226  * The exported alloc_coherent function for dma_ops.
1227  */
1228 static void *alloc_coherent(struct device *dev, size_t size,
1229                             dma_addr_t *dma_addr, gfp_t flag)
1230 {
1231         unsigned long flags;
1232         void *virt_addr;
1233         struct amd_iommu *iommu;
1234         struct protection_domain *domain;
1235         u16 devid;
1236         phys_addr_t paddr;
1237         u64 dma_mask = dev->coherent_dma_mask;
1238
1239         if (!check_device(dev))
1240                 return NULL;
1241
1242         if (!get_device_resources(dev, &iommu, &domain, &devid))
1243                 flag &= ~(__GFP_DMA | __GFP_HIGHMEM | __GFP_DMA32);
1244
1245         flag |= __GFP_ZERO;
1246         virt_addr = (void *)__get_free_pages(flag, get_order(size));
1247         if (!virt_addr)
1248                 return 0;
1249
1250         paddr = virt_to_phys(virt_addr);
1251
1252         if (!iommu || !domain) {
1253                 *dma_addr = (dma_addr_t)paddr;
1254                 return virt_addr;
1255         }
1256
1257         if (!dma_mask)
1258                 dma_mask = *dev->dma_mask;
1259
1260         spin_lock_irqsave(&domain->lock, flags);
1261
1262         *dma_addr = __map_single(dev, iommu, domain->priv, paddr,
1263                                  size, DMA_BIDIRECTIONAL, true, dma_mask);
1264
1265         if (*dma_addr == bad_dma_address) {
1266                 free_pages((unsigned long)virt_addr, get_order(size));
1267                 virt_addr = NULL;
1268                 goto out;
1269         }
1270
1271         iommu_completion_wait(iommu);
1272
1273 out:
1274         spin_unlock_irqrestore(&domain->lock, flags);
1275
1276         return virt_addr;
1277 }
1278
1279 /*
1280  * The exported free_coherent function for dma_ops.
1281  */
1282 static void free_coherent(struct device *dev, size_t size,
1283                           void *virt_addr, dma_addr_t dma_addr)
1284 {
1285         unsigned long flags;
1286         struct amd_iommu *iommu;
1287         struct protection_domain *domain;
1288         u16 devid;
1289
1290         if (!check_device(dev))
1291                 return;
1292
1293         get_device_resources(dev, &iommu, &domain, &devid);
1294
1295         if (!iommu || !domain)
1296                 goto free_mem;
1297
1298         spin_lock_irqsave(&domain->lock, flags);
1299
1300         __unmap_single(iommu, domain->priv, dma_addr, size, DMA_BIDIRECTIONAL);
1301
1302         iommu_completion_wait(iommu);
1303
1304         spin_unlock_irqrestore(&domain->lock, flags);
1305
1306 free_mem:
1307         free_pages((unsigned long)virt_addr, get_order(size));
1308 }
1309
1310 /*
1311  * This function is called by the DMA layer to find out if we can handle a
1312  * particular device. It is part of the dma_ops.
1313  */
1314 static int amd_iommu_dma_supported(struct device *dev, u64 mask)
1315 {
1316         u16 bdf;
1317         struct pci_dev *pcidev;
1318
1319         /* No device or no PCI device */
1320         if (!dev || dev->bus != &pci_bus_type)
1321                 return 0;
1322
1323         pcidev = to_pci_dev(dev);
1324
1325         bdf = calc_devid(pcidev->bus->number, pcidev->devfn);
1326
1327         /* Out of our scope? */
1328         if (bdf > amd_iommu_last_bdf)
1329                 return 0;
1330
1331         return 1;
1332 }
1333
1334 /*
1335  * The function for pre-allocating protection domains.
1336  *
1337  * If the driver core informs the DMA layer if a driver grabs a device
1338  * we don't need to preallocate the protection domains anymore.
1339  * For now we have to.
1340  */
1341 void prealloc_protection_domains(void)
1342 {
1343         struct pci_dev *dev = NULL;
1344         struct dma_ops_domain *dma_dom;
1345         struct amd_iommu *iommu;
1346         int order = amd_iommu_aperture_order;
1347         u16 devid;
1348
1349         while ((dev = pci_get_device(PCI_ANY_ID, PCI_ANY_ID, dev)) != NULL) {
1350                 devid = (dev->bus->number << 8) | dev->devfn;
1351                 if (devid > amd_iommu_last_bdf)
1352                         continue;
1353                 devid = amd_iommu_alias_table[devid];
1354                 if (domain_for_device(devid))
1355                         continue;
1356                 iommu = amd_iommu_rlookup_table[devid];
1357                 if (!iommu)
1358                         continue;
1359                 dma_dom = dma_ops_domain_alloc(iommu, order);
1360                 if (!dma_dom)
1361                         continue;
1362                 init_unity_mappings_for_device(dma_dom, devid);
1363                 dma_dom->target_dev = devid;
1364
1365                 list_add_tail(&dma_dom->list, &iommu_pd_list);
1366         }
1367 }
1368
1369 static struct dma_mapping_ops amd_iommu_dma_ops = {
1370         .alloc_coherent = alloc_coherent,
1371         .free_coherent = free_coherent,
1372         .map_single = map_single,
1373         .unmap_single = unmap_single,
1374         .map_sg = map_sg,
1375         .unmap_sg = unmap_sg,
1376         .dma_supported = amd_iommu_dma_supported,
1377 };
1378
1379 /*
1380  * The function which clues the AMD IOMMU driver into dma_ops.
1381  */
1382 int __init amd_iommu_init_dma_ops(void)
1383 {
1384         struct amd_iommu *iommu;
1385         int order = amd_iommu_aperture_order;
1386         int ret;
1387
1388         /*
1389          * first allocate a default protection domain for every IOMMU we
1390          * found in the system. Devices not assigned to any other
1391          * protection domain will be assigned to the default one.
1392          */
1393         list_for_each_entry(iommu, &amd_iommu_list, list) {
1394                 iommu->default_dom = dma_ops_domain_alloc(iommu, order);
1395                 if (iommu->default_dom == NULL)
1396                         return -ENOMEM;
1397                 ret = iommu_init_unity_mappings(iommu);
1398                 if (ret)
1399                         goto free_domains;
1400         }
1401
1402         /*
1403          * If device isolation is enabled, pre-allocate the protection
1404          * domains for each device.
1405          */
1406         if (amd_iommu_isolate)
1407                 prealloc_protection_domains();
1408
1409         iommu_detected = 1;
1410         force_iommu = 1;
1411         bad_dma_address = 0;
1412 #ifdef CONFIG_GART_IOMMU
1413         gart_iommu_aperture_disabled = 1;
1414         gart_iommu_aperture = 0;
1415 #endif
1416
1417         /* Make the driver finally visible to the drivers */
1418         dma_ops = &amd_iommu_dma_ops;
1419
1420         return 0;
1421
1422 free_domains:
1423
1424         list_for_each_entry(iommu, &amd_iommu_list, list) {
1425                 if (iommu->default_dom)
1426                         dma_ops_domain_free(iommu->default_dom);
1427         }
1428
1429         return ret;
1430 }