SAFE public projects git trees. - safe/jmp/linux-2.6/blob - arch/x86/kernel/amd_iommu.c

   1 /*
   2  * Copyright (C) 2007-2008 Advanced Micro Devices, Inc.
   3  * Author: Joerg Roedel <joerg.roedel@amd.com>
   4  *         Leo Duran <leo.duran@amd.com>
   5  *
   6  * This program is free software; you can redistribute it and/or modify it
   7  * under the terms of the GNU General Public License version 2 as published
   8  * by the Free Software Foundation.
   9  *
  10  * This program is distributed in the hope that it will be useful,
  11  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13  * GNU General Public License for more details.
  14  *
  15  * You should have received a copy of the GNU General Public License
  16  * along with this program; if not, write to the Free Software
  17  * Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307 USA
  18  */
  19
  20 #include <linux/pci.h>
  21 #include <linux/gfp.h>
  22 #include <linux/bitops.h>
  23 #include <linux/scatterlist.h>
  24 #include <linux/iommu-helper.h>
  25 #ifdef CONFIG_IOMMU_API
  26 #include <linux/iommu.h>
  27 #endif
  28 #include <asm/proto.h>
  29 #include <asm/iommu.h>
  30 #include <asm/gart.h>
  31 #include <asm/amd_iommu_types.h>
  32 #include <asm/amd_iommu.h>
  33
  34 #define CMD_SET_TYPE(cmd, t) ((cmd)->data[1] |= ((t) << 28))
  35
  36 #define EXIT_LOOP_COUNT 10000000
  37
  38 static DEFINE_RWLOCK(amd_iommu_devtable_lock);
  39
  40 /* A list of preallocated protection domains */
  41 static LIST_HEAD(iommu_pd_list);
  42 static DEFINE_SPINLOCK(iommu_pd_list_lock);
  43
  44 #ifdef CONFIG_IOMMU_API
  45 static struct iommu_ops amd_iommu_ops;
  46 #endif
  47
  48 /*
  49  * general struct to manage commands send to an IOMMU
  50  */
  51 struct iommu_cmd {
  52         u32 data[4];
  53 };
  54
  55 static int dma_ops_unity_map(struct dma_ops_domain *dma_dom,
  56                              struct unity_map_entry *e);
  57 static struct dma_ops_domain *find_protection_domain(u16 devid);
  58
  59
  60 /* returns !0 if the IOMMU is caching non-present entries in its TLB */
  61 static int iommu_has_npcache(struct amd_iommu *iommu)
  62 {
  63         return iommu->cap & (1UL << IOMMU_CAP_NPCACHE);
  64 }
  65
  66 /****************************************************************************
  67  *
  68  * Interrupt handling functions
  69  *
  70  ****************************************************************************/
  71
  72 static void iommu_print_event(void *__evt)
  73 {
  74         u32 *event = __evt;
  75         int type  = (event[1] >> EVENT_TYPE_SHIFT)  & EVENT_TYPE_MASK;
  76         int devid = (event[0] >> EVENT_DEVID_SHIFT) & EVENT_DEVID_MASK;
  77         int domid = (event[1] >> EVENT_DOMID_SHIFT) & EVENT_DOMID_MASK;
  78         int flags = (event[1] >> EVENT_FLAGS_SHIFT) & EVENT_FLAGS_MASK;
  79         u64 address = (u64)(((u64)event[3]) << 32) | event[2];
  80
  81         printk(KERN_ERR "AMD IOMMU: Event logged [");
  82
  83         switch (type) {
  84         case EVENT_TYPE_ILL_DEV:
  85                 printk("ILLEGAL_DEV_TABLE_ENTRY device=%02x:%02x.%x "
  86                        "address=0x%016llx flags=0x%04x]\n",
  87                        PCI_BUS(devid), PCI_SLOT(devid), PCI_FUNC(devid),
  88                        address, flags);
  89                 break;
  90         case EVENT_TYPE_IO_FAULT:
  91                 printk("IO_PAGE_FAULT device=%02x:%02x.%x "
  92                        "domain=0x%04x address=0x%016llx flags=0x%04x]\n",
  93                        PCI_BUS(devid), PCI_SLOT(devid), PCI_FUNC(devid),
  94                        domid, address, flags);
  95                 break;
  96         case EVENT_TYPE_DEV_TAB_ERR:
  97                 printk("DEV_TAB_HARDWARE_ERROR device=%02x:%02x.%x "
  98                        "address=0x%016llx flags=0x%04x]\n",
  99                        PCI_BUS(devid), PCI_SLOT(devid), PCI_FUNC(devid),
 100                        address, flags);
 101                 break;
 102         case EVENT_TYPE_PAGE_TAB_ERR:
 103                 printk("PAGE_TAB_HARDWARE_ERROR device=%02x:%02x.%x "
 104                        "domain=0x%04x address=0x%016llx flags=0x%04x]\n",
 105                        PCI_BUS(devid), PCI_SLOT(devid), PCI_FUNC(devid),
 106                        domid, address, flags);
 107                 break;
 108         case EVENT_TYPE_ILL_CMD:
 109                 printk("ILLEGAL_COMMAND_ERROR address=0x%016llx]\n", address);
 110                 break;
 111         case EVENT_TYPE_CMD_HARD_ERR:
 112                 printk("COMMAND_HARDWARE_ERROR address=0x%016llx "
 113                        "flags=0x%04x]\n", address, flags);
 114                 break;
 115         case EVENT_TYPE_IOTLB_INV_TO:
 116                 printk("IOTLB_INV_TIMEOUT device=%02x:%02x.%x "
 117                        "address=0x%016llx]\n",
 118                        PCI_BUS(devid), PCI_SLOT(devid), PCI_FUNC(devid),
 119                        address);
 120                 break;
 121         case EVENT_TYPE_INV_DEV_REQ:
 122                 printk("INVALID_DEVICE_REQUEST device=%02x:%02x.%x "
 123                        "address=0x%016llx flags=0x%04x]\n",
 124                        PCI_BUS(devid), PCI_SLOT(devid), PCI_FUNC(devid),
 125                        address, flags);
 126                 break;
 127         default:
 128                 printk(KERN_ERR "UNKNOWN type=0x%02x]\n", type);
 129         }
 130 }
 131
 132 static void iommu_poll_events(struct amd_iommu *iommu)
 133 {
 134         u32 head, tail;
 135         unsigned long flags;
 136
 137         spin_lock_irqsave(&iommu->lock, flags);
 138
 139         head = readl(iommu->mmio_base + MMIO_EVT_HEAD_OFFSET);
 140         tail = readl(iommu->mmio_base + MMIO_EVT_TAIL_OFFSET);
 141
 142         while (head != tail) {
 143                 iommu_print_event(iommu->evt_buf + head);
 144                 head = (head + EVENT_ENTRY_SIZE) % iommu->evt_buf_size;
 145         }
 146
 147         writel(head, iommu->mmio_base + MMIO_EVT_HEAD_OFFSET);
 148
 149         spin_unlock_irqrestore(&iommu->lock, flags);
 150 }
 151
 152 irqreturn_t amd_iommu_int_handler(int irq, void *data)
 153 {
 154         struct amd_iommu *iommu;
 155
 156         list_for_each_entry(iommu, &amd_iommu_list, list)
 157                 iommu_poll_events(iommu);
 158
 159         return IRQ_HANDLED;
 160 }
 161
 162 /****************************************************************************
 163  *
 164  * IOMMU command queuing functions
 165  *
 166  ****************************************************************************/
 167
 168 /*
 169  * Writes the command to the IOMMUs command buffer and informs the
 170  * hardware about the new command. Must be called with iommu->lock held.
 171  */
 172 static int __iommu_queue_command(struct amd_iommu *iommu, struct iommu_cmd *cmd)
 173 {
 174         u32 tail, head;
 175         u8 *target;
 176
 177         tail = readl(iommu->mmio_base + MMIO_CMD_TAIL_OFFSET);
 178         target = iommu->cmd_buf + tail;
 179         memcpy_toio(target, cmd, sizeof(*cmd));
 180         tail = (tail + sizeof(*cmd)) % iommu->cmd_buf_size;
 181         head = readl(iommu->mmio_base + MMIO_CMD_HEAD_OFFSET);
 182         if (tail == head)
 183                 return -ENOMEM;
 184         writel(tail, iommu->mmio_base + MMIO_CMD_TAIL_OFFSET);
 185
 186         return 0;
 187 }
 188
 189 /*
 190  * General queuing function for commands. Takes iommu->lock and calls
 191  * __iommu_queue_command().
 192  */
 193 static int iommu_queue_command(struct amd_iommu *iommu, struct iommu_cmd *cmd)
 194 {
 195         unsigned long flags;
 196         int ret;
 197
 198         spin_lock_irqsave(&iommu->lock, flags);
 199         ret = __iommu_queue_command(iommu, cmd);
 200         if (!ret)
 201                 iommu->need_sync = 1;
 202         spin_unlock_irqrestore(&iommu->lock, flags);
 203
 204         return ret;
 205 }
 206
 207 /*
 208  * This function waits until an IOMMU has completed a completion
 209  * wait command
 210  */
 211 static void __iommu_wait_for_completion(struct amd_iommu *iommu)
 212 {
 213         int ready = 0;
 214         unsigned status = 0;
 215         unsigned long i = 0;
 216
 217         while (!ready && (i < EXIT_LOOP_COUNT)) {
 218                 ++i;
 219                 /* wait for the bit to become one */
 220                 status = readl(iommu->mmio_base + MMIO_STATUS_OFFSET);
 221                 ready = status & MMIO_STATUS_COM_WAIT_INT_MASK;
 222         }
 223
 224         /* set bit back to zero */
 225         status &= ~MMIO_STATUS_COM_WAIT_INT_MASK;
 226         writel(status, iommu->mmio_base + MMIO_STATUS_OFFSET);
 227
 228         if (unlikely(i == EXIT_LOOP_COUNT))
 229                 panic("AMD IOMMU: Completion wait loop failed\n");
 230 }
 231
 232 /*
 233  * This function queues a completion wait command into the command
 234  * buffer of an IOMMU
 235  */
 236 static int __iommu_completion_wait(struct amd_iommu *iommu)
 237 {
 238         struct iommu_cmd cmd;
 239
 240          memset(&cmd, 0, sizeof(cmd));
 241          cmd.data[0] = CMD_COMPL_WAIT_INT_MASK;
 242          CMD_SET_TYPE(&cmd, CMD_COMPL_WAIT);
 243
 244          return __iommu_queue_command(iommu, &cmd);
 245 }
 246
 247 /*
 248  * This function is called whenever we need to ensure that the IOMMU has
 249  * completed execution of all commands we sent. It sends a
 250  * COMPLETION_WAIT command and waits for it to finish. The IOMMU informs
 251  * us about that by writing a value to a physical address we pass with
 252  * the command.
 253  */
 254 static int iommu_completion_wait(struct amd_iommu *iommu)
 255 {
 256         int ret = 0;
 257         unsigned long flags;
 258
 259         spin_lock_irqsave(&iommu->lock, flags);
 260
 261         if (!iommu->need_sync)
 262                 goto out;
 263
 264         ret = __iommu_completion_wait(iommu);
 265
 266         iommu->need_sync = 0;
 267
 268         if (ret)
 269                 goto out;
 270
 271         __iommu_wait_for_completion(iommu);
 272
 273 out:
 274         spin_unlock_irqrestore(&iommu->lock, flags);
 275
 276         return 0;
 277 }
 278
 279 /*
 280  * Command send function for invalidating a device table entry
 281  */
 282 static int iommu_queue_inv_dev_entry(struct amd_iommu *iommu, u16 devid)
 283 {
 284         struct iommu_cmd cmd;
 285         int ret;
 286
 287         BUG_ON(iommu == NULL);
 288
 289         memset(&cmd, 0, sizeof(cmd));
 290         CMD_SET_TYPE(&cmd, CMD_INV_DEV_ENTRY);
 291         cmd.data[0] = devid;
 292
 293         ret = iommu_queue_command(iommu, &cmd);
 294
 295         return ret;
 296 }
 297
 298 static void __iommu_build_inv_iommu_pages(struct iommu_cmd *cmd, u64 address,
 299                                           u16 domid, int pde, int s)
 300 {
 301         memset(cmd, 0, sizeof(*cmd));
 302         address &= PAGE_MASK;
 303         CMD_SET_TYPE(cmd, CMD_INV_IOMMU_PAGES);
 304         cmd->data[1] |= domid;
 305         cmd->data[2] = lower_32_bits(address);
 306         cmd->data[3] = upper_32_bits(address);
 307         if (s) /* size bit - we flush more than one 4kb page */
 308                 cmd->data[2] |= CMD_INV_IOMMU_PAGES_SIZE_MASK;
 309         if (pde) /* PDE bit - we wan't flush everything not only the PTEs */
 310                 cmd->data[2] |= CMD_INV_IOMMU_PAGES_PDE_MASK;
 311 }
 312
 313 /*
 314  * Generic command send function for invalidaing TLB entries
 315  */
 316 static int iommu_queue_inv_iommu_pages(struct amd_iommu *iommu,
 317                 u64 address, u16 domid, int pde, int s)
 318 {
 319         struct iommu_cmd cmd;
 320         int ret;
 321
 322         __iommu_build_inv_iommu_pages(&cmd, address, domid, pde, s);
 323
 324         ret = iommu_queue_command(iommu, &cmd);
 325
 326         return ret;
 327 }
 328
 329 /*
 330  * TLB invalidation function which is called from the mapping functions.
 331  * It invalidates a single PTE if the range to flush is within a single
 332  * page. Otherwise it flushes the whole TLB of the IOMMU.
 333  */
 334 static int iommu_flush_pages(struct amd_iommu *iommu, u16 domid,
 335                 u64 address, size_t size)
 336 {
 337         int s = 0;
 338         unsigned pages = iommu_num_pages(address, size, PAGE_SIZE);
 339
 340         address &= PAGE_MASK;
 341
 342         if (pages > 1) {
 343                 /*
 344                  * If we have to flush more than one page, flush all
 345                  * TLB entries for this domain
 346                  */
 347                 address = CMD_INV_IOMMU_ALL_PAGES_ADDRESS;
 348                 s = 1;
 349         }
 350
 351         iommu_queue_inv_iommu_pages(iommu, address, domid, 0, s);
 352
 353         return 0;
 354 }
 355
 356 /* Flush the whole IO/TLB for a given protection domain */
 357 static void iommu_flush_tlb(struct amd_iommu *iommu, u16 domid)
 358 {
 359         u64 address = CMD_INV_IOMMU_ALL_PAGES_ADDRESS;
 360
 361         iommu_queue_inv_iommu_pages(iommu, address, domid, 0, 1);
 362 }
 363
 364 #ifdef CONFIG_IOMMU_API
 365 /*
 366  * This function is used to flush the IO/TLB for a given protection domain
 367  * on every IOMMU in the system
 368  */
 369 static void iommu_flush_domain(u16 domid)
 370 {
 371         unsigned long flags;
 372         struct amd_iommu *iommu;
 373         struct iommu_cmd cmd;
 374
 375         __iommu_build_inv_iommu_pages(&cmd, CMD_INV_IOMMU_ALL_PAGES_ADDRESS,
 376                                       domid, 1, 1);
 377
 378         list_for_each_entry(iommu, &amd_iommu_list, list) {
 379                 spin_lock_irqsave(&iommu->lock, flags);
 380                 __iommu_queue_command(iommu, &cmd);
 381                 __iommu_completion_wait(iommu);
 382                 __iommu_wait_for_completion(iommu);
 383                 spin_unlock_irqrestore(&iommu->lock, flags);
 384         }
 385 }
 386 #endif
 387
 388 /****************************************************************************
 389  *
 390  * The functions below are used the create the page table mappings for
 391  * unity mapped regions.
 392  *
 393  ****************************************************************************/
 394
 395 /*
 396  * Generic mapping functions. It maps a physical address into a DMA
 397  * address space. It allocates the page table pages if necessary.
 398  * In the future it can be extended to a generic mapping function
 399  * supporting all features of AMD IOMMU page tables like level skipping
 400  * and full 64 bit address spaces.
 401  */
 402 static int iommu_map_page(struct protection_domain *dom,
 403                           unsigned long bus_addr,
 404                           unsigned long phys_addr,
 405                           int prot)
 406 {
 407         u64 __pte, *pte, *page;
 408
 409         bus_addr  = PAGE_ALIGN(bus_addr);
 410         phys_addr = PAGE_ALIGN(phys_addr);
 411
 412         /* only support 512GB address spaces for now */
 413         if (bus_addr > IOMMU_MAP_SIZE_L3 || !(prot & IOMMU_PROT_MASK))
 414                 return -EINVAL;
 415
 416         pte = &dom->pt_root[IOMMU_PTE_L2_INDEX(bus_addr)];
 417
 418         if (!IOMMU_PTE_PRESENT(*pte)) {
 419                 page = (u64 *)get_zeroed_page(GFP_KERNEL);
 420                 if (!page)
 421                         return -ENOMEM;
 422                 *pte = IOMMU_L2_PDE(virt_to_phys(page));
 423         }
 424
 425         pte = IOMMU_PTE_PAGE(*pte);
 426         pte = &pte[IOMMU_PTE_L1_INDEX(bus_addr)];
 427
 428         if (!IOMMU_PTE_PRESENT(*pte)) {
 429                 page = (u64 *)get_zeroed_page(GFP_KERNEL);
 430                 if (!page)
 431                         return -ENOMEM;
 432                 *pte = IOMMU_L1_PDE(virt_to_phys(page));
 433         }
 434
 435         pte = IOMMU_PTE_PAGE(*pte);
 436         pte = &pte[IOMMU_PTE_L0_INDEX(bus_addr)];
 437
 438         if (IOMMU_PTE_PRESENT(*pte))
 439                 return -EBUSY;
 440
 441         __pte = phys_addr | IOMMU_PTE_P;
 442         if (prot & IOMMU_PROT_IR)
 443                 __pte |= IOMMU_PTE_IR;
 444         if (prot & IOMMU_PROT_IW)
 445                 __pte |= IOMMU_PTE_IW;
 446
 447         *pte = __pte;
 448
 449         return 0;
 450 }
 451
 452 #ifdef CONFIG_IOMMU_API
 453 static void iommu_unmap_page(struct protection_domain *dom,
 454                              unsigned long bus_addr)
 455 {
 456         u64 *pte;
 457
 458         pte = &dom->pt_root[IOMMU_PTE_L2_INDEX(bus_addr)];
 459
 460         if (!IOMMU_PTE_PRESENT(*pte))
 461                 return;
 462
 463         pte = IOMMU_PTE_PAGE(*pte);
 464         pte = &pte[IOMMU_PTE_L1_INDEX(bus_addr)];
 465
 466         if (!IOMMU_PTE_PRESENT(*pte))
 467                 return;
 468
 469         pte = IOMMU_PTE_PAGE(*pte);
 470         pte = &pte[IOMMU_PTE_L1_INDEX(bus_addr)];
 471
 472         *pte = 0;
 473 }
 474 #endif
 475
 476 /*
 477  * This function checks if a specific unity mapping entry is needed for
 478  * this specific IOMMU.
 479  */
 480 static int iommu_for_unity_map(struct amd_iommu *iommu,
 481                                struct unity_map_entry *entry)
 482 {
 483         u16 bdf, i;
 484
 485         for (i = entry->devid_start; i <= entry->devid_end; ++i) {
 486                 bdf = amd_iommu_alias_table[i];
 487                 if (amd_iommu_rlookup_table[bdf] == iommu)
 488                         return 1;
 489         }
 490
 491         return 0;
 492 }
 493
 494 /*
 495  * Init the unity mappings for a specific IOMMU in the system
 496  *
 497  * Basically iterates over all unity mapping entries and applies them to
 498  * the default domain DMA of that IOMMU if necessary.
 499  */
 500 static int iommu_init_unity_mappings(struct amd_iommu *iommu)
 501 {
 502         struct unity_map_entry *entry;
 503         int ret;
 504
 505         list_for_each_entry(entry, &amd_iommu_unity_map, list) {
 506                 if (!iommu_for_unity_map(iommu, entry))
 507                         continue;
 508                 ret = dma_ops_unity_map(iommu->default_dom, entry);
 509                 if (ret)
 510                         return ret;
 511         }
 512
 513         return 0;
 514 }
 515
 516 /*
 517  * This function actually applies the mapping to the page table of the
 518  * dma_ops domain.
 519  */
 520 static int dma_ops_unity_map(struct dma_ops_domain *dma_dom,
 521                              struct unity_map_entry *e)
 522 {
 523         u64 addr;
 524         int ret;
 525
 526         for (addr = e->address_start; addr < e->address_end;
 527              addr += PAGE_SIZE) {
 528                 ret = iommu_map_page(&dma_dom->domain, addr, addr, e->prot);
 529                 if (ret)
 530                         return ret;
 531                 /*
 532                  * if unity mapping is in aperture range mark the page
 533                  * as allocated in the aperture
 534                  */
 535                 if (addr < dma_dom->aperture_size)
 536                         __set_bit(addr >> PAGE_SHIFT, dma_dom->bitmap);
 537         }
 538
 539         return 0;
 540 }
 541
 542 /*
 543  * Inits the unity mappings required for a specific device
 544  */
 545 static int init_unity_mappings_for_device(struct dma_ops_domain *dma_dom,
 546                                           u16 devid)
 547 {
 548         struct unity_map_entry *e;
 549         int ret;
 550
 551         list_for_each_entry(e, &amd_iommu_unity_map, list) {
 552                 if (!(devid >= e->devid_start && devid <= e->devid_end))
 553                         continue;
 554                 ret = dma_ops_unity_map(dma_dom, e);
 555                 if (ret)
 556                         return ret;
 557         }
 558
 559         return 0;
 560 }
 561
 562 /****************************************************************************
 563  *
 564  * The next functions belong to the address allocator for the dma_ops
 565  * interface functions. They work like the allocators in the other IOMMU
 566  * drivers. Its basically a bitmap which marks the allocated pages in
 567  * the aperture. Maybe it could be enhanced in the future to a more
 568  * efficient allocator.
 569  *
 570  ****************************************************************************/
 571
 572 /*
 573  * The address allocator core function.
 574  *
 575  * called with domain->lock held
 576  */
 577 static unsigned long dma_ops_alloc_addresses(struct device *dev,
 578                                              struct dma_ops_domain *dom,
 579                                              unsigned int pages,
 580                                              unsigned long align_mask,
 581                                              u64 dma_mask)
 582 {
 583         unsigned long limit;
 584         unsigned long address;
 585         unsigned long boundary_size;
 586
 587         boundary_size = ALIGN(dma_get_seg_boundary(dev) + 1,
 588                         PAGE_SIZE) >> PAGE_SHIFT;
 589         limit = iommu_device_max_index(dom->aperture_size >> PAGE_SHIFT, 0,
 590                                        dma_mask >> PAGE_SHIFT);
 591
 592         if (dom->next_bit >= limit) {
 593                 dom->next_bit = 0;
 594                 dom->need_flush = true;
 595         }
 596
 597         address = iommu_area_alloc(dom->bitmap, limit, dom->next_bit, pages,
 598                                    0 , boundary_size, align_mask);
 599         if (address == -1) {
 600                 address = iommu_area_alloc(dom->bitmap, limit, 0, pages,
 601                                 0, boundary_size, align_mask);
 602                 dom->need_flush = true;
 603         }
 604
 605         if (likely(address != -1)) {
 606                 dom->next_bit = address + pages;
 607                 address <<= PAGE_SHIFT;
 608         } else
 609                 address = bad_dma_address;
 610
 611         WARN_ON((address + (PAGE_SIZE*pages)) > dom->aperture_size);
 612
 613         return address;
 614 }
 615
 616 /*
 617  * The address free function.
 618  *
 619  * called with domain->lock held
 620  */
 621 static void dma_ops_free_addresses(struct dma_ops_domain *dom,
 622                                    unsigned long address,
 623                                    unsigned int pages)
 624 {
 625         address >>= PAGE_SHIFT;
 626         iommu_area_free(dom->bitmap, address, pages);
 627
 628         if (address >= dom->next_bit)
 629                 dom->need_flush = true;
 630 }
 631
 632 /****************************************************************************
 633  *
 634  * The next functions belong to the domain allocation. A domain is
 635  * allocated for every IOMMU as the default domain. If device isolation
 636  * is enabled, every device get its own domain. The most important thing
 637  * about domains is the page table mapping the DMA address space they
 638  * contain.
 639  *
 640  ****************************************************************************/
 641
 642 static u16 domain_id_alloc(void)
 643 {
 644         unsigned long flags;
 645         int id;
 646
 647         write_lock_irqsave(&amd_iommu_devtable_lock, flags);
 648         id = find_first_zero_bit(amd_iommu_pd_alloc_bitmap, MAX_DOMAIN_ID);
 649         BUG_ON(id == 0);
 650         if (id > 0 && id < MAX_DOMAIN_ID)
 651                 __set_bit(id, amd_iommu_pd_alloc_bitmap);
 652         else
 653                 id = 0;
 654         write_unlock_irqrestore(&amd_iommu_devtable_lock, flags);
 655
 656         return id;
 657 }
 658
 659 #ifdef CONFIG_IOMMU_API
 660 static void domain_id_free(int id)
 661 {
 662         unsigned long flags;
 663
 664         write_lock_irqsave(&amd_iommu_devtable_lock, flags);
 665         if (id > 0 && id < MAX_DOMAIN_ID)
 666                 __clear_bit(id, amd_iommu_pd_alloc_bitmap);
 667         write_unlock_irqrestore(&amd_iommu_devtable_lock, flags);
 668 }
 669 #endif
 670
 671 /*
 672  * Used to reserve address ranges in the aperture (e.g. for exclusion
 673  * ranges.
 674  */
 675 static void dma_ops_reserve_addresses(struct dma_ops_domain *dom,
 676                                       unsigned long start_page,
 677                                       unsigned int pages)
 678 {
 679         unsigned int last_page = dom->aperture_size >> PAGE_SHIFT;
 680
 681         if (start_page + pages > last_page)
 682                 pages = last_page - start_page;
 683
 684         iommu_area_reserve(dom->bitmap, start_page, pages);
 685 }
 686
 687 static void free_pagetable(struct protection_domain *domain)
 688 {
 689         int i, j;
 690         u64 *p1, *p2, *p3;
 691
 692         p1 = domain->pt_root;
 693
 694         if (!p1)
 695                 return;
 696
 697         for (i = 0; i < 512; ++i) {
 698                 if (!IOMMU_PTE_PRESENT(p1[i]))
 699                         continue;
 700
 701                 p2 = IOMMU_PTE_PAGE(p1[i]);
 702                 for (j = 0; j < 512; ++j) {
 703                         if (!IOMMU_PTE_PRESENT(p2[j]))
 704                                 continue;
 705                         p3 = IOMMU_PTE_PAGE(p2[j]);
 706                         free_page((unsigned long)p3);
 707                 }
 708
 709                 free_page((unsigned long)p2);
 710         }
 711
 712         free_page((unsigned long)p1);
 713
 714         domain->pt_root = NULL;
 715 }
 716
 717 /*
 718  * Free a domain, only used if something went wrong in the
 719  * allocation path and we need to free an already allocated page table
 720  */
 721 static void dma_ops_domain_free(struct dma_ops_domain *dom)
 722 {
 723         if (!dom)
 724                 return;
 725
 726         free_pagetable(&dom->domain);
 727
 728         kfree(dom->pte_pages);
 729
 730         kfree(dom->bitmap);
 731
 732         kfree(dom);
 733 }
 734
 735 /*
 736  * Allocates a new protection domain usable for the dma_ops functions.
 737  * It also intializes the page table and the address allocator data
 738  * structures required for the dma_ops interface
 739  */
 740 static struct dma_ops_domain *dma_ops_domain_alloc(struct amd_iommu *iommu,
 741                                                    unsigned order)
 742 {
 743         struct dma_ops_domain *dma_dom;
 744         unsigned i, num_pte_pages;
 745         u64 *l2_pde;
 746         u64 address;
 747
 748         /*
 749          * Currently the DMA aperture must be between 32 MB and 1GB in size
 750          */
 751         if ((order < 25) || (order > 30))
 752                 return NULL;
 753
 754         dma_dom = kzalloc(sizeof(struct dma_ops_domain), GFP_KERNEL);
 755         if (!dma_dom)
 756                 return NULL;
 757
 758         spin_lock_init(&dma_dom->domain.lock);
 759
 760         dma_dom->domain.id = domain_id_alloc();
 761         if (dma_dom->domain.id == 0)
 762                 goto free_dma_dom;
 763         dma_dom->domain.mode = PAGE_MODE_3_LEVEL;
 764         dma_dom->domain.pt_root = (void *)get_zeroed_page(GFP_KERNEL);
 765         dma_dom->domain.flags = PD_DMA_OPS_MASK;
 766         dma_dom->domain.priv = dma_dom;
 767         if (!dma_dom->domain.pt_root)
 768                 goto free_dma_dom;
 769         dma_dom->aperture_size = (1ULL << order);
 770         dma_dom->bitmap = kzalloc(dma_dom->aperture_size / (PAGE_SIZE * 8),
 771                                   GFP_KERNEL);
 772         if (!dma_dom->bitmap)
 773                 goto free_dma_dom;
 774         /*
 775          * mark the first page as allocated so we never return 0 as
 776          * a valid dma-address. So we can use 0 as error value
 777          */
 778         dma_dom->bitmap[0] = 1;
 779         dma_dom->next_bit = 0;
 780
 781         dma_dom->need_flush = false;
 782         dma_dom->target_dev = 0xffff;
 783
 784         /* Intialize the exclusion range if necessary */
 785         if (iommu->exclusion_start &&
 786             iommu->exclusion_start < dma_dom->aperture_size) {
 787                 unsigned long startpage = iommu->exclusion_start >> PAGE_SHIFT;
 788                 int pages = iommu_num_pages(iommu->exclusion_start,
 789                                             iommu->exclusion_length,
 790                                             PAGE_SIZE);
 791                 dma_ops_reserve_addresses(dma_dom, startpage, pages);
 792         }
 793
 794         /*
 795          * At the last step, build the page tables so we don't need to
 796          * allocate page table pages in the dma_ops mapping/unmapping
 797          * path.
 798          */
 799         num_pte_pages = dma_dom->aperture_size / (PAGE_SIZE * 512);
 800         dma_dom->pte_pages = kzalloc(num_pte_pages * sizeof(void *),
 801                         GFP_KERNEL);
 802         if (!dma_dom->pte_pages)
 803                 goto free_dma_dom;
 804
 805         l2_pde = (u64 *)get_zeroed_page(GFP_KERNEL);
 806         if (l2_pde == NULL)
 807                 goto free_dma_dom;
 808
 809         dma_dom->domain.pt_root[0] = IOMMU_L2_PDE(virt_to_phys(l2_pde));
 810
 811         for (i = 0; i < num_pte_pages; ++i) {
 812                 dma_dom->pte_pages[i] = (u64 *)get_zeroed_page(GFP_KERNEL);
 813                 if (!dma_dom->pte_pages[i])
 814                         goto free_dma_dom;
 815                 address = virt_to_phys(dma_dom->pte_pages[i]);
 816                 l2_pde[i] = IOMMU_L1_PDE(address);
 817         }
 818
 819         return dma_dom;
 820
 821 free_dma_dom:
 822         dma_ops_domain_free(dma_dom);
 823
 824         return NULL;
 825 }
 826
 827 /*
 828  * little helper function to check whether a given protection domain is a
 829  * dma_ops domain
 830  */
 831 static bool dma_ops_domain(struct protection_domain *domain)
 832 {
 833         return domain->flags & PD_DMA_OPS_MASK;
 834 }
 835
 836 /*
 837  * Find out the protection domain structure for a given PCI device. This
 838  * will give us the pointer to the page table root for example.
 839  */
 840 static struct protection_domain *domain_for_device(u16 devid)
 841 {
 842         struct protection_domain *dom;
 843         unsigned long flags;
 844
 845         read_lock_irqsave(&amd_iommu_devtable_lock, flags);
 846         dom = amd_iommu_pd_table[devid];
 847         read_unlock_irqrestore(&amd_iommu_devtable_lock, flags);
 848
 849         return dom;
 850 }
 851
 852 /*
 853  * If a device is not yet associated with a domain, this function does
 854  * assigns it visible for the hardware
 855  */
 856 static void attach_device(struct amd_iommu *iommu,
 857                           struct protection_domain *domain,
 858                           u16 devid)
 859 {
 860         unsigned long flags;
 861         u64 pte_root = virt_to_phys(domain->pt_root);
 862
 863         domain->dev_cnt += 1;
 864
 865         pte_root |= (domain->mode & DEV_ENTRY_MODE_MASK)
 866                     << DEV_ENTRY_MODE_SHIFT;
 867         pte_root |= IOMMU_PTE_IR | IOMMU_PTE_IW | IOMMU_PTE_P | IOMMU_PTE_TV;
 868
 869         write_lock_irqsave(&amd_iommu_devtable_lock, flags);
 870         amd_iommu_dev_table[devid].data[0] = lower_32_bits(pte_root);
 871         amd_iommu_dev_table[devid].data[1] = upper_32_bits(pte_root);
 872         amd_iommu_dev_table[devid].data[2] = domain->id;
 873
 874         amd_iommu_pd_table[devid] = domain;
 875         write_unlock_irqrestore(&amd_iommu_devtable_lock, flags);
 876
 877         iommu_queue_inv_dev_entry(iommu, devid);
 878 }
 879
 880 /*
 881  * Removes a device from a protection domain (unlocked)
 882  */
 883 static void __detach_device(struct protection_domain *domain, u16 devid)
 884 {
 885
 886         /* lock domain */
 887         spin_lock(&domain->lock);
 888
 889         /* remove domain from the lookup table */
 890         amd_iommu_pd_table[devid] = NULL;
 891
 892         /* remove entry from the device table seen by the hardware */
 893         amd_iommu_dev_table[devid].data[0] = IOMMU_PTE_P | IOMMU_PTE_TV;
 894         amd_iommu_dev_table[devid].data[1] = 0;
 895         amd_iommu_dev_table[devid].data[2] = 0;
 896
 897         /* decrease reference counter */
 898         domain->dev_cnt -= 1;
 899
 900         /* ready */
 901         spin_unlock(&domain->lock);
 902 }
 903
 904 /*
 905  * Removes a device from a protection domain (with devtable_lock held)
 906  */
 907 static void detach_device(struct protection_domain *domain, u16 devid)
 908 {
 909         unsigned long flags;
 910
 911         /* lock device table */
 912         write_lock_irqsave(&amd_iommu_devtable_lock, flags);
 913         __detach_device(domain, devid);
 914         write_unlock_irqrestore(&amd_iommu_devtable_lock, flags);
 915 }
 916
 917 static int device_change_notifier(struct notifier_block *nb,
 918                                   unsigned long action, void *data)
 919 {
 920         struct device *dev = data;
 921         struct pci_dev *pdev = to_pci_dev(dev);
 922         u16 devid = calc_devid(pdev->bus->number, pdev->devfn);
 923         struct protection_domain *domain;
 924         struct dma_ops_domain *dma_domain;
 925         struct amd_iommu *iommu;
 926         int order = amd_iommu_aperture_order;
 927         unsigned long flags;
 928
 929         if (devid > amd_iommu_last_bdf)
 930                 goto out;
 931
 932         devid = amd_iommu_alias_table[devid];
 933
 934         iommu = amd_iommu_rlookup_table[devid];
 935         if (iommu == NULL)
 936                 goto out;
 937
 938         domain = domain_for_device(devid);
 939
 940         if (domain && !dma_ops_domain(domain))
 941                 WARN_ONCE(1, "AMD IOMMU WARNING: device %s already bound "
 942                           "to a non-dma-ops domain\n", dev_name(dev));
 943
 944         switch (action) {
 945         case BUS_NOTIFY_BOUND_DRIVER:
 946                 if (domain)
 947                         goto out;
 948                 dma_domain = find_protection_domain(devid);
 949                 if (!dma_domain)
 950                         dma_domain = iommu->default_dom;
 951                 attach_device(iommu, &dma_domain->domain, devid);
 952                 printk(KERN_INFO "AMD IOMMU: Using protection domain %d for "
 953                        "device %s\n", dma_domain->domain.id, dev_name(dev));
 954                 break;
 955         case BUS_NOTIFY_UNBIND_DRIVER:
 956                 if (!domain)
 957                         goto out;
 958                 detach_device(domain, devid);
 959                 break;
 960         case BUS_NOTIFY_ADD_DEVICE:
 961                 /* allocate a protection domain if a device is added */
 962                 dma_domain = find_protection_domain(devid);
 963                 if (dma_domain)
 964                         goto out;
 965                 dma_domain = dma_ops_domain_alloc(iommu, order);
 966                 if (!dma_domain)
 967                         goto out;
 968                 dma_domain->target_dev = devid;
 969
 970                 spin_lock_irqsave(&iommu_pd_list_lock, flags);
 971                 list_add_tail(&dma_domain->list, &iommu_pd_list);
 972                 spin_unlock_irqrestore(&iommu_pd_list_lock, flags);
 973
 974                 break;
 975         default:
 976                 goto out;
 977         }
 978
 979         iommu_queue_inv_dev_entry(iommu, devid);
 980         iommu_completion_wait(iommu);
 981
 982 out:
 983         return 0;
 984 }
 985
 986 struct notifier_block device_nb = {
 987         .notifier_call = device_change_notifier,
 988 };
 989
 990 /*****************************************************************************
 991  *
 992  * The next functions belong to the dma_ops mapping/unmapping code.
 993  *
 994  *****************************************************************************/
 995
 996 /*
 997  * This function checks if the driver got a valid device from the caller to
 998  * avoid dereferencing invalid pointers.
 999  */
1000 static bool check_device(struct device *dev)
1001 {
1002         if (!dev || !dev->dma_mask)
1003                 return false;
1004
1005         return true;
1006 }
1007
1008 /*
1009  * In this function the list of preallocated protection domains is traversed to
1010  * find the domain for a specific device
1011  */
1012 static struct dma_ops_domain *find_protection_domain(u16 devid)
1013 {
1014         struct dma_ops_domain *entry, *ret = NULL;
1015         unsigned long flags;
1016
1017         if (list_empty(&iommu_pd_list))
1018                 return NULL;
1019
1020         spin_lock_irqsave(&iommu_pd_list_lock, flags);
1021
1022         list_for_each_entry(entry, &iommu_pd_list, list) {
1023                 if (entry->target_dev == devid) {
1024                         ret = entry;
1025                         break;
1026                 }
1027         }
1028
1029         spin_unlock_irqrestore(&iommu_pd_list_lock, flags);
1030
1031         return ret;
1032 }
1033
1034 /*
1035  * In the dma_ops path we only have the struct device. This function
1036  * finds the corresponding IOMMU, the protection domain and the
1037  * requestor id for a given device.
1038  * If the device is not yet associated with a domain this is also done
1039  * in this function.
1040  */
1041 static int get_device_resources(struct device *dev,
1042                                 struct amd_iommu **iommu,
1043                                 struct protection_domain **domain,
1044                                 u16 *bdf)
1045 {
1046         struct dma_ops_domain *dma_dom;
1047         struct pci_dev *pcidev;
1048         u16 _bdf;
1049
1050         *iommu = NULL;
1051         *domain = NULL;
1052         *bdf = 0xffff;
1053
1054         if (dev->bus != &pci_bus_type)
1055                 return 0;
1056
1057         pcidev = to_pci_dev(dev);
1058         _bdf = calc_devid(pcidev->bus->number, pcidev->devfn);
1059
1060         /* device not translated by any IOMMU in the system? */
1061         if (_bdf > amd_iommu_last_bdf)
1062                 return 0;
1063
1064         *bdf = amd_iommu_alias_table[_bdf];
1065
1066         *iommu = amd_iommu_rlookup_table[*bdf];
1067         if (*iommu == NULL)
1068                 return 0;
1069         *domain = domain_for_device(*bdf);
1070         if (*domain == NULL) {
1071                 dma_dom = find_protection_domain(*bdf);
1072                 if (!dma_dom)
1073                         dma_dom = (*iommu)->default_dom;
1074                 *domain = &dma_dom->domain;
1075                 attach_device(*iommu, *domain, *bdf);
1076                 printk(KERN_INFO "AMD IOMMU: Using protection domain %d for "
1077                                 "device ", (*domain)->id);
1078                 print_devid(_bdf, 1);
1079         }
1080
1081         if (domain_for_device(_bdf) == NULL)
1082                 attach_device(*iommu, *domain, _bdf);
1083
1084         return 1;
1085 }
1086
1087 /*
1088  * This is the generic map function. It maps one 4kb page at paddr to
1089  * the given address in the DMA address space for the domain.
1090  */
1091 static dma_addr_t dma_ops_domain_map(struct amd_iommu *iommu,
1092                                      struct dma_ops_domain *dom,
1093                                      unsigned long address,
1094                                      phys_addr_t paddr,
1095                                      int direction)
1096 {
1097         u64 *pte, __pte;
1098
1099         WARN_ON(address > dom->aperture_size);
1100
1101         paddr &= PAGE_MASK;
1102
1103         pte  = dom->pte_pages[IOMMU_PTE_L1_INDEX(address)];
1104         pte += IOMMU_PTE_L0_INDEX(address);
1105
1106         __pte = paddr | IOMMU_PTE_P | IOMMU_PTE_FC;
1107
1108         if (direction == DMA_TO_DEVICE)
1109                 __pte |= IOMMU_PTE_IR;
1110         else if (direction == DMA_FROM_DEVICE)
1111                 __pte |= IOMMU_PTE_IW;
1112         else if (direction == DMA_BIDIRECTIONAL)
1113                 __pte |= IOMMU_PTE_IR | IOMMU_PTE_IW;
1114
1115         WARN_ON(*pte);
1116
1117         *pte = __pte;
1118
1119         return (dma_addr_t)address;
1120 }
1121
1122 /*
1123  * The generic unmapping function for on page in the DMA address space.
1124  */
1125 static void dma_ops_domain_unmap(struct amd_iommu *iommu,
1126                                  struct dma_ops_domain *dom,
1127                                  unsigned long address)
1128 {
1129         u64 *pte;
1130
1131         if (address >= dom->aperture_size)
1132                 return;
1133
1134         WARN_ON(address & ~PAGE_MASK || address >= dom->aperture_size);
1135
1136         pte  = dom->pte_pages[IOMMU_PTE_L1_INDEX(address)];
1137         pte += IOMMU_PTE_L0_INDEX(address);
1138
1139         WARN_ON(!*pte);
1140
1141         *pte = 0ULL;
1142 }
1143
1144 /*
1145  * This function contains common code for mapping of a physically
1146  * contiguous memory region into DMA address space. It is used by all
1147  * mapping functions provided with this IOMMU driver.
1148  * Must be called with the domain lock held.
1149  */
1150 static dma_addr_t __map_single(struct device *dev,
1151                                struct amd_iommu *iommu,
1152                                struct dma_ops_domain *dma_dom,
1153                                phys_addr_t paddr,
1154                                size_t size,
1155                                int dir,
1156                                bool align,
1157                                u64 dma_mask)
1158 {
1159         dma_addr_t offset = paddr & ~PAGE_MASK;
1160         dma_addr_t address, start;
1161         unsigned int pages;
1162         unsigned long align_mask = 0;
1163         int i;
1164
1165         pages = iommu_num_pages(paddr, size, PAGE_SIZE);
1166         paddr &= PAGE_MASK;
1167
1168         if (align)
1169                 align_mask = (1UL << get_order(size)) - 1;
1170
1171         address = dma_ops_alloc_addresses(dev, dma_dom, pages, align_mask,
1172                                           dma_mask);
1173         if (unlikely(address == bad_dma_address))
1174                 goto out;
1175
1176         start = address;
1177         for (i = 0; i < pages; ++i) {
1178                 dma_ops_domain_map(iommu, dma_dom, start, paddr, dir);
1179                 paddr += PAGE_SIZE;
1180                 start += PAGE_SIZE;
1181         }
1182         address += offset;
1183
1184         if (unlikely(dma_dom->need_flush && !amd_iommu_unmap_flush)) {
1185                 iommu_flush_tlb(iommu, dma_dom->domain.id);
1186                 dma_dom->need_flush = false;
1187         } else if (unlikely(iommu_has_npcache(iommu)))
1188                 iommu_flush_pages(iommu, dma_dom->domain.id, address, size);
1189
1190 out:
1191         return address;
1192 }
1193
1194 /*
1195  * Does the reverse of the __map_single function. Must be called with
1196  * the domain lock held too
1197  */
1198 static void __unmap_single(struct amd_iommu *iommu,
1199                            struct dma_ops_domain *dma_dom,
1200                            dma_addr_t dma_addr,
1201                            size_t size,
1202                            int dir)
1203 {
1204         dma_addr_t i, start;
1205         unsigned int pages;
1206
1207         if ((dma_addr == bad_dma_address) ||
1208             (dma_addr + size > dma_dom->aperture_size))
1209                 return;
1210
1211         pages = iommu_num_pages(dma_addr, size, PAGE_SIZE);
1212         dma_addr &= PAGE_MASK;
1213         start = dma_addr;
1214
1215         for (i = 0; i < pages; ++i) {
1216                 dma_ops_domain_unmap(iommu, dma_dom, start);
1217                 start += PAGE_SIZE;
1218         }
1219
1220         dma_ops_free_addresses(dma_dom, dma_addr, pages);
1221
1222         if (amd_iommu_unmap_flush || dma_dom->need_flush) {
1223                 iommu_flush_pages(iommu, dma_dom->domain.id, dma_addr, size);
1224                 dma_dom->need_flush = false;
1225         }
1226 }
1227
1228 /*
1229  * The exported map_single function for dma_ops.
1230  */
1231 static dma_addr_t map_single(struct device *dev, phys_addr_t paddr,
1232                              size_t size, int dir)
1233 {
1234         unsigned long flags;
1235         struct amd_iommu *iommu;
1236         struct protection_domain *domain;
1237         u16 devid;
1238         dma_addr_t addr;
1239         u64 dma_mask;
1240
1241         if (!check_device(dev))
1242                 return bad_dma_address;
1243
1244         dma_mask = *dev->dma_mask;
1245
1246         get_device_resources(dev, &iommu, &domain, &devid);
1247
1248         if (iommu == NULL || domain == NULL)
1249                 /* device not handled by any AMD IOMMU */
1250                 return (dma_addr_t)paddr;
1251
1252         if (!dma_ops_domain(domain))
1253                 return bad_dma_address;
1254
1255         spin_lock_irqsave(&domain->lock, flags);
1256         addr = __map_single(dev, iommu, domain->priv, paddr, size, dir, false,
1257                             dma_mask);
1258         if (addr == bad_dma_address)
1259                 goto out;
1260
1261         iommu_completion_wait(iommu);
1262
1263 out:
1264         spin_unlock_irqrestore(&domain->lock, flags);
1265
1266         return addr;
1267 }
1268
1269 /*
1270  * The exported unmap_single function for dma_ops.
1271  */
1272 static void unmap_single(struct device *dev, dma_addr_t dma_addr,
1273                          size_t size, int dir)
1274 {
1275         unsigned long flags;
1276         struct amd_iommu *iommu;
1277         struct protection_domain *domain;
1278         u16 devid;
1279
1280         if (!check_device(dev) ||
1281             !get_device_resources(dev, &iommu, &domain, &devid))
1282                 /* device not handled by any AMD IOMMU */
1283                 return;
1284
1285         if (!dma_ops_domain(domain))
1286                 return;
1287
1288         spin_lock_irqsave(&domain->lock, flags);
1289
1290         __unmap_single(iommu, domain->priv, dma_addr, size, dir);
1291
1292         iommu_completion_wait(iommu);
1293
1294         spin_unlock_irqrestore(&domain->lock, flags);
1295 }
1296
1297 /*
1298  * This is a special map_sg function which is used if we should map a
1299  * device which is not handled by an AMD IOMMU in the system.
1300  */
1301 static int map_sg_no_iommu(struct device *dev, struct scatterlist *sglist,
1302                            int nelems, int dir)
1303 {
1304         struct scatterlist *s;
1305         int i;
1306
1307         for_each_sg(sglist, s, nelems, i) {
1308                 s->dma_address = (dma_addr_t)sg_phys(s);
1309                 s->dma_length  = s->length;
1310         }
1311
1312         return nelems;
1313 }
1314
1315 /*
1316  * The exported map_sg function for dma_ops (handles scatter-gather
1317  * lists).
1318  */
1319 static int map_sg(struct device *dev, struct scatterlist *sglist,
1320                   int nelems, int dir)
1321 {
1322         unsigned long flags;
1323         struct amd_iommu *iommu;
1324         struct protection_domain *domain;
1325         u16 devid;
1326         int i;
1327         struct scatterlist *s;
1328         phys_addr_t paddr;
1329         int mapped_elems = 0;
1330         u64 dma_mask;
1331
1332         if (!check_device(dev))
1333                 return 0;
1334
1335         dma_mask = *dev->dma_mask;
1336
1337         get_device_resources(dev, &iommu, &domain, &devid);
1338
1339         if (!iommu || !domain)
1340                 return map_sg_no_iommu(dev, sglist, nelems, dir);
1341
1342         if (!dma_ops_domain(domain))
1343                 return 0;
1344
1345         spin_lock_irqsave(&domain->lock, flags);
1346
1347         for_each_sg(sglist, s, nelems, i) {
1348                 paddr = sg_phys(s);
1349
1350                 s->dma_address = __map_single(dev, iommu, domain->priv,
1351                                               paddr, s->length, dir, false,
1352                                               dma_mask);
1353
1354                 if (s->dma_address) {
1355                         s->dma_length = s->length;
1356                         mapped_elems++;
1357                 } else
1358                         goto unmap;
1359         }
1360
1361         iommu_completion_wait(iommu);
1362
1363 out:
1364         spin_unlock_irqrestore(&domain->lock, flags);
1365
1366         return mapped_elems;
1367 unmap:
1368         for_each_sg(sglist, s, mapped_elems, i) {
1369                 if (s->dma_address)
1370                         __unmap_single(iommu, domain->priv, s->dma_address,
1371                                        s->dma_length, dir);
1372                 s->dma_address = s->dma_length = 0;
1373         }
1374
1375         mapped_elems = 0;
1376
1377         goto out;
1378 }
1379
1380 /*
1381  * The exported map_sg function for dma_ops (handles scatter-gather
1382  * lists).
1383  */
1384 static void unmap_sg(struct device *dev, struct scatterlist *sglist,
1385                      int nelems, int dir)
1386 {
1387         unsigned long flags;
1388         struct amd_iommu *iommu;
1389         struct protection_domain *domain;
1390         struct scatterlist *s;
1391         u16 devid;
1392         int i;
1393
1394         if (!check_device(dev) ||
1395             !get_device_resources(dev, &iommu, &domain, &devid))
1396                 return;
1397
1398         if (!dma_ops_domain(domain))
1399                 return;
1400
1401         spin_lock_irqsave(&domain->lock, flags);
1402
1403         for_each_sg(sglist, s, nelems, i) {
1404                 __unmap_single(iommu, domain->priv, s->dma_address,
1405                                s->dma_length, dir);
1406                 s->dma_address = s->dma_length = 0;
1407         }
1408
1409         iommu_completion_wait(iommu);
1410
1411         spin_unlock_irqrestore(&domain->lock, flags);
1412 }
1413
1414 /*
1415  * The exported alloc_coherent function for dma_ops.
1416  */
1417 static void *alloc_coherent(struct device *dev, size_t size,
1418                             dma_addr_t *dma_addr, gfp_t flag)
1419 {
1420         unsigned long flags;
1421         void *virt_addr;
1422         struct amd_iommu *iommu;
1423         struct protection_domain *domain;
1424         u16 devid;
1425         phys_addr_t paddr;
1426         u64 dma_mask = dev->coherent_dma_mask;
1427
1428         if (!check_device(dev))
1429                 return NULL;
1430
1431         if (!get_device_resources(dev, &iommu, &domain, &devid))
1432                 flag &= ~(__GFP_DMA | __GFP_HIGHMEM | __GFP_DMA32);
1433
1434         flag |= __GFP_ZERO;
1435         virt_addr = (void *)__get_free_pages(flag, get_order(size));
1436         if (!virt_addr)
1437                 return 0;
1438
1439         paddr = virt_to_phys(virt_addr);
1440
1441         if (!iommu || !domain) {
1442                 *dma_addr = (dma_addr_t)paddr;
1443                 return virt_addr;
1444         }
1445
1446         if (!dma_ops_domain(domain))
1447                 goto out_free;
1448
1449         if (!dma_mask)
1450                 dma_mask = *dev->dma_mask;
1451
1452         spin_lock_irqsave(&domain->lock, flags);
1453
1454         *dma_addr = __map_single(dev, iommu, domain->priv, paddr,
1455                                  size, DMA_BIDIRECTIONAL, true, dma_mask);
1456
1457         if (*dma_addr == bad_dma_address)
1458                 goto out_free;
1459
1460         iommu_completion_wait(iommu);
1461
1462         spin_unlock_irqrestore(&domain->lock, flags);
1463
1464         return virt_addr;
1465
1466 out_free:
1467
1468         free_pages((unsigned long)virt_addr, get_order(size));
1469
1470         return NULL;
1471 }
1472
1473 /*
1474  * The exported free_coherent function for dma_ops.
1475  */
1476 static void free_coherent(struct device *dev, size_t size,
1477                           void *virt_addr, dma_addr_t dma_addr)
1478 {
1479         unsigned long flags;
1480         struct amd_iommu *iommu;
1481         struct protection_domain *domain;
1482         u16 devid;
1483
1484         if (!check_device(dev))
1485                 return;
1486
1487         get_device_resources(dev, &iommu, &domain, &devid);
1488
1489         if (!iommu || !domain)
1490                 goto free_mem;
1491
1492         if (!dma_ops_domain(domain))
1493                 goto free_mem;
1494
1495         spin_lock_irqsave(&domain->lock, flags);
1496
1497         __unmap_single(iommu, domain->priv, dma_addr, size, DMA_BIDIRECTIONAL);
1498
1499         iommu_completion_wait(iommu);
1500
1501         spin_unlock_irqrestore(&domain->lock, flags);
1502
1503 free_mem:
1504         free_pages((unsigned long)virt_addr, get_order(size));
1505 }
1506
1507 /*
1508  * This function is called by the DMA layer to find out if we can handle a
1509  * particular device. It is part of the dma_ops.
1510  */
1511 static int amd_iommu_dma_supported(struct device *dev, u64 mask)
1512 {
1513         u16 bdf;
1514         struct pci_dev *pcidev;
1515
1516         /* No device or no PCI device */
1517         if (!dev || dev->bus != &pci_bus_type)
1518                 return 0;
1519
1520         pcidev = to_pci_dev(dev);
1521
1522         bdf = calc_devid(pcidev->bus->number, pcidev->devfn);
1523
1524         /* Out of our scope? */
1525         if (bdf > amd_iommu_last_bdf)
1526                 return 0;
1527
1528         return 1;
1529 }
1530
1531 /*
1532  * The function for pre-allocating protection domains.
1533  *
1534  * If the driver core informs the DMA layer if a driver grabs a device
1535  * we don't need to preallocate the protection domains anymore.
1536  * For now we have to.
1537  */
1538 void prealloc_protection_domains(void)
1539 {
1540         struct pci_dev *dev = NULL;
1541         struct dma_ops_domain *dma_dom;
1542         struct amd_iommu *iommu;
1543         int order = amd_iommu_aperture_order;
1544         u16 devid;
1545
1546         while ((dev = pci_get_device(PCI_ANY_ID, PCI_ANY_ID, dev)) != NULL) {
1547                 devid = (dev->bus->number << 8) | dev->devfn;
1548                 if (devid > amd_iommu_last_bdf)
1549                         continue;
1550                 devid = amd_iommu_alias_table[devid];
1551                 if (domain_for_device(devid))
1552                         continue;
1553                 iommu = amd_iommu_rlookup_table[devid];
1554                 if (!iommu)
1555                         continue;
1556                 dma_dom = dma_ops_domain_alloc(iommu, order);
1557                 if (!dma_dom)
1558                         continue;
1559                 init_unity_mappings_for_device(dma_dom, devid);
1560                 dma_dom->target_dev = devid;
1561
1562                 list_add_tail(&dma_dom->list, &iommu_pd_list);
1563         }
1564 }
1565
1566 static struct dma_mapping_ops amd_iommu_dma_ops = {
1567         .alloc_coherent = alloc_coherent,
1568         .free_coherent = free_coherent,
1569         .map_single = map_single,
1570         .unmap_single = unmap_single,
1571         .map_sg = map_sg,
1572         .unmap_sg = unmap_sg,
1573         .dma_supported = amd_iommu_dma_supported,
1574 };
1575
1576 /*
1577  * The function which clues the AMD IOMMU driver into dma_ops.
1578  */
1579 int __init amd_iommu_init_dma_ops(void)
1580 {
1581         struct amd_iommu *iommu;
1582         int order = amd_iommu_aperture_order;
1583         int ret;
1584
1585         /*
1586          * first allocate a default protection domain for every IOMMU we
1587          * found in the system. Devices not assigned to any other
1588          * protection domain will be assigned to the default one.
1589          */
1590         list_for_each_entry(iommu, &amd_iommu_list, list) {
1591                 iommu->default_dom = dma_ops_domain_alloc(iommu, order);
1592                 if (iommu->default_dom == NULL)
1593                         return -ENOMEM;
1594                 iommu->default_dom->domain.flags |= PD_DEFAULT_MASK;
1595                 ret = iommu_init_unity_mappings(iommu);
1596                 if (ret)
1597                         goto free_domains;
1598         }
1599
1600         /*
1601          * If device isolation is enabled, pre-allocate the protection
1602          * domains for each device.
1603          */
1604         if (amd_iommu_isolate)
1605                 prealloc_protection_domains();
1606
1607         iommu_detected = 1;
1608         force_iommu = 1;
1609         bad_dma_address = 0;
1610 #ifdef CONFIG_GART_IOMMU
1611         gart_iommu_aperture_disabled = 1;
1612         gart_iommu_aperture = 0;
1613 #endif
1614
1615         /* Make the driver finally visible to the drivers */
1616         dma_ops = &amd_iommu_dma_ops;
1617
1618 #ifdef CONFIG_IOMMU_API
1619         register_iommu(&amd_iommu_ops);
1620 #endif
1621
1622         bus_register_notifier(&pci_bus_type, &device_nb);
1623
1624         return 0;
1625
1626 free_domains:
1627
1628         list_for_each_entry(iommu, &amd_iommu_list, list) {
1629                 if (iommu->default_dom)
1630                         dma_ops_domain_free(iommu->default_dom);
1631         }
1632
1633         return ret;
1634 }
1635
1636 /*****************************************************************************
1637  *
1638  * The following functions belong to the exported interface of AMD IOMMU
1639  *
1640  * This interface allows access to lower level functions of the IOMMU
1641  * like protection domain handling and assignement of devices to domains
1642  * which is not possible with the dma_ops interface.
1643  *
1644  *****************************************************************************/
1645
1646 #ifdef CONFIG_IOMMU_API
1647
1648 static void cleanup_domain(struct protection_domain *domain)
1649 {
1650         unsigned long flags;
1651         u16 devid;
1652
1653         write_lock_irqsave(&amd_iommu_devtable_lock, flags);
1654
1655         for (devid = 0; devid <= amd_iommu_last_bdf; ++devid)
1656                 if (amd_iommu_pd_table[devid] == domain)
1657                         __detach_device(domain, devid);
1658
1659         write_unlock_irqrestore(&amd_iommu_devtable_lock, flags);
1660 }
1661
1662 static int amd_iommu_domain_init(struct iommu_domain *dom)
1663 {
1664         struct protection_domain *domain;
1665
1666         domain = kzalloc(sizeof(*domain), GFP_KERNEL);
1667         if (!domain)
1668                 return -ENOMEM;
1669
1670         spin_lock_init(&domain->lock);
1671         domain->mode = PAGE_MODE_3_LEVEL;
1672         domain->id = domain_id_alloc();
1673         if (!domain->id)
1674                 goto out_free;
1675         domain->pt_root = (void *)get_zeroed_page(GFP_KERNEL);
1676         if (!domain->pt_root)
1677                 goto out_free;
1678
1679         dom->priv = domain;
1680
1681         return 0;
1682
1683 out_free:
1684         kfree(domain);
1685
1686         return -ENOMEM;
1687 }
1688
1689 static void amd_iommu_domain_destroy(struct iommu_domain *dom)
1690 {
1691         struct protection_domain *domain = dom->priv;
1692
1693         if (!domain)
1694                 return;
1695
1696         if (domain->dev_cnt > 0)
1697                 cleanup_domain(domain);
1698
1699         BUG_ON(domain->dev_cnt != 0);
1700
1701         free_pagetable(domain);
1702
1703         domain_id_free(domain->id);
1704
1705         kfree(domain);
1706
1707         dom->priv = NULL;
1708 }
1709
1710 static void amd_iommu_detach_device(struct iommu_domain *dom,
1711                                     struct device *dev)
1712 {
1713         struct protection_domain *domain = dom->priv;
1714         struct amd_iommu *iommu;
1715         struct pci_dev *pdev;
1716         u16 devid;
1717
1718         if (dev->bus != &pci_bus_type)
1719                 return;
1720
1721         pdev = to_pci_dev(dev);
1722
1723         devid = calc_devid(pdev->bus->number, pdev->devfn);
1724
1725         if (devid > 0)
1726                 detach_device(domain, devid);
1727
1728         iommu = amd_iommu_rlookup_table[devid];
1729         if (!iommu)
1730                 return;
1731
1732         iommu_queue_inv_dev_entry(iommu, devid);
1733         iommu_completion_wait(iommu);
1734 }
1735
1736 static int amd_iommu_attach_device(struct iommu_domain *dom,
1737                                    struct device *dev)
1738 {
1739         struct protection_domain *domain = dom->priv;
1740         struct protection_domain *old_domain;
1741         struct amd_iommu *iommu;
1742         struct pci_dev *pdev;
1743         u16 devid;
1744
1745         if (dev->bus != &pci_bus_type)
1746                 return -EINVAL;
1747
1748         pdev = to_pci_dev(dev);
1749
1750         devid = calc_devid(pdev->bus->number, pdev->devfn);
1751
1752         if (devid >= amd_iommu_last_bdf ||
1753                         devid != amd_iommu_alias_table[devid])
1754                 return -EINVAL;
1755
1756         iommu = amd_iommu_rlookup_table[devid];
1757         if (!iommu)
1758                 return -EINVAL;
1759
1760         old_domain = domain_for_device(devid);
1761         if (old_domain)
1762                 return -EBUSY;
1763
1764         attach_device(iommu, domain, devid);
1765
1766         iommu_completion_wait(iommu);
1767
1768         return 0;
1769 }
1770
1771 static int amd_iommu_map_range(struct iommu_domain *dom,
1772                                unsigned long iova, phys_addr_t paddr,
1773                                size_t size, int iommu_prot)
1774 {
1775         struct protection_domain *domain = dom->priv;
1776         unsigned long i,  npages = iommu_num_pages(paddr, size, PAGE_SIZE);
1777         int prot = 0;
1778         int ret;
1779
1780         if (iommu_prot & IOMMU_READ)
1781                 prot |= IOMMU_PROT_IR;
1782         if (iommu_prot & IOMMU_WRITE)
1783                 prot |= IOMMU_PROT_IW;
1784
1785         iova  &= PAGE_MASK;
1786         paddr &= PAGE_MASK;
1787
1788         for (i = 0; i < npages; ++i) {
1789                 ret = iommu_map_page(domain, iova, paddr, prot);
1790                 if (ret)
1791                         return ret;
1792
1793                 iova  += PAGE_SIZE;
1794                 paddr += PAGE_SIZE;
1795         }
1796
1797         return 0;
1798 }
1799
1800 static void amd_iommu_unmap_range(struct iommu_domain *dom,
1801                                   unsigned long iova, size_t size)
1802 {
1803
1804         struct protection_domain *domain = dom->priv;
1805         unsigned long i,  npages = iommu_num_pages(iova, size, PAGE_SIZE);
1806
1807         iova  &= PAGE_MASK;
1808
1809         for (i = 0; i < npages; ++i) {
1810                 iommu_unmap_page(domain, iova);
1811                 iova  += PAGE_SIZE;
1812         }
1813
1814         iommu_flush_domain(domain->id);
1815 }
1816
1817 static phys_addr_t amd_iommu_iova_to_phys(struct iommu_domain *dom,
1818                                           unsigned long iova)
1819 {
1820         struct protection_domain *domain = dom->priv;
1821         unsigned long offset = iova & ~PAGE_MASK;
1822         phys_addr_t paddr;
1823         u64 *pte;
1824
1825         pte = &domain->pt_root[IOMMU_PTE_L2_INDEX(iova)];
1826
1827         if (!IOMMU_PTE_PRESENT(*pte))
1828                 return 0;
1829
1830         pte = IOMMU_PTE_PAGE(*pte);
1831         pte = &pte[IOMMU_PTE_L1_INDEX(iova)];
1832
1833         if (!IOMMU_PTE_PRESENT(*pte))
1834                 return 0;
1835
1836         pte = IOMMU_PTE_PAGE(*pte);
1837         pte = &pte[IOMMU_PTE_L0_INDEX(iova)];
1838
1839         if (!IOMMU_PTE_PRESENT(*pte))
1840                 return 0;
1841
1842         paddr  = *pte & IOMMU_PAGE_MASK;
1843         paddr |= offset;
1844
1845         return paddr;
1846 }
1847
1848 static struct iommu_ops amd_iommu_ops = {
1849         .domain_init = amd_iommu_domain_init,
1850         .domain_destroy = amd_iommu_domain_destroy,
1851         .attach_dev = amd_iommu_attach_device,
1852         .detach_dev = amd_iommu_detach_device,
1853         .map = amd_iommu_map_range,
1854         .unmap = amd_iommu_unmap_range,
1855         .iova_to_phys = amd_iommu_iova_to_phys,
1856 };
1857
1858 #endif