SAFE public projects git trees. - safe/jmp/linux-2.6/blob - arch/x86/kernel/amd_iommu.c

   1 /*
   2  * Copyright (C) 2007-2008 Advanced Micro Devices, Inc.
   3  * Author: Joerg Roedel <joerg.roedel@amd.com>
   4  *         Leo Duran <leo.duran@amd.com>
   5  *
   6  * This program is free software; you can redistribute it and/or modify it
   7  * under the terms of the GNU General Public License version 2 as published
   8  * by the Free Software Foundation.
   9  *
  10  * This program is distributed in the hope that it will be useful,
  11  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13  * GNU General Public License for more details.
  14  *
  15  * You should have received a copy of the GNU General Public License
  16  * along with this program; if not, write to the Free Software
  17  * Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307 USA
  18  */
  19
  20 #include <linux/pci.h>
  21 #include <linux/gfp.h>
  22 #include <linux/bitops.h>
  23 #include <linux/debugfs.h>
  24 #include <linux/scatterlist.h>
  25 #include <linux/dma-mapping.h>
  26 #include <linux/iommu-helper.h>
  27 #include <linux/iommu.h>
  28 #include <asm/proto.h>
  29 #include <asm/iommu.h>
  30 #include <asm/gart.h>
  31 #include <asm/amd_iommu_types.h>
  32 #include <asm/amd_iommu.h>
  33
  34 #define CMD_SET_TYPE(cmd, t) ((cmd)->data[1] |= ((t) << 28))
  35
  36 #define EXIT_LOOP_COUNT 10000000
  37
  38 static DEFINE_RWLOCK(amd_iommu_devtable_lock);
  39
  40 /* A list of preallocated protection domains */
  41 static LIST_HEAD(iommu_pd_list);
  42 static DEFINE_SPINLOCK(iommu_pd_list_lock);
  43
  44 #ifdef CONFIG_IOMMU_API
  45 static struct iommu_ops amd_iommu_ops;
  46 #endif
  47
  48 /*
  49  * general struct to manage commands send to an IOMMU
  50  */
  51 struct iommu_cmd {
  52         u32 data[4];
  53 };
  54
  55 static int dma_ops_unity_map(struct dma_ops_domain *dma_dom,
  56                              struct unity_map_entry *e);
  57 static struct dma_ops_domain *find_protection_domain(u16 devid);
  58
  59
  60 #ifdef CONFIG_AMD_IOMMU_STATS
  61
  62 /*
  63  * Initialization code for statistics collection
  64  */
  65
  66 DECLARE_STATS_COUNTER(compl_wait);
  67 DECLARE_STATS_COUNTER(cnt_map_single);
  68 DECLARE_STATS_COUNTER(cnt_unmap_single);
  69 DECLARE_STATS_COUNTER(cnt_map_sg);
  70 DECLARE_STATS_COUNTER(cnt_unmap_sg);
  71 DECLARE_STATS_COUNTER(cnt_alloc_coherent);
  72 DECLARE_STATS_COUNTER(cnt_free_coherent);
  73 DECLARE_STATS_COUNTER(cross_page);
  74 DECLARE_STATS_COUNTER(domain_flush_single);
  75 DECLARE_STATS_COUNTER(domain_flush_all);
  76 DECLARE_STATS_COUNTER(alloced_io_mem);
  77 DECLARE_STATS_COUNTER(total_map_requests);
  78
  79 static struct dentry *stats_dir;
  80 static struct dentry *de_isolate;
  81 static struct dentry *de_fflush;
  82
  83 static void amd_iommu_stats_add(struct __iommu_counter *cnt)
  84 {
  85         if (stats_dir == NULL)
  86                 return;
  87
  88         cnt->dent = debugfs_create_u64(cnt->name, 0444, stats_dir,
  89                                        &cnt->value);
  90 }
  91
  92 static void amd_iommu_stats_init(void)
  93 {
  94         stats_dir = debugfs_create_dir("amd-iommu", NULL);
  95         if (stats_dir == NULL)
  96                 return;
  97
  98         de_isolate = debugfs_create_bool("isolation", 0444, stats_dir,
  99                                          (u32 *)&amd_iommu_isolate);
 100
 101         de_fflush  = debugfs_create_bool("fullflush", 0444, stats_dir,
 102                                          (u32 *)&amd_iommu_unmap_flush);
 103
 104         amd_iommu_stats_add(&compl_wait);
 105         amd_iommu_stats_add(&cnt_map_single);
 106         amd_iommu_stats_add(&cnt_unmap_single);
 107         amd_iommu_stats_add(&cnt_map_sg);
 108         amd_iommu_stats_add(&cnt_unmap_sg);
 109         amd_iommu_stats_add(&cnt_alloc_coherent);
 110         amd_iommu_stats_add(&cnt_free_coherent);
 111         amd_iommu_stats_add(&cross_page);
 112         amd_iommu_stats_add(&domain_flush_single);
 113         amd_iommu_stats_add(&domain_flush_all);
 114         amd_iommu_stats_add(&alloced_io_mem);
 115         amd_iommu_stats_add(&total_map_requests);
 116 }
 117
 118 #endif
 119
 120 /* returns !0 if the IOMMU is caching non-present entries in its TLB */
 121 static int iommu_has_npcache(struct amd_iommu *iommu)
 122 {
 123         return iommu->cap & (1UL << IOMMU_CAP_NPCACHE);
 124 }
 125
 126 /****************************************************************************
 127  *
 128  * Interrupt handling functions
 129  *
 130  ****************************************************************************/
 131
 132 static void iommu_print_event(void *__evt)
 133 {
 134         u32 *event = __evt;
 135         int type  = (event[1] >> EVENT_TYPE_SHIFT)  & EVENT_TYPE_MASK;
 136         int devid = (event[0] >> EVENT_DEVID_SHIFT) & EVENT_DEVID_MASK;
 137         int domid = (event[1] >> EVENT_DOMID_SHIFT) & EVENT_DOMID_MASK;
 138         int flags = (event[1] >> EVENT_FLAGS_SHIFT) & EVENT_FLAGS_MASK;
 139         u64 address = (u64)(((u64)event[3]) << 32) | event[2];
 140
 141         printk(KERN_ERR "AMD IOMMU: Event logged [");
 142
 143         switch (type) {
 144         case EVENT_TYPE_ILL_DEV:
 145                 printk("ILLEGAL_DEV_TABLE_ENTRY device=%02x:%02x.%x "
 146                        "address=0x%016llx flags=0x%04x]\n",
 147                        PCI_BUS(devid), PCI_SLOT(devid), PCI_FUNC(devid),
 148                        address, flags);
 149                 break;
 150         case EVENT_TYPE_IO_FAULT:
 151                 printk("IO_PAGE_FAULT device=%02x:%02x.%x "
 152                        "domain=0x%04x address=0x%016llx flags=0x%04x]\n",
 153                        PCI_BUS(devid), PCI_SLOT(devid), PCI_FUNC(devid),
 154                        domid, address, flags);
 155                 break;
 156         case EVENT_TYPE_DEV_TAB_ERR:
 157                 printk("DEV_TAB_HARDWARE_ERROR device=%02x:%02x.%x "
 158                        "address=0x%016llx flags=0x%04x]\n",
 159                        PCI_BUS(devid), PCI_SLOT(devid), PCI_FUNC(devid),
 160                        address, flags);
 161                 break;
 162         case EVENT_TYPE_PAGE_TAB_ERR:
 163                 printk("PAGE_TAB_HARDWARE_ERROR device=%02x:%02x.%x "
 164                        "domain=0x%04x address=0x%016llx flags=0x%04x]\n",
 165                        PCI_BUS(devid), PCI_SLOT(devid), PCI_FUNC(devid),
 166                        domid, address, flags);
 167                 break;
 168         case EVENT_TYPE_ILL_CMD:
 169                 printk("ILLEGAL_COMMAND_ERROR address=0x%016llx]\n", address);
 170                 break;
 171         case EVENT_TYPE_CMD_HARD_ERR:
 172                 printk("COMMAND_HARDWARE_ERROR address=0x%016llx "
 173                        "flags=0x%04x]\n", address, flags);
 174                 break;
 175         case EVENT_TYPE_IOTLB_INV_TO:
 176                 printk("IOTLB_INV_TIMEOUT device=%02x:%02x.%x "
 177                        "address=0x%016llx]\n",
 178                        PCI_BUS(devid), PCI_SLOT(devid), PCI_FUNC(devid),
 179                        address);
 180                 break;
 181         case EVENT_TYPE_INV_DEV_REQ:
 182                 printk("INVALID_DEVICE_REQUEST device=%02x:%02x.%x "
 183                        "address=0x%016llx flags=0x%04x]\n",
 184                        PCI_BUS(devid), PCI_SLOT(devid), PCI_FUNC(devid),
 185                        address, flags);
 186                 break;
 187         default:
 188                 printk(KERN_ERR "UNKNOWN type=0x%02x]\n", type);
 189         }
 190 }
 191
 192 static void iommu_poll_events(struct amd_iommu *iommu)
 193 {
 194         u32 head, tail;
 195         unsigned long flags;
 196
 197         spin_lock_irqsave(&iommu->lock, flags);
 198
 199         head = readl(iommu->mmio_base + MMIO_EVT_HEAD_OFFSET);
 200         tail = readl(iommu->mmio_base + MMIO_EVT_TAIL_OFFSET);
 201
 202         while (head != tail) {
 203                 iommu_print_event(iommu->evt_buf + head);
 204                 head = (head + EVENT_ENTRY_SIZE) % iommu->evt_buf_size;
 205         }
 206
 207         writel(head, iommu->mmio_base + MMIO_EVT_HEAD_OFFSET);
 208
 209         spin_unlock_irqrestore(&iommu->lock, flags);
 210 }
 211
 212 irqreturn_t amd_iommu_int_handler(int irq, void *data)
 213 {
 214         struct amd_iommu *iommu;
 215
 216         for_each_iommu(iommu)
 217                 iommu_poll_events(iommu);
 218
 219         return IRQ_HANDLED;
 220 }
 221
 222 /****************************************************************************
 223  *
 224  * IOMMU command queuing functions
 225  *
 226  ****************************************************************************/
 227
 228 /*
 229  * Writes the command to the IOMMUs command buffer and informs the
 230  * hardware about the new command. Must be called with iommu->lock held.
 231  */
 232 static int __iommu_queue_command(struct amd_iommu *iommu, struct iommu_cmd *cmd)
 233 {
 234         u32 tail, head;
 235         u8 *target;
 236
 237         tail = readl(iommu->mmio_base + MMIO_CMD_TAIL_OFFSET);
 238         target = iommu->cmd_buf + tail;
 239         memcpy_toio(target, cmd, sizeof(*cmd));
 240         tail = (tail + sizeof(*cmd)) % iommu->cmd_buf_size;
 241         head = readl(iommu->mmio_base + MMIO_CMD_HEAD_OFFSET);
 242         if (tail == head)
 243                 return -ENOMEM;
 244         writel(tail, iommu->mmio_base + MMIO_CMD_TAIL_OFFSET);
 245
 246         return 0;
 247 }
 248
 249 /*
 250  * General queuing function for commands. Takes iommu->lock and calls
 251  * __iommu_queue_command().
 252  */
 253 static int iommu_queue_command(struct amd_iommu *iommu, struct iommu_cmd *cmd)
 254 {
 255         unsigned long flags;
 256         int ret;
 257
 258         spin_lock_irqsave(&iommu->lock, flags);
 259         ret = __iommu_queue_command(iommu, cmd);
 260         if (!ret)
 261                 iommu->need_sync = true;
 262         spin_unlock_irqrestore(&iommu->lock, flags);
 263
 264         return ret;
 265 }
 266
 267 /*
 268  * This function waits until an IOMMU has completed a completion
 269  * wait command
 270  */
 271 static void __iommu_wait_for_completion(struct amd_iommu *iommu)
 272 {
 273         int ready = 0;
 274         unsigned status = 0;
 275         unsigned long i = 0;
 276
 277         INC_STATS_COUNTER(compl_wait);
 278
 279         while (!ready && (i < EXIT_LOOP_COUNT)) {
 280                 ++i;
 281                 /* wait for the bit to become one */
 282                 status = readl(iommu->mmio_base + MMIO_STATUS_OFFSET);
 283                 ready = status & MMIO_STATUS_COM_WAIT_INT_MASK;
 284         }
 285
 286         /* set bit back to zero */
 287         status &= ~MMIO_STATUS_COM_WAIT_INT_MASK;
 288         writel(status, iommu->mmio_base + MMIO_STATUS_OFFSET);
 289
 290         if (unlikely(i == EXIT_LOOP_COUNT))
 291                 panic("AMD IOMMU: Completion wait loop failed\n");
 292 }
 293
 294 /*
 295  * This function queues a completion wait command into the command
 296  * buffer of an IOMMU
 297  */
 298 static int __iommu_completion_wait(struct amd_iommu *iommu)
 299 {
 300         struct iommu_cmd cmd;
 301
 302          memset(&cmd, 0, sizeof(cmd));
 303          cmd.data[0] = CMD_COMPL_WAIT_INT_MASK;
 304          CMD_SET_TYPE(&cmd, CMD_COMPL_WAIT);
 305
 306          return __iommu_queue_command(iommu, &cmd);
 307 }
 308
 309 /*
 310  * This function is called whenever we need to ensure that the IOMMU has
 311  * completed execution of all commands we sent. It sends a
 312  * COMPLETION_WAIT command and waits for it to finish. The IOMMU informs
 313  * us about that by writing a value to a physical address we pass with
 314  * the command.
 315  */
 316 static int iommu_completion_wait(struct amd_iommu *iommu)
 317 {
 318         int ret = 0;
 319         unsigned long flags;
 320
 321         spin_lock_irqsave(&iommu->lock, flags);
 322
 323         if (!iommu->need_sync)
 324                 goto out;
 325
 326         ret = __iommu_completion_wait(iommu);
 327
 328         iommu->need_sync = false;
 329
 330         if (ret)
 331                 goto out;
 332
 333         __iommu_wait_for_completion(iommu);
 334
 335 out:
 336         spin_unlock_irqrestore(&iommu->lock, flags);
 337
 338         return 0;
 339 }
 340
 341 /*
 342  * Command send function for invalidating a device table entry
 343  */
 344 static int iommu_queue_inv_dev_entry(struct amd_iommu *iommu, u16 devid)
 345 {
 346         struct iommu_cmd cmd;
 347         int ret;
 348
 349         BUG_ON(iommu == NULL);
 350
 351         memset(&cmd, 0, sizeof(cmd));
 352         CMD_SET_TYPE(&cmd, CMD_INV_DEV_ENTRY);
 353         cmd.data[0] = devid;
 354
 355         ret = iommu_queue_command(iommu, &cmd);
 356
 357         return ret;
 358 }
 359
 360 static void __iommu_build_inv_iommu_pages(struct iommu_cmd *cmd, u64 address,
 361                                           u16 domid, int pde, int s)
 362 {
 363         memset(cmd, 0, sizeof(*cmd));
 364         address &= PAGE_MASK;
 365         CMD_SET_TYPE(cmd, CMD_INV_IOMMU_PAGES);
 366         cmd->data[1] |= domid;
 367         cmd->data[2] = lower_32_bits(address);
 368         cmd->data[3] = upper_32_bits(address);
 369         if (s) /* size bit - we flush more than one 4kb page */
 370                 cmd->data[2] |= CMD_INV_IOMMU_PAGES_SIZE_MASK;
 371         if (pde) /* PDE bit - we wan't flush everything not only the PTEs */
 372                 cmd->data[2] |= CMD_INV_IOMMU_PAGES_PDE_MASK;
 373 }
 374
 375 /*
 376  * Generic command send function for invalidaing TLB entries
 377  */
 378 static int iommu_queue_inv_iommu_pages(struct amd_iommu *iommu,
 379                 u64 address, u16 domid, int pde, int s)
 380 {
 381         struct iommu_cmd cmd;
 382         int ret;
 383
 384         __iommu_build_inv_iommu_pages(&cmd, address, domid, pde, s);
 385
 386         ret = iommu_queue_command(iommu, &cmd);
 387
 388         return ret;
 389 }
 390
 391 /*
 392  * TLB invalidation function which is called from the mapping functions.
 393  * It invalidates a single PTE if the range to flush is within a single
 394  * page. Otherwise it flushes the whole TLB of the IOMMU.
 395  */
 396 static int iommu_flush_pages(struct amd_iommu *iommu, u16 domid,
 397                 u64 address, size_t size)
 398 {
 399         int s = 0;
 400         unsigned pages = iommu_num_pages(address, size, PAGE_SIZE);
 401
 402         address &= PAGE_MASK;
 403
 404         if (pages > 1) {
 405                 /*
 406                  * If we have to flush more than one page, flush all
 407                  * TLB entries for this domain
 408                  */
 409                 address = CMD_INV_IOMMU_ALL_PAGES_ADDRESS;
 410                 s = 1;
 411         }
 412
 413         iommu_queue_inv_iommu_pages(iommu, address, domid, 0, s);
 414
 415         return 0;
 416 }
 417
 418 /* Flush the whole IO/TLB for a given protection domain */
 419 static void iommu_flush_tlb(struct amd_iommu *iommu, u16 domid)
 420 {
 421         u64 address = CMD_INV_IOMMU_ALL_PAGES_ADDRESS;
 422
 423         INC_STATS_COUNTER(domain_flush_single);
 424
 425         iommu_queue_inv_iommu_pages(iommu, address, domid, 0, 1);
 426 }
 427
 428 /*
 429  * This function is used to flush the IO/TLB for a given protection domain
 430  * on every IOMMU in the system
 431  */
 432 static void iommu_flush_domain(u16 domid)
 433 {
 434         unsigned long flags;
 435         struct amd_iommu *iommu;
 436         struct iommu_cmd cmd;
 437
 438         INC_STATS_COUNTER(domain_flush_all);
 439
 440         __iommu_build_inv_iommu_pages(&cmd, CMD_INV_IOMMU_ALL_PAGES_ADDRESS,
 441                                       domid, 1, 1);
 442
 443         for_each_iommu(iommu) {
 444                 spin_lock_irqsave(&iommu->lock, flags);
 445                 __iommu_queue_command(iommu, &cmd);
 446                 __iommu_completion_wait(iommu);
 447                 __iommu_wait_for_completion(iommu);
 448                 spin_unlock_irqrestore(&iommu->lock, flags);
 449         }
 450 }
 451
 452 void amd_iommu_flush_all_domains(void)
 453 {
 454         int i;
 455
 456         for (i = 1; i < MAX_DOMAIN_ID; ++i) {
 457                 if (!test_bit(i, amd_iommu_pd_alloc_bitmap))
 458                         continue;
 459                 iommu_flush_domain(i);
 460         }
 461 }
 462
 463 /****************************************************************************
 464  *
 465  * The functions below are used the create the page table mappings for
 466  * unity mapped regions.
 467  *
 468  ****************************************************************************/
 469
 470 /*
 471  * Generic mapping functions. It maps a physical address into a DMA
 472  * address space. It allocates the page table pages if necessary.
 473  * In the future it can be extended to a generic mapping function
 474  * supporting all features of AMD IOMMU page tables like level skipping
 475  * and full 64 bit address spaces.
 476  */
 477 static int iommu_map_page(struct protection_domain *dom,
 478                           unsigned long bus_addr,
 479                           unsigned long phys_addr,
 480                           int prot)
 481 {
 482         u64 __pte, *pte, *page;
 483
 484         bus_addr  = PAGE_ALIGN(bus_addr);
 485         phys_addr = PAGE_ALIGN(phys_addr);
 486
 487         /* only support 512GB address spaces for now */
 488         if (bus_addr > IOMMU_MAP_SIZE_L3 || !(prot & IOMMU_PROT_MASK))
 489                 return -EINVAL;
 490
 491         pte = &dom->pt_root[IOMMU_PTE_L2_INDEX(bus_addr)];
 492
 493         if (!IOMMU_PTE_PRESENT(*pte)) {
 494                 page = (u64 *)get_zeroed_page(GFP_KERNEL);
 495                 if (!page)
 496                         return -ENOMEM;
 497                 *pte = IOMMU_L2_PDE(virt_to_phys(page));
 498         }
 499
 500         pte = IOMMU_PTE_PAGE(*pte);
 501         pte = &pte[IOMMU_PTE_L1_INDEX(bus_addr)];
 502
 503         if (!IOMMU_PTE_PRESENT(*pte)) {
 504                 page = (u64 *)get_zeroed_page(GFP_KERNEL);
 505                 if (!page)
 506                         return -ENOMEM;
 507                 *pte = IOMMU_L1_PDE(virt_to_phys(page));
 508         }
 509
 510         pte = IOMMU_PTE_PAGE(*pte);
 511         pte = &pte[IOMMU_PTE_L0_INDEX(bus_addr)];
 512
 513         if (IOMMU_PTE_PRESENT(*pte))
 514                 return -EBUSY;
 515
 516         __pte = phys_addr | IOMMU_PTE_P;
 517         if (prot & IOMMU_PROT_IR)
 518                 __pte |= IOMMU_PTE_IR;
 519         if (prot & IOMMU_PROT_IW)
 520                 __pte |= IOMMU_PTE_IW;
 521
 522         *pte = __pte;
 523
 524         return 0;
 525 }
 526
 527 static void iommu_unmap_page(struct protection_domain *dom,
 528                              unsigned long bus_addr)
 529 {
 530         u64 *pte;
 531
 532         pte = &dom->pt_root[IOMMU_PTE_L2_INDEX(bus_addr)];
 533
 534         if (!IOMMU_PTE_PRESENT(*pte))
 535                 return;
 536
 537         pte = IOMMU_PTE_PAGE(*pte);
 538         pte = &pte[IOMMU_PTE_L1_INDEX(bus_addr)];
 539
 540         if (!IOMMU_PTE_PRESENT(*pte))
 541                 return;
 542
 543         pte = IOMMU_PTE_PAGE(*pte);
 544         pte = &pte[IOMMU_PTE_L1_INDEX(bus_addr)];
 545
 546         *pte = 0;
 547 }
 548
 549 /*
 550  * This function checks if a specific unity mapping entry is needed for
 551  * this specific IOMMU.
 552  */
 553 static int iommu_for_unity_map(struct amd_iommu *iommu,
 554                                struct unity_map_entry *entry)
 555 {
 556         u16 bdf, i;
 557
 558         for (i = entry->devid_start; i <= entry->devid_end; ++i) {
 559                 bdf = amd_iommu_alias_table[i];
 560                 if (amd_iommu_rlookup_table[bdf] == iommu)
 561                         return 1;
 562         }
 563
 564         return 0;
 565 }
 566
 567 /*
 568  * Init the unity mappings for a specific IOMMU in the system
 569  *
 570  * Basically iterates over all unity mapping entries and applies them to
 571  * the default domain DMA of that IOMMU if necessary.
 572  */
 573 static int iommu_init_unity_mappings(struct amd_iommu *iommu)
 574 {
 575         struct unity_map_entry *entry;
 576         int ret;
 577
 578         list_for_each_entry(entry, &amd_iommu_unity_map, list) {
 579                 if (!iommu_for_unity_map(iommu, entry))
 580                         continue;
 581                 ret = dma_ops_unity_map(iommu->default_dom, entry);
 582                 if (ret)
 583                         return ret;
 584         }
 585
 586         return 0;
 587 }
 588
 589 /*
 590  * This function actually applies the mapping to the page table of the
 591  * dma_ops domain.
 592  */
 593 static int dma_ops_unity_map(struct dma_ops_domain *dma_dom,
 594                              struct unity_map_entry *e)
 595 {
 596         u64 addr;
 597         int ret;
 598
 599         for (addr = e->address_start; addr < e->address_end;
 600              addr += PAGE_SIZE) {
 601                 ret = iommu_map_page(&dma_dom->domain, addr, addr, e->prot);
 602                 if (ret)
 603                         return ret;
 604                 /*
 605                  * if unity mapping is in aperture range mark the page
 606                  * as allocated in the aperture
 607                  */
 608                 if (addr < dma_dom->aperture_size)
 609                         __set_bit(addr >> PAGE_SHIFT, dma_dom->bitmap);
 610         }
 611
 612         return 0;
 613 }
 614
 615 /*
 616  * Inits the unity mappings required for a specific device
 617  */
 618 static int init_unity_mappings_for_device(struct dma_ops_domain *dma_dom,
 619                                           u16 devid)
 620 {
 621         struct unity_map_entry *e;
 622         int ret;
 623
 624         list_for_each_entry(e, &amd_iommu_unity_map, list) {
 625                 if (!(devid >= e->devid_start && devid <= e->devid_end))
 626                         continue;
 627                 ret = dma_ops_unity_map(dma_dom, e);
 628                 if (ret)
 629                         return ret;
 630         }
 631
 632         return 0;
 633 }
 634
 635 /****************************************************************************
 636  *
 637  * The next functions belong to the address allocator for the dma_ops
 638  * interface functions. They work like the allocators in the other IOMMU
 639  * drivers. Its basically a bitmap which marks the allocated pages in
 640  * the aperture. Maybe it could be enhanced in the future to a more
 641  * efficient allocator.
 642  *
 643  ****************************************************************************/
 644
 645 /*
 646  * The address allocator core function.
 647  *
 648  * called with domain->lock held
 649  */
 650 static unsigned long dma_ops_alloc_addresses(struct device *dev,
 651                                              struct dma_ops_domain *dom,
 652                                              unsigned int pages,
 653                                              unsigned long align_mask,
 654                                              u64 dma_mask)
 655 {
 656         unsigned long limit;
 657         unsigned long address;
 658         unsigned long boundary_size;
 659
 660         boundary_size = ALIGN(dma_get_seg_boundary(dev) + 1,
 661                         PAGE_SIZE) >> PAGE_SHIFT;
 662         limit = iommu_device_max_index(dom->aperture_size >> PAGE_SHIFT, 0,
 663                                        dma_mask >> PAGE_SHIFT);
 664
 665         if (dom->next_bit >= limit) {
 666                 dom->next_bit = 0;
 667                 dom->need_flush = true;
 668         }
 669
 670         address = iommu_area_alloc(dom->bitmap, limit, dom->next_bit, pages,
 671                                    0 , boundary_size, align_mask);
 672         if (address == -1) {
 673                 address = iommu_area_alloc(dom->bitmap, limit, 0, pages,
 674                                 0, boundary_size, align_mask);
 675                 dom->need_flush = true;
 676         }
 677
 678         if (likely(address != -1)) {
 679                 dom->next_bit = address + pages;
 680                 address <<= PAGE_SHIFT;
 681         } else
 682                 address = bad_dma_address;
 683
 684         WARN_ON((address + (PAGE_SIZE*pages)) > dom->aperture_size);
 685
 686         return address;
 687 }
 688
 689 /*
 690  * The address free function.
 691  *
 692  * called with domain->lock held
 693  */
 694 static void dma_ops_free_addresses(struct dma_ops_domain *dom,
 695                                    unsigned long address,
 696                                    unsigned int pages)
 697 {
 698         address >>= PAGE_SHIFT;
 699         iommu_area_free(dom->bitmap, address, pages);
 700
 701         if (address >= dom->next_bit)
 702                 dom->need_flush = true;
 703 }
 704
 705 /****************************************************************************
 706  *
 707  * The next functions belong to the domain allocation. A domain is
 708  * allocated for every IOMMU as the default domain. If device isolation
 709  * is enabled, every device get its own domain. The most important thing
 710  * about domains is the page table mapping the DMA address space they
 711  * contain.
 712  *
 713  ****************************************************************************/
 714
 715 static u16 domain_id_alloc(void)
 716 {
 717         unsigned long flags;
 718         int id;
 719
 720         write_lock_irqsave(&amd_iommu_devtable_lock, flags);
 721         id = find_first_zero_bit(amd_iommu_pd_alloc_bitmap, MAX_DOMAIN_ID);
 722         BUG_ON(id == 0);
 723         if (id > 0 && id < MAX_DOMAIN_ID)
 724                 __set_bit(id, amd_iommu_pd_alloc_bitmap);
 725         else
 726                 id = 0;
 727         write_unlock_irqrestore(&amd_iommu_devtable_lock, flags);
 728
 729         return id;
 730 }
 731
 732 static void domain_id_free(int id)
 733 {
 734         unsigned long flags;
 735
 736         write_lock_irqsave(&amd_iommu_devtable_lock, flags);
 737         if (id > 0 && id < MAX_DOMAIN_ID)
 738                 __clear_bit(id, amd_iommu_pd_alloc_bitmap);
 739         write_unlock_irqrestore(&amd_iommu_devtable_lock, flags);
 740 }
 741
 742 /*
 743  * Used to reserve address ranges in the aperture (e.g. for exclusion
 744  * ranges.
 745  */
 746 static void dma_ops_reserve_addresses(struct dma_ops_domain *dom,
 747                                       unsigned long start_page,
 748                                       unsigned int pages)
 749 {
 750         unsigned int last_page = dom->aperture_size >> PAGE_SHIFT;
 751
 752         if (start_page + pages > last_page)
 753                 pages = last_page - start_page;
 754
 755         iommu_area_reserve(dom->bitmap, start_page, pages);
 756 }
 757
 758 static void free_pagetable(struct protection_domain *domain)
 759 {
 760         int i, j;
 761         u64 *p1, *p2, *p3;
 762
 763         p1 = domain->pt_root;
 764
 765         if (!p1)
 766                 return;
 767
 768         for (i = 0; i < 512; ++i) {
 769                 if (!IOMMU_PTE_PRESENT(p1[i]))
 770                         continue;
 771
 772                 p2 = IOMMU_PTE_PAGE(p1[i]);
 773                 for (j = 0; j < 512; ++j) {
 774                         if (!IOMMU_PTE_PRESENT(p2[j]))
 775                                 continue;
 776                         p3 = IOMMU_PTE_PAGE(p2[j]);
 777                         free_page((unsigned long)p3);
 778                 }
 779
 780                 free_page((unsigned long)p2);
 781         }
 782
 783         free_page((unsigned long)p1);
 784
 785         domain->pt_root = NULL;
 786 }
 787
 788 /*
 789  * Free a domain, only used if something went wrong in the
 790  * allocation path and we need to free an already allocated page table
 791  */
 792 static void dma_ops_domain_free(struct dma_ops_domain *dom)
 793 {
 794         if (!dom)
 795                 return;
 796
 797         free_pagetable(&dom->domain);
 798
 799         kfree(dom->pte_pages);
 800
 801         kfree(dom->bitmap);
 802
 803         kfree(dom);
 804 }
 805
 806 /*
 807  * Allocates a new protection domain usable for the dma_ops functions.
 808  * It also intializes the page table and the address allocator data
 809  * structures required for the dma_ops interface
 810  */
 811 static struct dma_ops_domain *dma_ops_domain_alloc(struct amd_iommu *iommu,
 812                                                    unsigned order)
 813 {
 814         struct dma_ops_domain *dma_dom;
 815         unsigned i, num_pte_pages;
 816         u64 *l2_pde;
 817         u64 address;
 818
 819         /*
 820          * Currently the DMA aperture must be between 32 MB and 1GB in size
 821          */
 822         if ((order < 25) || (order > 30))
 823                 return NULL;
 824
 825         dma_dom = kzalloc(sizeof(struct dma_ops_domain), GFP_KERNEL);
 826         if (!dma_dom)
 827                 return NULL;
 828
 829         spin_lock_init(&dma_dom->domain.lock);
 830
 831         dma_dom->domain.id = domain_id_alloc();
 832         if (dma_dom->domain.id == 0)
 833                 goto free_dma_dom;
 834         dma_dom->domain.mode = PAGE_MODE_3_LEVEL;
 835         dma_dom->domain.pt_root = (void *)get_zeroed_page(GFP_KERNEL);
 836         dma_dom->domain.flags = PD_DMA_OPS_MASK;
 837         dma_dom->domain.priv = dma_dom;
 838         if (!dma_dom->domain.pt_root)
 839                 goto free_dma_dom;
 840         dma_dom->aperture_size = (1ULL << order);
 841         dma_dom->bitmap = kzalloc(dma_dom->aperture_size / (PAGE_SIZE * 8),
 842                                   GFP_KERNEL);
 843         if (!dma_dom->bitmap)
 844                 goto free_dma_dom;
 845         /*
 846          * mark the first page as allocated so we never return 0 as
 847          * a valid dma-address. So we can use 0 as error value
 848          */
 849         dma_dom->bitmap[0] = 1;
 850         dma_dom->next_bit = 0;
 851
 852         dma_dom->need_flush = false;
 853         dma_dom->target_dev = 0xffff;
 854
 855         /* Intialize the exclusion range if necessary */
 856         if (iommu->exclusion_start &&
 857             iommu->exclusion_start < dma_dom->aperture_size) {
 858                 unsigned long startpage = iommu->exclusion_start >> PAGE_SHIFT;
 859                 int pages = iommu_num_pages(iommu->exclusion_start,
 860                                             iommu->exclusion_length,
 861                                             PAGE_SIZE);
 862                 dma_ops_reserve_addresses(dma_dom, startpage, pages);
 863         }
 864
 865         /*
 866          * At the last step, build the page tables so we don't need to
 867          * allocate page table pages in the dma_ops mapping/unmapping
 868          * path.
 869          */
 870         num_pte_pages = dma_dom->aperture_size / (PAGE_SIZE * 512);
 871         dma_dom->pte_pages = kzalloc(num_pte_pages * sizeof(void *),
 872                         GFP_KERNEL);
 873         if (!dma_dom->pte_pages)
 874                 goto free_dma_dom;
 875
 876         l2_pde = (u64 *)get_zeroed_page(GFP_KERNEL);
 877         if (l2_pde == NULL)
 878                 goto free_dma_dom;
 879
 880         dma_dom->domain.pt_root[0] = IOMMU_L2_PDE(virt_to_phys(l2_pde));
 881
 882         for (i = 0; i < num_pte_pages; ++i) {
 883                 dma_dom->pte_pages[i] = (u64 *)get_zeroed_page(GFP_KERNEL);
 884                 if (!dma_dom->pte_pages[i])
 885                         goto free_dma_dom;
 886                 address = virt_to_phys(dma_dom->pte_pages[i]);
 887                 l2_pde[i] = IOMMU_L1_PDE(address);
 888         }
 889
 890         return dma_dom;
 891
 892 free_dma_dom:
 893         dma_ops_domain_free(dma_dom);
 894
 895         return NULL;
 896 }
 897
 898 /*
 899  * little helper function to check whether a given protection domain is a
 900  * dma_ops domain
 901  */
 902 static bool dma_ops_domain(struct protection_domain *domain)
 903 {
 904         return domain->flags & PD_DMA_OPS_MASK;
 905 }
 906
 907 /*
 908  * Find out the protection domain structure for a given PCI device. This
 909  * will give us the pointer to the page table root for example.
 910  */
 911 static struct protection_domain *domain_for_device(u16 devid)
 912 {
 913         struct protection_domain *dom;
 914         unsigned long flags;
 915
 916         read_lock_irqsave(&amd_iommu_devtable_lock, flags);
 917         dom = amd_iommu_pd_table[devid];
 918         read_unlock_irqrestore(&amd_iommu_devtable_lock, flags);
 919
 920         return dom;
 921 }
 922
 923 /*
 924  * If a device is not yet associated with a domain, this function does
 925  * assigns it visible for the hardware
 926  */
 927 static void attach_device(struct amd_iommu *iommu,
 928                           struct protection_domain *domain,
 929                           u16 devid)
 930 {
 931         unsigned long flags;
 932         u64 pte_root = virt_to_phys(domain->pt_root);
 933
 934         domain->dev_cnt += 1;
 935
 936         pte_root |= (domain->mode & DEV_ENTRY_MODE_MASK)
 937                     << DEV_ENTRY_MODE_SHIFT;
 938         pte_root |= IOMMU_PTE_IR | IOMMU_PTE_IW | IOMMU_PTE_P | IOMMU_PTE_TV;
 939
 940         write_lock_irqsave(&amd_iommu_devtable_lock, flags);
 941         amd_iommu_dev_table[devid].data[0] = lower_32_bits(pte_root);
 942         amd_iommu_dev_table[devid].data[1] = upper_32_bits(pte_root);
 943         amd_iommu_dev_table[devid].data[2] = domain->id;
 944
 945         amd_iommu_pd_table[devid] = domain;
 946         write_unlock_irqrestore(&amd_iommu_devtable_lock, flags);
 947
 948         iommu_queue_inv_dev_entry(iommu, devid);
 949 }
 950
 951 /*
 952  * Removes a device from a protection domain (unlocked)
 953  */
 954 static void __detach_device(struct protection_domain *domain, u16 devid)
 955 {
 956
 957         /* lock domain */
 958         spin_lock(&domain->lock);
 959
 960         /* remove domain from the lookup table */
 961         amd_iommu_pd_table[devid] = NULL;
 962
 963         /* remove entry from the device table seen by the hardware */
 964         amd_iommu_dev_table[devid].data[0] = IOMMU_PTE_P | IOMMU_PTE_TV;
 965         amd_iommu_dev_table[devid].data[1] = 0;
 966         amd_iommu_dev_table[devid].data[2] = 0;
 967
 968         /* decrease reference counter */
 969         domain->dev_cnt -= 1;
 970
 971         /* ready */
 972         spin_unlock(&domain->lock);
 973 }
 974
 975 /*
 976  * Removes a device from a protection domain (with devtable_lock held)
 977  */
 978 static void detach_device(struct protection_domain *domain, u16 devid)
 979 {
 980         unsigned long flags;
 981
 982         /* lock device table */
 983         write_lock_irqsave(&amd_iommu_devtable_lock, flags);
 984         __detach_device(domain, devid);
 985         write_unlock_irqrestore(&amd_iommu_devtable_lock, flags);
 986 }
 987
 988 static int device_change_notifier(struct notifier_block *nb,
 989                                   unsigned long action, void *data)
 990 {
 991         struct device *dev = data;
 992         struct pci_dev *pdev = to_pci_dev(dev);
 993         u16 devid = calc_devid(pdev->bus->number, pdev->devfn);
 994         struct protection_domain *domain;
 995         struct dma_ops_domain *dma_domain;
 996         struct amd_iommu *iommu;
 997         int order = amd_iommu_aperture_order;
 998         unsigned long flags;
 999
1000         if (devid > amd_iommu_last_bdf)
1001                 goto out;
1002
1003         devid = amd_iommu_alias_table[devid];
1004
1005         iommu = amd_iommu_rlookup_table[devid];
1006         if (iommu == NULL)
1007                 goto out;
1008
1009         domain = domain_for_device(devid);
1010
1011         if (domain && !dma_ops_domain(domain))
1012                 WARN_ONCE(1, "AMD IOMMU WARNING: device %s already bound "
1013                           "to a non-dma-ops domain\n", dev_name(dev));
1014
1015         switch (action) {
1016         case BUS_NOTIFY_BOUND_DRIVER:
1017                 if (domain)
1018                         goto out;
1019                 dma_domain = find_protection_domain(devid);
1020                 if (!dma_domain)
1021                         dma_domain = iommu->default_dom;
1022                 attach_device(iommu, &dma_domain->domain, devid);
1023                 printk(KERN_INFO "AMD IOMMU: Using protection domain %d for "
1024                        "device %s\n", dma_domain->domain.id, dev_name(dev));
1025                 break;
1026         case BUS_NOTIFY_UNBIND_DRIVER:
1027                 if (!domain)
1028                         goto out;
1029                 detach_device(domain, devid);
1030                 break;
1031         case BUS_NOTIFY_ADD_DEVICE:
1032                 /* allocate a protection domain if a device is added */
1033                 dma_domain = find_protection_domain(devid);
1034                 if (dma_domain)
1035                         goto out;
1036                 dma_domain = dma_ops_domain_alloc(iommu, order);
1037                 if (!dma_domain)
1038                         goto out;
1039                 dma_domain->target_dev = devid;
1040
1041                 spin_lock_irqsave(&iommu_pd_list_lock, flags);
1042                 list_add_tail(&dma_domain->list, &iommu_pd_list);
1043                 spin_unlock_irqrestore(&iommu_pd_list_lock, flags);
1044
1045                 break;
1046         default:
1047                 goto out;
1048         }
1049
1050         iommu_queue_inv_dev_entry(iommu, devid);
1051         iommu_completion_wait(iommu);
1052
1053 out:
1054         return 0;
1055 }
1056
1057 struct notifier_block device_nb = {
1058         .notifier_call = device_change_notifier,
1059 };
1060
1061 /*****************************************************************************
1062  *
1063  * The next functions belong to the dma_ops mapping/unmapping code.
1064  *
1065  *****************************************************************************/
1066
1067 /*
1068  * This function checks if the driver got a valid device from the caller to
1069  * avoid dereferencing invalid pointers.
1070  */
1071 static bool check_device(struct device *dev)
1072 {
1073         if (!dev || !dev->dma_mask)
1074                 return false;
1075
1076         return true;
1077 }
1078
1079 /*
1080  * In this function the list of preallocated protection domains is traversed to
1081  * find the domain for a specific device
1082  */
1083 static struct dma_ops_domain *find_protection_domain(u16 devid)
1084 {
1085         struct dma_ops_domain *entry, *ret = NULL;
1086         unsigned long flags;
1087
1088         if (list_empty(&iommu_pd_list))
1089                 return NULL;
1090
1091         spin_lock_irqsave(&iommu_pd_list_lock, flags);
1092
1093         list_for_each_entry(entry, &iommu_pd_list, list) {
1094                 if (entry->target_dev == devid) {
1095                         ret = entry;
1096                         break;
1097                 }
1098         }
1099
1100         spin_unlock_irqrestore(&iommu_pd_list_lock, flags);
1101
1102         return ret;
1103 }
1104
1105 /*
1106  * In the dma_ops path we only have the struct device. This function
1107  * finds the corresponding IOMMU, the protection domain and the
1108  * requestor id for a given device.
1109  * If the device is not yet associated with a domain this is also done
1110  * in this function.
1111  */
1112 static int get_device_resources(struct device *dev,
1113                                 struct amd_iommu **iommu,
1114                                 struct protection_domain **domain,
1115                                 u16 *bdf)
1116 {
1117         struct dma_ops_domain *dma_dom;
1118         struct pci_dev *pcidev;
1119         u16 _bdf;
1120
1121         *iommu = NULL;
1122         *domain = NULL;
1123         *bdf = 0xffff;
1124
1125         if (dev->bus != &pci_bus_type)
1126                 return 0;
1127
1128         pcidev = to_pci_dev(dev);
1129         _bdf = calc_devid(pcidev->bus->number, pcidev->devfn);
1130
1131         /* device not translated by any IOMMU in the system? */
1132         if (_bdf > amd_iommu_last_bdf)
1133                 return 0;
1134
1135         *bdf = amd_iommu_alias_table[_bdf];
1136
1137         *iommu = amd_iommu_rlookup_table[*bdf];
1138         if (*iommu == NULL)
1139                 return 0;
1140         *domain = domain_for_device(*bdf);
1141         if (*domain == NULL) {
1142                 dma_dom = find_protection_domain(*bdf);
1143                 if (!dma_dom)
1144                         dma_dom = (*iommu)->default_dom;
1145                 *domain = &dma_dom->domain;
1146                 attach_device(*iommu, *domain, *bdf);
1147                 printk(KERN_INFO "AMD IOMMU: Using protection domain %d for "
1148                                 "device %s\n", (*domain)->id, dev_name(dev));
1149         }
1150
1151         if (domain_for_device(_bdf) == NULL)
1152                 attach_device(*iommu, *domain, _bdf);
1153
1154         return 1;
1155 }
1156
1157 /*
1158  * This is the generic map function. It maps one 4kb page at paddr to
1159  * the given address in the DMA address space for the domain.
1160  */
1161 static dma_addr_t dma_ops_domain_map(struct amd_iommu *iommu,
1162                                      struct dma_ops_domain *dom,
1163                                      unsigned long address,
1164                                      phys_addr_t paddr,
1165                                      int direction)
1166 {
1167         u64 *pte, __pte;
1168
1169         WARN_ON(address > dom->aperture_size);
1170
1171         paddr &= PAGE_MASK;
1172
1173         pte  = dom->pte_pages[IOMMU_PTE_L1_INDEX(address)];
1174         pte += IOMMU_PTE_L0_INDEX(address);
1175
1176         __pte = paddr | IOMMU_PTE_P | IOMMU_PTE_FC;
1177
1178         if (direction == DMA_TO_DEVICE)
1179                 __pte |= IOMMU_PTE_IR;
1180         else if (direction == DMA_FROM_DEVICE)
1181                 __pte |= IOMMU_PTE_IW;
1182         else if (direction == DMA_BIDIRECTIONAL)
1183                 __pte |= IOMMU_PTE_IR | IOMMU_PTE_IW;
1184
1185         WARN_ON(*pte);
1186
1187         *pte = __pte;
1188
1189         return (dma_addr_t)address;
1190 }
1191
1192 /*
1193  * The generic unmapping function for on page in the DMA address space.
1194  */
1195 static void dma_ops_domain_unmap(struct amd_iommu *iommu,
1196                                  struct dma_ops_domain *dom,
1197                                  unsigned long address)
1198 {
1199         u64 *pte;
1200
1201         if (address >= dom->aperture_size)
1202                 return;
1203
1204         WARN_ON(address & ~PAGE_MASK || address >= dom->aperture_size);
1205
1206         pte  = dom->pte_pages[IOMMU_PTE_L1_INDEX(address)];
1207         pte += IOMMU_PTE_L0_INDEX(address);
1208
1209         WARN_ON(!*pte);
1210
1211         *pte = 0ULL;
1212 }
1213
1214 /*
1215  * This function contains common code for mapping of a physically
1216  * contiguous memory region into DMA address space. It is used by all
1217  * mapping functions provided with this IOMMU driver.
1218  * Must be called with the domain lock held.
1219  */
1220 static dma_addr_t __map_single(struct device *dev,
1221                                struct amd_iommu *iommu,
1222                                struct dma_ops_domain *dma_dom,
1223                                phys_addr_t paddr,
1224                                size_t size,
1225                                int dir,
1226                                bool align,
1227                                u64 dma_mask)
1228 {
1229         dma_addr_t offset = paddr & ~PAGE_MASK;
1230         dma_addr_t address, start;
1231         unsigned int pages;
1232         unsigned long align_mask = 0;
1233         int i;
1234
1235         pages = iommu_num_pages(paddr, size, PAGE_SIZE);
1236         paddr &= PAGE_MASK;
1237
1238         INC_STATS_COUNTER(total_map_requests);
1239
1240         if (pages > 1)
1241                 INC_STATS_COUNTER(cross_page);
1242
1243         if (align)
1244                 align_mask = (1UL << get_order(size)) - 1;
1245
1246         address = dma_ops_alloc_addresses(dev, dma_dom, pages, align_mask,
1247                                           dma_mask);
1248         if (unlikely(address == bad_dma_address))
1249                 goto out;
1250
1251         start = address;
1252         for (i = 0; i < pages; ++i) {
1253                 dma_ops_domain_map(iommu, dma_dom, start, paddr, dir);
1254                 paddr += PAGE_SIZE;
1255                 start += PAGE_SIZE;
1256         }
1257         address += offset;
1258
1259         ADD_STATS_COUNTER(alloced_io_mem, size);
1260
1261         if (unlikely(dma_dom->need_flush && !amd_iommu_unmap_flush)) {
1262                 iommu_flush_tlb(iommu, dma_dom->domain.id);
1263                 dma_dom->need_flush = false;
1264         } else if (unlikely(iommu_has_npcache(iommu)))
1265                 iommu_flush_pages(iommu, dma_dom->domain.id, address, size);
1266
1267 out:
1268         return address;
1269 }
1270
1271 /*
1272  * Does the reverse of the __map_single function. Must be called with
1273  * the domain lock held too
1274  */
1275 static void __unmap_single(struct amd_iommu *iommu,
1276                            struct dma_ops_domain *dma_dom,
1277                            dma_addr_t dma_addr,
1278                            size_t size,
1279                            int dir)
1280 {
1281         dma_addr_t i, start;
1282         unsigned int pages;
1283
1284         if ((dma_addr == bad_dma_address) ||
1285             (dma_addr + size > dma_dom->aperture_size))
1286                 return;
1287
1288         pages = iommu_num_pages(dma_addr, size, PAGE_SIZE);
1289         dma_addr &= PAGE_MASK;
1290         start = dma_addr;
1291
1292         for (i = 0; i < pages; ++i) {
1293                 dma_ops_domain_unmap(iommu, dma_dom, start);
1294                 start += PAGE_SIZE;
1295         }
1296
1297         SUB_STATS_COUNTER(alloced_io_mem, size);
1298
1299         dma_ops_free_addresses(dma_dom, dma_addr, pages);
1300
1301         if (amd_iommu_unmap_flush || dma_dom->need_flush) {
1302                 iommu_flush_pages(iommu, dma_dom->domain.id, dma_addr, size);
1303                 dma_dom->need_flush = false;
1304         }
1305 }
1306
1307 /*
1308  * The exported map_single function for dma_ops.
1309  */
1310 static dma_addr_t map_page(struct device *dev, struct page *page,
1311                            unsigned long offset, size_t size,
1312                            enum dma_data_direction dir,
1313                            struct dma_attrs *attrs)
1314 {
1315         unsigned long flags;
1316         struct amd_iommu *iommu;
1317         struct protection_domain *domain;
1318         u16 devid;
1319         dma_addr_t addr;
1320         u64 dma_mask;
1321         phys_addr_t paddr = page_to_phys(page) + offset;
1322
1323         INC_STATS_COUNTER(cnt_map_single);
1324
1325         if (!check_device(dev))
1326                 return bad_dma_address;
1327
1328         dma_mask = *dev->dma_mask;
1329
1330         get_device_resources(dev, &iommu, &domain, &devid);
1331
1332         if (iommu == NULL || domain == NULL)
1333                 /* device not handled by any AMD IOMMU */
1334                 return (dma_addr_t)paddr;
1335
1336         if (!dma_ops_domain(domain))
1337                 return bad_dma_address;
1338
1339         spin_lock_irqsave(&domain->lock, flags);
1340         addr = __map_single(dev, iommu, domain->priv, paddr, size, dir, false,
1341                             dma_mask);
1342         if (addr == bad_dma_address)
1343                 goto out;
1344
1345         iommu_completion_wait(iommu);
1346
1347 out:
1348         spin_unlock_irqrestore(&domain->lock, flags);
1349
1350         return addr;
1351 }
1352
1353 /*
1354  * The exported unmap_single function for dma_ops.
1355  */
1356 static void unmap_page(struct device *dev, dma_addr_t dma_addr, size_t size,
1357                        enum dma_data_direction dir, struct dma_attrs *attrs)
1358 {
1359         unsigned long flags;
1360         struct amd_iommu *iommu;
1361         struct protection_domain *domain;
1362         u16 devid;
1363
1364         INC_STATS_COUNTER(cnt_unmap_single);
1365
1366         if (!check_device(dev) ||
1367             !get_device_resources(dev, &iommu, &domain, &devid))
1368                 /* device not handled by any AMD IOMMU */
1369                 return;
1370
1371         if (!dma_ops_domain(domain))
1372                 return;
1373
1374         spin_lock_irqsave(&domain->lock, flags);
1375
1376         __unmap_single(iommu, domain->priv, dma_addr, size, dir);
1377
1378         iommu_completion_wait(iommu);
1379
1380         spin_unlock_irqrestore(&domain->lock, flags);
1381 }
1382
1383 /*
1384  * This is a special map_sg function which is used if we should map a
1385  * device which is not handled by an AMD IOMMU in the system.
1386  */
1387 static int map_sg_no_iommu(struct device *dev, struct scatterlist *sglist,
1388                            int nelems, int dir)
1389 {
1390         struct scatterlist *s;
1391         int i;
1392
1393         for_each_sg(sglist, s, nelems, i) {
1394                 s->dma_address = (dma_addr_t)sg_phys(s);
1395                 s->dma_length  = s->length;
1396         }
1397
1398         return nelems;
1399 }
1400
1401 /*
1402  * The exported map_sg function for dma_ops (handles scatter-gather
1403  * lists).
1404  */
1405 static int map_sg(struct device *dev, struct scatterlist *sglist,
1406                   int nelems, enum dma_data_direction dir,
1407                   struct dma_attrs *attrs)
1408 {
1409         unsigned long flags;
1410         struct amd_iommu *iommu;
1411         struct protection_domain *domain;
1412         u16 devid;
1413         int i;
1414         struct scatterlist *s;
1415         phys_addr_t paddr;
1416         int mapped_elems = 0;
1417         u64 dma_mask;
1418
1419         INC_STATS_COUNTER(cnt_map_sg);
1420
1421         if (!check_device(dev))
1422                 return 0;
1423
1424         dma_mask = *dev->dma_mask;
1425
1426         get_device_resources(dev, &iommu, &domain, &devid);
1427
1428         if (!iommu || !domain)
1429                 return map_sg_no_iommu(dev, sglist, nelems, dir);
1430
1431         if (!dma_ops_domain(domain))
1432                 return 0;
1433
1434         spin_lock_irqsave(&domain->lock, flags);
1435
1436         for_each_sg(sglist, s, nelems, i) {
1437                 paddr = sg_phys(s);
1438
1439                 s->dma_address = __map_single(dev, iommu, domain->priv,
1440                                               paddr, s->length, dir, false,
1441                                               dma_mask);
1442
1443                 if (s->dma_address) {
1444                         s->dma_length = s->length;
1445                         mapped_elems++;
1446                 } else
1447                         goto unmap;
1448         }
1449
1450         iommu_completion_wait(iommu);
1451
1452 out:
1453         spin_unlock_irqrestore(&domain->lock, flags);
1454
1455         return mapped_elems;
1456 unmap:
1457         for_each_sg(sglist, s, mapped_elems, i) {
1458                 if (s->dma_address)
1459                         __unmap_single(iommu, domain->priv, s->dma_address,
1460                                        s->dma_length, dir);
1461                 s->dma_address = s->dma_length = 0;
1462         }
1463
1464         mapped_elems = 0;
1465
1466         goto out;
1467 }
1468
1469 /*
1470  * The exported map_sg function for dma_ops (handles scatter-gather
1471  * lists).
1472  */
1473 static void unmap_sg(struct device *dev, struct scatterlist *sglist,
1474                      int nelems, enum dma_data_direction dir,
1475                      struct dma_attrs *attrs)
1476 {
1477         unsigned long flags;
1478         struct amd_iommu *iommu;
1479         struct protection_domain *domain;
1480         struct scatterlist *s;
1481         u16 devid;
1482         int i;
1483
1484         INC_STATS_COUNTER(cnt_unmap_sg);
1485
1486         if (!check_device(dev) ||
1487             !get_device_resources(dev, &iommu, &domain, &devid))
1488                 return;
1489
1490         if (!dma_ops_domain(domain))
1491                 return;
1492
1493         spin_lock_irqsave(&domain->lock, flags);
1494
1495         for_each_sg(sglist, s, nelems, i) {
1496                 __unmap_single(iommu, domain->priv, s->dma_address,
1497                                s->dma_length, dir);
1498                 s->dma_address = s->dma_length = 0;
1499         }
1500
1501         iommu_completion_wait(iommu);
1502
1503         spin_unlock_irqrestore(&domain->lock, flags);
1504 }
1505
1506 /*
1507  * The exported alloc_coherent function for dma_ops.
1508  */
1509 static void *alloc_coherent(struct device *dev, size_t size,
1510                             dma_addr_t *dma_addr, gfp_t flag)
1511 {
1512         unsigned long flags;
1513         void *virt_addr;
1514         struct amd_iommu *iommu;
1515         struct protection_domain *domain;
1516         u16 devid;
1517         phys_addr_t paddr;
1518         u64 dma_mask = dev->coherent_dma_mask;
1519
1520         INC_STATS_COUNTER(cnt_alloc_coherent);
1521
1522         if (!check_device(dev))
1523                 return NULL;
1524
1525         if (!get_device_resources(dev, &iommu, &domain, &devid))
1526                 flag &= ~(__GFP_DMA | __GFP_HIGHMEM | __GFP_DMA32);
1527
1528         flag |= __GFP_ZERO;
1529         virt_addr = (void *)__get_free_pages(flag, get_order(size));
1530         if (!virt_addr)
1531                 return 0;
1532
1533         paddr = virt_to_phys(virt_addr);
1534
1535         if (!iommu || !domain) {
1536                 *dma_addr = (dma_addr_t)paddr;
1537                 return virt_addr;
1538         }
1539
1540         if (!dma_ops_domain(domain))
1541                 goto out_free;
1542
1543         if (!dma_mask)
1544                 dma_mask = *dev->dma_mask;
1545
1546         spin_lock_irqsave(&domain->lock, flags);
1547
1548         *dma_addr = __map_single(dev, iommu, domain->priv, paddr,
1549                                  size, DMA_BIDIRECTIONAL, true, dma_mask);
1550
1551         if (*dma_addr == bad_dma_address)
1552                 goto out_free;
1553
1554         iommu_completion_wait(iommu);
1555
1556         spin_unlock_irqrestore(&domain->lock, flags);
1557
1558         return virt_addr;
1559
1560 out_free:
1561
1562         free_pages((unsigned long)virt_addr, get_order(size));
1563
1564         return NULL;
1565 }
1566
1567 /*
1568  * The exported free_coherent function for dma_ops.
1569  */
1570 static void free_coherent(struct device *dev, size_t size,
1571                           void *virt_addr, dma_addr_t dma_addr)
1572 {
1573         unsigned long flags;
1574         struct amd_iommu *iommu;
1575         struct protection_domain *domain;
1576         u16 devid;
1577
1578         INC_STATS_COUNTER(cnt_free_coherent);
1579
1580         if (!check_device(dev))
1581                 return;
1582
1583         get_device_resources(dev, &iommu, &domain, &devid);
1584
1585         if (!iommu || !domain)
1586                 goto free_mem;
1587
1588         if (!dma_ops_domain(domain))
1589                 goto free_mem;
1590
1591         spin_lock_irqsave(&domain->lock, flags);
1592
1593         __unmap_single(iommu, domain->priv, dma_addr, size, DMA_BIDIRECTIONAL);
1594
1595         iommu_completion_wait(iommu);
1596
1597         spin_unlock_irqrestore(&domain->lock, flags);
1598
1599 free_mem:
1600         free_pages((unsigned long)virt_addr, get_order(size));
1601 }
1602
1603 /*
1604  * This function is called by the DMA layer to find out if we can handle a
1605  * particular device. It is part of the dma_ops.
1606  */
1607 static int amd_iommu_dma_supported(struct device *dev, u64 mask)
1608 {
1609         u16 bdf;
1610         struct pci_dev *pcidev;
1611
1612         /* No device or no PCI device */
1613         if (!dev || dev->bus != &pci_bus_type)
1614                 return 0;
1615
1616         pcidev = to_pci_dev(dev);
1617
1618         bdf = calc_devid(pcidev->bus->number, pcidev->devfn);
1619
1620         /* Out of our scope? */
1621         if (bdf > amd_iommu_last_bdf)
1622                 return 0;
1623
1624         return 1;
1625 }
1626
1627 /*
1628  * The function for pre-allocating protection domains.
1629  *
1630  * If the driver core informs the DMA layer if a driver grabs a device
1631  * we don't need to preallocate the protection domains anymore.
1632  * For now we have to.
1633  */
1634 static void prealloc_protection_domains(void)
1635 {
1636         struct pci_dev *dev = NULL;
1637         struct dma_ops_domain *dma_dom;
1638         struct amd_iommu *iommu;
1639         int order = amd_iommu_aperture_order;
1640         u16 devid;
1641
1642         while ((dev = pci_get_device(PCI_ANY_ID, PCI_ANY_ID, dev)) != NULL) {
1643                 devid = calc_devid(dev->bus->number, dev->devfn);
1644                 if (devid > amd_iommu_last_bdf)
1645                         continue;
1646                 devid = amd_iommu_alias_table[devid];
1647                 if (domain_for_device(devid))
1648                         continue;
1649                 iommu = amd_iommu_rlookup_table[devid];
1650                 if (!iommu)
1651                         continue;
1652                 dma_dom = dma_ops_domain_alloc(iommu, order);
1653                 if (!dma_dom)
1654                         continue;
1655                 init_unity_mappings_for_device(dma_dom, devid);
1656                 dma_dom->target_dev = devid;
1657
1658                 list_add_tail(&dma_dom->list, &iommu_pd_list);
1659         }
1660 }
1661
1662 static struct dma_map_ops amd_iommu_dma_ops = {
1663         .alloc_coherent = alloc_coherent,
1664         .free_coherent = free_coherent,
1665         .map_page = map_page,
1666         .unmap_page = unmap_page,
1667         .map_sg = map_sg,
1668         .unmap_sg = unmap_sg,
1669         .dma_supported = amd_iommu_dma_supported,
1670 };
1671
1672 /*
1673  * The function which clues the AMD IOMMU driver into dma_ops.
1674  */
1675 int __init amd_iommu_init_dma_ops(void)
1676 {
1677         struct amd_iommu *iommu;
1678         int order = amd_iommu_aperture_order;
1679         int ret;
1680
1681         /*
1682          * first allocate a default protection domain for every IOMMU we
1683          * found in the system. Devices not assigned to any other
1684          * protection domain will be assigned to the default one.
1685          */
1686         for_each_iommu(iommu) {
1687                 iommu->default_dom = dma_ops_domain_alloc(iommu, order);
1688                 if (iommu->default_dom == NULL)
1689                         return -ENOMEM;
1690                 iommu->default_dom->domain.flags |= PD_DEFAULT_MASK;
1691                 ret = iommu_init_unity_mappings(iommu);
1692                 if (ret)
1693                         goto free_domains;
1694         }
1695
1696         /*
1697          * If device isolation is enabled, pre-allocate the protection
1698          * domains for each device.
1699          */
1700         if (amd_iommu_isolate)
1701                 prealloc_protection_domains();
1702
1703         iommu_detected = 1;
1704         force_iommu = 1;
1705         bad_dma_address = 0;
1706 #ifdef CONFIG_GART_IOMMU
1707         gart_iommu_aperture_disabled = 1;
1708         gart_iommu_aperture = 0;
1709 #endif
1710
1711         /* Make the driver finally visible to the drivers */
1712         dma_ops = &amd_iommu_dma_ops;
1713
1714         register_iommu(&amd_iommu_ops);
1715
1716         bus_register_notifier(&pci_bus_type, &device_nb);
1717
1718         amd_iommu_stats_init();
1719
1720         return 0;
1721
1722 free_domains:
1723
1724         for_each_iommu(iommu) {
1725                 if (iommu->default_dom)
1726                         dma_ops_domain_free(iommu->default_dom);
1727         }
1728
1729         return ret;
1730 }
1731
1732 /*****************************************************************************
1733  *
1734  * The following functions belong to the exported interface of AMD IOMMU
1735  *
1736  * This interface allows access to lower level functions of the IOMMU
1737  * like protection domain handling and assignement of devices to domains
1738  * which is not possible with the dma_ops interface.
1739  *
1740  *****************************************************************************/
1741
1742 static void cleanup_domain(struct protection_domain *domain)
1743 {
1744         unsigned long flags;
1745         u16 devid;
1746
1747         write_lock_irqsave(&amd_iommu_devtable_lock, flags);
1748
1749         for (devid = 0; devid <= amd_iommu_last_bdf; ++devid)
1750                 if (amd_iommu_pd_table[devid] == domain)
1751                         __detach_device(domain, devid);
1752
1753         write_unlock_irqrestore(&amd_iommu_devtable_lock, flags);
1754 }
1755
1756 static int amd_iommu_domain_init(struct iommu_domain *dom)
1757 {
1758         struct protection_domain *domain;
1759
1760         domain = kzalloc(sizeof(*domain), GFP_KERNEL);
1761         if (!domain)
1762                 return -ENOMEM;
1763
1764         spin_lock_init(&domain->lock);
1765         domain->mode = PAGE_MODE_3_LEVEL;
1766         domain->id = domain_id_alloc();
1767         if (!domain->id)
1768                 goto out_free;
1769         domain->pt_root = (void *)get_zeroed_page(GFP_KERNEL);
1770         if (!domain->pt_root)
1771                 goto out_free;
1772
1773         dom->priv = domain;
1774
1775         return 0;
1776
1777 out_free:
1778         kfree(domain);
1779
1780         return -ENOMEM;
1781 }
1782
1783 static void amd_iommu_domain_destroy(struct iommu_domain *dom)
1784 {
1785         struct protection_domain *domain = dom->priv;
1786
1787         if (!domain)
1788                 return;
1789
1790         if (domain->dev_cnt > 0)
1791                 cleanup_domain(domain);
1792
1793         BUG_ON(domain->dev_cnt != 0);
1794
1795         free_pagetable(domain);
1796
1797         domain_id_free(domain->id);
1798
1799         kfree(domain);
1800
1801         dom->priv = NULL;
1802 }
1803
1804 static void amd_iommu_detach_device(struct iommu_domain *dom,
1805                                     struct device *dev)
1806 {
1807         struct protection_domain *domain = dom->priv;
1808         struct amd_iommu *iommu;
1809         struct pci_dev *pdev;
1810         u16 devid;
1811
1812         if (dev->bus != &pci_bus_type)
1813                 return;
1814
1815         pdev = to_pci_dev(dev);
1816
1817         devid = calc_devid(pdev->bus->number, pdev->devfn);
1818
1819         if (devid > 0)
1820                 detach_device(domain, devid);
1821
1822         iommu = amd_iommu_rlookup_table[devid];
1823         if (!iommu)
1824                 return;
1825
1826         iommu_queue_inv_dev_entry(iommu, devid);
1827         iommu_completion_wait(iommu);
1828 }
1829
1830 static int amd_iommu_attach_device(struct iommu_domain *dom,
1831                                    struct device *dev)
1832 {
1833         struct protection_domain *domain = dom->priv;
1834         struct protection_domain *old_domain;
1835         struct amd_iommu *iommu;
1836         struct pci_dev *pdev;
1837         u16 devid;
1838
1839         if (dev->bus != &pci_bus_type)
1840                 return -EINVAL;
1841
1842         pdev = to_pci_dev(dev);
1843
1844         devid = calc_devid(pdev->bus->number, pdev->devfn);
1845
1846         if (devid >= amd_iommu_last_bdf ||
1847                         devid != amd_iommu_alias_table[devid])
1848                 return -EINVAL;
1849
1850         iommu = amd_iommu_rlookup_table[devid];
1851         if (!iommu)
1852                 return -EINVAL;
1853
1854         old_domain = domain_for_device(devid);
1855         if (old_domain)
1856                 return -EBUSY;
1857
1858         attach_device(iommu, domain, devid);
1859
1860         iommu_completion_wait(iommu);
1861
1862         return 0;
1863 }
1864
1865 static int amd_iommu_map_range(struct iommu_domain *dom,
1866                                unsigned long iova, phys_addr_t paddr,
1867                                size_t size, int iommu_prot)
1868 {
1869         struct protection_domain *domain = dom->priv;
1870         unsigned long i,  npages = iommu_num_pages(paddr, size, PAGE_SIZE);
1871         int prot = 0;
1872         int ret;
1873
1874         if (iommu_prot & IOMMU_READ)
1875                 prot |= IOMMU_PROT_IR;
1876         if (iommu_prot & IOMMU_WRITE)
1877                 prot |= IOMMU_PROT_IW;
1878
1879         iova  &= PAGE_MASK;
1880         paddr &= PAGE_MASK;
1881
1882         for (i = 0; i < npages; ++i) {
1883                 ret = iommu_map_page(domain, iova, paddr, prot);
1884                 if (ret)
1885                         return ret;
1886
1887                 iova  += PAGE_SIZE;
1888                 paddr += PAGE_SIZE;
1889         }
1890
1891         return 0;
1892 }
1893
1894 static void amd_iommu_unmap_range(struct iommu_domain *dom,
1895                                   unsigned long iova, size_t size)
1896 {
1897
1898         struct protection_domain *domain = dom->priv;
1899         unsigned long i,  npages = iommu_num_pages(iova, size, PAGE_SIZE);
1900
1901         iova  &= PAGE_MASK;
1902
1903         for (i = 0; i < npages; ++i) {
1904                 iommu_unmap_page(domain, iova);
1905                 iova  += PAGE_SIZE;
1906         }
1907
1908         iommu_flush_domain(domain->id);
1909 }
1910
1911 static phys_addr_t amd_iommu_iova_to_phys(struct iommu_domain *dom,
1912                                           unsigned long iova)
1913 {
1914         struct protection_domain *domain = dom->priv;
1915         unsigned long offset = iova & ~PAGE_MASK;
1916         phys_addr_t paddr;
1917         u64 *pte;
1918
1919         pte = &domain->pt_root[IOMMU_PTE_L2_INDEX(iova)];
1920
1921         if (!IOMMU_PTE_PRESENT(*pte))
1922                 return 0;
1923
1924         pte = IOMMU_PTE_PAGE(*pte);
1925         pte = &pte[IOMMU_PTE_L1_INDEX(iova)];
1926
1927         if (!IOMMU_PTE_PRESENT(*pte))
1928                 return 0;
1929
1930         pte = IOMMU_PTE_PAGE(*pte);
1931         pte = &pte[IOMMU_PTE_L0_INDEX(iova)];
1932
1933         if (!IOMMU_PTE_PRESENT(*pte))
1934                 return 0;
1935
1936         paddr  = *pte & IOMMU_PAGE_MASK;
1937         paddr |= offset;
1938
1939         return paddr;
1940 }
1941
1942 static int amd_iommu_domain_has_cap(struct iommu_domain *domain,
1943                                     unsigned long cap)
1944 {
1945         return 0;
1946 }
1947
1948 static struct iommu_ops amd_iommu_ops = {
1949         .domain_init = amd_iommu_domain_init,
1950         .domain_destroy = amd_iommu_domain_destroy,
1951         .attach_dev = amd_iommu_attach_device,
1952         .detach_dev = amd_iommu_detach_device,
1953         .map = amd_iommu_map_range,
1954         .unmap = amd_iommu_unmap_range,
1955         .iova_to_phys = amd_iommu_iova_to_phys,
1956         .domain_has_cap = amd_iommu_domain_has_cap,
1957 };
1958