SAFE public projects git trees. - safe/jmp/linux-2.6/blob - arch/x86/kernel/amd_iommu.c

   1 /*
   2  * Copyright (C) 2007-2009 Advanced Micro Devices, Inc.
   3  * Author: Joerg Roedel <joerg.roedel@amd.com>
   4  *         Leo Duran <leo.duran@amd.com>
   5  *
   6  * This program is free software; you can redistribute it and/or modify it
   7  * under the terms of the GNU General Public License version 2 as published
   8  * by the Free Software Foundation.
   9  *
  10  * This program is distributed in the hope that it will be useful,
  11  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13  * GNU General Public License for more details.
  14  *
  15  * You should have received a copy of the GNU General Public License
  16  * along with this program; if not, write to the Free Software
  17  * Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307 USA
  18  */
  19
  20 #include <linux/pci.h>
  21 #include <linux/gfp.h>
  22 #include <linux/bitops.h>
  23 #include <linux/debugfs.h>
  24 #include <linux/scatterlist.h>
  25 #include <linux/dma-mapping.h>
  26 #include <linux/iommu-helper.h>
  27 #include <linux/iommu.h>
  28 #include <asm/proto.h>
  29 #include <asm/iommu.h>
  30 #include <asm/gart.h>
  31 #include <asm/amd_iommu_proto.h>
  32 #include <asm/amd_iommu_types.h>
  33 #include <asm/amd_iommu.h>
  34
  35 #define CMD_SET_TYPE(cmd, t) ((cmd)->data[1] |= ((t) << 28))
  36
  37 #define EXIT_LOOP_COUNT 10000000
  38
  39 static DEFINE_RWLOCK(amd_iommu_devtable_lock);
  40
  41 /* A list of preallocated protection domains */
  42 static LIST_HEAD(iommu_pd_list);
  43 static DEFINE_SPINLOCK(iommu_pd_list_lock);
  44
  45 /*
  46  * Domain for untranslated devices - only allocated
  47  * if iommu=pt passed on kernel cmd line.
  48  */
  49 static struct protection_domain *pt_domain;
  50
  51 static struct iommu_ops amd_iommu_ops;
  52
  53 /*
  54  * general struct to manage commands send to an IOMMU
  55  */
  56 struct iommu_cmd {
  57         u32 data[4];
  58 };
  59
  60 static void reset_iommu_command_buffer(struct amd_iommu *iommu);
  61 static void update_domain(struct protection_domain *domain);
  62
  63 /****************************************************************************
  64  *
  65  * Helper functions
  66  *
  67  ****************************************************************************/
  68
  69 static inline u16 get_device_id(struct device *dev)
  70 {
  71         struct pci_dev *pdev = to_pci_dev(dev);
  72
  73         return calc_devid(pdev->bus->number, pdev->devfn);
  74 }
  75
  76 static struct iommu_dev_data *get_dev_data(struct device *dev)
  77 {
  78         return dev->archdata.iommu;
  79 }
  80
  81 /*
  82  * In this function the list of preallocated protection domains is traversed to
  83  * find the domain for a specific device
  84  */
  85 static struct dma_ops_domain *find_protection_domain(u16 devid)
  86 {
  87         struct dma_ops_domain *entry, *ret = NULL;
  88         unsigned long flags;
  89         u16 alias = amd_iommu_alias_table[devid];
  90
  91         if (list_empty(&iommu_pd_list))
  92                 return NULL;
  93
  94         spin_lock_irqsave(&iommu_pd_list_lock, flags);
  95
  96         list_for_each_entry(entry, &iommu_pd_list, list) {
  97                 if (entry->target_dev == devid ||
  98                     entry->target_dev == alias) {
  99                         ret = entry;
 100                         break;
 101                 }
 102         }
 103
 104         spin_unlock_irqrestore(&iommu_pd_list_lock, flags);
 105
 106         return ret;
 107 }
 108
 109 /*
 110  * This function checks if the driver got a valid device from the caller to
 111  * avoid dereferencing invalid pointers.
 112  */
 113 static bool check_device(struct device *dev)
 114 {
 115         u16 devid;
 116
 117         if (!dev || !dev->dma_mask)
 118                 return false;
 119
 120         /* No device or no PCI device */
 121         if (!dev || dev->bus != &pci_bus_type)
 122                 return false;
 123
 124         devid = get_device_id(dev);
 125
 126         /* Out of our scope? */
 127         if (devid > amd_iommu_last_bdf)
 128                 return false;
 129
 130         if (amd_iommu_rlookup_table[devid] == NULL)
 131                 return false;
 132
 133         return true;
 134 }
 135
 136 static int iommu_init_device(struct device *dev)
 137 {
 138         struct iommu_dev_data *dev_data;
 139         struct pci_dev *pdev;
 140         u16 devid, alias;
 141
 142         if (dev->archdata.iommu)
 143                 return 0;
 144
 145         dev_data = kzalloc(sizeof(*dev_data), GFP_KERNEL);
 146         if (!dev_data)
 147                 return -ENOMEM;
 148
 149         devid = get_device_id(dev);
 150         alias = amd_iommu_alias_table[devid];
 151         pdev = pci_get_bus_and_slot(PCI_BUS(alias), alias & 0xff);
 152         if (pdev)
 153                 dev_data->alias = &pdev->dev;
 154
 155         atomic_set(&dev_data->bind, 0);
 156
 157         dev->archdata.iommu = dev_data;
 158
 159
 160         return 0;
 161 }
 162
 163 static void iommu_uninit_device(struct device *dev)
 164 {
 165         kfree(dev->archdata.iommu);
 166 }
 167 #ifdef CONFIG_AMD_IOMMU_STATS
 168
 169 /*
 170  * Initialization code for statistics collection
 171  */
 172
 173 DECLARE_STATS_COUNTER(compl_wait);
 174 DECLARE_STATS_COUNTER(cnt_map_single);
 175 DECLARE_STATS_COUNTER(cnt_unmap_single);
 176 DECLARE_STATS_COUNTER(cnt_map_sg);
 177 DECLARE_STATS_COUNTER(cnt_unmap_sg);
 178 DECLARE_STATS_COUNTER(cnt_alloc_coherent);
 179 DECLARE_STATS_COUNTER(cnt_free_coherent);
 180 DECLARE_STATS_COUNTER(cross_page);
 181 DECLARE_STATS_COUNTER(domain_flush_single);
 182 DECLARE_STATS_COUNTER(domain_flush_all);
 183 DECLARE_STATS_COUNTER(alloced_io_mem);
 184 DECLARE_STATS_COUNTER(total_map_requests);
 185
 186 static struct dentry *stats_dir;
 187 static struct dentry *de_fflush;
 188
 189 static void amd_iommu_stats_add(struct __iommu_counter *cnt)
 190 {
 191         if (stats_dir == NULL)
 192                 return;
 193
 194         cnt->dent = debugfs_create_u64(cnt->name, 0444, stats_dir,
 195                                        &cnt->value);
 196 }
 197
 198 static void amd_iommu_stats_init(void)
 199 {
 200         stats_dir = debugfs_create_dir("amd-iommu", NULL);
 201         if (stats_dir == NULL)
 202                 return;
 203
 204         de_fflush  = debugfs_create_bool("fullflush", 0444, stats_dir,
 205                                          (u32 *)&amd_iommu_unmap_flush);
 206
 207         amd_iommu_stats_add(&compl_wait);
 208         amd_iommu_stats_add(&cnt_map_single);
 209         amd_iommu_stats_add(&cnt_unmap_single);
 210         amd_iommu_stats_add(&cnt_map_sg);
 211         amd_iommu_stats_add(&cnt_unmap_sg);
 212         amd_iommu_stats_add(&cnt_alloc_coherent);
 213         amd_iommu_stats_add(&cnt_free_coherent);
 214         amd_iommu_stats_add(&cross_page);
 215         amd_iommu_stats_add(&domain_flush_single);
 216         amd_iommu_stats_add(&domain_flush_all);
 217         amd_iommu_stats_add(&alloced_io_mem);
 218         amd_iommu_stats_add(&total_map_requests);
 219 }
 220
 221 #endif
 222
 223 /****************************************************************************
 224  *
 225  * Interrupt handling functions
 226  *
 227  ****************************************************************************/
 228
 229 static void dump_dte_entry(u16 devid)
 230 {
 231         int i;
 232
 233         for (i = 0; i < 8; ++i)
 234                 pr_err("AMD-Vi: DTE[%d]: %08x\n", i,
 235                         amd_iommu_dev_table[devid].data[i]);
 236 }
 237
 238 static void dump_command(unsigned long phys_addr)
 239 {
 240         struct iommu_cmd *cmd = phys_to_virt(phys_addr);
 241         int i;
 242
 243         for (i = 0; i < 4; ++i)
 244                 pr_err("AMD-Vi: CMD[%d]: %08x\n", i, cmd->data[i]);
 245 }
 246
 247 static void iommu_print_event(struct amd_iommu *iommu, void *__evt)
 248 {
 249         u32 *event = __evt;
 250         int type  = (event[1] >> EVENT_TYPE_SHIFT)  & EVENT_TYPE_MASK;
 251         int devid = (event[0] >> EVENT_DEVID_SHIFT) & EVENT_DEVID_MASK;
 252         int domid = (event[1] >> EVENT_DOMID_SHIFT) & EVENT_DOMID_MASK;
 253         int flags = (event[1] >> EVENT_FLAGS_SHIFT) & EVENT_FLAGS_MASK;
 254         u64 address = (u64)(((u64)event[3]) << 32) | event[2];
 255
 256         printk(KERN_ERR "AMD-Vi: Event logged [");
 257
 258         switch (type) {
 259         case EVENT_TYPE_ILL_DEV:
 260                 printk("ILLEGAL_DEV_TABLE_ENTRY device=%02x:%02x.%x "
 261                        "address=0x%016llx flags=0x%04x]\n",
 262                        PCI_BUS(devid), PCI_SLOT(devid), PCI_FUNC(devid),
 263                        address, flags);
 264                 dump_dte_entry(devid);
 265                 break;
 266         case EVENT_TYPE_IO_FAULT:
 267                 printk("IO_PAGE_FAULT device=%02x:%02x.%x "
 268                        "domain=0x%04x address=0x%016llx flags=0x%04x]\n",
 269                        PCI_BUS(devid), PCI_SLOT(devid), PCI_FUNC(devid),
 270                        domid, address, flags);
 271                 break;
 272         case EVENT_TYPE_DEV_TAB_ERR:
 273                 printk("DEV_TAB_HARDWARE_ERROR device=%02x:%02x.%x "
 274                        "address=0x%016llx flags=0x%04x]\n",
 275                        PCI_BUS(devid), PCI_SLOT(devid), PCI_FUNC(devid),
 276                        address, flags);
 277                 break;
 278         case EVENT_TYPE_PAGE_TAB_ERR:
 279                 printk("PAGE_TAB_HARDWARE_ERROR device=%02x:%02x.%x "
 280                        "domain=0x%04x address=0x%016llx flags=0x%04x]\n",
 281                        PCI_BUS(devid), PCI_SLOT(devid), PCI_FUNC(devid),
 282                        domid, address, flags);
 283                 break;
 284         case EVENT_TYPE_ILL_CMD:
 285                 printk("ILLEGAL_COMMAND_ERROR address=0x%016llx]\n", address);
 286                 reset_iommu_command_buffer(iommu);
 287                 dump_command(address);
 288                 break;
 289         case EVENT_TYPE_CMD_HARD_ERR:
 290                 printk("COMMAND_HARDWARE_ERROR address=0x%016llx "
 291                        "flags=0x%04x]\n", address, flags);
 292                 break;
 293         case EVENT_TYPE_IOTLB_INV_TO:
 294                 printk("IOTLB_INV_TIMEOUT device=%02x:%02x.%x "
 295                        "address=0x%016llx]\n",
 296                        PCI_BUS(devid), PCI_SLOT(devid), PCI_FUNC(devid),
 297                        address);
 298                 break;
 299         case EVENT_TYPE_INV_DEV_REQ:
 300                 printk("INVALID_DEVICE_REQUEST device=%02x:%02x.%x "
 301                        "address=0x%016llx flags=0x%04x]\n",
 302                        PCI_BUS(devid), PCI_SLOT(devid), PCI_FUNC(devid),
 303                        address, flags);
 304                 break;
 305         default:
 306                 printk(KERN_ERR "UNKNOWN type=0x%02x]\n", type);
 307         }
 308 }
 309
 310 static void iommu_poll_events(struct amd_iommu *iommu)
 311 {
 312         u32 head, tail;
 313         unsigned long flags;
 314
 315         spin_lock_irqsave(&iommu->lock, flags);
 316
 317         head = readl(iommu->mmio_base + MMIO_EVT_HEAD_OFFSET);
 318         tail = readl(iommu->mmio_base + MMIO_EVT_TAIL_OFFSET);
 319
 320         while (head != tail) {
 321                 iommu_print_event(iommu, iommu->evt_buf + head);
 322                 head = (head + EVENT_ENTRY_SIZE) % iommu->evt_buf_size;
 323         }
 324
 325         writel(head, iommu->mmio_base + MMIO_EVT_HEAD_OFFSET);
 326
 327         spin_unlock_irqrestore(&iommu->lock, flags);
 328 }
 329
 330 irqreturn_t amd_iommu_int_handler(int irq, void *data)
 331 {
 332         struct amd_iommu *iommu;
 333
 334         for_each_iommu(iommu)
 335                 iommu_poll_events(iommu);
 336
 337         return IRQ_HANDLED;
 338 }
 339
 340 /****************************************************************************
 341  *
 342  * IOMMU command queuing functions
 343  *
 344  ****************************************************************************/
 345
 346 /*
 347  * Writes the command to the IOMMUs command buffer and informs the
 348  * hardware about the new command. Must be called with iommu->lock held.
 349  */
 350 static int __iommu_queue_command(struct amd_iommu *iommu, struct iommu_cmd *cmd)
 351 {
 352         u32 tail, head;
 353         u8 *target;
 354
 355         tail = readl(iommu->mmio_base + MMIO_CMD_TAIL_OFFSET);
 356         target = iommu->cmd_buf + tail;
 357         memcpy_toio(target, cmd, sizeof(*cmd));
 358         tail = (tail + sizeof(*cmd)) % iommu->cmd_buf_size;
 359         head = readl(iommu->mmio_base + MMIO_CMD_HEAD_OFFSET);
 360         if (tail == head)
 361                 return -ENOMEM;
 362         writel(tail, iommu->mmio_base + MMIO_CMD_TAIL_OFFSET);
 363
 364         return 0;
 365 }
 366
 367 /*
 368  * General queuing function for commands. Takes iommu->lock and calls
 369  * __iommu_queue_command().
 370  */
 371 static int iommu_queue_command(struct amd_iommu *iommu, struct iommu_cmd *cmd)
 372 {
 373         unsigned long flags;
 374         int ret;
 375
 376         spin_lock_irqsave(&iommu->lock, flags);
 377         ret = __iommu_queue_command(iommu, cmd);
 378         if (!ret)
 379                 iommu->need_sync = true;
 380         spin_unlock_irqrestore(&iommu->lock, flags);
 381
 382         return ret;
 383 }
 384
 385 /*
 386  * This function waits until an IOMMU has completed a completion
 387  * wait command
 388  */
 389 static void __iommu_wait_for_completion(struct amd_iommu *iommu)
 390 {
 391         int ready = 0;
 392         unsigned status = 0;
 393         unsigned long i = 0;
 394
 395         INC_STATS_COUNTER(compl_wait);
 396
 397         while (!ready && (i < EXIT_LOOP_COUNT)) {
 398                 ++i;
 399                 /* wait for the bit to become one */
 400                 status = readl(iommu->mmio_base + MMIO_STATUS_OFFSET);
 401                 ready = status & MMIO_STATUS_COM_WAIT_INT_MASK;
 402         }
 403
 404         /* set bit back to zero */
 405         status &= ~MMIO_STATUS_COM_WAIT_INT_MASK;
 406         writel(status, iommu->mmio_base + MMIO_STATUS_OFFSET);
 407
 408         if (unlikely(i == EXIT_LOOP_COUNT)) {
 409                 spin_unlock(&iommu->lock);
 410                 reset_iommu_command_buffer(iommu);
 411                 spin_lock(&iommu->lock);
 412         }
 413 }
 414
 415 /*
 416  * This function queues a completion wait command into the command
 417  * buffer of an IOMMU
 418  */
 419 static int __iommu_completion_wait(struct amd_iommu *iommu)
 420 {
 421         struct iommu_cmd cmd;
 422
 423          memset(&cmd, 0, sizeof(cmd));
 424          cmd.data[0] = CMD_COMPL_WAIT_INT_MASK;
 425          CMD_SET_TYPE(&cmd, CMD_COMPL_WAIT);
 426
 427          return __iommu_queue_command(iommu, &cmd);
 428 }
 429
 430 /*
 431  * This function is called whenever we need to ensure that the IOMMU has
 432  * completed execution of all commands we sent. It sends a
 433  * COMPLETION_WAIT command and waits for it to finish. The IOMMU informs
 434  * us about that by writing a value to a physical address we pass with
 435  * the command.
 436  */
 437 static int iommu_completion_wait(struct amd_iommu *iommu)
 438 {
 439         int ret = 0;
 440         unsigned long flags;
 441
 442         spin_lock_irqsave(&iommu->lock, flags);
 443
 444         if (!iommu->need_sync)
 445                 goto out;
 446
 447         ret = __iommu_completion_wait(iommu);
 448
 449         iommu->need_sync = false;
 450
 451         if (ret)
 452                 goto out;
 453
 454         __iommu_wait_for_completion(iommu);
 455
 456 out:
 457         spin_unlock_irqrestore(&iommu->lock, flags);
 458
 459         return 0;
 460 }
 461
 462 static void iommu_flush_complete(struct protection_domain *domain)
 463 {
 464         int i;
 465
 466         for (i = 0; i < amd_iommus_present; ++i) {
 467                 if (!domain->dev_iommu[i])
 468                         continue;
 469
 470                 /*
 471                  * Devices of this domain are behind this IOMMU
 472                  * We need to wait for completion of all commands.
 473                  */
 474                 iommu_completion_wait(amd_iommus[i]);
 475         }
 476 }
 477
 478 /*
 479  * Command send function for invalidating a device table entry
 480  */
 481 static int iommu_queue_inv_dev_entry(struct amd_iommu *iommu, u16 devid)
 482 {
 483         struct iommu_cmd cmd;
 484         int ret;
 485
 486         BUG_ON(iommu == NULL);
 487
 488         memset(&cmd, 0, sizeof(cmd));
 489         CMD_SET_TYPE(&cmd, CMD_INV_DEV_ENTRY);
 490         cmd.data[0] = devid;
 491
 492         ret = iommu_queue_command(iommu, &cmd);
 493
 494         return ret;
 495 }
 496
 497 static int iommu_flush_device(struct device *dev)
 498 {
 499         struct amd_iommu *iommu;
 500         u16 devid;
 501
 502         devid = get_device_id(dev);
 503         iommu = amd_iommu_rlookup_table[devid];
 504
 505         return iommu_queue_inv_dev_entry(iommu, devid);
 506 }
 507
 508 static void __iommu_build_inv_iommu_pages(struct iommu_cmd *cmd, u64 address,
 509                                           u16 domid, int pde, int s)
 510 {
 511         memset(cmd, 0, sizeof(*cmd));
 512         address &= PAGE_MASK;
 513         CMD_SET_TYPE(cmd, CMD_INV_IOMMU_PAGES);
 514         cmd->data[1] |= domid;
 515         cmd->data[2] = lower_32_bits(address);
 516         cmd->data[3] = upper_32_bits(address);
 517         if (s) /* size bit - we flush more than one 4kb page */
 518                 cmd->data[2] |= CMD_INV_IOMMU_PAGES_SIZE_MASK;
 519         if (pde) /* PDE bit - we wan't flush everything not only the PTEs */
 520                 cmd->data[2] |= CMD_INV_IOMMU_PAGES_PDE_MASK;
 521 }
 522
 523 /*
 524  * Generic command send function for invalidaing TLB entries
 525  */
 526 static int iommu_queue_inv_iommu_pages(struct amd_iommu *iommu,
 527                 u64 address, u16 domid, int pde, int s)
 528 {
 529         struct iommu_cmd cmd;
 530         int ret;
 531
 532         __iommu_build_inv_iommu_pages(&cmd, address, domid, pde, s);
 533
 534         ret = iommu_queue_command(iommu, &cmd);
 535
 536         return ret;
 537 }
 538
 539 /*
 540  * TLB invalidation function which is called from the mapping functions.
 541  * It invalidates a single PTE if the range to flush is within a single
 542  * page. Otherwise it flushes the whole TLB of the IOMMU.
 543  */
 544 static void __iommu_flush_pages(struct protection_domain *domain,
 545                                 u64 address, size_t size, int pde)
 546 {
 547         int s = 0, i;
 548         unsigned long pages = iommu_num_pages(address, size, PAGE_SIZE);
 549
 550         address &= PAGE_MASK;
 551
 552         if (pages > 1) {
 553                 /*
 554                  * If we have to flush more than one page, flush all
 555                  * TLB entries for this domain
 556                  */
 557                 address = CMD_INV_IOMMU_ALL_PAGES_ADDRESS;
 558                 s = 1;
 559         }
 560
 561
 562         for (i = 0; i < amd_iommus_present; ++i) {
 563                 if (!domain->dev_iommu[i])
 564                         continue;
 565
 566                 /*
 567                  * Devices of this domain are behind this IOMMU
 568                  * We need a TLB flush
 569                  */
 570                 iommu_queue_inv_iommu_pages(amd_iommus[i], address,
 571                                             domain->id, pde, s);
 572         }
 573
 574         return;
 575 }
 576
 577 static void iommu_flush_pages(struct protection_domain *domain,
 578                              u64 address, size_t size)
 579 {
 580         __iommu_flush_pages(domain, address, size, 0);
 581 }
 582
 583 /* Flush the whole IO/TLB for a given protection domain */
 584 static void iommu_flush_tlb(struct protection_domain *domain)
 585 {
 586         __iommu_flush_pages(domain, 0, CMD_INV_IOMMU_ALL_PAGES_ADDRESS, 0);
 587 }
 588
 589 /* Flush the whole IO/TLB for a given protection domain - including PDE */
 590 static void iommu_flush_tlb_pde(struct protection_domain *domain)
 591 {
 592         __iommu_flush_pages(domain, 0, CMD_INV_IOMMU_ALL_PAGES_ADDRESS, 1);
 593 }
 594
 595 /*
 596  * This function flushes all domains that have devices on the given IOMMU
 597  */
 598 static void flush_all_domains_on_iommu(struct amd_iommu *iommu)
 599 {
 600         u64 address = CMD_INV_IOMMU_ALL_PAGES_ADDRESS;
 601         struct protection_domain *domain;
 602         unsigned long flags;
 603
 604         spin_lock_irqsave(&amd_iommu_pd_lock, flags);
 605
 606         list_for_each_entry(domain, &amd_iommu_pd_list, list) {
 607                 if (domain->dev_iommu[iommu->index] == 0)
 608                         continue;
 609
 610                 spin_lock(&domain->lock);
 611                 iommu_queue_inv_iommu_pages(iommu, address, domain->id, 1, 1);
 612                 iommu_flush_complete(domain);
 613                 spin_unlock(&domain->lock);
 614         }
 615
 616         spin_unlock_irqrestore(&amd_iommu_pd_lock, flags);
 617 }
 618
 619 /*
 620  * This function uses heavy locking and may disable irqs for some time. But
 621  * this is no issue because it is only called during resume.
 622  */
 623 void amd_iommu_flush_all_domains(void)
 624 {
 625         struct protection_domain *domain;
 626         unsigned long flags;
 627
 628         spin_lock_irqsave(&amd_iommu_pd_lock, flags);
 629
 630         list_for_each_entry(domain, &amd_iommu_pd_list, list) {
 631                 spin_lock(&domain->lock);
 632                 iommu_flush_tlb_pde(domain);
 633                 iommu_flush_complete(domain);
 634                 spin_unlock(&domain->lock);
 635         }
 636
 637         spin_unlock_irqrestore(&amd_iommu_pd_lock, flags);
 638 }
 639
 640 static void flush_all_devices_for_iommu(struct amd_iommu *iommu)
 641 {
 642         int i;
 643
 644         for (i = 0; i <= amd_iommu_last_bdf; ++i) {
 645                 if (iommu != amd_iommu_rlookup_table[i])
 646                         continue;
 647
 648                 iommu_queue_inv_dev_entry(iommu, i);
 649                 iommu_completion_wait(iommu);
 650         }
 651 }
 652
 653 static void flush_devices_by_domain(struct protection_domain *domain)
 654 {
 655         struct amd_iommu *iommu;
 656         int i;
 657
 658         for (i = 0; i <= amd_iommu_last_bdf; ++i) {
 659                 if ((domain == NULL && amd_iommu_pd_table[i] == NULL) ||
 660                     (amd_iommu_pd_table[i] != domain))
 661                         continue;
 662
 663                 iommu = amd_iommu_rlookup_table[i];
 664                 if (!iommu)
 665                         continue;
 666
 667                 iommu_queue_inv_dev_entry(iommu, i);
 668                 iommu_completion_wait(iommu);
 669         }
 670 }
 671
 672 static void reset_iommu_command_buffer(struct amd_iommu *iommu)
 673 {
 674         pr_err("AMD-Vi: Resetting IOMMU command buffer\n");
 675
 676         if (iommu->reset_in_progress)
 677                 panic("AMD-Vi: ILLEGAL_COMMAND_ERROR while resetting command buffer\n");
 678
 679         iommu->reset_in_progress = true;
 680
 681         amd_iommu_reset_cmd_buffer(iommu);
 682         flush_all_devices_for_iommu(iommu);
 683         flush_all_domains_on_iommu(iommu);
 684
 685         iommu->reset_in_progress = false;
 686 }
 687
 688 void amd_iommu_flush_all_devices(void)
 689 {
 690         flush_devices_by_domain(NULL);
 691 }
 692
 693 /****************************************************************************
 694  *
 695  * The functions below are used the create the page table mappings for
 696  * unity mapped regions.
 697  *
 698  ****************************************************************************/
 699
 700 /*
 701  * This function is used to add another level to an IO page table. Adding
 702  * another level increases the size of the address space by 9 bits to a size up
 703  * to 64 bits.
 704  */
 705 static bool increase_address_space(struct protection_domain *domain,
 706                                    gfp_t gfp)
 707 {
 708         u64 *pte;
 709
 710         if (domain->mode == PAGE_MODE_6_LEVEL)
 711                 /* address space already 64 bit large */
 712                 return false;
 713
 714         pte = (void *)get_zeroed_page(gfp);
 715         if (!pte)
 716                 return false;
 717
 718         *pte             = PM_LEVEL_PDE(domain->mode,
 719                                         virt_to_phys(domain->pt_root));
 720         domain->pt_root  = pte;
 721         domain->mode    += 1;
 722         domain->updated  = true;
 723
 724         return true;
 725 }
 726
 727 static u64 *alloc_pte(struct protection_domain *domain,
 728                       unsigned long address,
 729                       int end_lvl,
 730                       u64 **pte_page,
 731                       gfp_t gfp)
 732 {
 733         u64 *pte, *page;
 734         int level;
 735
 736         while (address > PM_LEVEL_SIZE(domain->mode))
 737                 increase_address_space(domain, gfp);
 738
 739         level =  domain->mode - 1;
 740         pte   = &domain->pt_root[PM_LEVEL_INDEX(level, address)];
 741
 742         while (level > end_lvl) {
 743                 if (!IOMMU_PTE_PRESENT(*pte)) {
 744                         page = (u64 *)get_zeroed_page(gfp);
 745                         if (!page)
 746                                 return NULL;
 747                         *pte = PM_LEVEL_PDE(level, virt_to_phys(page));
 748                 }
 749
 750                 level -= 1;
 751
 752                 pte = IOMMU_PTE_PAGE(*pte);
 753
 754                 if (pte_page && level == end_lvl)
 755                         *pte_page = pte;
 756
 757                 pte = &pte[PM_LEVEL_INDEX(level, address)];
 758         }
 759
 760         return pte;
 761 }
 762
 763 /*
 764  * This function checks if there is a PTE for a given dma address. If
 765  * there is one, it returns the pointer to it.
 766  */
 767 static u64 *fetch_pte(struct protection_domain *domain,
 768                       unsigned long address, int map_size)
 769 {
 770         int level;
 771         u64 *pte;
 772
 773         level =  domain->mode - 1;
 774         pte   = &domain->pt_root[PM_LEVEL_INDEX(level, address)];
 775
 776         while (level > map_size) {
 777                 if (!IOMMU_PTE_PRESENT(*pte))
 778                         return NULL;
 779
 780                 level -= 1;
 781
 782                 pte = IOMMU_PTE_PAGE(*pte);
 783                 pte = &pte[PM_LEVEL_INDEX(level, address)];
 784
 785                 if ((PM_PTE_LEVEL(*pte) == 0) && level != map_size) {
 786                         pte = NULL;
 787                         break;
 788                 }
 789         }
 790
 791         return pte;
 792 }
 793
 794 /*
 795  * Generic mapping functions. It maps a physical address into a DMA
 796  * address space. It allocates the page table pages if necessary.
 797  * In the future it can be extended to a generic mapping function
 798  * supporting all features of AMD IOMMU page tables like level skipping
 799  * and full 64 bit address spaces.
 800  */
 801 static int iommu_map_page(struct protection_domain *dom,
 802                           unsigned long bus_addr,
 803                           unsigned long phys_addr,
 804                           int prot,
 805                           int map_size)
 806 {
 807         u64 __pte, *pte;
 808
 809         bus_addr  = PAGE_ALIGN(bus_addr);
 810         phys_addr = PAGE_ALIGN(phys_addr);
 811
 812         BUG_ON(!PM_ALIGNED(map_size, bus_addr));
 813         BUG_ON(!PM_ALIGNED(map_size, phys_addr));
 814
 815         if (!(prot & IOMMU_PROT_MASK))
 816                 return -EINVAL;
 817
 818         pte = alloc_pte(dom, bus_addr, map_size, NULL, GFP_KERNEL);
 819
 820         if (IOMMU_PTE_PRESENT(*pte))
 821                 return -EBUSY;
 822
 823         __pte = phys_addr | IOMMU_PTE_P;
 824         if (prot & IOMMU_PROT_IR)
 825                 __pte |= IOMMU_PTE_IR;
 826         if (prot & IOMMU_PROT_IW)
 827                 __pte |= IOMMU_PTE_IW;
 828
 829         *pte = __pte;
 830
 831         update_domain(dom);
 832
 833         return 0;
 834 }
 835
 836 static void iommu_unmap_page(struct protection_domain *dom,
 837                              unsigned long bus_addr, int map_size)
 838 {
 839         u64 *pte = fetch_pte(dom, bus_addr, map_size);
 840
 841         if (pte)
 842                 *pte = 0;
 843 }
 844
 845 /*
 846  * This function checks if a specific unity mapping entry is needed for
 847  * this specific IOMMU.
 848  */
 849 static int iommu_for_unity_map(struct amd_iommu *iommu,
 850                                struct unity_map_entry *entry)
 851 {
 852         u16 bdf, i;
 853
 854         for (i = entry->devid_start; i <= entry->devid_end; ++i) {
 855                 bdf = amd_iommu_alias_table[i];
 856                 if (amd_iommu_rlookup_table[bdf] == iommu)
 857                         return 1;
 858         }
 859
 860         return 0;
 861 }
 862
 863 /*
 864  * This function actually applies the mapping to the page table of the
 865  * dma_ops domain.
 866  */
 867 static int dma_ops_unity_map(struct dma_ops_domain *dma_dom,
 868                              struct unity_map_entry *e)
 869 {
 870         u64 addr;
 871         int ret;
 872
 873         for (addr = e->address_start; addr < e->address_end;
 874              addr += PAGE_SIZE) {
 875                 ret = iommu_map_page(&dma_dom->domain, addr, addr, e->prot,
 876                                      PM_MAP_4k);
 877                 if (ret)
 878                         return ret;
 879                 /*
 880                  * if unity mapping is in aperture range mark the page
 881                  * as allocated in the aperture
 882                  */
 883                 if (addr < dma_dom->aperture_size)
 884                         __set_bit(addr >> PAGE_SHIFT,
 885                                   dma_dom->aperture[0]->bitmap);
 886         }
 887
 888         return 0;
 889 }
 890
 891 /*
 892  * Init the unity mappings for a specific IOMMU in the system
 893  *
 894  * Basically iterates over all unity mapping entries and applies them to
 895  * the default domain DMA of that IOMMU if necessary.
 896  */
 897 static int iommu_init_unity_mappings(struct amd_iommu *iommu)
 898 {
 899         struct unity_map_entry *entry;
 900         int ret;
 901
 902         list_for_each_entry(entry, &amd_iommu_unity_map, list) {
 903                 if (!iommu_for_unity_map(iommu, entry))
 904                         continue;
 905                 ret = dma_ops_unity_map(iommu->default_dom, entry);
 906                 if (ret)
 907                         return ret;
 908         }
 909
 910         return 0;
 911 }
 912
 913 /*
 914  * Inits the unity mappings required for a specific device
 915  */
 916 static int init_unity_mappings_for_device(struct dma_ops_domain *dma_dom,
 917                                           u16 devid)
 918 {
 919         struct unity_map_entry *e;
 920         int ret;
 921
 922         list_for_each_entry(e, &amd_iommu_unity_map, list) {
 923                 if (!(devid >= e->devid_start && devid <= e->devid_end))
 924                         continue;
 925                 ret = dma_ops_unity_map(dma_dom, e);
 926                 if (ret)
 927                         return ret;
 928         }
 929
 930         return 0;
 931 }
 932
 933 /****************************************************************************
 934  *
 935  * The next functions belong to the address allocator for the dma_ops
 936  * interface functions. They work like the allocators in the other IOMMU
 937  * drivers. Its basically a bitmap which marks the allocated pages in
 938  * the aperture. Maybe it could be enhanced in the future to a more
 939  * efficient allocator.
 940  *
 941  ****************************************************************************/
 942
 943 /*
 944  * The address allocator core functions.
 945  *
 946  * called with domain->lock held
 947  */
 948
 949 /*
 950  * Used to reserve address ranges in the aperture (e.g. for exclusion
 951  * ranges.
 952  */
 953 static void dma_ops_reserve_addresses(struct dma_ops_domain *dom,
 954                                       unsigned long start_page,
 955                                       unsigned int pages)
 956 {
 957         unsigned int i, last_page = dom->aperture_size >> PAGE_SHIFT;
 958
 959         if (start_page + pages > last_page)
 960                 pages = last_page - start_page;
 961
 962         for (i = start_page; i < start_page + pages; ++i) {
 963                 int index = i / APERTURE_RANGE_PAGES;
 964                 int page  = i % APERTURE_RANGE_PAGES;
 965                 __set_bit(page, dom->aperture[index]->bitmap);
 966         }
 967 }
 968
 969 /*
 970  * This function is used to add a new aperture range to an existing
 971  * aperture in case of dma_ops domain allocation or address allocation
 972  * failure.
 973  */
 974 static int alloc_new_range(struct dma_ops_domain *dma_dom,
 975                            bool populate, gfp_t gfp)
 976 {
 977         int index = dma_dom->aperture_size >> APERTURE_RANGE_SHIFT;
 978         struct amd_iommu *iommu;
 979         int i;
 980
 981 #ifdef CONFIG_IOMMU_STRESS
 982         populate = false;
 983 #endif
 984
 985         if (index >= APERTURE_MAX_RANGES)
 986                 return -ENOMEM;
 987
 988         dma_dom->aperture[index] = kzalloc(sizeof(struct aperture_range), gfp);
 989         if (!dma_dom->aperture[index])
 990                 return -ENOMEM;
 991
 992         dma_dom->aperture[index]->bitmap = (void *)get_zeroed_page(gfp);
 993         if (!dma_dom->aperture[index]->bitmap)
 994                 goto out_free;
 995
 996         dma_dom->aperture[index]->offset = dma_dom->aperture_size;
 997
 998         if (populate) {
 999                 unsigned long address = dma_dom->aperture_size;
1000                 int i, num_ptes = APERTURE_RANGE_PAGES / 512;
1001                 u64 *pte, *pte_page;
1002
1003                 for (i = 0; i < num_ptes; ++i) {
1004                         pte = alloc_pte(&dma_dom->domain, address, PM_MAP_4k,
1005                                         &pte_page, gfp);
1006                         if (!pte)
1007                                 goto out_free;
1008
1009                         dma_dom->aperture[index]->pte_pages[i] = pte_page;
1010
1011                         address += APERTURE_RANGE_SIZE / 64;
1012                 }
1013         }
1014
1015         dma_dom->aperture_size += APERTURE_RANGE_SIZE;
1016
1017         /* Intialize the exclusion range if necessary */
1018         for_each_iommu(iommu) {
1019                 if (iommu->exclusion_start &&
1020                     iommu->exclusion_start >= dma_dom->aperture[index]->offset
1021                     && iommu->exclusion_start < dma_dom->aperture_size) {
1022                         unsigned long startpage;
1023                         int pages = iommu_num_pages(iommu->exclusion_start,
1024                                                     iommu->exclusion_length,
1025                                                     PAGE_SIZE);
1026                         startpage = iommu->exclusion_start >> PAGE_SHIFT;
1027                         dma_ops_reserve_addresses(dma_dom, startpage, pages);
1028                 }
1029         }
1030
1031         /*
1032          * Check for areas already mapped as present in the new aperture
1033          * range and mark those pages as reserved in the allocator. Such
1034          * mappings may already exist as a result of requested unity
1035          * mappings for devices.
1036          */
1037         for (i = dma_dom->aperture[index]->offset;
1038              i < dma_dom->aperture_size;
1039              i += PAGE_SIZE) {
1040                 u64 *pte = fetch_pte(&dma_dom->domain, i, PM_MAP_4k);
1041                 if (!pte || !IOMMU_PTE_PRESENT(*pte))
1042                         continue;
1043
1044                 dma_ops_reserve_addresses(dma_dom, i << PAGE_SHIFT, 1);
1045         }
1046
1047         update_domain(&dma_dom->domain);
1048
1049         return 0;
1050
1051 out_free:
1052         update_domain(&dma_dom->domain);
1053
1054         free_page((unsigned long)dma_dom->aperture[index]->bitmap);
1055
1056         kfree(dma_dom->aperture[index]);
1057         dma_dom->aperture[index] = NULL;
1058
1059         return -ENOMEM;
1060 }
1061
1062 static unsigned long dma_ops_area_alloc(struct device *dev,
1063                                         struct dma_ops_domain *dom,
1064                                         unsigned int pages,
1065                                         unsigned long align_mask,
1066                                         u64 dma_mask,
1067                                         unsigned long start)
1068 {
1069         unsigned long next_bit = dom->next_address % APERTURE_RANGE_SIZE;
1070         int max_index = dom->aperture_size >> APERTURE_RANGE_SHIFT;
1071         int i = start >> APERTURE_RANGE_SHIFT;
1072         unsigned long boundary_size;
1073         unsigned long address = -1;
1074         unsigned long limit;
1075
1076         next_bit >>= PAGE_SHIFT;
1077
1078         boundary_size = ALIGN(dma_get_seg_boundary(dev) + 1,
1079                         PAGE_SIZE) >> PAGE_SHIFT;
1080
1081         for (;i < max_index; ++i) {
1082                 unsigned long offset = dom->aperture[i]->offset >> PAGE_SHIFT;
1083
1084                 if (dom->aperture[i]->offset >= dma_mask)
1085                         break;
1086
1087                 limit = iommu_device_max_index(APERTURE_RANGE_PAGES, offset,
1088                                                dma_mask >> PAGE_SHIFT);
1089
1090                 address = iommu_area_alloc(dom->aperture[i]->bitmap,
1091                                            limit, next_bit, pages, 0,
1092                                             boundary_size, align_mask);
1093                 if (address != -1) {
1094                         address = dom->aperture[i]->offset +
1095                                   (address << PAGE_SHIFT);
1096                         dom->next_address = address + (pages << PAGE_SHIFT);
1097                         break;
1098                 }
1099
1100                 next_bit = 0;
1101         }
1102
1103         return address;
1104 }
1105
1106 static unsigned long dma_ops_alloc_addresses(struct device *dev,
1107                                              struct dma_ops_domain *dom,
1108                                              unsigned int pages,
1109                                              unsigned long align_mask,
1110                                              u64 dma_mask)
1111 {
1112         unsigned long address;
1113
1114 #ifdef CONFIG_IOMMU_STRESS
1115         dom->next_address = 0;
1116         dom->need_flush = true;
1117 #endif
1118
1119         address = dma_ops_area_alloc(dev, dom, pages, align_mask,
1120                                      dma_mask, dom->next_address);
1121
1122         if (address == -1) {
1123                 dom->next_address = 0;
1124                 address = dma_ops_area_alloc(dev, dom, pages, align_mask,
1125                                              dma_mask, 0);
1126                 dom->need_flush = true;
1127         }
1128
1129         if (unlikely(address == -1))
1130                 address = DMA_ERROR_CODE;
1131
1132         WARN_ON((address + (PAGE_SIZE*pages)) > dom->aperture_size);
1133
1134         return address;
1135 }
1136
1137 /*
1138  * The address free function.
1139  *
1140  * called with domain->lock held
1141  */
1142 static void dma_ops_free_addresses(struct dma_ops_domain *dom,
1143                                    unsigned long address,
1144                                    unsigned int pages)
1145 {
1146         unsigned i = address >> APERTURE_RANGE_SHIFT;
1147         struct aperture_range *range = dom->aperture[i];
1148
1149         BUG_ON(i >= APERTURE_MAX_RANGES || range == NULL);
1150
1151 #ifdef CONFIG_IOMMU_STRESS
1152         if (i < 4)
1153                 return;
1154 #endif
1155
1156         if (address >= dom->next_address)
1157                 dom->need_flush = true;
1158
1159         address = (address % APERTURE_RANGE_SIZE) >> PAGE_SHIFT;
1160
1161         iommu_area_free(range->bitmap, address, pages);
1162
1163 }
1164
1165 /****************************************************************************
1166  *
1167  * The next functions belong to the domain allocation. A domain is
1168  * allocated for every IOMMU as the default domain. If device isolation
1169  * is enabled, every device get its own domain. The most important thing
1170  * about domains is the page table mapping the DMA address space they
1171  * contain.
1172  *
1173  ****************************************************************************/
1174
1175 /*
1176  * This function adds a protection domain to the global protection domain list
1177  */
1178 static void add_domain_to_list(struct protection_domain *domain)
1179 {
1180         unsigned long flags;
1181
1182         spin_lock_irqsave(&amd_iommu_pd_lock, flags);
1183         list_add(&domain->list, &amd_iommu_pd_list);
1184         spin_unlock_irqrestore(&amd_iommu_pd_lock, flags);
1185 }
1186
1187 /*
1188  * This function removes a protection domain to the global
1189  * protection domain list
1190  */
1191 static void del_domain_from_list(struct protection_domain *domain)
1192 {
1193         unsigned long flags;
1194
1195         spin_lock_irqsave(&amd_iommu_pd_lock, flags);
1196         list_del(&domain->list);
1197         spin_unlock_irqrestore(&amd_iommu_pd_lock, flags);
1198 }
1199
1200 static u16 domain_id_alloc(void)
1201 {
1202         unsigned long flags;
1203         int id;
1204
1205         write_lock_irqsave(&amd_iommu_devtable_lock, flags);
1206         id = find_first_zero_bit(amd_iommu_pd_alloc_bitmap, MAX_DOMAIN_ID);
1207         BUG_ON(id == 0);
1208         if (id > 0 && id < MAX_DOMAIN_ID)
1209                 __set_bit(id, amd_iommu_pd_alloc_bitmap);
1210         else
1211                 id = 0;
1212         write_unlock_irqrestore(&amd_iommu_devtable_lock, flags);
1213
1214         return id;
1215 }
1216
1217 static void domain_id_free(int id)
1218 {
1219         unsigned long flags;
1220
1221         write_lock_irqsave(&amd_iommu_devtable_lock, flags);
1222         if (id > 0 && id < MAX_DOMAIN_ID)
1223                 __clear_bit(id, amd_iommu_pd_alloc_bitmap);
1224         write_unlock_irqrestore(&amd_iommu_devtable_lock, flags);
1225 }
1226
1227 static void free_pagetable(struct protection_domain *domain)
1228 {
1229         int i, j;
1230         u64 *p1, *p2, *p3;
1231
1232         p1 = domain->pt_root;
1233
1234         if (!p1)
1235                 return;
1236
1237         for (i = 0; i < 512; ++i) {
1238                 if (!IOMMU_PTE_PRESENT(p1[i]))
1239                         continue;
1240
1241                 p2 = IOMMU_PTE_PAGE(p1[i]);
1242                 for (j = 0; j < 512; ++j) {
1243                         if (!IOMMU_PTE_PRESENT(p2[j]))
1244                                 continue;
1245                         p3 = IOMMU_PTE_PAGE(p2[j]);
1246                         free_page((unsigned long)p3);
1247                 }
1248
1249                 free_page((unsigned long)p2);
1250         }
1251
1252         free_page((unsigned long)p1);
1253
1254         domain->pt_root = NULL;
1255 }
1256
1257 /*
1258  * Free a domain, only used if something went wrong in the
1259  * allocation path and we need to free an already allocated page table
1260  */
1261 static void dma_ops_domain_free(struct dma_ops_domain *dom)
1262 {
1263         int i;
1264
1265         if (!dom)
1266                 return;
1267
1268         del_domain_from_list(&dom->domain);
1269
1270         free_pagetable(&dom->domain);
1271
1272         for (i = 0; i < APERTURE_MAX_RANGES; ++i) {
1273                 if (!dom->aperture[i])
1274                         continue;
1275                 free_page((unsigned long)dom->aperture[i]->bitmap);
1276                 kfree(dom->aperture[i]);
1277         }
1278
1279         kfree(dom);
1280 }
1281
1282 /*
1283  * Allocates a new protection domain usable for the dma_ops functions.
1284  * It also intializes the page table and the address allocator data
1285  * structures required for the dma_ops interface
1286  */
1287 static struct dma_ops_domain *dma_ops_domain_alloc(void)
1288 {
1289         struct dma_ops_domain *dma_dom;
1290
1291         dma_dom = kzalloc(sizeof(struct dma_ops_domain), GFP_KERNEL);
1292         if (!dma_dom)
1293                 return NULL;
1294
1295         spin_lock_init(&dma_dom->domain.lock);
1296
1297         dma_dom->domain.id = domain_id_alloc();
1298         if (dma_dom->domain.id == 0)
1299                 goto free_dma_dom;
1300         INIT_LIST_HEAD(&dma_dom->domain.dev_list);
1301         dma_dom->domain.mode = PAGE_MODE_2_LEVEL;
1302         dma_dom->domain.pt_root = (void *)get_zeroed_page(GFP_KERNEL);
1303         dma_dom->domain.flags = PD_DMA_OPS_MASK;
1304         dma_dom->domain.priv = dma_dom;
1305         if (!dma_dom->domain.pt_root)
1306                 goto free_dma_dom;
1307
1308         dma_dom->need_flush = false;
1309         dma_dom->target_dev = 0xffff;
1310
1311         add_domain_to_list(&dma_dom->domain);
1312
1313         if (alloc_new_range(dma_dom, true, GFP_KERNEL))
1314                 goto free_dma_dom;
1315
1316         /*
1317          * mark the first page as allocated so we never return 0 as
1318          * a valid dma-address. So we can use 0 as error value
1319          */
1320         dma_dom->aperture[0]->bitmap[0] = 1;
1321         dma_dom->next_address = 0;
1322
1323
1324         return dma_dom;
1325
1326 free_dma_dom:
1327         dma_ops_domain_free(dma_dom);
1328
1329         return NULL;
1330 }
1331
1332 /*
1333  * little helper function to check whether a given protection domain is a
1334  * dma_ops domain
1335  */
1336 static bool dma_ops_domain(struct protection_domain *domain)
1337 {
1338         return domain->flags & PD_DMA_OPS_MASK;
1339 }
1340
1341 static void set_dte_entry(u16 devid, struct protection_domain *domain)
1342 {
1343         u64 pte_root = virt_to_phys(domain->pt_root);
1344
1345         BUG_ON(amd_iommu_pd_table[devid] != NULL);
1346
1347         pte_root |= (domain->mode & DEV_ENTRY_MODE_MASK)
1348                     << DEV_ENTRY_MODE_SHIFT;
1349         pte_root |= IOMMU_PTE_IR | IOMMU_PTE_IW | IOMMU_PTE_P | IOMMU_PTE_TV;
1350
1351         amd_iommu_dev_table[devid].data[2] = domain->id;
1352         amd_iommu_dev_table[devid].data[1] = upper_32_bits(pte_root);
1353         amd_iommu_dev_table[devid].data[0] = lower_32_bits(pte_root);
1354
1355         amd_iommu_pd_table[devid] = domain;
1356
1357 }
1358
1359 static void clear_dte_entry(u16 devid)
1360 {
1361         struct protection_domain *domain = amd_iommu_pd_table[devid];
1362
1363         BUG_ON(domain == NULL);
1364
1365         /* remove domain from the lookup table */
1366         amd_iommu_pd_table[devid] = NULL;
1367
1368         /* remove entry from the device table seen by the hardware */
1369         amd_iommu_dev_table[devid].data[0] = IOMMU_PTE_P | IOMMU_PTE_TV;
1370         amd_iommu_dev_table[devid].data[1] = 0;
1371         amd_iommu_dev_table[devid].data[2] = 0;
1372
1373         amd_iommu_apply_erratum_63(devid);
1374 }
1375
1376 static void do_attach(struct device *dev, struct protection_domain *domain)
1377 {
1378         struct iommu_dev_data *dev_data;
1379         struct amd_iommu *iommu;
1380         u16 devid;
1381
1382         devid    = get_device_id(dev);
1383         iommu    = amd_iommu_rlookup_table[devid];
1384         dev_data = get_dev_data(dev);
1385
1386         /* Update data structures */
1387         dev_data->domain = domain;
1388         list_add(&dev_data->list, &domain->dev_list);
1389         set_dte_entry(devid, domain);
1390
1391         /* Do reference counting */
1392         domain->dev_iommu[iommu->index] += 1;
1393         domain->dev_cnt                 += 1;
1394
1395         /* Flush the DTE entry */
1396         iommu_flush_device(dev);
1397 }
1398
1399 static void do_detach(struct device *dev)
1400 {
1401         struct iommu_dev_data *dev_data;
1402         struct amd_iommu *iommu;
1403         u16 devid;
1404
1405         devid    = get_device_id(dev);
1406         iommu    = amd_iommu_rlookup_table[devid];
1407         dev_data = get_dev_data(dev);
1408
1409         /* decrease reference counters */
1410         dev_data->domain->dev_iommu[iommu->index] -= 1;
1411         dev_data->domain->dev_cnt                 -= 1;
1412
1413         /* Update data structures */
1414         dev_data->domain = NULL;
1415         list_del(&dev_data->list);
1416         clear_dte_entry(devid);
1417
1418         /* Flush the DTE entry */
1419         iommu_flush_device(dev);
1420 }
1421
1422 /*
1423  * If a device is not yet associated with a domain, this function does
1424  * assigns it visible for the hardware
1425  */
1426 static int __attach_device(struct device *dev,
1427                            struct protection_domain *domain)
1428 {
1429         struct iommu_dev_data *dev_data, *alias_data;
1430
1431         dev_data   = get_dev_data(dev);
1432         alias_data = get_dev_data(dev_data->alias);
1433
1434         if (!alias_data)
1435                 return -EINVAL;
1436
1437         /* lock domain */
1438         spin_lock(&domain->lock);
1439
1440         /* Some sanity checks */
1441         if (alias_data->domain != NULL &&
1442             alias_data->domain != domain)
1443                 return -EBUSY;
1444
1445         if (dev_data->domain != NULL &&
1446             dev_data->domain != domain)
1447                 return -EBUSY;
1448
1449         /* Do real assignment */
1450         if (dev_data->alias != dev) {
1451                 alias_data = get_dev_data(dev_data->alias);
1452                 if (alias_data->domain == NULL)
1453                         do_attach(dev_data->alias, domain);
1454
1455                 atomic_inc(&alias_data->bind);
1456         }
1457
1458         if (dev_data->domain == NULL)
1459                 do_attach(dev, domain);
1460
1461         atomic_inc(&dev_data->bind);
1462
1463         /* ready */
1464         spin_unlock(&domain->lock);
1465
1466         return 0;
1467 }
1468
1469 /*
1470  * If a device is not yet associated with a domain, this function does
1471  * assigns it visible for the hardware
1472  */
1473 static int attach_device(struct device *dev,
1474                          struct protection_domain *domain)
1475 {
1476         unsigned long flags;
1477         int ret;
1478
1479         write_lock_irqsave(&amd_iommu_devtable_lock, flags);
1480         ret = __attach_device(dev, domain);
1481         write_unlock_irqrestore(&amd_iommu_devtable_lock, flags);
1482
1483         /*
1484          * We might boot into a crash-kernel here. The crashed kernel
1485          * left the caches in the IOMMU dirty. So we have to flush
1486          * here to evict all dirty stuff.
1487          */
1488         iommu_flush_tlb_pde(domain);
1489
1490         return ret;
1491 }
1492
1493 /*
1494  * Removes a device from a protection domain (unlocked)
1495  */
1496 static void __detach_device(struct device *dev)
1497 {
1498         struct iommu_dev_data *dev_data = get_dev_data(dev);
1499         struct iommu_dev_data *alias_data;
1500         unsigned long flags;
1501
1502         BUG_ON(!dev_data->domain);
1503
1504         spin_lock_irqsave(&dev_data->domain->lock, flags);
1505
1506         if (dev_data->alias != dev) {
1507                 alias_data = get_dev_data(dev_data->alias);
1508                 if (atomic_dec_and_test(&alias_data->bind))
1509                         do_detach(dev_data->alias);
1510         }
1511
1512         if (atomic_dec_and_test(&dev_data->bind))
1513                 do_detach(dev);
1514
1515         spin_unlock_irqrestore(&dev_data->domain->lock, flags);
1516
1517         /*
1518          * If we run in passthrough mode the device must be assigned to the
1519          * passthrough domain if it is detached from any other domain
1520          */
1521         if (iommu_pass_through && dev_data->domain == NULL)
1522                 __attach_device(dev, pt_domain);
1523 }
1524
1525 /*
1526  * Removes a device from a protection domain (with devtable_lock held)
1527  */
1528 static void detach_device(struct device *dev)
1529 {
1530         unsigned long flags;
1531
1532         /* lock device table */
1533         write_lock_irqsave(&amd_iommu_devtable_lock, flags);
1534         __detach_device(dev);
1535         write_unlock_irqrestore(&amd_iommu_devtable_lock, flags);
1536 }
1537
1538 /*
1539  * Find out the protection domain structure for a given PCI device. This
1540  * will give us the pointer to the page table root for example.
1541  */
1542 static struct protection_domain *domain_for_device(struct device *dev)
1543 {
1544         struct protection_domain *dom;
1545         struct iommu_dev_data *dev_data, *alias_data;
1546         unsigned long flags;
1547         u16 devid, alias;
1548
1549         devid      = get_device_id(dev);
1550         alias      = amd_iommu_alias_table[devid];
1551         dev_data   = get_dev_data(dev);
1552         alias_data = get_dev_data(dev_data->alias);
1553         if (!alias_data)
1554                 return NULL;
1555
1556         read_lock_irqsave(&amd_iommu_devtable_lock, flags);
1557         dom = dev_data->domain;
1558         if (dom == NULL &&
1559             alias_data->domain != NULL) {
1560                 __attach_device(dev, alias_data->domain);
1561                 dom = alias_data->domain;
1562         }
1563
1564         read_unlock_irqrestore(&amd_iommu_devtable_lock, flags);
1565
1566         return dom;
1567 }
1568
1569 static int device_change_notifier(struct notifier_block *nb,
1570                                   unsigned long action, void *data)
1571 {
1572         struct device *dev = data;
1573         u16 devid;
1574         struct protection_domain *domain;
1575         struct dma_ops_domain *dma_domain;
1576         struct amd_iommu *iommu;
1577         unsigned long flags;
1578
1579         if (!check_device(dev))
1580                 return 0;
1581
1582         devid  = get_device_id(dev);
1583         iommu  = amd_iommu_rlookup_table[devid];
1584
1585         switch (action) {
1586         case BUS_NOTIFY_UNBOUND_DRIVER:
1587
1588                 domain = domain_for_device(dev);
1589
1590                 if (!domain)
1591                         goto out;
1592                 if (iommu_pass_through)
1593                         break;
1594                 detach_device(dev);
1595                 break;
1596         case BUS_NOTIFY_ADD_DEVICE:
1597
1598                 iommu_init_device(dev);
1599
1600                 domain = domain_for_device(dev);
1601
1602                 /* allocate a protection domain if a device is added */
1603                 dma_domain = find_protection_domain(devid);
1604                 if (dma_domain)
1605                         goto out;
1606                 dma_domain = dma_ops_domain_alloc();
1607                 if (!dma_domain)
1608                         goto out;
1609                 dma_domain->target_dev = devid;
1610
1611                 spin_lock_irqsave(&iommu_pd_list_lock, flags);
1612                 list_add_tail(&dma_domain->list, &iommu_pd_list);
1613                 spin_unlock_irqrestore(&iommu_pd_list_lock, flags);
1614
1615                 break;
1616         case BUS_NOTIFY_DEL_DEVICE:
1617
1618                 iommu_uninit_device(dev);
1619
1620         default:
1621                 goto out;
1622         }
1623
1624         iommu_flush_device(dev);
1625         iommu_completion_wait(iommu);
1626
1627 out:
1628         return 0;
1629 }
1630
1631 static struct notifier_block device_nb = {
1632         .notifier_call = device_change_notifier,
1633 };
1634
1635 /*****************************************************************************
1636  *
1637  * The next functions belong to the dma_ops mapping/unmapping code.
1638  *
1639  *****************************************************************************/
1640
1641 /*
1642  * In the dma_ops path we only have the struct device. This function
1643  * finds the corresponding IOMMU, the protection domain and the
1644  * requestor id for a given device.
1645  * If the device is not yet associated with a domain this is also done
1646  * in this function.
1647  */
1648 static struct protection_domain *get_domain(struct device *dev)
1649 {
1650         struct protection_domain *domain;
1651         struct dma_ops_domain *dma_dom;
1652         u16 devid = get_device_id(dev);
1653
1654         if (!check_device(dev))
1655                 return ERR_PTR(-EINVAL);
1656
1657         domain = domain_for_device(dev);
1658         if (domain != NULL && !dma_ops_domain(domain))
1659                 return ERR_PTR(-EBUSY);
1660
1661         if (domain != NULL)
1662                 return domain;
1663
1664         /* Device not bount yet - bind it */
1665         dma_dom = find_protection_domain(devid);
1666         if (!dma_dom)
1667                 dma_dom = amd_iommu_rlookup_table[devid]->default_dom;
1668         attach_device(dev, &dma_dom->domain);
1669         DUMP_printk("Using protection domain %d for device %s\n",
1670                     dma_dom->domain.id, dev_name(dev));
1671
1672         return &dma_dom->domain;
1673 }
1674
1675 static void update_device_table(struct protection_domain *domain)
1676 {
1677         unsigned long flags;
1678         int i;
1679
1680         for (i = 0; i <= amd_iommu_last_bdf; ++i) {
1681                 if (amd_iommu_pd_table[i] != domain)
1682                         continue;
1683                 write_lock_irqsave(&amd_iommu_devtable_lock, flags);
1684                 set_dte_entry(i, domain);
1685                 write_unlock_irqrestore(&amd_iommu_devtable_lock, flags);
1686         }
1687 }
1688
1689 static void update_domain(struct protection_domain *domain)
1690 {
1691         if (!domain->updated)
1692                 return;
1693
1694         update_device_table(domain);
1695         flush_devices_by_domain(domain);
1696         iommu_flush_tlb_pde(domain);
1697
1698         domain->updated = false;
1699 }
1700
1701 /*
1702  * This function fetches the PTE for a given address in the aperture
1703  */
1704 static u64* dma_ops_get_pte(struct dma_ops_domain *dom,
1705                             unsigned long address)
1706 {
1707         struct aperture_range *aperture;
1708         u64 *pte, *pte_page;
1709
1710         aperture = dom->aperture[APERTURE_RANGE_INDEX(address)];
1711         if (!aperture)
1712                 return NULL;
1713
1714         pte = aperture->pte_pages[APERTURE_PAGE_INDEX(address)];
1715         if (!pte) {
1716                 pte = alloc_pte(&dom->domain, address, PM_MAP_4k, &pte_page,
1717                                 GFP_ATOMIC);
1718                 aperture->pte_pages[APERTURE_PAGE_INDEX(address)] = pte_page;
1719         } else
1720                 pte += PM_LEVEL_INDEX(0, address);
1721
1722         update_domain(&dom->domain);
1723
1724         return pte;
1725 }
1726
1727 /*
1728  * This is the generic map function. It maps one 4kb page at paddr to
1729  * the given address in the DMA address space for the domain.
1730  */
1731 static dma_addr_t dma_ops_domain_map(struct dma_ops_domain *dom,
1732                                      unsigned long address,
1733                                      phys_addr_t paddr,
1734                                      int direction)
1735 {
1736         u64 *pte, __pte;
1737
1738         WARN_ON(address > dom->aperture_size);
1739
1740         paddr &= PAGE_MASK;
1741
1742         pte  = dma_ops_get_pte(dom, address);
1743         if (!pte)
1744                 return DMA_ERROR_CODE;
1745
1746         __pte = paddr | IOMMU_PTE_P | IOMMU_PTE_FC;
1747
1748         if (direction == DMA_TO_DEVICE)
1749                 __pte |= IOMMU_PTE_IR;
1750         else if (direction == DMA_FROM_DEVICE)
1751                 __pte |= IOMMU_PTE_IW;
1752         else if (direction == DMA_BIDIRECTIONAL)
1753                 __pte |= IOMMU_PTE_IR | IOMMU_PTE_IW;
1754
1755         WARN_ON(*pte);
1756
1757         *pte = __pte;
1758
1759         return (dma_addr_t)address;
1760 }
1761
1762 /*
1763  * The generic unmapping function for on page in the DMA address space.
1764  */
1765 static void dma_ops_domain_unmap(struct dma_ops_domain *dom,
1766                                  unsigned long address)
1767 {
1768         struct aperture_range *aperture;
1769         u64 *pte;
1770
1771         if (address >= dom->aperture_size)
1772                 return;
1773
1774         aperture = dom->aperture[APERTURE_RANGE_INDEX(address)];
1775         if (!aperture)
1776                 return;
1777
1778         pte  = aperture->pte_pages[APERTURE_PAGE_INDEX(address)];
1779         if (!pte)
1780                 return;
1781
1782         pte += PM_LEVEL_INDEX(0, address);
1783
1784         WARN_ON(!*pte);
1785
1786         *pte = 0ULL;
1787 }
1788
1789 /*
1790  * This function contains common code for mapping of a physically
1791  * contiguous memory region into DMA address space. It is used by all
1792  * mapping functions provided with this IOMMU driver.
1793  * Must be called with the domain lock held.
1794  */
1795 static dma_addr_t __map_single(struct device *dev,
1796                                struct dma_ops_domain *dma_dom,
1797                                phys_addr_t paddr,
1798                                size_t size,
1799                                int dir,
1800                                bool align,
1801                                u64 dma_mask)
1802 {
1803         dma_addr_t offset = paddr & ~PAGE_MASK;
1804         dma_addr_t address, start, ret;
1805         unsigned int pages;
1806         unsigned long align_mask = 0;
1807         int i;
1808
1809         pages = iommu_num_pages(paddr, size, PAGE_SIZE);
1810         paddr &= PAGE_MASK;
1811
1812         INC_STATS_COUNTER(total_map_requests);
1813
1814         if (pages > 1)
1815                 INC_STATS_COUNTER(cross_page);
1816
1817         if (align)
1818                 align_mask = (1UL << get_order(size)) - 1;
1819
1820 retry:
1821         address = dma_ops_alloc_addresses(dev, dma_dom, pages, align_mask,
1822                                           dma_mask);
1823         if (unlikely(address == DMA_ERROR_CODE)) {
1824                 /*
1825                  * setting next_address here will let the address
1826                  * allocator only scan the new allocated range in the
1827                  * first run. This is a small optimization.
1828                  */
1829                 dma_dom->next_address = dma_dom->aperture_size;
1830
1831                 if (alloc_new_range(dma_dom, false, GFP_ATOMIC))
1832                         goto out;
1833
1834                 /*
1835                  * aperture was sucessfully enlarged by 128 MB, try
1836                  * allocation again
1837                  */
1838                 goto retry;
1839         }
1840
1841         start = address;
1842         for (i = 0; i < pages; ++i) {
1843                 ret = dma_ops_domain_map(dma_dom, start, paddr, dir);
1844                 if (ret == DMA_ERROR_CODE)
1845                         goto out_unmap;
1846
1847                 paddr += PAGE_SIZE;
1848                 start += PAGE_SIZE;
1849         }
1850         address += offset;
1851
1852         ADD_STATS_COUNTER(alloced_io_mem, size);
1853
1854         if (unlikely(dma_dom->need_flush && !amd_iommu_unmap_flush)) {
1855                 iommu_flush_tlb(&dma_dom->domain);
1856                 dma_dom->need_flush = false;
1857         } else if (unlikely(amd_iommu_np_cache))
1858                 iommu_flush_pages(&dma_dom->domain, address, size);
1859
1860 out:
1861         return address;
1862
1863 out_unmap:
1864
1865         for (--i; i >= 0; --i) {
1866                 start -= PAGE_SIZE;
1867                 dma_ops_domain_unmap(dma_dom, start);
1868         }
1869
1870         dma_ops_free_addresses(dma_dom, address, pages);
1871
1872         return DMA_ERROR_CODE;
1873 }
1874
1875 /*
1876  * Does the reverse of the __map_single function. Must be called with
1877  * the domain lock held too
1878  */
1879 static void __unmap_single(struct dma_ops_domain *dma_dom,
1880                            dma_addr_t dma_addr,
1881                            size_t size,
1882                            int dir)
1883 {
1884         dma_addr_t i, start;
1885         unsigned int pages;
1886
1887         if ((dma_addr == DMA_ERROR_CODE) ||
1888             (dma_addr + size > dma_dom->aperture_size))
1889                 return;
1890
1891         pages = iommu_num_pages(dma_addr, size, PAGE_SIZE);
1892         dma_addr &= PAGE_MASK;
1893         start = dma_addr;
1894
1895         for (i = 0; i < pages; ++i) {
1896                 dma_ops_domain_unmap(dma_dom, start);
1897                 start += PAGE_SIZE;
1898         }
1899
1900         SUB_STATS_COUNTER(alloced_io_mem, size);
1901
1902         dma_ops_free_addresses(dma_dom, dma_addr, pages);
1903
1904         if (amd_iommu_unmap_flush || dma_dom->need_flush) {
1905                 iommu_flush_pages(&dma_dom->domain, dma_addr, size);
1906                 dma_dom->need_flush = false;
1907         }
1908 }
1909
1910 /*
1911  * The exported map_single function for dma_ops.
1912  */
1913 static dma_addr_t map_page(struct device *dev, struct page *page,
1914                            unsigned long offset, size_t size,
1915                            enum dma_data_direction dir,
1916                            struct dma_attrs *attrs)
1917 {
1918         unsigned long flags;
1919         struct protection_domain *domain;
1920         dma_addr_t addr;
1921         u64 dma_mask;
1922         phys_addr_t paddr = page_to_phys(page) + offset;
1923
1924         INC_STATS_COUNTER(cnt_map_single);
1925
1926         domain = get_domain(dev);
1927         if (PTR_ERR(domain) == -EINVAL)
1928                 return (dma_addr_t)paddr;
1929         else if (IS_ERR(domain))
1930                 return DMA_ERROR_CODE;
1931
1932         dma_mask = *dev->dma_mask;
1933
1934         spin_lock_irqsave(&domain->lock, flags);
1935
1936         addr = __map_single(dev, domain->priv, paddr, size, dir, false,
1937                             dma_mask);
1938         if (addr == DMA_ERROR_CODE)
1939                 goto out;
1940
1941         iommu_flush_complete(domain);
1942
1943 out:
1944         spin_unlock_irqrestore(&domain->lock, flags);
1945
1946         return addr;
1947 }
1948
1949 /*
1950  * The exported unmap_single function for dma_ops.
1951  */
1952 static void unmap_page(struct device *dev, dma_addr_t dma_addr, size_t size,
1953                        enum dma_data_direction dir, struct dma_attrs *attrs)
1954 {
1955         unsigned long flags;
1956         struct protection_domain *domain;
1957
1958         INC_STATS_COUNTER(cnt_unmap_single);
1959
1960         domain = get_domain(dev);
1961         if (IS_ERR(domain))
1962                 return;
1963
1964         spin_lock_irqsave(&domain->lock, flags);
1965
1966         __unmap_single(domain->priv, dma_addr, size, dir);
1967
1968         iommu_flush_complete(domain);
1969
1970         spin_unlock_irqrestore(&domain->lock, flags);
1971 }
1972
1973 /*
1974  * This is a special map_sg function which is used if we should map a
1975  * device which is not handled by an AMD IOMMU in the system.
1976  */
1977 static int map_sg_no_iommu(struct device *dev, struct scatterlist *sglist,
1978                            int nelems, int dir)
1979 {
1980         struct scatterlist *s;
1981         int i;
1982
1983         for_each_sg(sglist, s, nelems, i) {
1984                 s->dma_address = (dma_addr_t)sg_phys(s);
1985                 s->dma_length  = s->length;
1986         }
1987
1988         return nelems;
1989 }
1990
1991 /*
1992  * The exported map_sg function for dma_ops (handles scatter-gather
1993  * lists).
1994  */
1995 static int map_sg(struct device *dev, struct scatterlist *sglist,
1996                   int nelems, enum dma_data_direction dir,
1997                   struct dma_attrs *attrs)
1998 {
1999         unsigned long flags;
2000         struct protection_domain *domain;
2001         int i;
2002         struct scatterlist *s;
2003         phys_addr_t paddr;
2004         int mapped_elems = 0;
2005         u64 dma_mask;
2006
2007         INC_STATS_COUNTER(cnt_map_sg);
2008
2009         domain = get_domain(dev);
2010         if (PTR_ERR(domain) == -EINVAL)
2011                 return map_sg_no_iommu(dev, sglist, nelems, dir);
2012         else if (IS_ERR(domain))
2013                 return 0;
2014
2015         dma_mask = *dev->dma_mask;
2016
2017         spin_lock_irqsave(&domain->lock, flags);
2018
2019         for_each_sg(sglist, s, nelems, i) {
2020                 paddr = sg_phys(s);
2021
2022                 s->dma_address = __map_single(dev, domain->priv,
2023                                               paddr, s->length, dir, false,
2024                                               dma_mask);
2025
2026                 if (s->dma_address) {
2027                         s->dma_length = s->length;
2028                         mapped_elems++;
2029                 } else
2030                         goto unmap;
2031         }
2032
2033         iommu_flush_complete(domain);
2034
2035 out:
2036         spin_unlock_irqrestore(&domain->lock, flags);
2037
2038         return mapped_elems;
2039 unmap:
2040         for_each_sg(sglist, s, mapped_elems, i) {
2041                 if (s->dma_address)
2042                         __unmap_single(domain->priv, s->dma_address,
2043                                        s->dma_length, dir);
2044                 s->dma_address = s->dma_length = 0;
2045         }
2046
2047         mapped_elems = 0;
2048
2049         goto out;
2050 }
2051
2052 /*
2053  * The exported map_sg function for dma_ops (handles scatter-gather
2054  * lists).
2055  */
2056 static void unmap_sg(struct device *dev, struct scatterlist *sglist,
2057                      int nelems, enum dma_data_direction dir,
2058                      struct dma_attrs *attrs)
2059 {
2060         unsigned long flags;
2061         struct protection_domain *domain;
2062         struct scatterlist *s;
2063         int i;
2064
2065         INC_STATS_COUNTER(cnt_unmap_sg);
2066
2067         domain = get_domain(dev);
2068         if (IS_ERR(domain))
2069                 return;
2070
2071         spin_lock_irqsave(&domain->lock, flags);
2072
2073         for_each_sg(sglist, s, nelems, i) {
2074                 __unmap_single(domain->priv, s->dma_address,
2075                                s->dma_length, dir);
2076                 s->dma_address = s->dma_length = 0;
2077         }
2078
2079         iommu_flush_complete(domain);
2080
2081         spin_unlock_irqrestore(&domain->lock, flags);
2082 }
2083
2084 /*
2085  * The exported alloc_coherent function for dma_ops.
2086  */
2087 static void *alloc_coherent(struct device *dev, size_t size,
2088                             dma_addr_t *dma_addr, gfp_t flag)
2089 {
2090         unsigned long flags;
2091         void *virt_addr;
2092         struct protection_domain *domain;
2093         phys_addr_t paddr;
2094         u64 dma_mask = dev->coherent_dma_mask;
2095
2096         INC_STATS_COUNTER(cnt_alloc_coherent);
2097
2098         domain = get_domain(dev);
2099         if (PTR_ERR(domain) == -EINVAL) {
2100                 virt_addr = (void *)__get_free_pages(flag, get_order(size));
2101                 *dma_addr = __pa(virt_addr);
2102                 return virt_addr;
2103         } else if (IS_ERR(domain))
2104                 return NULL;
2105
2106         dma_mask  = dev->coherent_dma_mask;
2107         flag     &= ~(__GFP_DMA | __GFP_HIGHMEM | __GFP_DMA32);
2108         flag     |= __GFP_ZERO;
2109
2110         virt_addr = (void *)__get_free_pages(flag, get_order(size));
2111         if (!virt_addr)
2112                 return NULL;
2113
2114         paddr = virt_to_phys(virt_addr);
2115
2116         if (!dma_mask)
2117                 dma_mask = *dev->dma_mask;
2118
2119         spin_lock_irqsave(&domain->lock, flags);
2120
2121         *dma_addr = __map_single(dev, domain->priv, paddr,
2122                                  size, DMA_BIDIRECTIONAL, true, dma_mask);
2123
2124         if (*dma_addr == DMA_ERROR_CODE) {
2125                 spin_unlock_irqrestore(&domain->lock, flags);
2126                 goto out_free;
2127         }
2128
2129         iommu_flush_complete(domain);
2130
2131         spin_unlock_irqrestore(&domain->lock, flags);
2132
2133         return virt_addr;
2134
2135 out_free:
2136
2137         free_pages((unsigned long)virt_addr, get_order(size));
2138
2139         return NULL;
2140 }
2141
2142 /*
2143  * The exported free_coherent function for dma_ops.
2144  */
2145 static void free_coherent(struct device *dev, size_t size,
2146                           void *virt_addr, dma_addr_t dma_addr)
2147 {
2148         unsigned long flags;
2149         struct protection_domain *domain;
2150
2151         INC_STATS_COUNTER(cnt_free_coherent);
2152
2153         domain = get_domain(dev);
2154         if (IS_ERR(domain))
2155                 goto free_mem;
2156
2157         spin_lock_irqsave(&domain->lock, flags);
2158
2159         __unmap_single(domain->priv, dma_addr, size, DMA_BIDIRECTIONAL);
2160
2161         iommu_flush_complete(domain);
2162
2163         spin_unlock_irqrestore(&domain->lock, flags);
2164
2165 free_mem:
2166         free_pages((unsigned long)virt_addr, get_order(size));
2167 }
2168
2169 /*
2170  * This function is called by the DMA layer to find out if we can handle a
2171  * particular device. It is part of the dma_ops.
2172  */
2173 static int amd_iommu_dma_supported(struct device *dev, u64 mask)
2174 {
2175         return check_device(dev);
2176 }
2177
2178 /*
2179  * The function for pre-allocating protection domains.
2180  *
2181  * If the driver core informs the DMA layer if a driver grabs a device
2182  * we don't need to preallocate the protection domains anymore.
2183  * For now we have to.
2184  */
2185 static void prealloc_protection_domains(void)
2186 {
2187         struct pci_dev *dev = NULL;
2188         struct dma_ops_domain *dma_dom;
2189         u16 devid;
2190
2191         while ((dev = pci_get_device(PCI_ANY_ID, PCI_ANY_ID, dev)) != NULL) {
2192
2193                 /* Do we handle this device? */
2194                 if (!check_device(&dev->dev))
2195                         continue;
2196
2197                 iommu_init_device(&dev->dev);
2198
2199                 /* Is there already any domain for it? */
2200                 if (domain_for_device(&dev->dev))
2201                         continue;
2202
2203                 devid = get_device_id(&dev->dev);
2204
2205                 dma_dom = dma_ops_domain_alloc();
2206                 if (!dma_dom)
2207                         continue;
2208                 init_unity_mappings_for_device(dma_dom, devid);
2209                 dma_dom->target_dev = devid;
2210
2211                 attach_device(&dev->dev, &dma_dom->domain);
2212
2213                 list_add_tail(&dma_dom->list, &iommu_pd_list);
2214         }
2215 }
2216
2217 static struct dma_map_ops amd_iommu_dma_ops = {
2218         .alloc_coherent = alloc_coherent,
2219         .free_coherent = free_coherent,
2220         .map_page = map_page,
2221         .unmap_page = unmap_page,
2222         .map_sg = map_sg,
2223         .unmap_sg = unmap_sg,
2224         .dma_supported = amd_iommu_dma_supported,
2225 };
2226
2227 /*
2228  * The function which clues the AMD IOMMU driver into dma_ops.
2229  */
2230 int __init amd_iommu_init_dma_ops(void)
2231 {
2232         struct amd_iommu *iommu;
2233         int ret;
2234
2235         /*
2236          * first allocate a default protection domain for every IOMMU we
2237          * found in the system. Devices not assigned to any other
2238          * protection domain will be assigned to the default one.
2239          */
2240         for_each_iommu(iommu) {
2241                 iommu->default_dom = dma_ops_domain_alloc();
2242                 if (iommu->default_dom == NULL)
2243                         return -ENOMEM;
2244                 iommu->default_dom->domain.flags |= PD_DEFAULT_MASK;
2245                 ret = iommu_init_unity_mappings(iommu);
2246                 if (ret)
2247                         goto free_domains;
2248         }
2249
2250         /*
2251          * Pre-allocate the protection domains for each device.
2252          */
2253         prealloc_protection_domains();
2254
2255         iommu_detected = 1;
2256         swiotlb = 0;
2257 #ifdef CONFIG_GART_IOMMU
2258         gart_iommu_aperture_disabled = 1;
2259         gart_iommu_aperture = 0;
2260 #endif
2261
2262         /* Make the driver finally visible to the drivers */
2263         dma_ops = &amd_iommu_dma_ops;
2264
2265         register_iommu(&amd_iommu_ops);
2266
2267         bus_register_notifier(&pci_bus_type, &device_nb);
2268
2269         amd_iommu_stats_init();
2270
2271         return 0;
2272
2273 free_domains:
2274
2275         for_each_iommu(iommu) {
2276                 if (iommu->default_dom)
2277                         dma_ops_domain_free(iommu->default_dom);
2278         }
2279
2280         return ret;
2281 }
2282
2283 /*****************************************************************************
2284  *
2285  * The following functions belong to the exported interface of AMD IOMMU
2286  *
2287  * This interface allows access to lower level functions of the IOMMU
2288  * like protection domain handling and assignement of devices to domains
2289  * which is not possible with the dma_ops interface.
2290  *
2291  *****************************************************************************/
2292
2293 static void cleanup_domain(struct protection_domain *domain)
2294 {
2295         unsigned long flags;
2296         u16 devid;
2297
2298         write_lock_irqsave(&amd_iommu_devtable_lock, flags);
2299
2300         for (devid = 0; devid <= amd_iommu_last_bdf; ++devid)
2301                 if (amd_iommu_pd_table[devid] == domain)
2302                         clear_dte_entry(devid);
2303
2304         write_unlock_irqrestore(&amd_iommu_devtable_lock, flags);
2305 }
2306
2307 static void protection_domain_free(struct protection_domain *domain)
2308 {
2309         if (!domain)
2310                 return;
2311
2312         del_domain_from_list(domain);
2313
2314         if (domain->id)
2315                 domain_id_free(domain->id);
2316
2317         kfree(domain);
2318 }
2319
2320 static struct protection_domain *protection_domain_alloc(void)
2321 {
2322         struct protection_domain *domain;
2323
2324         domain = kzalloc(sizeof(*domain), GFP_KERNEL);
2325         if (!domain)
2326                 return NULL;
2327
2328         spin_lock_init(&domain->lock);
2329         domain->id = domain_id_alloc();
2330         if (!domain->id)
2331                 goto out_err;
2332         INIT_LIST_HEAD(&domain->dev_list);
2333
2334         add_domain_to_list(domain);
2335
2336         return domain;
2337
2338 out_err:
2339         kfree(domain);
2340
2341         return NULL;
2342 }
2343
2344 static int amd_iommu_domain_init(struct iommu_domain *dom)
2345 {
2346         struct protection_domain *domain;
2347
2348         domain = protection_domain_alloc();
2349         if (!domain)
2350                 goto out_free;
2351
2352         domain->mode    = PAGE_MODE_3_LEVEL;
2353         domain->pt_root = (void *)get_zeroed_page(GFP_KERNEL);
2354         if (!domain->pt_root)
2355                 goto out_free;
2356
2357         dom->priv = domain;
2358
2359         return 0;
2360
2361 out_free:
2362         protection_domain_free(domain);
2363
2364         return -ENOMEM;
2365 }
2366
2367 static void amd_iommu_domain_destroy(struct iommu_domain *dom)
2368 {
2369         struct protection_domain *domain = dom->priv;
2370
2371         if (!domain)
2372                 return;
2373
2374         if (domain->dev_cnt > 0)
2375                 cleanup_domain(domain);
2376
2377         BUG_ON(domain->dev_cnt != 0);
2378
2379         free_pagetable(domain);
2380
2381         domain_id_free(domain->id);
2382
2383         kfree(domain);
2384
2385         dom->priv = NULL;
2386 }
2387
2388 static void amd_iommu_detach_device(struct iommu_domain *dom,
2389                                     struct device *dev)
2390 {
2391         struct iommu_dev_data *dev_data = dev->archdata.iommu;
2392         struct amd_iommu *iommu;
2393         u16 devid;
2394
2395         if (!check_device(dev))
2396                 return;
2397
2398         devid = get_device_id(dev);
2399
2400         if (dev_data->domain != NULL)
2401                 detach_device(dev);
2402
2403         iommu = amd_iommu_rlookup_table[devid];
2404         if (!iommu)
2405                 return;
2406
2407         iommu_flush_device(dev);
2408         iommu_completion_wait(iommu);
2409 }
2410
2411 static int amd_iommu_attach_device(struct iommu_domain *dom,
2412                                    struct device *dev)
2413 {
2414         struct protection_domain *domain = dom->priv;
2415         struct iommu_dev_data *dev_data;
2416         struct amd_iommu *iommu;
2417         int ret;
2418         u16 devid;
2419
2420         if (!check_device(dev))
2421                 return -EINVAL;
2422
2423         dev_data = dev->archdata.iommu;
2424
2425         devid = get_device_id(dev);
2426
2427         iommu = amd_iommu_rlookup_table[devid];
2428         if (!iommu)
2429                 return -EINVAL;
2430
2431         if (dev_data->domain)
2432                 detach_device(dev);
2433
2434         ret = attach_device(dev, domain);
2435
2436         iommu_completion_wait(iommu);
2437
2438         return ret;
2439 }
2440
2441 static int amd_iommu_map_range(struct iommu_domain *dom,
2442                                unsigned long iova, phys_addr_t paddr,
2443                                size_t size, int iommu_prot)
2444 {
2445         struct protection_domain *domain = dom->priv;
2446         unsigned long i,  npages = iommu_num_pages(paddr, size, PAGE_SIZE);
2447         int prot = 0;
2448         int ret;
2449
2450         if (iommu_prot & IOMMU_READ)
2451                 prot |= IOMMU_PROT_IR;
2452         if (iommu_prot & IOMMU_WRITE)
2453                 prot |= IOMMU_PROT_IW;
2454
2455         iova  &= PAGE_MASK;
2456         paddr &= PAGE_MASK;
2457
2458         for (i = 0; i < npages; ++i) {
2459                 ret = iommu_map_page(domain, iova, paddr, prot, PM_MAP_4k);
2460                 if (ret)
2461                         return ret;
2462
2463                 iova  += PAGE_SIZE;
2464                 paddr += PAGE_SIZE;
2465         }
2466
2467         return 0;
2468 }
2469
2470 static void amd_iommu_unmap_range(struct iommu_domain *dom,
2471                                   unsigned long iova, size_t size)
2472 {
2473
2474         struct protection_domain *domain = dom->priv;
2475         unsigned long i,  npages = iommu_num_pages(iova, size, PAGE_SIZE);
2476
2477         iova  &= PAGE_MASK;
2478
2479         for (i = 0; i < npages; ++i) {
2480                 iommu_unmap_page(domain, iova, PM_MAP_4k);
2481                 iova  += PAGE_SIZE;
2482         }
2483
2484         iommu_flush_tlb_pde(domain);
2485 }
2486
2487 static phys_addr_t amd_iommu_iova_to_phys(struct iommu_domain *dom,
2488                                           unsigned long iova)
2489 {
2490         struct protection_domain *domain = dom->priv;
2491         unsigned long offset = iova & ~PAGE_MASK;
2492         phys_addr_t paddr;
2493         u64 *pte;
2494
2495         pte = fetch_pte(domain, iova, PM_MAP_4k);
2496
2497         if (!pte || !IOMMU_PTE_PRESENT(*pte))
2498                 return 0;
2499
2500         paddr  = *pte & IOMMU_PAGE_MASK;
2501         paddr |= offset;
2502
2503         return paddr;
2504 }
2505
2506 static int amd_iommu_domain_has_cap(struct iommu_domain *domain,
2507                                     unsigned long cap)
2508 {
2509         return 0;
2510 }
2511
2512 static struct iommu_ops amd_iommu_ops = {
2513         .domain_init = amd_iommu_domain_init,
2514         .domain_destroy = amd_iommu_domain_destroy,
2515         .attach_dev = amd_iommu_attach_device,
2516         .detach_dev = amd_iommu_detach_device,
2517         .map = amd_iommu_map_range,
2518         .unmap = amd_iommu_unmap_range,
2519         .iova_to_phys = amd_iommu_iova_to_phys,
2520         .domain_has_cap = amd_iommu_domain_has_cap,
2521 };
2522
2523 /*****************************************************************************
2524  *
2525  * The next functions do a basic initialization of IOMMU for pass through
2526  * mode
2527  *
2528  * In passthrough mode the IOMMU is initialized and enabled but not used for
2529  * DMA-API translation.
2530  *
2531  *****************************************************************************/
2532
2533 int __init amd_iommu_init_passthrough(void)
2534 {
2535         struct amd_iommu *iommu;
2536         struct pci_dev *dev = NULL;
2537         u16 devid;
2538
2539         /* allocate passthroug domain */
2540         pt_domain = protection_domain_alloc();
2541         if (!pt_domain)
2542                 return -ENOMEM;
2543
2544         pt_domain->mode |= PAGE_MODE_NONE;
2545
2546         while ((dev = pci_get_device(PCI_ANY_ID, PCI_ANY_ID, dev)) != NULL) {
2547
2548                 if (!check_device(&dev->dev))
2549                         continue;
2550
2551                 devid = get_device_id(&dev->dev);
2552
2553                 iommu = amd_iommu_rlookup_table[devid];
2554                 if (!iommu)
2555                         continue;
2556
2557                 attach_device(&dev->dev, pt_domain);
2558         }
2559
2560         pr_info("AMD-Vi: Initialized for Passthrough Mode\n");
2561
2562         return 0;
2563 }