SAFE public projects git trees. - safe/jmp/linux-2.6/blob - arch/sparc/kernel/sun4m_irq.c

   1 /*  sun4m_irq.c
   2  *  arch/sparc/kernel/sun4m_irq.c:
   3  *
   4  *  djhr: Hacked out of irq.c into a CPU dependent version.
   5  *
   6  *  Copyright (C) 1995 David S. Miller (davem@caip.rutgers.edu)
   7  *  Copyright (C) 1995 Miguel de Icaza (miguel@nuclecu.unam.mx)
   8  *  Copyright (C) 1995 Pete A. Zaitcev (zaitcev@yahoo.com)
   9  *  Copyright (C) 1996 Dave Redman (djhr@tadpole.co.uk)
  10  */
  11
  12 #include <linux/errno.h>
  13 #include <linux/linkage.h>
  14 #include <linux/kernel_stat.h>
  15 #include <linux/signal.h>
  16 #include <linux/sched.h>
  17 #include <linux/ptrace.h>
  18 #include <linux/smp.h>
  19 #include <linux/interrupt.h>
  20 #include <linux/slab.h>
  21 #include <linux/init.h>
  22 #include <linux/ioport.h>
  23 #include <linux/of.h>
  24 #include <linux/of_device.h>
  25
  26 #include <asm/ptrace.h>
  27 #include <asm/processor.h>
  28 #include <asm/system.h>
  29 #include <asm/psr.h>
  30 #include <asm/vaddrs.h>
  31 #include <asm/timer.h>
  32 #include <asm/openprom.h>
  33 #include <asm/oplib.h>
  34 #include <asm/traps.h>
  35 #include <asm/pgalloc.h>
  36 #include <asm/pgtable.h>
  37 #include <asm/smp.h>
  38 #include <asm/irq.h>
  39 #include <asm/io.h>
  40 #include <asm/cacheflush.h>
  41
  42 #include "irq.h"
  43
  44 /* On the sun4m, just like the timers, we have both per-cpu and master
  45  * interrupt registers.
  46  */
  47
  48 /* These registers are used for sending/receiving irqs from/to
  49  * different cpu's.
  50  */
  51 struct sun4m_intreg_percpu {
  52         unsigned int tbt;        /* Interrupts still pending for this cpu. */
  53
  54         /* These next two registers are WRITE-ONLY and are only
  55          * "on bit" sensitive, "off bits" written have NO affect.
  56          */
  57         unsigned int clear;  /* Clear this cpus irqs here. */
  58         unsigned int set;    /* Set this cpus irqs here. */
  59         unsigned char space[PAGE_SIZE - 12];
  60 };
  61
  62 /*
  63  * djhr
  64  * Actually the clear and set fields in this struct are misleading..
  65  * according to the SLAVIO manual (and the same applies for the SEC)
  66  * the clear field clears bits in the mask which will ENABLE that IRQ
  67  * the set field sets bits in the mask to DISABLE the IRQ.
  68  *
  69  * Also the undirected_xx address in the SLAVIO is defined as
  70  * RESERVED and write only..
  71  *
  72  * DAVEM_NOTE: The SLAVIO only specifies behavior on uniprocessor
  73  *             sun4m machines, for MP the layout makes more sense.
  74  */
  75 struct sun4m_intregs {
  76         struct sun4m_intreg_percpu cpu_intregs[SUN4M_NCPUS];
  77         unsigned int tbt;                /* IRQ's that are still pending. */
  78         unsigned int irqs;               /* Master IRQ bits. */
  79
  80         /* Again, like the above, two these registers are WRITE-ONLY. */
  81         unsigned int clear;              /* Clear master IRQ's by setting bits here. */
  82         unsigned int set;                /* Set master IRQ's by setting bits here. */
  83
  84         /* This register is both READ and WRITE. */
  85         unsigned int undirected_target;  /* Which cpu gets undirected irqs. */
  86 };
  87
  88 static unsigned long dummy;
  89
  90 struct sun4m_intregs *sun4m_interrupts;
  91 unsigned long *irq_rcvreg = &dummy;
  92
  93 /* Dave Redman (djhr@tadpole.co.uk)
  94  * The sun4m interrupt registers.
  95  */
  96 #define SUN4M_INT_ENABLE        0x80000000
  97 #define SUN4M_INT_E14           0x00000080
  98 #define SUN4M_INT_E10           0x00080000
  99
 100 #define SUN4M_HARD_INT(x)       (0x000000001 << (x))
 101 #define SUN4M_SOFT_INT(x)       (0x000010000 << (x))
 102
 103 #define SUN4M_INT_MASKALL       0x80000000        /* mask all interrupts */
 104 #define SUN4M_INT_MODULE_ERR    0x40000000        /* module error */
 105 #define SUN4M_INT_M2S_WRITE     0x20000000        /* write buffer error */
 106 #define SUN4M_INT_ECC           0x10000000        /* ecc memory error */
 107 #define SUN4M_INT_FLOPPY        0x00400000        /* floppy disk */
 108 #define SUN4M_INT_MODULE        0x00200000        /* module interrupt */
 109 #define SUN4M_INT_VIDEO         0x00100000        /* onboard video */
 110 #define SUN4M_INT_REALTIME      0x00080000        /* system timer */
 111 #define SUN4M_INT_SCSI          0x00040000        /* onboard scsi */
 112 #define SUN4M_INT_AUDIO         0x00020000        /* audio/isdn */
 113 #define SUN4M_INT_ETHERNET      0x00010000        /* onboard ethernet */
 114 #define SUN4M_INT_SERIAL        0x00008000        /* serial ports */
 115 #define SUN4M_INT_KBDMS         0x00004000        /* keyboard/mouse */
 116 #define SUN4M_INT_SBUSBITS      0x00003F80        /* sbus int bits */
 117
 118 #define SUN4M_INT_SBUS(x)       (1 << (x+7))
 119 #define SUN4M_INT_VME(x)        (1 << (x))
 120
 121 /* These tables only apply for interrupts greater than 15..
 122  *
 123  * any intr value below 0x10 is considered to be a soft-int
 124  * this may be useful or it may not.. but that's how I've done it.
 125  * and it won't clash with what OBP is telling us about devices.
 126  *
 127  * take an encoded intr value and lookup if it's valid
 128  * then get the mask bits that match from irq_mask
 129  *
 130  * P3: Translation from irq 0x0d to mask 0x2000 is for MrCoffee.
 131  */
 132 static unsigned char irq_xlate[32] = {
 133     /*  0,  1,  2,  3,  4,  5,  6,  7,  8,  9,  a,  b,  c,  d,  e,  f */
 134         0,  0,  0,  0,  1,  0,  2,  0,  3,  0,  4,  5,  6, 14,  0,  7,
 135         0,  0,  8,  9,  0, 10,  0, 11,  0, 12,  0, 13,  0, 14,  0,  0
 136 };
 137
 138 static unsigned long irq_mask[] = {
 139         0,                                                /* illegal index */
 140         SUN4M_INT_SCSI,                                   /*  1 irq 4 */
 141         SUN4M_INT_ETHERNET,                               /*  2 irq 6 */
 142         SUN4M_INT_VIDEO,                                  /*  3 irq 8 */
 143         SUN4M_INT_REALTIME,                               /*  4 irq 10 */
 144         SUN4M_INT_FLOPPY,                                 /*  5 irq 11 */
 145         (SUN4M_INT_SERIAL | SUN4M_INT_KBDMS),             /*  6 irq 12 */
 146         SUN4M_INT_MODULE_ERR,                             /*  7 irq 15 */
 147         SUN4M_INT_SBUS(0),                                /*  8 irq 2 */
 148         SUN4M_INT_SBUS(1),                                /*  9 irq 3 */
 149         SUN4M_INT_SBUS(2),                                /* 10 irq 5 */
 150         SUN4M_INT_SBUS(3),                                /* 11 irq 7 */
 151         SUN4M_INT_SBUS(4),                                /* 12 irq 9 */
 152         SUN4M_INT_SBUS(5),                                /* 13 irq 11 */
 153         SUN4M_INT_SBUS(6)                                 /* 14 irq 13 */
 154 };
 155
 156 static unsigned long sun4m_get_irqmask(unsigned int irq)
 157 {
 158         unsigned long mask;
 159
 160         if (irq > 0x20) {
 161                 /* OBIO/SBUS interrupts */
 162                 irq &= 0x1f;
 163                 mask = irq_mask[irq_xlate[irq]];
 164                 if (!mask)
 165                         printk("sun4m_get_irqmask: IRQ%d has no valid mask!\n",irq);
 166         } else {
 167                 /* Soft Interrupts will come here.
 168                  * Currently there is no way to trigger them but I'm sure
 169                  * something could be cooked up.
 170                  */
 171                 irq &= 0xf;
 172                 mask = SUN4M_SOFT_INT(irq);
 173         }
 174         return mask;
 175 }
 176
 177 static void sun4m_disable_irq(unsigned int irq_nr)
 178 {
 179         unsigned long mask, flags;
 180         int cpu = smp_processor_id();
 181
 182         mask = sun4m_get_irqmask(irq_nr);
 183         local_irq_save(flags);
 184         if (irq_nr > 15)
 185                 sun4m_interrupts->set = mask;
 186         else
 187                 sun4m_interrupts->cpu_intregs[cpu].set = mask;
 188         local_irq_restore(flags);
 189 }
 190
 191 static void sun4m_enable_irq(unsigned int irq_nr)
 192 {
 193         unsigned long mask, flags;
 194         int cpu = smp_processor_id();
 195
 196         /* Dreadful floppy hack. When we use 0x2b instead of
 197          * 0x0b the system blows (it starts to whistle!).
 198          * So we continue to use 0x0b. Fixme ASAP. --P3
 199          */
 200         if (irq_nr != 0x0b) {
 201                 mask = sun4m_get_irqmask(irq_nr);
 202                 local_irq_save(flags);
 203                 if (irq_nr > 15)
 204                         sun4m_interrupts->clear = mask;
 205                 else
 206                         sun4m_interrupts->cpu_intregs[cpu].clear = mask;
 207                 local_irq_restore(flags);
 208         } else {
 209                 local_irq_save(flags);
 210                 sun4m_interrupts->clear = SUN4M_INT_FLOPPY;
 211                 local_irq_restore(flags);
 212         }
 213 }
 214
 215 static unsigned long cpu_pil_to_imask[16] = {
 216 /*0*/   0x00000000,
 217 /*1*/   0x00000000,
 218 /*2*/   SUN4M_INT_SBUS(0) | SUN4M_INT_VME(0),
 219 /*3*/   SUN4M_INT_SBUS(1) | SUN4M_INT_VME(1),
 220 /*4*/   SUN4M_INT_SCSI,
 221 /*5*/   SUN4M_INT_SBUS(2) | SUN4M_INT_VME(2),
 222 /*6*/   SUN4M_INT_ETHERNET,
 223 /*7*/   SUN4M_INT_SBUS(3) | SUN4M_INT_VME(3),
 224 /*8*/   SUN4M_INT_VIDEO,
 225 /*9*/   SUN4M_INT_SBUS(4) | SUN4M_INT_VME(4) | SUN4M_INT_MODULE_ERR,
 226 /*10*/  SUN4M_INT_REALTIME,
 227 /*11*/  SUN4M_INT_SBUS(5) | SUN4M_INT_VME(5) | SUN4M_INT_FLOPPY,
 228 /*12*/  SUN4M_INT_SERIAL | SUN4M_INT_KBDMS,
 229 /*13*/  SUN4M_INT_AUDIO,
 230 /*14*/  SUN4M_INT_E14,
 231 /*15*/  0x00000000
 232 };
 233
 234 /* We assume the caller has disabled local interrupts when these are called,
 235  * or else very bizarre behavior will result.
 236  */
 237 static void sun4m_disable_pil_irq(unsigned int pil)
 238 {
 239         sun4m_interrupts->set = cpu_pil_to_imask[pil];
 240 }
 241
 242 static void sun4m_enable_pil_irq(unsigned int pil)
 243 {
 244         sun4m_interrupts->clear = cpu_pil_to_imask[pil];
 245 }
 246
 247 #ifdef CONFIG_SMP
 248 static void sun4m_send_ipi(int cpu, int level)
 249 {
 250         unsigned long mask;
 251
 252         mask = sun4m_get_irqmask(level);
 253         sun4m_interrupts->cpu_intregs[cpu].set = mask;
 254 }
 255
 256 static void sun4m_clear_ipi(int cpu, int level)
 257 {
 258         unsigned long mask;
 259
 260         mask = sun4m_get_irqmask(level);
 261         sun4m_interrupts->cpu_intregs[cpu].clear = mask;
 262 }
 263
 264 static void sun4m_set_udt(int cpu)
 265 {
 266         sun4m_interrupts->undirected_target = cpu;
 267 }
 268 #endif
 269
 270 struct sun4m_timer_percpu {
 271         u32             l14_limit;
 272         u32             l14_count;
 273         u32             l14_limit_noclear;
 274         u32             user_timer_start_stop;
 275 };
 276
 277 static struct sun4m_timer_percpu __iomem *timers_percpu[SUN4M_NCPUS];
 278
 279 struct sun4m_timer_global {
 280         u32             l10_limit;
 281         u32             l10_count;
 282         u32             l10_limit_noclear;
 283         u32             reserved;
 284         u32             timer_config;
 285 };
 286
 287 static struct sun4m_timer_global __iomem *timers_global;
 288
 289 #define OBIO_INTR       0x20
 290 #define TIMER_IRQ       (OBIO_INTR | 10)
 291
 292 unsigned int lvl14_resolution = (((1000000/HZ) + 1) << 10);
 293
 294 static void sun4m_clear_clock_irq(void)
 295 {
 296         sbus_readl(&timers_global->l10_limit);
 297 }
 298
 299 static void sun4m_clear_profile_irq(int cpu)
 300 {
 301         sbus_readl(&timers_percpu[cpu]->l14_limit);
 302 }
 303
 304 static void sun4m_load_profile_irq(int cpu, unsigned int limit)
 305 {
 306         sbus_writel(limit, &timers_percpu[cpu]->l14_limit);
 307 }
 308
 309 static void __init sun4m_init_timers(irq_handler_t counter_fn)
 310 {
 311         struct device_node *dp = of_find_node_by_name(NULL, "counter");
 312         int i, err, len, num_cpu_timers;
 313         const u32 *addr;
 314
 315         if (!dp) {
 316                 printk(KERN_ERR "sun4m_init_timers: No 'counter' node.\n");
 317                 return;
 318         }
 319
 320         addr = of_get_property(dp, "address", &len);
 321         if (!addr) {
 322                 printk(KERN_ERR "sun4m_init_timers: No 'address' prop.\n");
 323                 return;
 324         }
 325
 326         num_cpu_timers = (len / sizeof(u32)) - 1;
 327         for (i = 0; i < num_cpu_timers; i++) {
 328                 timers_percpu[i] = (void __iomem *)
 329                         (unsigned long) addr[i];
 330         }
 331         timers_global = (void __iomem *)
 332                 (unsigned long) addr[num_cpu_timers];
 333
 334         sbus_writel((((1000000/HZ) + 1) << 10), &timers_global->l10_limit);
 335
 336         master_l10_counter = &timers_global->l10_count;
 337         master_l10_limit = &timers_global->l10_limit;
 338
 339         err = request_irq(TIMER_IRQ, counter_fn,
 340                           (IRQF_DISABLED | SA_STATIC_ALLOC), "timer", NULL);
 341         if (err) {
 342                 printk(KERN_ERR "sun4m_init_timers: Register IRQ error %d.\n",
 343                         err);
 344                 return;
 345         }
 346
 347         for (i = 0; i < num_cpu_timers; i++)
 348                 sbus_writel(0, &timers_percpu[i]->l14_limit);
 349         if (num_cpu_timers == 4)
 350                 sbus_writel(SUN4M_INT_E14, &sun4m_interrupts->set);
 351
 352 #ifdef CONFIG_SMP
 353         {
 354                 unsigned long flags;
 355                 extern unsigned long lvl14_save[4];
 356                 struct tt_entry *trap_table = &sparc_ttable[SP_TRAP_IRQ1 + (14 - 1)];
 357
 358                 /* For SMP we use the level 14 ticker, however the bootup code
 359                  * has copied the firmware's level 14 vector into the boot cpu's
 360                  * trap table, we must fix this now or we get squashed.
 361                  */
 362                 local_irq_save(flags);
 363                 trap_table->inst_one = lvl14_save[0];
 364                 trap_table->inst_two = lvl14_save[1];
 365                 trap_table->inst_three = lvl14_save[2];
 366                 trap_table->inst_four = lvl14_save[3];
 367                 local_flush_cache_all();
 368                 local_irq_restore(flags);
 369         }
 370 #endif
 371 }
 372
 373 void __init sun4m_init_IRQ(void)
 374 {
 375         int ie_node,i;
 376         struct linux_prom_registers int_regs[PROMREG_MAX];
 377         int num_regs;
 378         struct resource r;
 379         int mid;
 380
 381         local_irq_disable();
 382         if((ie_node = prom_searchsiblings(prom_getchild(prom_root_node), "obio")) == 0 ||
 383            (ie_node = prom_getchild (ie_node)) == 0 ||
 384            (ie_node = prom_searchsiblings (ie_node, "interrupt")) == 0) {
 385                 prom_printf("Cannot find /obio/interrupt node\n");
 386                 prom_halt();
 387         }
 388         num_regs = prom_getproperty(ie_node, "reg", (char *) int_regs,
 389                                     sizeof(int_regs));
 390         num_regs = (num_regs/sizeof(struct linux_prom_registers));
 391
 392         /* Apply the obio ranges to these registers. */
 393         prom_apply_obio_ranges(int_regs, num_regs);
 394
 395         int_regs[4].phys_addr = int_regs[num_regs-1].phys_addr;
 396         int_regs[4].reg_size = int_regs[num_regs-1].reg_size;
 397         int_regs[4].which_io = int_regs[num_regs-1].which_io;
 398         for(ie_node = 1; ie_node < 4; ie_node++) {
 399                 int_regs[ie_node].phys_addr = int_regs[ie_node-1].phys_addr + PAGE_SIZE;
 400                 int_regs[ie_node].reg_size = int_regs[ie_node-1].reg_size;
 401                 int_regs[ie_node].which_io = int_regs[ie_node-1].which_io;
 402         }
 403
 404         memset((char *)&r, 0, sizeof(struct resource));
 405         /* Map the interrupt registers for all possible cpus. */
 406         r.flags = int_regs[0].which_io;
 407         r.start = int_regs[0].phys_addr;
 408         sun4m_interrupts = (struct sun4m_intregs *) of_ioremap(&r, 0,
 409             PAGE_SIZE*SUN4M_NCPUS, "interrupts_percpu");
 410
 411         /* Map the system interrupt control registers. */
 412         r.flags = int_regs[4].which_io;
 413         r.start = int_regs[4].phys_addr;
 414         of_ioremap(&r, 0, int_regs[4].reg_size, "interrupts_system");
 415
 416         sun4m_interrupts->set = ~SUN4M_INT_MASKALL;
 417         for (i = 0; !cpu_find_by_instance(i, NULL, &mid); i++)
 418                 sun4m_interrupts->cpu_intregs[mid].clear = ~0x17fff;
 419
 420         if (!cpu_find_by_instance(1, NULL, NULL)) {
 421                 /* system wide interrupts go to cpu 0, this should always
 422                  * be safe because it is guaranteed to be fitted or OBP doesn't
 423                  * come up
 424                  *
 425                  * Not sure, but writing here on SLAVIO systems may puke
 426                  * so I don't do it unless there is more than 1 cpu.
 427                  */
 428                 irq_rcvreg = (unsigned long *)
 429                                 &sun4m_interrupts->undirected_target;
 430                 sun4m_interrupts->undirected_target = 0;
 431         }
 432         BTFIXUPSET_CALL(enable_irq, sun4m_enable_irq, BTFIXUPCALL_NORM);
 433         BTFIXUPSET_CALL(disable_irq, sun4m_disable_irq, BTFIXUPCALL_NORM);
 434         BTFIXUPSET_CALL(enable_pil_irq, sun4m_enable_pil_irq, BTFIXUPCALL_NORM);
 435         BTFIXUPSET_CALL(disable_pil_irq, sun4m_disable_pil_irq, BTFIXUPCALL_NORM);
 436         BTFIXUPSET_CALL(clear_clock_irq, sun4m_clear_clock_irq, BTFIXUPCALL_NORM);
 437         BTFIXUPSET_CALL(clear_profile_irq, sun4m_clear_profile_irq, BTFIXUPCALL_NORM);
 438         BTFIXUPSET_CALL(load_profile_irq, sun4m_load_profile_irq, BTFIXUPCALL_NORM);
 439         sparc_init_timers = sun4m_init_timers;
 440 #ifdef CONFIG_SMP
 441         BTFIXUPSET_CALL(set_cpu_int, sun4m_send_ipi, BTFIXUPCALL_NORM);
 442         BTFIXUPSET_CALL(clear_cpu_int, sun4m_clear_ipi, BTFIXUPCALL_NORM);
 443         BTFIXUPSET_CALL(set_irq_udt, sun4m_set_udt, BTFIXUPCALL_NORM);
 444 #endif
 445         /* Cannot enable interrupts until OBP ticker is disabled. */
 446 }