SAFE public projects git trees. - safe/jmp/linux-2.6/blob - arch/powerpc/platforms/cell/iommu.c

   1 /*
   2  * IOMMU implementation for Cell Broadband Processor Architecture
   3  *
   4  * (C) Copyright IBM Corporation 2006
   5  *
   6  * Author: Jeremy Kerr <jk@ozlabs.org>
   7  *
   8  * This program is free software; you can redistribute it and/or modify
   9  * it under the terms of the GNU General Public License as published by
  10  * the Free Software Foundation; either version 2, or (at your option)
  11  * any later version.
  12  *
  13  * This program is distributed in the hope that it will be useful,
  14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  16  * GNU General Public License for more details.
  17  *
  18  * You should have received a copy of the GNU General Public License
  19  * along with this program; if not, write to the Free Software
  20  * Foundation, Inc., 675 Mass Ave, Cambridge, MA 02139, USA.
  21  */
  22
  23 #undef DEBUG
  24
  25 #include <linux/kernel.h>
  26 #include <linux/init.h>
  27 #include <linux/interrupt.h>
  28 #include <linux/notifier.h>
  29 #include <linux/of_platform.h>
  30
  31 #include <asm/prom.h>
  32 #include <asm/iommu.h>
  33 #include <asm/machdep.h>
  34 #include <asm/pci-bridge.h>
  35 #include <asm/udbg.h>
  36 #include <asm/lmb.h>
  37 #include <asm/firmware.h>
  38 #include <asm/cell-regs.h>
  39
  40 #include "interrupt.h"
  41
  42 /* Define CELL_IOMMU_REAL_UNMAP to actually unmap non-used pages
  43  * instead of leaving them mapped to some dummy page. This can be
  44  * enabled once the appropriate workarounds for spider bugs have
  45  * been enabled
  46  */
  47 #define CELL_IOMMU_REAL_UNMAP
  48
  49 /* Define CELL_IOMMU_STRICT_PROTECTION to enforce protection of
  50  * IO PTEs based on the transfer direction. That can be enabled
  51  * once spider-net has been fixed to pass the correct direction
  52  * to the DMA mapping functions
  53  */
  54 #define CELL_IOMMU_STRICT_PROTECTION
  55
  56
  57 #define NR_IOMMUS                       2
  58
  59 /* IOC mmap registers */
  60 #define IOC_Reg_Size                    0x2000
  61
  62 #define IOC_IOPT_CacheInvd              0x908
  63 #define IOC_IOPT_CacheInvd_NE_Mask      0xffe0000000000000ul
  64 #define IOC_IOPT_CacheInvd_IOPTE_Mask   0x000003fffffffff8ul
  65 #define IOC_IOPT_CacheInvd_Busy         0x0000000000000001ul
  66
  67 #define IOC_IOST_Origin                 0x918
  68 #define IOC_IOST_Origin_E               0x8000000000000000ul
  69 #define IOC_IOST_Origin_HW              0x0000000000000800ul
  70 #define IOC_IOST_Origin_HL              0x0000000000000400ul
  71
  72 #define IOC_IO_ExcpStat                 0x920
  73 #define IOC_IO_ExcpStat_V               0x8000000000000000ul
  74 #define IOC_IO_ExcpStat_SPF_Mask        0x6000000000000000ul
  75 #define IOC_IO_ExcpStat_SPF_S           0x6000000000000000ul
  76 #define IOC_IO_ExcpStat_SPF_P           0x4000000000000000ul
  77 #define IOC_IO_ExcpStat_ADDR_Mask       0x00000007fffff000ul
  78 #define IOC_IO_ExcpStat_RW_Mask         0x0000000000000800ul
  79 #define IOC_IO_ExcpStat_IOID_Mask       0x00000000000007fful
  80
  81 #define IOC_IO_ExcpMask                 0x928
  82 #define IOC_IO_ExcpMask_SFE             0x4000000000000000ul
  83 #define IOC_IO_ExcpMask_PFE             0x2000000000000000ul
  84
  85 #define IOC_IOCmd_Offset                0x1000
  86
  87 #define IOC_IOCmd_Cfg                   0xc00
  88 #define IOC_IOCmd_Cfg_TE                0x0000800000000000ul
  89
  90
  91 /* Segment table entries */
  92 #define IOSTE_V                 0x8000000000000000ul /* valid */
  93 #define IOSTE_H                 0x4000000000000000ul /* cache hint */
  94 #define IOSTE_PT_Base_RPN_Mask  0x3ffffffffffff000ul /* base RPN of IOPT */
  95 #define IOSTE_NPPT_Mask         0x0000000000000fe0ul /* no. pages in IOPT */
  96 #define IOSTE_PS_Mask           0x0000000000000007ul /* page size */
  97 #define IOSTE_PS_4K             0x0000000000000001ul /*   - 4kB  */
  98 #define IOSTE_PS_64K            0x0000000000000003ul /*   - 64kB */
  99 #define IOSTE_PS_1M             0x0000000000000005ul /*   - 1MB  */
 100 #define IOSTE_PS_16M            0x0000000000000007ul /*   - 16MB */
 101
 102 /* Page table entries */
 103 #define IOPTE_PP_W              0x8000000000000000ul /* protection: write */
 104 #define IOPTE_PP_R              0x4000000000000000ul /* protection: read */
 105 #define IOPTE_M                 0x2000000000000000ul /* coherency required */
 106 #define IOPTE_SO_R              0x1000000000000000ul /* ordering: writes */
 107 #define IOPTE_SO_RW             0x1800000000000000ul /* ordering: r & w */
 108 #define IOPTE_RPN_Mask          0x07fffffffffff000ul /* RPN */
 109 #define IOPTE_H                 0x0000000000000800ul /* cache hint */
 110 #define IOPTE_IOID_Mask         0x00000000000007fful /* ioid */
 111
 112
 113 /* IOMMU sizing */
 114 #define IO_SEGMENT_SHIFT        28
 115 #define IO_PAGENO_BITS          (IO_SEGMENT_SHIFT - IOMMU_PAGE_SHIFT)
 116
 117 /* The high bit needs to be set on every DMA address */
 118 #define SPIDER_DMA_OFFSET       0x80000000ul
 119
 120 struct iommu_window {
 121         struct list_head list;
 122         struct cbe_iommu *iommu;
 123         unsigned long offset;
 124         unsigned long size;
 125         unsigned long pte_offset;
 126         unsigned int ioid;
 127         struct iommu_table table;
 128 };
 129
 130 #define NAMESIZE 8
 131 struct cbe_iommu {
 132         int nid;
 133         char name[NAMESIZE];
 134         void __iomem *xlate_regs;
 135         void __iomem *cmd_regs;
 136         unsigned long *stab;
 137         unsigned long *ptab;
 138         void *pad_page;
 139         struct list_head windows;
 140 };
 141
 142 /* Static array of iommus, one per node
 143  *   each contains a list of windows, keyed from dma_window property
 144  *   - on bus setup, look for a matching window, or create one
 145  *   - on dev setup, assign iommu_table ptr
 146  */
 147 static struct cbe_iommu iommus[NR_IOMMUS];
 148 static int cbe_nr_iommus;
 149
 150 static void invalidate_tce_cache(struct cbe_iommu *iommu, unsigned long *pte,
 151                 long n_ptes)
 152 {
 153         unsigned long __iomem *reg;
 154         unsigned long val;
 155         long n;
 156
 157         reg = iommu->xlate_regs + IOC_IOPT_CacheInvd;
 158
 159         while (n_ptes > 0) {
 160                 /* we can invalidate up to 1 << 11 PTEs at once */
 161                 n = min(n_ptes, 1l << 11);
 162                 val = (((n /*- 1*/) << 53) & IOC_IOPT_CacheInvd_NE_Mask)
 163                         | (__pa(pte) & IOC_IOPT_CacheInvd_IOPTE_Mask)
 164                         | IOC_IOPT_CacheInvd_Busy;
 165
 166                 out_be64(reg, val);
 167                 while (in_be64(reg) & IOC_IOPT_CacheInvd_Busy)
 168                         ;
 169
 170                 n_ptes -= n;
 171                 pte += n;
 172         }
 173 }
 174
 175 static void tce_build_cell(struct iommu_table *tbl, long index, long npages,
 176                 unsigned long uaddr, enum dma_data_direction direction)
 177 {
 178         int i;
 179         unsigned long *io_pte, base_pte;
 180         struct iommu_window *window =
 181                 container_of(tbl, struct iommu_window, table);
 182
 183         /* implementing proper protection causes problems with the spidernet
 184          * driver - check mapping directions later, but allow read & write by
 185          * default for now.*/
 186 #ifdef CELL_IOMMU_STRICT_PROTECTION
 187         /* to avoid referencing a global, we use a trick here to setup the
 188          * protection bit. "prot" is setup to be 3 fields of 4 bits apprended
 189          * together for each of the 3 supported direction values. It is then
 190          * shifted left so that the fields matching the desired direction
 191          * lands on the appropriate bits, and other bits are masked out.
 192          */
 193         const unsigned long prot = 0xc48;
 194         base_pte =
 195                 ((prot << (52 + 4 * direction)) & (IOPTE_PP_W | IOPTE_PP_R))
 196                 | IOPTE_M | IOPTE_SO_RW | (window->ioid & IOPTE_IOID_Mask);
 197 #else
 198         base_pte = IOPTE_PP_W | IOPTE_PP_R | IOPTE_M | IOPTE_SO_RW |
 199                 (window->ioid & IOPTE_IOID_Mask);
 200 #endif
 201
 202         io_pte = (unsigned long *)tbl->it_base + (index - window->pte_offset);
 203
 204         for (i = 0; i < npages; i++, uaddr += IOMMU_PAGE_SIZE)
 205                 io_pte[i] = base_pte | (__pa(uaddr) & IOPTE_RPN_Mask);
 206
 207         mb();
 208
 209         invalidate_tce_cache(window->iommu, io_pte, npages);
 210
 211         pr_debug("tce_build_cell(index=%lx,n=%lx,dir=%d,base_pte=%lx)\n",
 212                  index, npages, direction, base_pte);
 213 }
 214
 215 static void tce_free_cell(struct iommu_table *tbl, long index, long npages)
 216 {
 217
 218         int i;
 219         unsigned long *io_pte, pte;
 220         struct iommu_window *window =
 221                 container_of(tbl, struct iommu_window, table);
 222
 223         pr_debug("tce_free_cell(index=%lx,n=%lx)\n", index, npages);
 224
 225 #ifdef CELL_IOMMU_REAL_UNMAP
 226         pte = 0;
 227 #else
 228         /* spider bridge does PCI reads after freeing - insert a mapping
 229          * to a scratch page instead of an invalid entry */
 230         pte = IOPTE_PP_R | IOPTE_M | IOPTE_SO_RW | __pa(window->iommu->pad_page)
 231                 | (window->ioid & IOPTE_IOID_Mask);
 232 #endif
 233
 234         io_pte = (unsigned long *)tbl->it_base + (index - window->pte_offset);
 235
 236         for (i = 0; i < npages; i++)
 237                 io_pte[i] = pte;
 238
 239         mb();
 240
 241         invalidate_tce_cache(window->iommu, io_pte, npages);
 242 }
 243
 244 static irqreturn_t ioc_interrupt(int irq, void *data)
 245 {
 246         unsigned long stat;
 247         struct cbe_iommu *iommu = data;
 248
 249         stat = in_be64(iommu->xlate_regs + IOC_IO_ExcpStat);
 250
 251         /* Might want to rate limit it */
 252         printk(KERN_ERR "iommu: DMA exception 0x%016lx\n", stat);
 253         printk(KERN_ERR "  V=%d, SPF=[%c%c], RW=%s, IOID=0x%04x\n",
 254                !!(stat & IOC_IO_ExcpStat_V),
 255                (stat & IOC_IO_ExcpStat_SPF_S) ? 'S' : ' ',
 256                (stat & IOC_IO_ExcpStat_SPF_P) ? 'P' : ' ',
 257                (stat & IOC_IO_ExcpStat_RW_Mask) ? "Read" : "Write",
 258                (unsigned int)(stat & IOC_IO_ExcpStat_IOID_Mask));
 259         printk(KERN_ERR "  page=0x%016lx\n",
 260                stat & IOC_IO_ExcpStat_ADDR_Mask);
 261
 262         /* clear interrupt */
 263         stat &= ~IOC_IO_ExcpStat_V;
 264         out_be64(iommu->xlate_regs + IOC_IO_ExcpStat, stat);
 265
 266         return IRQ_HANDLED;
 267 }
 268
 269 static int cell_iommu_find_ioc(int nid, unsigned long *base)
 270 {
 271         struct device_node *np;
 272         struct resource r;
 273
 274         *base = 0;
 275
 276         /* First look for new style /be nodes */
 277         for_each_node_by_name(np, "ioc") {
 278                 if (of_node_to_nid(np) != nid)
 279                         continue;
 280                 if (of_address_to_resource(np, 0, &r)) {
 281                         printk(KERN_ERR "iommu: can't get address for %s\n",
 282                                np->full_name);
 283                         continue;
 284                 }
 285                 *base = r.start;
 286                 of_node_put(np);
 287                 return 0;
 288         }
 289
 290         /* Ok, let's try the old way */
 291         for_each_node_by_type(np, "cpu") {
 292                 const unsigned int *nidp;
 293                 const unsigned long *tmp;
 294
 295                 nidp = of_get_property(np, "node-id", NULL);
 296                 if (nidp && *nidp == nid) {
 297                         tmp = of_get_property(np, "ioc-translation", NULL);
 298                         if (tmp) {
 299                                 *base = *tmp;
 300                                 of_node_put(np);
 301                                 return 0;
 302                         }
 303                 }
 304         }
 305
 306         return -ENODEV;
 307 }
 308
 309 static void cell_iommu_setup_hardware(struct cbe_iommu *iommu, unsigned long size)
 310 {
 311         struct page *page;
 312         int ret, i;
 313         unsigned long reg, segments, pages_per_segment, ptab_size, n_pte_pages;
 314         unsigned long xlate_base;
 315         unsigned int virq;
 316
 317         if (cell_iommu_find_ioc(iommu->nid, &xlate_base))
 318                 panic("%s: missing IOC register mappings for node %d\n",
 319                       __FUNCTION__, iommu->nid);
 320
 321         iommu->xlate_regs = ioremap(xlate_base, IOC_Reg_Size);
 322         iommu->cmd_regs = iommu->xlate_regs + IOC_IOCmd_Offset;
 323
 324         segments = size >> IO_SEGMENT_SHIFT;
 325         pages_per_segment = 1ull << IO_PAGENO_BITS;
 326
 327         pr_debug("%s: iommu[%d]: segments: %lu, pages per segment: %lu\n",
 328                         __FUNCTION__, iommu->nid, segments, pages_per_segment);
 329
 330         /* set up the segment table */
 331         page = alloc_pages_node(iommu->nid, GFP_KERNEL, 0);
 332         BUG_ON(!page);
 333         iommu->stab = page_address(page);
 334         clear_page(iommu->stab);
 335
 336         /* ... and the page tables. Since these are contiguous, we can treat
 337          * the page tables as one array of ptes, like pSeries does.
 338          */
 339         ptab_size = segments * pages_per_segment * sizeof(unsigned long);
 340         pr_debug("%s: iommu[%d]: ptab_size: %lu, order: %d\n", __FUNCTION__,
 341                         iommu->nid, ptab_size, get_order(ptab_size));
 342         page = alloc_pages_node(iommu->nid, GFP_KERNEL, get_order(ptab_size));
 343         BUG_ON(!page);
 344
 345         iommu->ptab = page_address(page);
 346         memset(iommu->ptab, 0, ptab_size);
 347
 348         /* allocate a bogus page for the end of each mapping */
 349         page = alloc_pages_node(iommu->nid, GFP_KERNEL, 0);
 350         BUG_ON(!page);
 351         iommu->pad_page = page_address(page);
 352         clear_page(iommu->pad_page);
 353
 354         /* number of pages needed for a page table */
 355         n_pte_pages = (pages_per_segment *
 356                        sizeof(unsigned long)) >> IOMMU_PAGE_SHIFT;
 357
 358         pr_debug("%s: iommu[%d]: stab at %p, ptab at %p, n_pte_pages: %lu\n",
 359                         __FUNCTION__, iommu->nid, iommu->stab, iommu->ptab,
 360                         n_pte_pages);
 361
 362         /* initialise the STEs */
 363         reg = IOSTE_V | ((n_pte_pages - 1) << 5);
 364
 365         if (IOMMU_PAGE_SIZE == 0x1000)
 366                 reg |= IOSTE_PS_4K;
 367         else if (IOMMU_PAGE_SIZE == 0x10000)
 368                 reg |= IOSTE_PS_64K;
 369         else {
 370                 extern void __unknown_page_size_error(void);
 371                 __unknown_page_size_error();
 372         }
 373
 374         pr_debug("Setting up IOMMU stab:\n");
 375         for (i = 0; i * (1ul << IO_SEGMENT_SHIFT) < size; i++) {
 376                 iommu->stab[i] = reg |
 377                         (__pa(iommu->ptab) + n_pte_pages * IOMMU_PAGE_SIZE * i);
 378                 pr_debug("\t[%d] 0x%016lx\n", i, iommu->stab[i]);
 379         }
 380
 381         /* ensure that the STEs have updated */
 382         mb();
 383
 384         /* setup interrupts for the iommu. */
 385         reg = in_be64(iommu->xlate_regs + IOC_IO_ExcpStat);
 386         out_be64(iommu->xlate_regs + IOC_IO_ExcpStat,
 387                         reg & ~IOC_IO_ExcpStat_V);
 388         out_be64(iommu->xlate_regs + IOC_IO_ExcpMask,
 389                         IOC_IO_ExcpMask_PFE | IOC_IO_ExcpMask_SFE);
 390
 391         virq = irq_create_mapping(NULL,
 392                         IIC_IRQ_IOEX_ATI | (iommu->nid << IIC_IRQ_NODE_SHIFT));
 393         BUG_ON(virq == NO_IRQ);
 394
 395         ret = request_irq(virq, ioc_interrupt, IRQF_DISABLED,
 396                         iommu->name, iommu);
 397         BUG_ON(ret);
 398
 399         /* set the IOC segment table origin register (and turn on the iommu) */
 400         reg = IOC_IOST_Origin_E | __pa(iommu->stab) | IOC_IOST_Origin_HW;
 401         out_be64(iommu->xlate_regs + IOC_IOST_Origin, reg);
 402         in_be64(iommu->xlate_regs + IOC_IOST_Origin);
 403
 404         /* turn on IO translation */
 405         reg = in_be64(iommu->cmd_regs + IOC_IOCmd_Cfg) | IOC_IOCmd_Cfg_TE;
 406         out_be64(iommu->cmd_regs + IOC_IOCmd_Cfg, reg);
 407 }
 408
 409 #if 0/* Unused for now */
 410 static struct iommu_window *find_window(struct cbe_iommu *iommu,
 411                 unsigned long offset, unsigned long size)
 412 {
 413         struct iommu_window *window;
 414
 415         /* todo: check for overlapping (but not equal) windows) */
 416
 417         list_for_each_entry(window, &(iommu->windows), list) {
 418                 if (window->offset == offset && window->size == size)
 419                         return window;
 420         }
 421
 422         return NULL;
 423 }
 424 #endif
 425
 426 static struct iommu_window * __init
 427 cell_iommu_setup_window(struct cbe_iommu *iommu, struct device_node *np,
 428                         unsigned long offset, unsigned long size,
 429                         unsigned long pte_offset)
 430 {
 431         struct iommu_window *window;
 432         const unsigned int *ioid;
 433
 434         ioid = of_get_property(np, "ioid", NULL);
 435         if (ioid == NULL)
 436                 printk(KERN_WARNING "iommu: missing ioid for %s using 0\n",
 437                        np->full_name);
 438
 439         window = kmalloc_node(sizeof(*window), GFP_KERNEL, iommu->nid);
 440         BUG_ON(window == NULL);
 441
 442         window->offset = offset;
 443         window->size = size;
 444         window->ioid = ioid ? *ioid : 0;
 445         window->iommu = iommu;
 446         window->pte_offset = pte_offset;
 447
 448         window->table.it_blocksize = 16;
 449         window->table.it_base = (unsigned long)iommu->ptab;
 450         window->table.it_index = iommu->nid;
 451         window->table.it_offset = (offset >> IOMMU_PAGE_SHIFT) +
 452                 window->pte_offset;
 453         window->table.it_size = size >> IOMMU_PAGE_SHIFT;
 454
 455         iommu_init_table(&window->table, iommu->nid);
 456
 457         pr_debug("\tioid      %d\n", window->ioid);
 458         pr_debug("\tblocksize %ld\n", window->table.it_blocksize);
 459         pr_debug("\tbase      0x%016lx\n", window->table.it_base);
 460         pr_debug("\toffset    0x%lx\n", window->table.it_offset);
 461         pr_debug("\tsize      %ld\n", window->table.it_size);
 462
 463         list_add(&window->list, &iommu->windows);
 464
 465         if (offset != 0)
 466                 return window;
 467
 468         /* We need to map and reserve the first IOMMU page since it's used
 469          * by the spider workaround. In theory, we only need to do that when
 470          * running on spider but it doesn't really matter.
 471          *
 472          * This code also assumes that we have a window that starts at 0,
 473          * which is the case on all spider based blades.
 474          */
 475         __set_bit(0, window->table.it_map);
 476         tce_build_cell(&window->table, window->table.it_offset, 1,
 477                        (unsigned long)iommu->pad_page, DMA_TO_DEVICE);
 478         window->table.it_hint = window->table.it_blocksize;
 479
 480         return window;
 481 }
 482
 483 static struct cbe_iommu *cell_iommu_for_node(int nid)
 484 {
 485         int i;
 486
 487         for (i = 0; i < cbe_nr_iommus; i++)
 488                 if (iommus[i].nid == nid)
 489                         return &iommus[i];
 490         return NULL;
 491 }
 492
 493 static void cell_dma_dev_setup(struct device *dev)
 494 {
 495         struct iommu_window *window;
 496         struct cbe_iommu *iommu;
 497         struct dev_archdata *archdata = &dev->archdata;
 498
 499         /* If we run without iommu, no need to do anything */
 500         if (get_pci_dma_ops() == &dma_direct_ops)
 501                 return;
 502
 503         /* Current implementation uses the first window available in that
 504          * node's iommu. We -might- do something smarter later though it may
 505          * never be necessary
 506          */
 507         iommu = cell_iommu_for_node(archdata->numa_node);
 508         if (iommu == NULL || list_empty(&iommu->windows)) {
 509                 printk(KERN_ERR "iommu: missing iommu for %s (node %d)\n",
 510                        archdata->of_node ? archdata->of_node->full_name : "?",
 511                        archdata->numa_node);
 512                 return;
 513         }
 514         window = list_entry(iommu->windows.next, struct iommu_window, list);
 515
 516         archdata->dma_data = &window->table;
 517 }
 518
 519 static void cell_pci_dma_dev_setup(struct pci_dev *dev)
 520 {
 521         cell_dma_dev_setup(&dev->dev);
 522 }
 523
 524 static int cell_of_bus_notify(struct notifier_block *nb, unsigned long action,
 525                               void *data)
 526 {
 527         struct device *dev = data;
 528
 529         /* We are only intereted in device addition */
 530         if (action != BUS_NOTIFY_ADD_DEVICE)
 531                 return 0;
 532
 533         /* We use the PCI DMA ops */
 534         dev->archdata.dma_ops = get_pci_dma_ops();
 535
 536         cell_dma_dev_setup(dev);
 537
 538         return 0;
 539 }
 540
 541 static struct notifier_block cell_of_bus_notifier = {
 542         .notifier_call = cell_of_bus_notify
 543 };
 544
 545 static int __init cell_iommu_get_window(struct device_node *np,
 546                                          unsigned long *base,
 547                                          unsigned long *size)
 548 {
 549         const void *dma_window;
 550         unsigned long index;
 551
 552         /* Use ibm,dma-window if available, else, hard code ! */
 553         dma_window = of_get_property(np, "ibm,dma-window", NULL);
 554         if (dma_window == NULL) {
 555                 *base = 0;
 556                 *size = 0x80000000u;
 557                 return -ENODEV;
 558         }
 559
 560         of_parse_dma_window(np, dma_window, &index, base, size);
 561         return 0;
 562 }
 563
 564 static void __init cell_iommu_init_one(struct device_node *np, unsigned long offset)
 565 {
 566         struct cbe_iommu *iommu;
 567         unsigned long base, size;
 568         int nid, i;
 569
 570         /* Get node ID */
 571         nid = of_node_to_nid(np);
 572         if (nid < 0) {
 573                 printk(KERN_ERR "iommu: failed to get node for %s\n",
 574                        np->full_name);
 575                 return;
 576         }
 577         pr_debug("iommu: setting up iommu for node %d (%s)\n",
 578                  nid, np->full_name);
 579
 580         /* XXX todo: If we can have multiple windows on the same IOMMU, which
 581          * isn't the case today, we probably want here to check wether the
 582          * iommu for that node is already setup.
 583          * However, there might be issue with getting the size right so let's
 584          * ignore that for now. We might want to completely get rid of the
 585          * multiple window support since the cell iommu supports per-page ioids
 586          */
 587
 588         if (cbe_nr_iommus >= NR_IOMMUS) {
 589                 printk(KERN_ERR "iommu: too many IOMMUs detected ! (%s)\n",
 590                        np->full_name);
 591                 return;
 592         }
 593
 594         /* Init base fields */
 595         i = cbe_nr_iommus++;
 596         iommu = &iommus[i];
 597         iommu->stab = NULL;
 598         iommu->nid = nid;
 599         snprintf(iommu->name, sizeof(iommu->name), "iommu%d", i);
 600         INIT_LIST_HEAD(&iommu->windows);
 601
 602         /* Obtain a window for it */
 603         cell_iommu_get_window(np, &base, &size);
 604
 605         pr_debug("\ttranslating window 0x%lx...0x%lx\n",
 606                  base, base + size - 1);
 607
 608         /* Initialize the hardware */
 609         cell_iommu_setup_hardware(iommu, size);
 610
 611         /* Setup the iommu_table */
 612         cell_iommu_setup_window(iommu, np, base, size,
 613                                 offset >> IOMMU_PAGE_SHIFT);
 614 }
 615
 616 static void __init cell_disable_iommus(void)
 617 {
 618         int node;
 619         unsigned long base, val;
 620         void __iomem *xregs, *cregs;
 621
 622         /* Make sure IOC translation is disabled on all nodes */
 623         for_each_online_node(node) {
 624                 if (cell_iommu_find_ioc(node, &base))
 625                         continue;
 626                 xregs = ioremap(base, IOC_Reg_Size);
 627                 if (xregs == NULL)
 628                         continue;
 629                 cregs = xregs + IOC_IOCmd_Offset;
 630
 631                 pr_debug("iommu: cleaning up iommu on node %d\n", node);
 632
 633                 out_be64(xregs + IOC_IOST_Origin, 0);
 634                 (void)in_be64(xregs + IOC_IOST_Origin);
 635                 val = in_be64(cregs + IOC_IOCmd_Cfg);
 636                 val &= ~IOC_IOCmd_Cfg_TE;
 637                 out_be64(cregs + IOC_IOCmd_Cfg, val);
 638                 (void)in_be64(cregs + IOC_IOCmd_Cfg);
 639
 640                 iounmap(xregs);
 641         }
 642 }
 643
 644 static int __init cell_iommu_init_disabled(void)
 645 {
 646         struct device_node *np = NULL;
 647         unsigned long base = 0, size;
 648
 649         /* When no iommu is present, we use direct DMA ops */
 650         set_pci_dma_ops(&dma_direct_ops);
 651
 652         /* First make sure all IOC translation is turned off */
 653         cell_disable_iommus();
 654
 655         /* If we have no Axon, we set up the spider DMA magic offset */
 656         if (of_find_node_by_name(NULL, "axon") == NULL)
 657                 dma_direct_offset = SPIDER_DMA_OFFSET;
 658
 659         /* Now we need to check to see where the memory is mapped
 660          * in PCI space. We assume that all busses use the same dma
 661          * window which is always the case so far on Cell, thus we
 662          * pick up the first pci-internal node we can find and check
 663          * the DMA window from there.
 664          */
 665         for_each_node_by_name(np, "axon") {
 666                 if (np->parent == NULL || np->parent->parent != NULL)
 667                         continue;
 668                 if (cell_iommu_get_window(np, &base, &size) == 0)
 669                         break;
 670         }
 671         if (np == NULL) {
 672                 for_each_node_by_name(np, "pci-internal") {
 673                         if (np->parent == NULL || np->parent->parent != NULL)
 674                                 continue;
 675                         if (cell_iommu_get_window(np, &base, &size) == 0)
 676                                 break;
 677                 }
 678         }
 679         of_node_put(np);
 680
 681         /* If we found a DMA window, we check if it's big enough to enclose
 682          * all of physical memory. If not, we force enable IOMMU
 683          */
 684         if (np && size < lmb_end_of_DRAM()) {
 685                 printk(KERN_WARNING "iommu: force-enabled, dma window"
 686                        " (%ldMB) smaller than total memory (%ldMB)\n",
 687                        size >> 20, lmb_end_of_DRAM() >> 20);
 688                 return -ENODEV;
 689         }
 690
 691         dma_direct_offset += base;
 692
 693         printk("iommu: disabled, direct DMA offset is 0x%lx\n",
 694                dma_direct_offset);
 695
 696         return 0;
 697 }
 698
 699 static int __init cell_iommu_init(void)
 700 {
 701         struct device_node *np;
 702
 703         if (!machine_is(cell) &&
 704             !machine_is(celleb_native))
 705                 return -ENODEV;
 706
 707         /* If IOMMU is disabled or we have little enough RAM to not need
 708          * to enable it, we setup a direct mapping.
 709          *
 710          * Note: should we make sure we have the IOMMU actually disabled ?
 711          */
 712         if (iommu_is_off ||
 713             (!iommu_force_on && lmb_end_of_DRAM() <= 0x80000000ull))
 714                 if (cell_iommu_init_disabled() == 0)
 715                         goto bail;
 716
 717         /* Setup various ppc_md. callbacks */
 718         ppc_md.pci_dma_dev_setup = cell_pci_dma_dev_setup;
 719         ppc_md.tce_build = tce_build_cell;
 720         ppc_md.tce_free = tce_free_cell;
 721
 722         /* Create an iommu for each /axon node.  */
 723         for_each_node_by_name(np, "axon") {
 724                 if (np->parent == NULL || np->parent->parent != NULL)
 725                         continue;
 726                 cell_iommu_init_one(np, 0);
 727         }
 728
 729         /* Create an iommu for each toplevel /pci-internal node for
 730          * old hardware/firmware
 731          */
 732         for_each_node_by_name(np, "pci-internal") {
 733                 if (np->parent == NULL || np->parent->parent != NULL)
 734                         continue;
 735                 cell_iommu_init_one(np, SPIDER_DMA_OFFSET);
 736         }
 737
 738         /* Setup default PCI iommu ops */
 739         set_pci_dma_ops(&dma_iommu_ops);
 740
 741  bail:
 742         /* Register callbacks on OF platform device addition/removal
 743          * to handle linking them to the right DMA operations
 744          */
 745         bus_register_notifier(&of_platform_bus_type, &cell_of_bus_notifier);
 746
 747         return 0;
 748 }
 749 arch_initcall(cell_iommu_init);
 750