SAFE public projects git trees. - safe/jmp/linux-2.6/blob - arch/blackfin/Kconfig

   1 #
   2 # For a description of the syntax of this configuration file,
   3 # see Documentation/kbuild/kconfig-language.txt.
   4 #
   5
   6 mainmenu "Blackfin Kernel Configuration"
   7
   8 config MMU
   9         bool
  10         default n
  11
  12 config FPU
  13         bool
  14         default n
  15
  16 config RWSEM_GENERIC_SPINLOCK
  17         bool
  18         default y
  19
  20 config RWSEM_XCHGADD_ALGORITHM
  21         bool
  22         default n
  23
  24 config BLACKFIN
  25         bool
  26         default y
  27
  28 config ZONE_DMA
  29         bool
  30         default y
  31
  32 config SEMAPHORE_SLEEPERS
  33         bool
  34         default y
  35
  36 config GENERIC_FIND_NEXT_BIT
  37         bool
  38         default y
  39
  40 config GENERIC_HWEIGHT
  41         bool
  42         default y
  43
  44 config GENERIC_HARDIRQS
  45         bool
  46         default y
  47
  48 config GENERIC_IRQ_PROBE
  49         bool
  50         default y
  51
  52 config GENERIC_TIME
  53         bool
  54         default n
  55
  56 config GENERIC_GPIO
  57         bool
  58         default y
  59
  60 config FORCE_MAX_ZONEORDER
  61         int
  62         default "14"
  63
  64 config GENERIC_CALIBRATE_DELAY
  65         bool
  66         default y
  67
  68 config HARDWARE_PM
  69         def_bool y
  70         depends on OPROFILE
  71
  72 source "init/Kconfig"
  73 source "kernel/Kconfig.preempt"
  74
  75 menu "Blackfin Processor Options"
  76
  77 comment "Processor and Board Settings"
  78
  79 choice
  80         prompt "CPU"
  81         default BF533
  82
  83 config BF522
  84         bool "BF522"
  85         help
  86           BF522 Processor Support.
  87
  88 config BF525
  89         bool "BF525"
  90         help
  91           BF525 Processor Support.
  92
  93 config BF527
  94         bool "BF527"
  95         help
  96           BF527 Processor Support.
  97
  98 config BF531
  99         bool "BF531"
 100         help
 101           BF531 Processor Support.
 102
 103 config BF532
 104         bool "BF532"
 105         help
 106           BF532 Processor Support.
 107
 108 config BF533
 109         bool "BF533"
 110         help
 111           BF533 Processor Support.
 112
 113 config BF534
 114         bool "BF534"
 115         help
 116           BF534 Processor Support.
 117
 118 config BF536
 119         bool "BF536"
 120         help
 121           BF536 Processor Support.
 122
 123 config BF537
 124         bool "BF537"
 125         help
 126           BF537 Processor Support.
 127
 128 config BF542
 129         bool "BF542"
 130         help
 131           BF542 Processor Support.
 132
 133 config BF544
 134         bool "BF544"
 135         help
 136           BF544 Processor Support.
 137
 138 config BF547
 139         bool "BF547"
 140         help
 141           BF547 Processor Support.
 142
 143 config BF548
 144         bool "BF548"
 145         help
 146           BF548 Processor Support.
 147
 148 config BF549
 149         bool "BF549"
 150         help
 151           BF549 Processor Support.
 152
 153 config BF561
 154         bool "BF561"
 155         help
 156           Not Supported Yet - Work in progress - BF561 Processor Support.
 157
 158 endchoice
 159
 160 choice
 161         prompt "Silicon Rev"
 162         default BF_REV_0_1 if BF527
 163         default BF_REV_0_2 if BF537
 164         default BF_REV_0_3 if BF533
 165         default BF_REV_0_0 if BF549
 166
 167 config BF_REV_0_0
 168         bool "0.0"
 169         depends on (BF52x || BF54x)
 170
 171 config BF_REV_0_1
 172         bool "0.1"
 173         depends on (BF52x || BF54x)
 174
 175 config BF_REV_0_2
 176         bool "0.2"
 177         depends on (BF537 || BF536 || BF534)
 178
 179 config BF_REV_0_3
 180         bool "0.3"
 181         depends on (BF561 || BF537 || BF536 || BF534 || BF533 || BF532 || BF531)
 182
 183 config BF_REV_0_4
 184         bool "0.4"
 185         depends on (BF561 || BF533 || BF532 || BF531)
 186
 187 config BF_REV_0_5
 188         bool "0.5"
 189         depends on (BF561 || BF533 || BF532 || BF531)
 190
 191 config BF_REV_ANY
 192         bool "any"
 193
 194 config BF_REV_NONE
 195         bool "none"
 196
 197 endchoice
 198
 199 config BF52x
 200         bool
 201         depends on (BF522 || BF525 || BF527)
 202         default y
 203
 204 config BF53x
 205         bool
 206         depends on (BF531 || BF532 || BF533 || BF534 || BF536 || BF537)
 207         default y
 208
 209 config BF54x
 210         bool
 211         depends on (BF542 || BF544 || BF547 || BF548 || BF549)
 212         default y
 213
 214 config BFIN_DUAL_CORE
 215         bool
 216         depends on (BF561)
 217         default y
 218
 219 config BFIN_SINGLE_CORE
 220         bool
 221         depends on !BFIN_DUAL_CORE
 222         default y
 223
 224 config MEM_GENERIC_BOARD
 225         bool
 226         depends on GENERIC_BOARD
 227         default y
 228
 229 config MEM_MT48LC64M4A2FB_7E
 230         bool
 231         depends on (BFIN533_STAMP)
 232         default y
 233
 234 config MEM_MT48LC16M16A2TG_75
 235         bool
 236         depends on (BFIN533_EZKIT || BFIN561_EZKIT \
 237                 || BFIN533_BLUETECHNIX_CM || BFIN537_BLUETECHNIX_CM \
 238                 || H8606_HVSISTEMAS)
 239         default y
 240
 241 config MEM_MT48LC32M8A2_75
 242         bool
 243         depends on (BFIN537_STAMP || PNAV10)
 244         default y
 245
 246 config MEM_MT48LC8M32B2B5_7
 247         bool
 248         depends on (BFIN561_BLUETECHNIX_CM)
 249         default y
 250
 251 config MEM_MT48LC32M16A2TG_75
 252         bool
 253         depends on (BFIN527_EZKIT)
 254         default y
 255
 256 config BFIN_SHARED_FLASH_ENET
 257         bool
 258         depends on (BFIN533_STAMP)
 259         default y
 260
 261 source "arch/blackfin/mach-bf527/Kconfig"
 262 source "arch/blackfin/mach-bf533/Kconfig"
 263 source "arch/blackfin/mach-bf561/Kconfig"
 264 source "arch/blackfin/mach-bf537/Kconfig"
 265 source "arch/blackfin/mach-bf548/Kconfig"
 266
 267 menu "Board customizations"
 268
 269 config CMDLINE_BOOL
 270         bool "Default bootloader kernel arguments"
 271
 272 config CMDLINE
 273         string "Initial kernel command string"
 274         depends on CMDLINE_BOOL
 275         default "console=ttyBF0,57600"
 276         help
 277           If you don't have a boot loader capable of passing a command line string
 278           to the kernel, you may specify one here. As a minimum, you should specify
 279           the memory size and the root device (e.g., mem=8M, root=/dev/nfs).
 280
 281 comment "Clock/PLL Setup"
 282
 283 config CLKIN_HZ
 284         int "Crystal Frequency in Hz"
 285         default "11059200" if BFIN533_STAMP
 286         default "27000000" if BFIN533_EZKIT
 287         default "25000000" if (BFIN537_STAMP || BFIN527_EZKIT || H8606_HVSISTEMAS)
 288         default "30000000" if BFIN561_EZKIT
 289         default "24576000" if PNAV10
 290         help
 291           The frequency of CLKIN crystal oscillator on the board in Hz.
 292
 293 config BFIN_KERNEL_CLOCK
 294         bool "Re-program Clocks while Kernel boots?"
 295         default n
 296         help
 297           This option decides if kernel clocks are re-programed from the
 298           bootloader settings. If the clocks are not set, the SDRAM settings
 299           are also not changed, and the Bootloader does 100% of the hardware
 300           configuration.
 301
 302 config PLL_BYPASS
 303         bool "Bypass PLL"
 304         depends on BFIN_KERNEL_CLOCK
 305         default n
 306
 307 config CLKIN_HALF
 308         bool "Half Clock In"
 309         depends on BFIN_KERNEL_CLOCK && (! PLL_BYPASS)
 310         default n
 311         help
 312           If this is set the clock will be divided by 2, before it goes to the PLL.
 313
 314 config VCO_MULT
 315         int "VCO Multiplier"
 316         depends on BFIN_KERNEL_CLOCK && (! PLL_BYPASS)
 317         range 1 64
 318         default "22" if BFIN533_EZKIT
 319         default "45" if BFIN533_STAMP
 320         default "20" if (BFIN537_STAMP || BFIN527_EZKIT || BFIN548_EZKIT)
 321         default "22" if BFIN533_BLUETECHNIX_CM
 322         default "20" if BFIN537_BLUETECHNIX_CM
 323         default "20" if BFIN561_BLUETECHNIX_CM
 324         default "20" if BFIN561_EZKIT
 325         default "16" if H8606_HVSISTEMAS
 326         help
 327           This controls the frequency of the on-chip PLL. This can be between 1 and 64.
 328           PLL Frequency = (Crystal Frequency) * (this setting)
 329
 330 choice
 331         prompt "Core Clock Divider"
 332         depends on BFIN_KERNEL_CLOCK
 333         default CCLK_DIV_1
 334         help
 335           This sets the frequency of the core. It can be 1, 2, 4 or 8
 336           Core Frequency = (PLL frequency) / (this setting)
 337
 338 config CCLK_DIV_1
 339         bool "1"
 340
 341 config CCLK_DIV_2
 342         bool "2"
 343
 344 config CCLK_DIV_4
 345         bool "4"
 346
 347 config CCLK_DIV_8
 348         bool "8"
 349 endchoice
 350
 351 config SCLK_DIV
 352         int "System Clock Divider"
 353         depends on BFIN_KERNEL_CLOCK
 354         range 1 15
 355         default 5 if BFIN533_EZKIT
 356         default 5 if BFIN533_STAMP
 357         default 4 if (BFIN537_STAMP || BFIN527_EZKIT || BFIN548_EZKIT)
 358         default 5 if BFIN533_BLUETECHNIX_CM
 359         default 4 if BFIN537_BLUETECHNIX_CM
 360         default 4 if BFIN561_BLUETECHNIX_CM
 361         default 5 if BFIN561_EZKIT
 362         default 3 if H8606_HVSISTEMAS
 363         help
 364           This sets the frequency of the system clock (including SDRAM or DDR).
 365           This can be between 1 and 15
 366           System Clock = (PLL frequency) / (this setting)
 367
 368 #
 369 # Max & Min Speeds for various Chips
 370 #
 371 config MAX_VCO_HZ
 372         int
 373         default 600000000 if BF522
 374         default 600000000 if BF525
 375         default 600000000 if BF527
 376         default 400000000 if BF531
 377         default 400000000 if BF532
 378         default 750000000 if BF533
 379         default 500000000 if BF534
 380         default 400000000 if BF536
 381         default 600000000 if BF537
 382         default 533333333 if BF538
 383         default 533333333 if BF539
 384         default 600000000 if BF542
 385         default 533333333 if BF544
 386         default 533333333 if BF549
 387         default 600000000 if BF561
 388
 389 config MIN_VCO_HZ
 390         int
 391         default 50000000
 392
 393 config MAX_SCLK_HZ
 394         int
 395         default 133333333
 396
 397 config MIN_SCLK_HZ
 398         int
 399         default 27000000
 400
 401 comment "Kernel Timer/Scheduler"
 402
 403 source kernel/Kconfig.hz
 404
 405 comment "Memory Setup"
 406
 407 config MEM_SIZE
 408         int "SDRAM Memory Size in MBytes"
 409         default  32 if BFIN533_EZKIT
 410         default  64 if BFIN527_EZKIT
 411         default  64 if BFIN537_STAMP
 412         default  64 if BFIN548_EZKIT
 413         default  64 if BFIN561_EZKIT
 414         default 128 if BFIN533_STAMP
 415         default  64 if PNAV10
 416         default  32 if H8606_HVSISTEMAS
 417
 418 config MEM_ADD_WIDTH
 419         int "SDRAM Memory Address Width"
 420         depends on (!BF54x)
 421         default  9 if BFIN533_EZKIT
 422         default  9 if BFIN561_EZKIT
 423         default  9 if H8606_HVSISTEMAS
 424         default 10 if BFIN527_EZKIT
 425         default 10 if BFIN537_STAMP
 426         default 11 if BFIN533_STAMP
 427         default 10 if PNAV10
 428
 429
 430 choice
 431         prompt "DDR SDRAM Chip Type"
 432         depends on BFIN548_EZKIT
 433         default MEM_MT46V32M16_5B
 434
 435 config MEM_MT46V32M16_6T
 436         bool "MT46V32M16_6T"
 437
 438 config MEM_MT46V32M16_5B
 439         bool "MT46V32M16_5B"
 440 endchoice
 441
 442 config ENET_FLASH_PIN
 443         int "PF port/pin used for flash and ethernet sharing"
 444         depends on (BFIN533_STAMP)
 445         default  0
 446         help
 447           PF port/pin used for flash and ethernet sharing to allow other PF
 448           pins to be used on other platforms without having to touch common
 449           code.
 450           For example: PF0 --> 0,PF1 --> 1,PF2 --> 2, etc.
 451
 452 config BOOT_LOAD
 453         hex "Kernel load address for booting"
 454         default "0x1000"
 455         range 0x1000 0x20000000
 456         help
 457           This option allows you to set the load address of the kernel.
 458           This can be useful if you are on a board which has a small amount
 459           of memory or you wish to reserve some memory at the beginning of
 460           the address space.
 461
 462           Note that you need to keep this value above 4k (0x1000) as this
 463           memory region is used to capture NULL pointer references as well
 464           as some core kernel functions.
 465
 466 choice
 467         prompt "Blackfin Exception Scratch Register"
 468         default BFIN_SCRATCH_REG_RETN
 469         help
 470           Select the resource to reserve for the Exception handler:
 471             - RETN: Non-Maskable Interrupt (NMI)
 472             - RETE: Exception Return (JTAG/ICE)
 473             - CYCLES: Performance counter
 474
 475           If you are unsure, please select "RETN".
 476
 477 config BFIN_SCRATCH_REG_RETN
 478         bool "RETN"
 479         help
 480           Use the RETN register in the Blackfin exception handler
 481           as a stack scratch register.  This means you cannot
 482           safely use NMI on the Blackfin while running Linux, but
 483           you can debug the system with a JTAG ICE and use the
 484           CYCLES performance registers.
 485
 486           If you are unsure, please select "RETN".
 487
 488 config BFIN_SCRATCH_REG_RETE
 489         bool "RETE"
 490         help
 491           Use the RETE register in the Blackfin exception handler
 492           as a stack scratch register.  This means you cannot
 493           safely use a JTAG ICE while debugging a Blackfin board,
 494           but you can safely use the CYCLES performance registers
 495           and the NMI.
 496
 497           If you are unsure, please select "RETN".
 498
 499 config BFIN_SCRATCH_REG_CYCLES
 500         bool "CYCLES"
 501         help
 502           Use the CYCLES register in the Blackfin exception handler
 503           as a stack scratch register.  This means you cannot
 504           safely use the CYCLES performance registers on a Blackfin
 505           board at anytime, but you can debug the system with a JTAG
 506           ICE and use the NMI.
 507
 508           If you are unsure, please select "RETN".
 509
 510 endchoice
 511
 512 endmenu
 513
 514
 515 menu "Blackfin Kernel Optimizations"
 516
 517 comment "Memory Optimizations"
 518
 519 config I_ENTRY_L1
 520         bool "Locate interrupt entry code in L1 Memory"
 521         default y
 522         help
 523           If enabled, interrupt entry code (STORE/RESTORE CONTEXT) is linked
 524           into L1 instruction memory. (less latency)
 525
 526 config EXCPT_IRQ_SYSC_L1
 527         bool "Locate entire ASM lowlevel exception / interrupt - Syscall and CPLB handler code in L1 Memory"
 528         default y
 529         help
 530           If enabled, the entire ASM lowlevel exception and interrupt entry code
 531           (STORE/RESTORE CONTEXT) is linked into L1 instruction memory.
 532           (less latency)
 533
 534 config DO_IRQ_L1
 535         bool "Locate frequently called do_irq dispatcher function in L1 Memory"
 536         default y
 537         help
 538           If enabled, the frequently called do_irq dispatcher function is linked
 539           into L1 instruction memory. (less latency)
 540
 541 config CORE_TIMER_IRQ_L1
 542         bool "Locate frequently called timer_interrupt() function in L1 Memory"
 543         default y
 544         help
 545           If enabled, the frequently called timer_interrupt() function is linked
 546           into L1 instruction memory. (less latency)
 547
 548 config IDLE_L1
 549         bool "Locate frequently idle function in L1 Memory"
 550         default y
 551         help
 552           If enabled, the frequently called idle function is linked
 553           into L1 instruction memory. (less latency)
 554
 555 config SCHEDULE_L1
 556         bool "Locate kernel schedule function in L1 Memory"
 557         default y
 558         help
 559           If enabled, the frequently called kernel schedule is linked
 560           into L1 instruction memory. (less latency)
 561
 562 config ARITHMETIC_OPS_L1
 563         bool "Locate kernel owned arithmetic functions in L1 Memory"
 564         default y
 565         help
 566           If enabled, arithmetic functions are linked
 567           into L1 instruction memory. (less latency)
 568
 569 config ACCESS_OK_L1
 570         bool "Locate access_ok function in L1 Memory"
 571         default y
 572         help
 573           If enabled, the access_ok function is linked
 574           into L1 instruction memory. (less latency)
 575
 576 config MEMSET_L1
 577         bool "Locate memset function in L1 Memory"
 578         default y
 579         help
 580           If enabled, the memset function is linked
 581           into L1 instruction memory. (less latency)
 582
 583 config MEMCPY_L1
 584         bool "Locate memcpy function in L1 Memory"
 585         default y
 586         help
 587           If enabled, the memcpy function is linked
 588           into L1 instruction memory. (less latency)
 589
 590 config SYS_BFIN_SPINLOCK_L1
 591         bool "Locate sys_bfin_spinlock function in L1 Memory"
 592         default y
 593         help
 594           If enabled, sys_bfin_spinlock function is linked
 595           into L1 instruction memory. (less latency)
 596
 597 config IP_CHECKSUM_L1
 598         bool "Locate IP Checksum function in L1 Memory"
 599         default n
 600         help
 601           If enabled, the IP Checksum function is linked
 602           into L1 instruction memory. (less latency)
 603
 604 config CACHELINE_ALIGNED_L1
 605         bool "Locate cacheline_aligned data to L1 Data Memory"
 606         default y if !BF54x
 607         default n if BF54x
 608         depends on !BF531
 609         help
 610           If enabled, cacheline_anligned data is linked
 611           into L1 data memory. (less latency)
 612
 613 config SYSCALL_TAB_L1
 614         bool "Locate Syscall Table L1 Data Memory"
 615         default n
 616         depends on !BF531
 617         help
 618           If enabled, the Syscall LUT is linked
 619           into L1 data memory. (less latency)
 620
 621 config CPLB_SWITCH_TAB_L1
 622         bool "Locate CPLB Switch Tables L1 Data Memory"
 623         default n
 624         depends on !BF531
 625         help
 626           If enabled, the CPLB Switch Tables are linked
 627           into L1 data memory. (less latency)
 628
 629 endmenu
 630
 631
 632 choice
 633         prompt "Kernel executes from"
 634         help
 635           Choose the memory type that the kernel will be running in.
 636
 637 config RAMKERNEL
 638         bool "RAM"
 639         help
 640           The kernel will be resident in RAM when running.
 641
 642 config ROMKERNEL
 643         bool "ROM"
 644         help
 645           The kernel will be resident in FLASH/ROM when running.
 646
 647 endchoice
 648
 649 source "mm/Kconfig"
 650
 651 config LARGE_ALLOCS
 652         bool "Allow allocating large blocks (> 1MB) of memory"
 653         help
 654           Allow the slab memory allocator to keep chains for very large
 655           memory sizes - upto 32MB. You may need this if your system has
 656           a lot of RAM, and you need to able to allocate very large
 657           contiguous chunks. If unsure, say N.
 658
 659 config BFIN_GPTIMERS
 660         tristate "Enable Blackfin General Purpose Timers API"
 661         default n
 662         help
 663           Enable support for the General Purpose Timers API.  If you
 664           are unsure, say N.
 665
 666           To compile this driver as a module, choose M here: the module
 667           will be called gptimers.ko.
 668
 669 config BFIN_DMA_5XX
 670         bool "Enable DMA Support"
 671         depends on (BF52x || BF53x || BF561 || BF54x)
 672         default y
 673         help
 674           DMA driver for BF5xx.
 675
 676 choice
 677         prompt "Uncached SDRAM region"
 678         default DMA_UNCACHED_1M
 679         depends on BFIN_DMA_5XX
 680 config DMA_UNCACHED_2M
 681         bool "Enable 2M DMA region"
 682 config DMA_UNCACHED_1M
 683         bool "Enable 1M DMA region"
 684 config DMA_UNCACHED_NONE
 685         bool "Disable DMA region"
 686 endchoice
 687
 688
 689 comment "Cache Support"
 690 config BFIN_ICACHE
 691         bool "Enable ICACHE"
 692 config BFIN_DCACHE
 693         bool "Enable DCACHE"
 694 config BFIN_DCACHE_BANKA
 695         bool "Enable only 16k BankA DCACHE - BankB is SRAM"
 696         depends on BFIN_DCACHE && !BF531
 697         default n
 698 config BFIN_ICACHE_LOCK
 699         bool "Enable Instruction Cache Locking"
 700
 701 choice
 702         prompt "Policy"
 703         depends on BFIN_DCACHE
 704         default BFIN_WB
 705 config BFIN_WB
 706         bool "Write back"
 707         help
 708           Write Back Policy:
 709             Cached data will be written back to SDRAM only when needed.
 710             This can give a nice increase in performance, but beware of
 711             broken drivers that do not properly invalidate/flush their
 712             cache.
 713
 714           Write Through Policy:
 715             Cached data will always be written back to SDRAM when the
 716             cache is updated.  This is a completely safe setting, but
 717             performance is worse than Write Back.
 718
 719           If you are unsure of the options and you want to be safe,
 720           then go with Write Through.
 721
 722 config BFIN_WT
 723         bool "Write through"
 724         help
 725           Write Back Policy:
 726             Cached data will be written back to SDRAM only when needed.
 727             This can give a nice increase in performance, but beware of
 728             broken drivers that do not properly invalidate/flush their
 729             cache.
 730
 731           Write Through Policy:
 732             Cached data will always be written back to SDRAM when the
 733             cache is updated.  This is a completely safe setting, but
 734             performance is worse than Write Back.
 735
 736           If you are unsure of the options and you want to be safe,
 737           then go with Write Through.
 738
 739 endchoice
 740
 741 config L1_MAX_PIECE
 742         int "Set the max L1 SRAM pieces"
 743         default 16
 744         help
 745           Set the max memory pieces for the L1 SRAM allocation algorithm.
 746           Min value is 16. Max value is 1024.
 747
 748 comment "Asynchonous Memory Configuration"
 749
 750 menu "EBIU_AMGCTL Global Control"
 751 config C_AMCKEN
 752         bool "Enable CLKOUT"
 753         default y
 754
 755 config C_CDPRIO
 756         bool "DMA has priority over core for ext. accesses"
 757         depends on !BF54x
 758         default n
 759
 760 config C_B0PEN
 761         depends on BF561
 762         bool "Bank 0 16 bit packing enable"
 763         default y
 764
 765 config C_B1PEN
 766         depends on BF561
 767         bool "Bank 1 16 bit packing enable"
 768         default y
 769
 770 config C_B2PEN
 771         depends on BF561
 772         bool "Bank 2 16 bit packing enable"
 773         default y
 774
 775 config C_B3PEN
 776         depends on BF561
 777         bool "Bank 3 16 bit packing enable"
 778         default n
 779
 780 choice
 781         prompt"Enable Asynchonous Memory Banks"
 782         default C_AMBEN_ALL
 783
 784 config C_AMBEN
 785         bool "Disable All Banks"
 786
 787 config C_AMBEN_B0
 788         bool "Enable Bank 0"
 789
 790 config C_AMBEN_B0_B1
 791         bool "Enable Bank 0 & 1"
 792
 793 config C_AMBEN_B0_B1_B2
 794         bool "Enable Bank 0 & 1 & 2"
 795
 796 config C_AMBEN_ALL
 797         bool "Enable All Banks"
 798 endchoice
 799 endmenu
 800
 801 menu "EBIU_AMBCTL Control"
 802 config BANK_0
 803         hex "Bank 0"
 804         default 0x7BB0
 805
 806 config BANK_1
 807         hex "Bank 1"
 808         default 0x7BB0
 809
 810 config BANK_2
 811         hex "Bank 2"
 812         default 0x7BB0
 813
 814 config BANK_3
 815         hex "Bank 3"
 816         default 0x99B3
 817 endmenu
 818
 819 config EBIU_MBSCTLVAL
 820         hex "EBIU Bank Select Control Register"
 821         depends on BF54x
 822         default 0
 823
 824 config EBIU_MODEVAL
 825         hex "Flash Memory Mode Control Register"
 826         depends on BF54x
 827         default 1
 828
 829 config EBIU_FCTLVAL
 830         hex "Flash Memory Bank Control Register"
 831         depends on BF54x
 832         default 6
 833 endmenu
 834
 835 #############################################################################
 836 menu "Bus options (PCI, PCMCIA, EISA, MCA, ISA)"
 837
 838 config PCI
 839         bool "PCI support"
 840         help
 841           Support for PCI bus.
 842
 843 source "drivers/pci/Kconfig"
 844
 845 config HOTPLUG
 846         bool "Support for hot-pluggable device"
 847           help
 848           Say Y here if you want to plug devices into your computer while
 849           the system is running, and be able to use them quickly.  In many
 850           cases, the devices can likewise be unplugged at any time too.
 851
 852           One well known example of this is PCMCIA- or PC-cards, credit-card
 853           size devices such as network cards, modems or hard drives which are
 854           plugged into slots found on all modern laptop computers.  Another
 855           example, used on modern desktops as well as laptops, is USB.
 856
 857           Enable HOTPLUG and KMOD, and build a modular kernel.  Get agent
 858           software (at <http://linux-hotplug.sourceforge.net/>) and install it.
 859           Then your kernel will automatically call out to a user mode "policy
 860           agent" (/sbin/hotplug) to load modules and set up software needed
 861           to use devices as you hotplug them.
 862
 863 source "drivers/pcmcia/Kconfig"
 864
 865 source "drivers/pci/hotplug/Kconfig"
 866
 867 endmenu
 868
 869 menu "Executable file formats"
 870
 871 source "fs/Kconfig.binfmt"
 872
 873 endmenu
 874
 875 menu "Power management options"
 876 source "kernel/power/Kconfig"
 877
 878 choice
 879         prompt "Select PM Wakeup Event Source"
 880         default PM_WAKEUP_GPIO_BY_SIC_IWR
 881         depends on PM
 882         help
 883           If you have a GPIO already configured as input with the corresponding PORTx_MASK
 884           bit set - "Specify Wakeup Event by SIC_IWR value"
 885
 886 config PM_WAKEUP_GPIO_BY_SIC_IWR
 887         bool "Specify Wakeup Event by SIC_IWR value"
 888 config PM_WAKEUP_BY_GPIO
 889         bool "Cause Wakeup Event by GPIO"
 890 config PM_WAKEUP_GPIO_API
 891         bool "Configure Wakeup Event by PM GPIO API"
 892
 893 endchoice
 894
 895 config PM_WAKEUP_SIC_IWR
 896         hex "Wakeup Events (SIC_IWR)"
 897         depends on PM_WAKEUP_GPIO_BY_SIC_IWR
 898         default 0x80000000 if (BF537 || BF536 || BF534)
 899         default 0x100000 if (BF533 || BF532 || BF531)
 900         default 0x800000 if (BF549 || BF548 || BF547 || BF542)
 901         default 0x800000 if (BF527 || BF524 || BF522)
 902
 903 config PM_WAKEUP_GPIO_NUMBER
 904         int "Wakeup GPIO number"
 905         range 0 47
 906         depends on PM_WAKEUP_BY_GPIO
 907         default 2 if BFIN537_STAMP
 908
 909 choice
 910         prompt "GPIO Polarity"
 911         depends on PM_WAKEUP_BY_GPIO
 912         default PM_WAKEUP_GPIO_POLAR_H
 913 config  PM_WAKEUP_GPIO_POLAR_H
 914         bool "Active High"
 915 config  PM_WAKEUP_GPIO_POLAR_L
 916         bool "Active Low"
 917 config  PM_WAKEUP_GPIO_POLAR_EDGE_F
 918         bool "Falling EDGE"
 919 config  PM_WAKEUP_GPIO_POLAR_EDGE_R
 920         bool "Rising EDGE"
 921 config  PM_WAKEUP_GPIO_POLAR_EDGE_B
 922         bool "Both EDGE"
 923 endchoice
 924
 925 endmenu
 926
 927 if (BF537 || BF533 || BF54x)
 928
 929 menu "CPU Frequency scaling"
 930
 931 source "drivers/cpufreq/Kconfig"
 932
 933 config CPU_FREQ
 934         bool
 935         default n
 936         help
 937           If you want to enable this option, you should select the
 938           DPMC driver from Character Devices.
 939 endmenu
 940
 941 endif
 942
 943 source "net/Kconfig"
 944
 945 source "drivers/Kconfig"
 946
 947 source "fs/Kconfig"
 948
 949 source "kernel/Kconfig.instrumentation"
 950
 951 source "arch/blackfin/Kconfig.debug"
 952
 953 source "security/Kconfig"
 954
 955 source "crypto/Kconfig"
 956
 957 source "lib/Kconfig"