SAFE public projects git trees. - safe/jmp/linux-2.6/blob - arch/arm/plat-omap/gpio.c

   1 /*
   2  *  linux/arch/arm/plat-omap/gpio.c
   3  *
   4  * Support functions for OMAP GPIO
   5  *
   6  * Copyright (C) 2003-2005 Nokia Corporation
   7  * Written by Juha Yrjölä <juha.yrjola@nokia.com>
   8  *
   9  * This program is free software; you can redistribute it and/or modify
  10  * it under the terms of the GNU General Public License version 2 as
  11  * published by the Free Software Foundation.
  12  */
  13
  14 #include <linux/init.h>
  15 #include <linux/module.h>
  16 #include <linux/interrupt.h>
  17 #include <linux/sysdev.h>
  18 #include <linux/err.h>
  19 #include <linux/clk.h>
  20 #include <linux/io.h>
  21
  22 #include <mach/hardware.h>
  23 #include <asm/irq.h>
  24 #include <mach/irqs.h>
  25 #include <mach/gpio.h>
  26 #include <asm/mach/irq.h>
  27
  28 /*
  29  * OMAP1510 GPIO registers
  30  */
  31 #define OMAP1510_GPIO_BASE              IO_ADDRESS(0xfffce000)
  32 #define OMAP1510_GPIO_DATA_INPUT        0x00
  33 #define OMAP1510_GPIO_DATA_OUTPUT       0x04
  34 #define OMAP1510_GPIO_DIR_CONTROL       0x08
  35 #define OMAP1510_GPIO_INT_CONTROL       0x0c
  36 #define OMAP1510_GPIO_INT_MASK          0x10
  37 #define OMAP1510_GPIO_INT_STATUS        0x14
  38 #define OMAP1510_GPIO_PIN_CONTROL       0x18
  39
  40 #define OMAP1510_IH_GPIO_BASE           64
  41
  42 /*
  43  * OMAP1610 specific GPIO registers
  44  */
  45 #define OMAP1610_GPIO1_BASE             IO_ADDRESS(0xfffbe400)
  46 #define OMAP1610_GPIO2_BASE             IO_ADDRESS(0xfffbec00)
  47 #define OMAP1610_GPIO3_BASE             IO_ADDRESS(0xfffbb400)
  48 #define OMAP1610_GPIO4_BASE             IO_ADDRESS(0xfffbbc00)
  49 #define OMAP1610_GPIO_REVISION          0x0000
  50 #define OMAP1610_GPIO_SYSCONFIG         0x0010
  51 #define OMAP1610_GPIO_SYSSTATUS         0x0014
  52 #define OMAP1610_GPIO_IRQSTATUS1        0x0018
  53 #define OMAP1610_GPIO_IRQENABLE1        0x001c
  54 #define OMAP1610_GPIO_WAKEUPENABLE      0x0028
  55 #define OMAP1610_GPIO_DATAIN            0x002c
  56 #define OMAP1610_GPIO_DATAOUT           0x0030
  57 #define OMAP1610_GPIO_DIRECTION         0x0034
  58 #define OMAP1610_GPIO_EDGE_CTRL1        0x0038
  59 #define OMAP1610_GPIO_EDGE_CTRL2        0x003c
  60 #define OMAP1610_GPIO_CLEAR_IRQENABLE1  0x009c
  61 #define OMAP1610_GPIO_CLEAR_WAKEUPENA   0x00a8
  62 #define OMAP1610_GPIO_CLEAR_DATAOUT     0x00b0
  63 #define OMAP1610_GPIO_SET_IRQENABLE1    0x00dc
  64 #define OMAP1610_GPIO_SET_WAKEUPENA     0x00e8
  65 #define OMAP1610_GPIO_SET_DATAOUT       0x00f0
  66
  67 /*
  68  * OMAP730 specific GPIO registers
  69  */
  70 #define OMAP730_GPIO1_BASE              IO_ADDRESS(0xfffbc000)
  71 #define OMAP730_GPIO2_BASE              IO_ADDRESS(0xfffbc800)
  72 #define OMAP730_GPIO3_BASE              IO_ADDRESS(0xfffbd000)
  73 #define OMAP730_GPIO4_BASE              IO_ADDRESS(0xfffbd800)
  74 #define OMAP730_GPIO5_BASE              IO_ADDRESS(0xfffbe000)
  75 #define OMAP730_GPIO6_BASE              IO_ADDRESS(0xfffbe800)
  76 #define OMAP730_GPIO_DATA_INPUT         0x00
  77 #define OMAP730_GPIO_DATA_OUTPUT        0x04
  78 #define OMAP730_GPIO_DIR_CONTROL        0x08
  79 #define OMAP730_GPIO_INT_CONTROL        0x0c
  80 #define OMAP730_GPIO_INT_MASK           0x10
  81 #define OMAP730_GPIO_INT_STATUS         0x14
  82
  83 /*
  84  * omap24xx specific GPIO registers
  85  */
  86 #define OMAP242X_GPIO1_BASE             IO_ADDRESS(0x48018000)
  87 #define OMAP242X_GPIO2_BASE             IO_ADDRESS(0x4801a000)
  88 #define OMAP242X_GPIO3_BASE             IO_ADDRESS(0x4801c000)
  89 #define OMAP242X_GPIO4_BASE             IO_ADDRESS(0x4801e000)
  90
  91 #define OMAP243X_GPIO1_BASE             IO_ADDRESS(0x4900C000)
  92 #define OMAP243X_GPIO2_BASE             IO_ADDRESS(0x4900E000)
  93 #define OMAP243X_GPIO3_BASE             IO_ADDRESS(0x49010000)
  94 #define OMAP243X_GPIO4_BASE             IO_ADDRESS(0x49012000)
  95 #define OMAP243X_GPIO5_BASE             IO_ADDRESS(0x480B6000)
  96
  97 #define OMAP24XX_GPIO_REVISION          0x0000
  98 #define OMAP24XX_GPIO_SYSCONFIG         0x0010
  99 #define OMAP24XX_GPIO_SYSSTATUS         0x0014
 100 #define OMAP24XX_GPIO_IRQSTATUS1        0x0018
 101 #define OMAP24XX_GPIO_IRQSTATUS2        0x0028
 102 #define OMAP24XX_GPIO_IRQENABLE2        0x002c
 103 #define OMAP24XX_GPIO_IRQENABLE1        0x001c
 104 #define OMAP24XX_GPIO_WAKE_EN           0x0020
 105 #define OMAP24XX_GPIO_CTRL              0x0030
 106 #define OMAP24XX_GPIO_OE                0x0034
 107 #define OMAP24XX_GPIO_DATAIN            0x0038
 108 #define OMAP24XX_GPIO_DATAOUT           0x003c
 109 #define OMAP24XX_GPIO_LEVELDETECT0      0x0040
 110 #define OMAP24XX_GPIO_LEVELDETECT1      0x0044
 111 #define OMAP24XX_GPIO_RISINGDETECT      0x0048
 112 #define OMAP24XX_GPIO_FALLINGDETECT     0x004c
 113 #define OMAP24XX_GPIO_DEBOUNCE_EN       0x0050
 114 #define OMAP24XX_GPIO_DEBOUNCE_VAL      0x0054
 115 #define OMAP24XX_GPIO_CLEARIRQENABLE1   0x0060
 116 #define OMAP24XX_GPIO_SETIRQENABLE1     0x0064
 117 #define OMAP24XX_GPIO_CLEARWKUENA       0x0080
 118 #define OMAP24XX_GPIO_SETWKUENA         0x0084
 119 #define OMAP24XX_GPIO_CLEARDATAOUT      0x0090
 120 #define OMAP24XX_GPIO_SETDATAOUT        0x0094
 121
 122 /*
 123  * omap34xx specific GPIO registers
 124  */
 125
 126 #define OMAP34XX_GPIO1_BASE             IO_ADDRESS(0x48310000)
 127 #define OMAP34XX_GPIO2_BASE             IO_ADDRESS(0x49050000)
 128 #define OMAP34XX_GPIO3_BASE             IO_ADDRESS(0x49052000)
 129 #define OMAP34XX_GPIO4_BASE             IO_ADDRESS(0x49054000)
 130 #define OMAP34XX_GPIO5_BASE             IO_ADDRESS(0x49056000)
 131 #define OMAP34XX_GPIO6_BASE             IO_ADDRESS(0x49058000)
 132
 133 #define OMAP_MPUIO_VBASE                IO_ADDRESS(OMAP_MPUIO_BASE)
 134
 135 struct gpio_bank {
 136         void __iomem *base;
 137         u16 irq;
 138         u16 virtual_irq_start;
 139         int method;
 140 #if defined(CONFIG_ARCH_OMAP16XX) || defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 141         u32 suspend_wakeup;
 142         u32 saved_wakeup;
 143 #endif
 144 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 145         u32 non_wakeup_gpios;
 146         u32 enabled_non_wakeup_gpios;
 147
 148         u32 saved_datain;
 149         u32 saved_fallingdetect;
 150         u32 saved_risingdetect;
 151 #endif
 152         u32 level_mask;
 153         spinlock_t lock;
 154         struct gpio_chip chip;
 155         struct clk *dbck;
 156 };
 157
 158 #define METHOD_MPUIO            0
 159 #define METHOD_GPIO_1510        1
 160 #define METHOD_GPIO_1610        2
 161 #define METHOD_GPIO_730         3
 162 #define METHOD_GPIO_24XX        4
 163
 164 #ifdef CONFIG_ARCH_OMAP16XX
 165 static struct gpio_bank gpio_bank_1610[5] = {
 166         { OMAP_MPUIO_VBASE,    INT_MPUIO,           IH_MPUIO_BASE,     METHOD_MPUIO},
 167         { OMAP1610_GPIO1_BASE, INT_GPIO_BANK1,      IH_GPIO_BASE,      METHOD_GPIO_1610 },
 168         { OMAP1610_GPIO2_BASE, INT_1610_GPIO_BANK2, IH_GPIO_BASE + 16, METHOD_GPIO_1610 },
 169         { OMAP1610_GPIO3_BASE, INT_1610_GPIO_BANK3, IH_GPIO_BASE + 32, METHOD_GPIO_1610 },
 170         { OMAP1610_GPIO4_BASE, INT_1610_GPIO_BANK4, IH_GPIO_BASE + 48, METHOD_GPIO_1610 },
 171 };
 172 #endif
 173
 174 #ifdef CONFIG_ARCH_OMAP15XX
 175 static struct gpio_bank gpio_bank_1510[2] = {
 176         { OMAP_MPUIO_VBASE,   INT_MPUIO,      IH_MPUIO_BASE, METHOD_MPUIO },
 177         { OMAP1510_GPIO_BASE, INT_GPIO_BANK1, IH_GPIO_BASE,  METHOD_GPIO_1510 }
 178 };
 179 #endif
 180
 181 #ifdef CONFIG_ARCH_OMAP730
 182 static struct gpio_bank gpio_bank_730[7] = {
 183         { OMAP_MPUIO_VBASE,    INT_730_MPUIO,       IH_MPUIO_BASE,      METHOD_MPUIO },
 184         { OMAP730_GPIO1_BASE,  INT_730_GPIO_BANK1,  IH_GPIO_BASE,       METHOD_GPIO_730 },
 185         { OMAP730_GPIO2_BASE,  INT_730_GPIO_BANK2,  IH_GPIO_BASE + 32,  METHOD_GPIO_730 },
 186         { OMAP730_GPIO3_BASE,  INT_730_GPIO_BANK3,  IH_GPIO_BASE + 64,  METHOD_GPIO_730 },
 187         { OMAP730_GPIO4_BASE,  INT_730_GPIO_BANK4,  IH_GPIO_BASE + 96,  METHOD_GPIO_730 },
 188         { OMAP730_GPIO5_BASE,  INT_730_GPIO_BANK5,  IH_GPIO_BASE + 128, METHOD_GPIO_730 },
 189         { OMAP730_GPIO6_BASE,  INT_730_GPIO_BANK6,  IH_GPIO_BASE + 160, METHOD_GPIO_730 },
 190 };
 191 #endif
 192
 193 #ifdef CONFIG_ARCH_OMAP24XX
 194
 195 static struct gpio_bank gpio_bank_242x[4] = {
 196         { OMAP242X_GPIO1_BASE, INT_24XX_GPIO_BANK1, IH_GPIO_BASE,       METHOD_GPIO_24XX },
 197         { OMAP242X_GPIO2_BASE, INT_24XX_GPIO_BANK2, IH_GPIO_BASE + 32,  METHOD_GPIO_24XX },
 198         { OMAP242X_GPIO3_BASE, INT_24XX_GPIO_BANK3, IH_GPIO_BASE + 64,  METHOD_GPIO_24XX },
 199         { OMAP242X_GPIO4_BASE, INT_24XX_GPIO_BANK4, IH_GPIO_BASE + 96,  METHOD_GPIO_24XX },
 200 };
 201
 202 static struct gpio_bank gpio_bank_243x[5] = {
 203         { OMAP243X_GPIO1_BASE, INT_24XX_GPIO_BANK1, IH_GPIO_BASE,       METHOD_GPIO_24XX },
 204         { OMAP243X_GPIO2_BASE, INT_24XX_GPIO_BANK2, IH_GPIO_BASE + 32,  METHOD_GPIO_24XX },
 205         { OMAP243X_GPIO3_BASE, INT_24XX_GPIO_BANK3, IH_GPIO_BASE + 64,  METHOD_GPIO_24XX },
 206         { OMAP243X_GPIO4_BASE, INT_24XX_GPIO_BANK4, IH_GPIO_BASE + 96,  METHOD_GPIO_24XX },
 207         { OMAP243X_GPIO5_BASE, INT_24XX_GPIO_BANK5, IH_GPIO_BASE + 128, METHOD_GPIO_24XX },
 208 };
 209
 210 #endif
 211
 212 #ifdef CONFIG_ARCH_OMAP34XX
 213 static struct gpio_bank gpio_bank_34xx[6] = {
 214         { OMAP34XX_GPIO1_BASE, INT_34XX_GPIO_BANK1, IH_GPIO_BASE,       METHOD_GPIO_24XX },
 215         { OMAP34XX_GPIO2_BASE, INT_34XX_GPIO_BANK2, IH_GPIO_BASE + 32,  METHOD_GPIO_24XX },
 216         { OMAP34XX_GPIO3_BASE, INT_34XX_GPIO_BANK3, IH_GPIO_BASE + 64,  METHOD_GPIO_24XX },
 217         { OMAP34XX_GPIO4_BASE, INT_34XX_GPIO_BANK4, IH_GPIO_BASE + 96,  METHOD_GPIO_24XX },
 218         { OMAP34XX_GPIO5_BASE, INT_34XX_GPIO_BANK5, IH_GPIO_BASE + 128, METHOD_GPIO_24XX },
 219         { OMAP34XX_GPIO6_BASE, INT_34XX_GPIO_BANK6, IH_GPIO_BASE + 160, METHOD_GPIO_24XX },
 220 };
 221
 222 #endif
 223
 224 static struct gpio_bank *gpio_bank;
 225 static int gpio_bank_count;
 226
 227 static inline struct gpio_bank *get_gpio_bank(int gpio)
 228 {
 229         if (cpu_is_omap15xx()) {
 230                 if (OMAP_GPIO_IS_MPUIO(gpio))
 231                         return &gpio_bank[0];
 232                 return &gpio_bank[1];
 233         }
 234         if (cpu_is_omap16xx()) {
 235                 if (OMAP_GPIO_IS_MPUIO(gpio))
 236                         return &gpio_bank[0];
 237                 return &gpio_bank[1 + (gpio >> 4)];
 238         }
 239         if (cpu_is_omap730()) {
 240                 if (OMAP_GPIO_IS_MPUIO(gpio))
 241                         return &gpio_bank[0];
 242                 return &gpio_bank[1 + (gpio >> 5)];
 243         }
 244         if (cpu_is_omap24xx())
 245                 return &gpio_bank[gpio >> 5];
 246         if (cpu_is_omap34xx())
 247                 return &gpio_bank[gpio >> 5];
 248 }
 249
 250 static inline int get_gpio_index(int gpio)
 251 {
 252         if (cpu_is_omap730())
 253                 return gpio & 0x1f;
 254         if (cpu_is_omap24xx())
 255                 return gpio & 0x1f;
 256         if (cpu_is_omap34xx())
 257                 return gpio & 0x1f;
 258         return gpio & 0x0f;
 259 }
 260
 261 static inline int gpio_valid(int gpio)
 262 {
 263         if (gpio < 0)
 264                 return -1;
 265         if (cpu_class_is_omap1() && OMAP_GPIO_IS_MPUIO(gpio)) {
 266                 if (gpio >= OMAP_MAX_GPIO_LINES + 16)
 267                         return -1;
 268                 return 0;
 269         }
 270         if (cpu_is_omap15xx() && gpio < 16)
 271                 return 0;
 272         if ((cpu_is_omap16xx()) && gpio < 64)
 273                 return 0;
 274         if (cpu_is_omap730() && gpio < 192)
 275                 return 0;
 276         if (cpu_is_omap24xx() && gpio < 128)
 277                 return 0;
 278         if (cpu_is_omap34xx() && gpio < 160)
 279                 return 0;
 280         return -1;
 281 }
 282
 283 static int check_gpio(int gpio)
 284 {
 285         if (unlikely(gpio_valid(gpio)) < 0) {
 286                 printk(KERN_ERR "omap-gpio: invalid GPIO %d\n", gpio);
 287                 dump_stack();
 288                 return -1;
 289         }
 290         return 0;
 291 }
 292
 293 static void _set_gpio_direction(struct gpio_bank *bank, int gpio, int is_input)
 294 {
 295         void __iomem *reg = bank->base;
 296         u32 l;
 297
 298         switch (bank->method) {
 299 #ifdef CONFIG_ARCH_OMAP1
 300         case METHOD_MPUIO:
 301                 reg += OMAP_MPUIO_IO_CNTL;
 302                 break;
 303 #endif
 304 #ifdef CONFIG_ARCH_OMAP15XX
 305         case METHOD_GPIO_1510:
 306                 reg += OMAP1510_GPIO_DIR_CONTROL;
 307                 break;
 308 #endif
 309 #ifdef CONFIG_ARCH_OMAP16XX
 310         case METHOD_GPIO_1610:
 311                 reg += OMAP1610_GPIO_DIRECTION;
 312                 break;
 313 #endif
 314 #ifdef CONFIG_ARCH_OMAP730
 315         case METHOD_GPIO_730:
 316                 reg += OMAP730_GPIO_DIR_CONTROL;
 317                 break;
 318 #endif
 319 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 320         case METHOD_GPIO_24XX:
 321                 reg += OMAP24XX_GPIO_OE;
 322                 break;
 323 #endif
 324         default:
 325                 WARN_ON(1);
 326                 return;
 327         }
 328         l = __raw_readl(reg);
 329         if (is_input)
 330                 l |= 1 << gpio;
 331         else
 332                 l &= ~(1 << gpio);
 333         __raw_writel(l, reg);
 334 }
 335
 336 void omap_set_gpio_direction(int gpio, int is_input)
 337 {
 338         struct gpio_bank *bank;
 339         unsigned long flags;
 340
 341         if (check_gpio(gpio) < 0)
 342                 return;
 343         bank = get_gpio_bank(gpio);
 344         spin_lock_irqsave(&bank->lock, flags);
 345         _set_gpio_direction(bank, get_gpio_index(gpio), is_input);
 346         spin_unlock_irqrestore(&bank->lock, flags);
 347 }
 348
 349 static void _set_gpio_dataout(struct gpio_bank *bank, int gpio, int enable)
 350 {
 351         void __iomem *reg = bank->base;
 352         u32 l = 0;
 353
 354         switch (bank->method) {
 355 #ifdef CONFIG_ARCH_OMAP1
 356         case METHOD_MPUIO:
 357                 reg += OMAP_MPUIO_OUTPUT;
 358                 l = __raw_readl(reg);
 359                 if (enable)
 360                         l |= 1 << gpio;
 361                 else
 362                         l &= ~(1 << gpio);
 363                 break;
 364 #endif
 365 #ifdef CONFIG_ARCH_OMAP15XX
 366         case METHOD_GPIO_1510:
 367                 reg += OMAP1510_GPIO_DATA_OUTPUT;
 368                 l = __raw_readl(reg);
 369                 if (enable)
 370                         l |= 1 << gpio;
 371                 else
 372                         l &= ~(1 << gpio);
 373                 break;
 374 #endif
 375 #ifdef CONFIG_ARCH_OMAP16XX
 376         case METHOD_GPIO_1610:
 377                 if (enable)
 378                         reg += OMAP1610_GPIO_SET_DATAOUT;
 379                 else
 380                         reg += OMAP1610_GPIO_CLEAR_DATAOUT;
 381                 l = 1 << gpio;
 382                 break;
 383 #endif
 384 #ifdef CONFIG_ARCH_OMAP730
 385         case METHOD_GPIO_730:
 386                 reg += OMAP730_GPIO_DATA_OUTPUT;
 387                 l = __raw_readl(reg);
 388                 if (enable)
 389                         l |= 1 << gpio;
 390                 else
 391                         l &= ~(1 << gpio);
 392                 break;
 393 #endif
 394 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 395         case METHOD_GPIO_24XX:
 396                 if (enable)
 397                         reg += OMAP24XX_GPIO_SETDATAOUT;
 398                 else
 399                         reg += OMAP24XX_GPIO_CLEARDATAOUT;
 400                 l = 1 << gpio;
 401                 break;
 402 #endif
 403         default:
 404                 WARN_ON(1);
 405                 return;
 406         }
 407         __raw_writel(l, reg);
 408 }
 409
 410 static int __omap_get_gpio_datain(int gpio)
 411 {
 412         struct gpio_bank *bank;
 413         void __iomem *reg;
 414
 415         if (check_gpio(gpio) < 0)
 416                 return -EINVAL;
 417         bank = get_gpio_bank(gpio);
 418         reg = bank->base;
 419         switch (bank->method) {
 420 #ifdef CONFIG_ARCH_OMAP1
 421         case METHOD_MPUIO:
 422                 reg += OMAP_MPUIO_INPUT_LATCH;
 423                 break;
 424 #endif
 425 #ifdef CONFIG_ARCH_OMAP15XX
 426         case METHOD_GPIO_1510:
 427                 reg += OMAP1510_GPIO_DATA_INPUT;
 428                 break;
 429 #endif
 430 #ifdef CONFIG_ARCH_OMAP16XX
 431         case METHOD_GPIO_1610:
 432                 reg += OMAP1610_GPIO_DATAIN;
 433                 break;
 434 #endif
 435 #ifdef CONFIG_ARCH_OMAP730
 436         case METHOD_GPIO_730:
 437                 reg += OMAP730_GPIO_DATA_INPUT;
 438                 break;
 439 #endif
 440 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 441         case METHOD_GPIO_24XX:
 442                 reg += OMAP24XX_GPIO_DATAIN;
 443                 break;
 444 #endif
 445         default:
 446                 return -EINVAL;
 447         }
 448         return (__raw_readl(reg)
 449                         & (1 << get_gpio_index(gpio))) != 0;
 450 }
 451
 452 #define MOD_REG_BIT(reg, bit_mask, set) \
 453 do {    \
 454         int l = __raw_readl(base + reg); \
 455         if (set) l |= bit_mask; \
 456         else l &= ~bit_mask; \
 457         __raw_writel(l, base + reg); \
 458 } while(0)
 459
 460 void omap_set_gpio_debounce(int gpio, int enable)
 461 {
 462         struct gpio_bank *bank;
 463         void __iomem *reg;
 464         u32 val, l = 1 << get_gpio_index(gpio);
 465
 466         if (cpu_class_is_omap1())
 467                 return;
 468
 469         bank = get_gpio_bank(gpio);
 470         reg = bank->base;
 471
 472         reg += OMAP24XX_GPIO_DEBOUNCE_EN;
 473         val = __raw_readl(reg);
 474
 475         if (enable && !(val & l))
 476                 val |= l;
 477         else if (!enable && val & l)
 478                 val &= ~l;
 479         else
 480                 return;
 481
 482         if (cpu_is_omap34xx())
 483                 enable ? clk_enable(bank->dbck) : clk_disable(bank->dbck);
 484
 485         __raw_writel(val, reg);
 486 }
 487 EXPORT_SYMBOL(omap_set_gpio_debounce);
 488
 489 void omap_set_gpio_debounce_time(int gpio, int enc_time)
 490 {
 491         struct gpio_bank *bank;
 492         void __iomem *reg;
 493
 494         if (cpu_class_is_omap1())
 495                 return;
 496
 497         bank = get_gpio_bank(gpio);
 498         reg = bank->base;
 499
 500         enc_time &= 0xff;
 501         reg += OMAP24XX_GPIO_DEBOUNCE_VAL;
 502         __raw_writel(enc_time, reg);
 503 }
 504 EXPORT_SYMBOL(omap_set_gpio_debounce_time);
 505
 506 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 507 static inline void set_24xx_gpio_triggering(struct gpio_bank *bank, int gpio,
 508                                                 int trigger)
 509 {
 510         void __iomem *base = bank->base;
 511         u32 gpio_bit = 1 << gpio;
 512
 513         MOD_REG_BIT(OMAP24XX_GPIO_LEVELDETECT0, gpio_bit,
 514                 trigger & IRQ_TYPE_LEVEL_LOW);
 515         MOD_REG_BIT(OMAP24XX_GPIO_LEVELDETECT1, gpio_bit,
 516                 trigger & IRQ_TYPE_LEVEL_HIGH);
 517         MOD_REG_BIT(OMAP24XX_GPIO_RISINGDETECT, gpio_bit,
 518                 trigger & IRQ_TYPE_EDGE_RISING);
 519         MOD_REG_BIT(OMAP24XX_GPIO_FALLINGDETECT, gpio_bit,
 520                 trigger & IRQ_TYPE_EDGE_FALLING);
 521
 522         if (likely(!(bank->non_wakeup_gpios & gpio_bit))) {
 523                 if (trigger != 0)
 524                         __raw_writel(1 << gpio, bank->base
 525                                         + OMAP24XX_GPIO_SETWKUENA);
 526                 else
 527                         __raw_writel(1 << gpio, bank->base
 528                                         + OMAP24XX_GPIO_CLEARWKUENA);
 529         } else {
 530                 if (trigger != 0)
 531                         bank->enabled_non_wakeup_gpios |= gpio_bit;
 532                 else
 533                         bank->enabled_non_wakeup_gpios &= ~gpio_bit;
 534         }
 535
 536         bank->level_mask =
 537                 __raw_readl(bank->base + OMAP24XX_GPIO_LEVELDETECT0) |
 538                 __raw_readl(bank->base + OMAP24XX_GPIO_LEVELDETECT1);
 539 }
 540 #endif
 541
 542 static int _set_gpio_triggering(struct gpio_bank *bank, int gpio, int trigger)
 543 {
 544         void __iomem *reg = bank->base;
 545         u32 l = 0;
 546
 547         switch (bank->method) {
 548 #ifdef CONFIG_ARCH_OMAP1
 549         case METHOD_MPUIO:
 550                 reg += OMAP_MPUIO_GPIO_INT_EDGE;
 551                 l = __raw_readl(reg);
 552                 if (trigger & IRQ_TYPE_EDGE_RISING)
 553                         l |= 1 << gpio;
 554                 else if (trigger & IRQ_TYPE_EDGE_FALLING)
 555                         l &= ~(1 << gpio);
 556                 else
 557                         goto bad;
 558                 break;
 559 #endif
 560 #ifdef CONFIG_ARCH_OMAP15XX
 561         case METHOD_GPIO_1510:
 562                 reg += OMAP1510_GPIO_INT_CONTROL;
 563                 l = __raw_readl(reg);
 564                 if (trigger & IRQ_TYPE_EDGE_RISING)
 565                         l |= 1 << gpio;
 566                 else if (trigger & IRQ_TYPE_EDGE_FALLING)
 567                         l &= ~(1 << gpio);
 568                 else
 569                         goto bad;
 570                 break;
 571 #endif
 572 #ifdef CONFIG_ARCH_OMAP16XX
 573         case METHOD_GPIO_1610:
 574                 if (gpio & 0x08)
 575                         reg += OMAP1610_GPIO_EDGE_CTRL2;
 576                 else
 577                         reg += OMAP1610_GPIO_EDGE_CTRL1;
 578                 gpio &= 0x07;
 579                 l = __raw_readl(reg);
 580                 l &= ~(3 << (gpio << 1));
 581                 if (trigger & IRQ_TYPE_EDGE_RISING)
 582                         l |= 2 << (gpio << 1);
 583                 if (trigger & IRQ_TYPE_EDGE_FALLING)
 584                         l |= 1 << (gpio << 1);
 585                 if (trigger)
 586                         /* Enable wake-up during idle for dynamic tick */
 587                         __raw_writel(1 << gpio, bank->base + OMAP1610_GPIO_SET_WAKEUPENA);
 588                 else
 589                         __raw_writel(1 << gpio, bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA);
 590                 break;
 591 #endif
 592 #ifdef CONFIG_ARCH_OMAP730
 593         case METHOD_GPIO_730:
 594                 reg += OMAP730_GPIO_INT_CONTROL;
 595                 l = __raw_readl(reg);
 596                 if (trigger & IRQ_TYPE_EDGE_RISING)
 597                         l |= 1 << gpio;
 598                 else if (trigger & IRQ_TYPE_EDGE_FALLING)
 599                         l &= ~(1 << gpio);
 600                 else
 601                         goto bad;
 602                 break;
 603 #endif
 604 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 605         case METHOD_GPIO_24XX:
 606                 set_24xx_gpio_triggering(bank, gpio, trigger);
 607                 break;
 608 #endif
 609         default:
 610                 goto bad;
 611         }
 612         __raw_writel(l, reg);
 613         return 0;
 614 bad:
 615         return -EINVAL;
 616 }
 617
 618 static int gpio_irq_type(unsigned irq, unsigned type)
 619 {
 620         struct gpio_bank *bank;
 621         unsigned gpio;
 622         int retval;
 623         unsigned long flags;
 624
 625         if (!cpu_class_is_omap2() && irq > IH_MPUIO_BASE)
 626                 gpio = OMAP_MPUIO(irq - IH_MPUIO_BASE);
 627         else
 628                 gpio = irq - IH_GPIO_BASE;
 629
 630         if (check_gpio(gpio) < 0)
 631                 return -EINVAL;
 632
 633         if (type & ~IRQ_TYPE_SENSE_MASK)
 634                 return -EINVAL;
 635
 636         /* OMAP1 allows only only edge triggering */
 637         if (!cpu_class_is_omap2()
 638                         && (type & (IRQ_TYPE_LEVEL_LOW|IRQ_TYPE_LEVEL_HIGH)))
 639                 return -EINVAL;
 640
 641         bank = get_irq_chip_data(irq);
 642         spin_lock_irqsave(&bank->lock, flags);
 643         retval = _set_gpio_triggering(bank, get_gpio_index(gpio), type);
 644         if (retval == 0) {
 645                 irq_desc[irq].status &= ~IRQ_TYPE_SENSE_MASK;
 646                 irq_desc[irq].status |= type;
 647         }
 648         spin_unlock_irqrestore(&bank->lock, flags);
 649
 650         if (type & (IRQ_TYPE_LEVEL_LOW | IRQ_TYPE_LEVEL_HIGH))
 651                 __set_irq_handler_unlocked(irq, handle_level_irq);
 652         else if (type & (IRQ_TYPE_EDGE_FALLING | IRQ_TYPE_EDGE_RISING))
 653                 __set_irq_handler_unlocked(irq, handle_edge_irq);
 654
 655         return retval;
 656 }
 657
 658 static void _clear_gpio_irqbank(struct gpio_bank *bank, int gpio_mask)
 659 {
 660         void __iomem *reg = bank->base;
 661
 662         switch (bank->method) {
 663 #ifdef CONFIG_ARCH_OMAP1
 664         case METHOD_MPUIO:
 665                 /* MPUIO irqstatus is reset by reading the status register,
 666                  * so do nothing here */
 667                 return;
 668 #endif
 669 #ifdef CONFIG_ARCH_OMAP15XX
 670         case METHOD_GPIO_1510:
 671                 reg += OMAP1510_GPIO_INT_STATUS;
 672                 break;
 673 #endif
 674 #ifdef CONFIG_ARCH_OMAP16XX
 675         case METHOD_GPIO_1610:
 676                 reg += OMAP1610_GPIO_IRQSTATUS1;
 677                 break;
 678 #endif
 679 #ifdef CONFIG_ARCH_OMAP730
 680         case METHOD_GPIO_730:
 681                 reg += OMAP730_GPIO_INT_STATUS;
 682                 break;
 683 #endif
 684 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 685         case METHOD_GPIO_24XX:
 686                 reg += OMAP24XX_GPIO_IRQSTATUS1;
 687                 break;
 688 #endif
 689         default:
 690                 WARN_ON(1);
 691                 return;
 692         }
 693         __raw_writel(gpio_mask, reg);
 694
 695         /* Workaround for clearing DSP GPIO interrupts to allow retention */
 696 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 697         if (cpu_is_omap24xx() || cpu_is_omap34xx())
 698                 __raw_writel(gpio_mask, bank->base + OMAP24XX_GPIO_IRQSTATUS2);
 699 #endif
 700 }
 701
 702 static inline void _clear_gpio_irqstatus(struct gpio_bank *bank, int gpio)
 703 {
 704         _clear_gpio_irqbank(bank, 1 << get_gpio_index(gpio));
 705 }
 706
 707 static u32 _get_gpio_irqbank_mask(struct gpio_bank *bank)
 708 {
 709         void __iomem *reg = bank->base;
 710         int inv = 0;
 711         u32 l;
 712         u32 mask;
 713
 714         switch (bank->method) {
 715 #ifdef CONFIG_ARCH_OMAP1
 716         case METHOD_MPUIO:
 717                 reg += OMAP_MPUIO_GPIO_MASKIT;
 718                 mask = 0xffff;
 719                 inv = 1;
 720                 break;
 721 #endif
 722 #ifdef CONFIG_ARCH_OMAP15XX
 723         case METHOD_GPIO_1510:
 724                 reg += OMAP1510_GPIO_INT_MASK;
 725                 mask = 0xffff;
 726                 inv = 1;
 727                 break;
 728 #endif
 729 #ifdef CONFIG_ARCH_OMAP16XX
 730         case METHOD_GPIO_1610:
 731                 reg += OMAP1610_GPIO_IRQENABLE1;
 732                 mask = 0xffff;
 733                 break;
 734 #endif
 735 #ifdef CONFIG_ARCH_OMAP730
 736         case METHOD_GPIO_730:
 737                 reg += OMAP730_GPIO_INT_MASK;
 738                 mask = 0xffffffff;
 739                 inv = 1;
 740                 break;
 741 #endif
 742 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 743         case METHOD_GPIO_24XX:
 744                 reg += OMAP24XX_GPIO_IRQENABLE1;
 745                 mask = 0xffffffff;
 746                 break;
 747 #endif
 748         default:
 749                 WARN_ON(1);
 750                 return 0;
 751         }
 752
 753         l = __raw_readl(reg);
 754         if (inv)
 755                 l = ~l;
 756         l &= mask;
 757         return l;
 758 }
 759
 760 static void _enable_gpio_irqbank(struct gpio_bank *bank, int gpio_mask, int enable)
 761 {
 762         void __iomem *reg = bank->base;
 763         u32 l;
 764
 765         switch (bank->method) {
 766 #ifdef CONFIG_ARCH_OMAP1
 767         case METHOD_MPUIO:
 768                 reg += OMAP_MPUIO_GPIO_MASKIT;
 769                 l = __raw_readl(reg);
 770                 if (enable)
 771                         l &= ~(gpio_mask);
 772                 else
 773                         l |= gpio_mask;
 774                 break;
 775 #endif
 776 #ifdef CONFIG_ARCH_OMAP15XX
 777         case METHOD_GPIO_1510:
 778                 reg += OMAP1510_GPIO_INT_MASK;
 779                 l = __raw_readl(reg);
 780                 if (enable)
 781                         l &= ~(gpio_mask);
 782                 else
 783                         l |= gpio_mask;
 784                 break;
 785 #endif
 786 #ifdef CONFIG_ARCH_OMAP16XX
 787         case METHOD_GPIO_1610:
 788                 if (enable)
 789                         reg += OMAP1610_GPIO_SET_IRQENABLE1;
 790                 else
 791                         reg += OMAP1610_GPIO_CLEAR_IRQENABLE1;
 792                 l = gpio_mask;
 793                 break;
 794 #endif
 795 #ifdef CONFIG_ARCH_OMAP730
 796         case METHOD_GPIO_730:
 797                 reg += OMAP730_GPIO_INT_MASK;
 798                 l = __raw_readl(reg);
 799                 if (enable)
 800                         l &= ~(gpio_mask);
 801                 else
 802                         l |= gpio_mask;
 803                 break;
 804 #endif
 805 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 806         case METHOD_GPIO_24XX:
 807                 if (enable)
 808                         reg += OMAP24XX_GPIO_SETIRQENABLE1;
 809                 else
 810                         reg += OMAP24XX_GPIO_CLEARIRQENABLE1;
 811                 l = gpio_mask;
 812                 break;
 813 #endif
 814         default:
 815                 WARN_ON(1);
 816                 return;
 817         }
 818         __raw_writel(l, reg);
 819 }
 820
 821 static inline void _set_gpio_irqenable(struct gpio_bank *bank, int gpio, int enable)
 822 {
 823         _enable_gpio_irqbank(bank, 1 << get_gpio_index(gpio), enable);
 824 }
 825
 826 /*
 827  * Note that ENAWAKEUP needs to be enabled in GPIO_SYSCONFIG register.
 828  * 1510 does not seem to have a wake-up register. If JTAG is connected
 829  * to the target, system will wake up always on GPIO events. While
 830  * system is running all registered GPIO interrupts need to have wake-up
 831  * enabled. When system is suspended, only selected GPIO interrupts need
 832  * to have wake-up enabled.
 833  */
 834 static int _set_gpio_wakeup(struct gpio_bank *bank, int gpio, int enable)
 835 {
 836         unsigned long flags;
 837
 838         switch (bank->method) {
 839 #ifdef CONFIG_ARCH_OMAP16XX
 840         case METHOD_MPUIO:
 841         case METHOD_GPIO_1610:
 842                 spin_lock_irqsave(&bank->lock, flags);
 843                 if (enable) {
 844                         bank->suspend_wakeup |= (1 << gpio);
 845                         enable_irq_wake(bank->irq);
 846                 } else {
 847                         disable_irq_wake(bank->irq);
 848                         bank->suspend_wakeup &= ~(1 << gpio);
 849                 }
 850                 spin_unlock_irqrestore(&bank->lock, flags);
 851                 return 0;
 852 #endif
 853 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 854         case METHOD_GPIO_24XX:
 855                 if (bank->non_wakeup_gpios & (1 << gpio)) {
 856                         printk(KERN_ERR "Unable to modify wakeup on "
 857                                         "non-wakeup GPIO%d\n",
 858                                         (bank - gpio_bank) * 32 + gpio);
 859                         return -EINVAL;
 860                 }
 861                 spin_lock_irqsave(&bank->lock, flags);
 862                 if (enable) {
 863                         bank->suspend_wakeup |= (1 << gpio);
 864                         enable_irq_wake(bank->irq);
 865                 } else {
 866                         disable_irq_wake(bank->irq);
 867                         bank->suspend_wakeup &= ~(1 << gpio);
 868                 }
 869                 spin_unlock_irqrestore(&bank->lock, flags);
 870                 return 0;
 871 #endif
 872         default:
 873                 printk(KERN_ERR "Can't enable GPIO wakeup for method %i\n",
 874                        bank->method);
 875                 return -EINVAL;
 876         }
 877 }
 878
 879 static void _reset_gpio(struct gpio_bank *bank, int gpio)
 880 {
 881         _set_gpio_direction(bank, get_gpio_index(gpio), 1);
 882         _set_gpio_irqenable(bank, gpio, 0);
 883         _clear_gpio_irqstatus(bank, gpio);
 884         _set_gpio_triggering(bank, get_gpio_index(gpio), IRQ_TYPE_NONE);
 885 }
 886
 887 /* Use disable_irq_wake() and enable_irq_wake() functions from drivers */
 888 static int gpio_wake_enable(unsigned int irq, unsigned int enable)
 889 {
 890         unsigned int gpio = irq - IH_GPIO_BASE;
 891         struct gpio_bank *bank;
 892         int retval;
 893
 894         if (check_gpio(gpio) < 0)
 895                 return -ENODEV;
 896         bank = get_irq_chip_data(irq);
 897         retval = _set_gpio_wakeup(bank, get_gpio_index(gpio), enable);
 898
 899         return retval;
 900 }
 901
 902 int omap_request_gpio(int gpio)
 903 {
 904         struct gpio_bank *bank;
 905         unsigned long flags;
 906         int status;
 907
 908         if (check_gpio(gpio) < 0)
 909                 return -EINVAL;
 910
 911         status = gpio_request(gpio, NULL);
 912         if (status < 0)
 913                 return status;
 914
 915         bank = get_gpio_bank(gpio);
 916         spin_lock_irqsave(&bank->lock, flags);
 917
 918         /* Set trigger to none. You need to enable the desired trigger with
 919          * request_irq() or set_irq_type().
 920          */
 921         _set_gpio_triggering(bank, get_gpio_index(gpio), IRQ_TYPE_NONE);
 922
 923 #ifdef CONFIG_ARCH_OMAP15XX
 924         if (bank->method == METHOD_GPIO_1510) {
 925                 void __iomem *reg;
 926
 927                 /* Claim the pin for MPU */
 928                 reg = bank->base + OMAP1510_GPIO_PIN_CONTROL;
 929                 __raw_writel(__raw_readl(reg) | (1 << get_gpio_index(gpio)), reg);
 930         }
 931 #endif
 932         spin_unlock_irqrestore(&bank->lock, flags);
 933
 934         return 0;
 935 }
 936
 937 void omap_free_gpio(int gpio)
 938 {
 939         struct gpio_bank *bank;
 940         unsigned long flags;
 941
 942         if (check_gpio(gpio) < 0)
 943                 return;
 944         bank = get_gpio_bank(gpio);
 945         spin_lock_irqsave(&bank->lock, flags);
 946         if (unlikely(!gpiochip_is_requested(&bank->chip,
 947                                 get_gpio_index(gpio)))) {
 948                 spin_unlock_irqrestore(&bank->lock, flags);
 949                 printk(KERN_ERR "omap-gpio: GPIO %d wasn't reserved!\n", gpio);
 950                 dump_stack();
 951                 return;
 952         }
 953 #ifdef CONFIG_ARCH_OMAP16XX
 954         if (bank->method == METHOD_GPIO_1610) {
 955                 /* Disable wake-up during idle for dynamic tick */
 956                 void __iomem *reg = bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA;
 957                 __raw_writel(1 << get_gpio_index(gpio), reg);
 958         }
 959 #endif
 960 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 961         if (bank->method == METHOD_GPIO_24XX) {
 962                 /* Disable wake-up during idle for dynamic tick */
 963                 void __iomem *reg = bank->base + OMAP24XX_GPIO_CLEARWKUENA;
 964                 __raw_writel(1 << get_gpio_index(gpio), reg);
 965         }
 966 #endif
 967         _reset_gpio(bank, gpio);
 968         spin_unlock_irqrestore(&bank->lock, flags);
 969         gpio_free(gpio);
 970 }
 971
 972 /*
 973  * We need to unmask the GPIO bank interrupt as soon as possible to
 974  * avoid missing GPIO interrupts for other lines in the bank.
 975  * Then we need to mask-read-clear-unmask the triggered GPIO lines
 976  * in the bank to avoid missing nested interrupts for a GPIO line.
 977  * If we wait to unmask individual GPIO lines in the bank after the
 978  * line's interrupt handler has been run, we may miss some nested
 979  * interrupts.
 980  */
 981 static void gpio_irq_handler(unsigned int irq, struct irq_desc *desc)
 982 {
 983         void __iomem *isr_reg = NULL;
 984         u32 isr;
 985         unsigned int gpio_irq;
 986         struct gpio_bank *bank;
 987         u32 retrigger = 0;
 988         int unmasked = 0;
 989
 990         desc->chip->ack(irq);
 991
 992         bank = get_irq_data(irq);
 993 #ifdef CONFIG_ARCH_OMAP1
 994         if (bank->method == METHOD_MPUIO)
 995                 isr_reg = bank->base + OMAP_MPUIO_GPIO_INT;
 996 #endif
 997 #ifdef CONFIG_ARCH_OMAP15XX
 998         if (bank->method == METHOD_GPIO_1510)
 999                 isr_reg = bank->base + OMAP1510_GPIO_INT_STATUS;
1000 #endif
1001 #if defined(CONFIG_ARCH_OMAP16XX)
1002         if (bank->method == METHOD_GPIO_1610)
1003                 isr_reg = bank->base + OMAP1610_GPIO_IRQSTATUS1;
1004 #endif
1005 #ifdef CONFIG_ARCH_OMAP730
1006         if (bank->method == METHOD_GPIO_730)
1007                 isr_reg = bank->base + OMAP730_GPIO_INT_STATUS;
1008 #endif
1009 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1010         if (bank->method == METHOD_GPIO_24XX)
1011                 isr_reg = bank->base + OMAP24XX_GPIO_IRQSTATUS1;
1012 #endif
1013         while(1) {
1014                 u32 isr_saved, level_mask = 0;
1015                 u32 enabled;
1016
1017                 enabled = _get_gpio_irqbank_mask(bank);
1018                 isr_saved = isr = __raw_readl(isr_reg) & enabled;
1019
1020                 if (cpu_is_omap15xx() && (bank->method == METHOD_MPUIO))
1021                         isr &= 0x0000ffff;
1022
1023                 if (cpu_class_is_omap2()) {
1024                         level_mask = bank->level_mask & enabled;
1025                 }
1026
1027                 /* clear edge sensitive interrupts before handler(s) are
1028                 called so that we don't miss any interrupt occurred while
1029                 executing them */
1030                 _enable_gpio_irqbank(bank, isr_saved & ~level_mask, 0);
1031                 _clear_gpio_irqbank(bank, isr_saved & ~level_mask);
1032                 _enable_gpio_irqbank(bank, isr_saved & ~level_mask, 1);
1033
1034                 /* if there is only edge sensitive GPIO pin interrupts
1035                 configured, we could unmask GPIO bank interrupt immediately */
1036                 if (!level_mask && !unmasked) {
1037                         unmasked = 1;
1038                         desc->chip->unmask(irq);
1039                 }
1040
1041                 isr |= retrigger;
1042                 retrigger = 0;
1043                 if (!isr)
1044                         break;
1045
1046                 gpio_irq = bank->virtual_irq_start;
1047                 for (; isr != 0; isr >>= 1, gpio_irq++) {
1048                         if (!(isr & 1))
1049                                 continue;
1050
1051                         generic_handle_irq(gpio_irq);
1052                 }
1053         }
1054         /* if bank has any level sensitive GPIO pin interrupt
1055         configured, we must unmask the bank interrupt only after
1056         handler(s) are executed in order to avoid spurious bank
1057         interrupt */
1058         if (!unmasked)
1059                 desc->chip->unmask(irq);
1060
1061 }
1062
1063 static void gpio_irq_shutdown(unsigned int irq)
1064 {
1065         unsigned int gpio = irq - IH_GPIO_BASE;
1066         struct gpio_bank *bank = get_irq_chip_data(irq);
1067
1068         _reset_gpio(bank, gpio);
1069 }
1070
1071 static void gpio_ack_irq(unsigned int irq)
1072 {
1073         unsigned int gpio = irq - IH_GPIO_BASE;
1074         struct gpio_bank *bank = get_irq_chip_data(irq);
1075
1076         _clear_gpio_irqstatus(bank, gpio);
1077 }
1078
1079 static void gpio_mask_irq(unsigned int irq)
1080 {
1081         unsigned int gpio = irq - IH_GPIO_BASE;
1082         struct gpio_bank *bank = get_irq_chip_data(irq);
1083
1084         _set_gpio_irqenable(bank, gpio, 0);
1085 }
1086
1087 static void gpio_unmask_irq(unsigned int irq)
1088 {
1089         unsigned int gpio = irq - IH_GPIO_BASE;
1090         struct gpio_bank *bank = get_irq_chip_data(irq);
1091         unsigned int irq_mask = 1 << get_gpio_index(gpio);
1092
1093         /* For level-triggered GPIOs, the clearing must be done after
1094          * the HW source is cleared, thus after the handler has run */
1095         if (bank->level_mask & irq_mask) {
1096                 _set_gpio_irqenable(bank, gpio, 0);
1097                 _clear_gpio_irqstatus(bank, gpio);
1098         }
1099
1100         _set_gpio_irqenable(bank, gpio, 1);
1101 }
1102
1103 static struct irq_chip gpio_irq_chip = {
1104         .name           = "GPIO",
1105         .shutdown       = gpio_irq_shutdown,
1106         .ack            = gpio_ack_irq,
1107         .mask           = gpio_mask_irq,
1108         .unmask         = gpio_unmask_irq,
1109         .set_type       = gpio_irq_type,
1110         .set_wake       = gpio_wake_enable,
1111 };
1112
1113 /*---------------------------------------------------------------------*/
1114
1115 #ifdef CONFIG_ARCH_OMAP1
1116
1117 /* MPUIO uses the always-on 32k clock */
1118
1119 static void mpuio_ack_irq(unsigned int irq)
1120 {
1121         /* The ISR is reset automatically, so do nothing here. */
1122 }
1123
1124 static void mpuio_mask_irq(unsigned int irq)
1125 {
1126         unsigned int gpio = OMAP_MPUIO(irq - IH_MPUIO_BASE);
1127         struct gpio_bank *bank = get_irq_chip_data(irq);
1128
1129         _set_gpio_irqenable(bank, gpio, 0);
1130 }
1131
1132 static void mpuio_unmask_irq(unsigned int irq)
1133 {
1134         unsigned int gpio = OMAP_MPUIO(irq - IH_MPUIO_BASE);
1135         struct gpio_bank *bank = get_irq_chip_data(irq);
1136
1137         _set_gpio_irqenable(bank, gpio, 1);
1138 }
1139
1140 static struct irq_chip mpuio_irq_chip = {
1141         .name           = "MPUIO",
1142         .ack            = mpuio_ack_irq,
1143         .mask           = mpuio_mask_irq,
1144         .unmask         = mpuio_unmask_irq,
1145         .set_type       = gpio_irq_type,
1146 #ifdef CONFIG_ARCH_OMAP16XX
1147         /* REVISIT: assuming only 16xx supports MPUIO wake events */
1148         .set_wake       = gpio_wake_enable,
1149 #endif
1150 };
1151
1152
1153 #define bank_is_mpuio(bank)     ((bank)->method == METHOD_MPUIO)
1154
1155
1156 #ifdef CONFIG_ARCH_OMAP16XX
1157
1158 #include <linux/platform_device.h>
1159
1160 static int omap_mpuio_suspend_late(struct platform_device *pdev, pm_message_t mesg)
1161 {
1162         struct gpio_bank        *bank = platform_get_drvdata(pdev);
1163         void __iomem            *mask_reg = bank->base + OMAP_MPUIO_GPIO_MASKIT;
1164         unsigned long           flags;
1165
1166         spin_lock_irqsave(&bank->lock, flags);
1167         bank->saved_wakeup = __raw_readl(mask_reg);
1168         __raw_writel(0xffff & ~bank->suspend_wakeup, mask_reg);
1169         spin_unlock_irqrestore(&bank->lock, flags);
1170
1171         return 0;
1172 }
1173
1174 static int omap_mpuio_resume_early(struct platform_device *pdev)
1175 {
1176         struct gpio_bank        *bank = platform_get_drvdata(pdev);
1177         void __iomem            *mask_reg = bank->base + OMAP_MPUIO_GPIO_MASKIT;
1178         unsigned long           flags;
1179
1180         spin_lock_irqsave(&bank->lock, flags);
1181         __raw_writel(bank->saved_wakeup, mask_reg);
1182         spin_unlock_irqrestore(&bank->lock, flags);
1183
1184         return 0;
1185 }
1186
1187 /* use platform_driver for this, now that there's no longer any
1188  * point to sys_device (other than not disturbing old code).
1189  */
1190 static struct platform_driver omap_mpuio_driver = {
1191         .suspend_late   = omap_mpuio_suspend_late,
1192         .resume_early   = omap_mpuio_resume_early,
1193         .driver         = {
1194                 .name   = "mpuio",
1195         },
1196 };
1197
1198 static struct platform_device omap_mpuio_device = {
1199         .name           = "mpuio",
1200         .id             = -1,
1201         .dev = {
1202                 .driver = &omap_mpuio_driver.driver,
1203         }
1204         /* could list the /proc/iomem resources */
1205 };
1206
1207 static inline void mpuio_init(void)
1208 {
1209         platform_set_drvdata(&omap_mpuio_device, &gpio_bank_1610[0]);
1210
1211         if (platform_driver_register(&omap_mpuio_driver) == 0)
1212                 (void) platform_device_register(&omap_mpuio_device);
1213 }
1214
1215 #else
1216 static inline void mpuio_init(void) {}
1217 #endif  /* 16xx */
1218
1219 #else
1220
1221 extern struct irq_chip mpuio_irq_chip;
1222
1223 #define bank_is_mpuio(bank)     0
1224 static inline void mpuio_init(void) {}
1225
1226 #endif
1227
1228 /*---------------------------------------------------------------------*/
1229
1230 /* REVISIT these are stupid implementations!  replace by ones that
1231  * don't switch on METHOD_* and which mostly avoid spinlocks
1232  */
1233
1234 static int gpio_input(struct gpio_chip *chip, unsigned offset)
1235 {
1236         struct gpio_bank *bank;
1237         unsigned long flags;
1238
1239         bank = container_of(chip, struct gpio_bank, chip);
1240         spin_lock_irqsave(&bank->lock, flags);
1241         _set_gpio_direction(bank, offset, 1);
1242         spin_unlock_irqrestore(&bank->lock, flags);
1243         return 0;
1244 }
1245
1246 static int gpio_get(struct gpio_chip *chip, unsigned offset)
1247 {
1248         return __omap_get_gpio_datain(chip->base + offset);
1249 }
1250
1251 static int gpio_output(struct gpio_chip *chip, unsigned offset, int value)
1252 {
1253         struct gpio_bank *bank;
1254         unsigned long flags;
1255
1256         bank = container_of(chip, struct gpio_bank, chip);
1257         spin_lock_irqsave(&bank->lock, flags);
1258         _set_gpio_dataout(bank, offset, value);
1259         _set_gpio_direction(bank, offset, 0);
1260         spin_unlock_irqrestore(&bank->lock, flags);
1261         return 0;
1262 }
1263
1264 static void gpio_set(struct gpio_chip *chip, unsigned offset, int value)
1265 {
1266         struct gpio_bank *bank;
1267         unsigned long flags;
1268
1269         bank = container_of(chip, struct gpio_bank, chip);
1270         spin_lock_irqsave(&bank->lock, flags);
1271         _set_gpio_dataout(bank, offset, value);
1272         spin_unlock_irqrestore(&bank->lock, flags);
1273 }
1274
1275 static int gpio_2irq(struct gpio_chip *chip, unsigned offset)
1276 {
1277         struct gpio_bank *bank;
1278
1279         bank = container_of(chip, struct gpio_bank, chip);
1280         return bank->virtual_irq_start + offset;
1281 }
1282
1283 /*---------------------------------------------------------------------*/
1284
1285 static int initialized;
1286 #if !defined(CONFIG_ARCH_OMAP3)
1287 static struct clk * gpio_ick;
1288 #endif
1289
1290 #if defined(CONFIG_ARCH_OMAP2)
1291 static struct clk * gpio_fck;
1292 #endif
1293
1294 #if defined(CONFIG_ARCH_OMAP2430)
1295 static struct clk * gpio5_ick;
1296 static struct clk * gpio5_fck;
1297 #endif
1298
1299 #if defined(CONFIG_ARCH_OMAP3)
1300 static struct clk *gpio_iclks[OMAP34XX_NR_GPIOS];
1301 #endif
1302
1303 /* This lock class tells lockdep that GPIO irqs are in a different
1304  * category than their parents, so it won't report false recursion.
1305  */
1306 static struct lock_class_key gpio_lock_class;
1307
1308 static int __init _omap_gpio_init(void)
1309 {
1310         int i;
1311         int gpio = 0;
1312         struct gpio_bank *bank;
1313         char clk_name[11];
1314
1315         initialized = 1;
1316
1317 #if defined(CONFIG_ARCH_OMAP1)
1318         if (cpu_is_omap15xx()) {
1319                 gpio_ick = clk_get(NULL, "arm_gpio_ck");
1320                 if (IS_ERR(gpio_ick))
1321                         printk("Could not get arm_gpio_ck\n");
1322                 else
1323                         clk_enable(gpio_ick);
1324         }
1325 #endif
1326 #if defined(CONFIG_ARCH_OMAP2)
1327         if (cpu_class_is_omap2()) {
1328                 gpio_ick = clk_get(NULL, "gpios_ick");
1329                 if (IS_ERR(gpio_ick))
1330                         printk("Could not get gpios_ick\n");
1331                 else
1332                         clk_enable(gpio_ick);
1333                 gpio_fck = clk_get(NULL, "gpios_fck");
1334                 if (IS_ERR(gpio_fck))
1335                         printk("Could not get gpios_fck\n");
1336                 else
1337                         clk_enable(gpio_fck);
1338
1339                 /*
1340                  * On 2430 & 3430 GPIO 5 uses CORE L4 ICLK
1341                  */
1342 #if defined(CONFIG_ARCH_OMAP2430)
1343                 if (cpu_is_omap2430()) {
1344                         gpio5_ick = clk_get(NULL, "gpio5_ick");
1345                         if (IS_ERR(gpio5_ick))
1346                                 printk("Could not get gpio5_ick\n");
1347                         else
1348                                 clk_enable(gpio5_ick);
1349                         gpio5_fck = clk_get(NULL, "gpio5_fck");
1350                         if (IS_ERR(gpio5_fck))
1351                                 printk("Could not get gpio5_fck\n");
1352                         else
1353                                 clk_enable(gpio5_fck);
1354                 }
1355 #endif
1356         }
1357 #endif
1358
1359 #if defined(CONFIG_ARCH_OMAP3)
1360         if (cpu_is_omap34xx()) {
1361                 for (i = 0; i < OMAP34XX_NR_GPIOS; i++) {
1362                         sprintf(clk_name, "gpio%d_ick", i + 1);
1363                         gpio_iclks[i] = clk_get(NULL, clk_name);
1364                         if (IS_ERR(gpio_iclks[i]))
1365                                 printk(KERN_ERR "Could not get %s\n", clk_name);
1366                         else
1367                                 clk_enable(gpio_iclks[i]);
1368                 }
1369         }
1370 #endif
1371
1372
1373 #ifdef CONFIG_ARCH_OMAP15XX
1374         if (cpu_is_omap15xx()) {
1375                 printk(KERN_INFO "OMAP1510 GPIO hardware\n");
1376                 gpio_bank_count = 2;
1377                 gpio_bank = gpio_bank_1510;
1378         }
1379 #endif
1380 #if defined(CONFIG_ARCH_OMAP16XX)
1381         if (cpu_is_omap16xx()) {
1382                 u32 rev;
1383
1384                 gpio_bank_count = 5;
1385                 gpio_bank = gpio_bank_1610;
1386                 rev = __raw_readw(gpio_bank[1].base + OMAP1610_GPIO_REVISION);
1387                 printk(KERN_INFO "OMAP GPIO hardware version %d.%d\n",
1388                        (rev >> 4) & 0x0f, rev & 0x0f);
1389         }
1390 #endif
1391 #ifdef CONFIG_ARCH_OMAP730
1392         if (cpu_is_omap730()) {
1393                 printk(KERN_INFO "OMAP730 GPIO hardware\n");
1394                 gpio_bank_count = 7;
1395                 gpio_bank = gpio_bank_730;
1396         }
1397 #endif
1398
1399 #ifdef CONFIG_ARCH_OMAP24XX
1400         if (cpu_is_omap242x()) {
1401                 int rev;
1402
1403                 gpio_bank_count = 4;
1404                 gpio_bank = gpio_bank_242x;
1405                 rev = __raw_readl(gpio_bank[0].base + OMAP24XX_GPIO_REVISION);
1406                 printk(KERN_INFO "OMAP242x GPIO hardware version %d.%d\n",
1407                         (rev >> 4) & 0x0f, rev & 0x0f);
1408         }
1409         if (cpu_is_omap243x()) {
1410                 int rev;
1411
1412                 gpio_bank_count = 5;
1413                 gpio_bank = gpio_bank_243x;
1414                 rev = __raw_readl(gpio_bank[0].base + OMAP24XX_GPIO_REVISION);
1415                 printk(KERN_INFO "OMAP243x GPIO hardware version %d.%d\n",
1416                         (rev >> 4) & 0x0f, rev & 0x0f);
1417         }
1418 #endif
1419 #ifdef CONFIG_ARCH_OMAP34XX
1420         if (cpu_is_omap34xx()) {
1421                 int rev;
1422
1423                 gpio_bank_count = OMAP34XX_NR_GPIOS;
1424                 gpio_bank = gpio_bank_34xx;
1425                 rev = __raw_readl(gpio_bank[0].base + OMAP24XX_GPIO_REVISION);
1426                 printk(KERN_INFO "OMAP34xx GPIO hardware version %d.%d\n",
1427                         (rev >> 4) & 0x0f, rev & 0x0f);
1428         }
1429 #endif
1430         for (i = 0; i < gpio_bank_count; i++) {
1431                 int j, gpio_count = 16;
1432
1433                 bank = &gpio_bank[i];
1434                 spin_lock_init(&bank->lock);
1435                 if (bank_is_mpuio(bank))
1436                         __raw_writew(0xffff, bank->base + OMAP_MPUIO_GPIO_MASKIT);
1437                 if (cpu_is_omap15xx() && bank->method == METHOD_GPIO_1510) {
1438                         __raw_writew(0xffff, bank->base + OMAP1510_GPIO_INT_MASK);
1439                         __raw_writew(0x0000, bank->base + OMAP1510_GPIO_INT_STATUS);
1440                 }
1441                 if (cpu_is_omap16xx() && bank->method == METHOD_GPIO_1610) {
1442                         __raw_writew(0x0000, bank->base + OMAP1610_GPIO_IRQENABLE1);
1443                         __raw_writew(0xffff, bank->base + OMAP1610_GPIO_IRQSTATUS1);
1444                         __raw_writew(0x0014, bank->base + OMAP1610_GPIO_SYSCONFIG);
1445                 }
1446                 if (cpu_is_omap730() && bank->method == METHOD_GPIO_730) {
1447                         __raw_writel(0xffffffff, bank->base + OMAP730_GPIO_INT_MASK);
1448                         __raw_writel(0x00000000, bank->base + OMAP730_GPIO_INT_STATUS);
1449
1450                         gpio_count = 32; /* 730 has 32-bit GPIOs */
1451                 }
1452
1453 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1454                 if (bank->method == METHOD_GPIO_24XX) {
1455                         static const u32 non_wakeup_gpios[] = {
1456                                 0xe203ffc0, 0x08700040
1457                         };
1458
1459                         __raw_writel(0x00000000, bank->base + OMAP24XX_GPIO_IRQENABLE1);
1460                         __raw_writel(0xffffffff, bank->base + OMAP24XX_GPIO_IRQSTATUS1);
1461                         __raw_writew(0x0015, bank->base + OMAP24XX_GPIO_SYSCONFIG);
1462
1463                         /* Initialize interface clock ungated, module enabled */
1464                         __raw_writel(0, bank->base + OMAP24XX_GPIO_CTRL);
1465                         if (i < ARRAY_SIZE(non_wakeup_gpios))
1466                                 bank->non_wakeup_gpios = non_wakeup_gpios[i];
1467                         gpio_count = 32;
1468                 }
1469 #endif
1470
1471                 /* REVISIT eventually switch from OMAP-specific gpio structs
1472                  * over to the generic ones
1473                  */
1474                 bank->chip.direction_input = gpio_input;
1475                 bank->chip.get = gpio_get;
1476                 bank->chip.direction_output = gpio_output;
1477                 bank->chip.set = gpio_set;
1478                 bank->chip.to_irq = gpio_2irq;
1479                 if (bank_is_mpuio(bank)) {
1480                         bank->chip.label = "mpuio";
1481 #ifdef CONFIG_ARCH_OMAP16XX
1482                         bank->chip.dev = &omap_mpuio_device.dev;
1483 #endif
1484                         bank->chip.base = OMAP_MPUIO(0);
1485                 } else {
1486                         bank->chip.label = "gpio";
1487                         bank->chip.base = gpio;
1488                         gpio += gpio_count;
1489                 }
1490                 bank->chip.ngpio = gpio_count;
1491
1492                 gpiochip_add(&bank->chip);
1493
1494                 for (j = bank->virtual_irq_start;
1495                      j < bank->virtual_irq_start + gpio_count; j++) {
1496                         lockdep_set_class(&irq_desc[j].lock, &gpio_lock_class);
1497                         set_irq_chip_data(j, bank);
1498                         if (bank_is_mpuio(bank))
1499                                 set_irq_chip(j, &mpuio_irq_chip);
1500                         else
1501                                 set_irq_chip(j, &gpio_irq_chip);
1502                         set_irq_handler(j, handle_simple_irq);
1503                         set_irq_flags(j, IRQF_VALID);
1504                 }
1505                 set_irq_chained_handler(bank->irq, gpio_irq_handler);
1506                 set_irq_data(bank->irq, bank);
1507
1508                 if (cpu_is_omap34xx()) {
1509                         sprintf(clk_name, "gpio%d_dbck", i + 1);
1510                         bank->dbck = clk_get(NULL, clk_name);
1511                         if (IS_ERR(bank->dbck))
1512                                 printk(KERN_ERR "Could not get %s\n", clk_name);
1513                 }
1514         }
1515
1516         /* Enable system clock for GPIO module.
1517          * The CAM_CLK_CTRL *is* really the right place. */
1518         if (cpu_is_omap16xx())
1519                 omap_writel(omap_readl(ULPD_CAM_CLK_CTRL) | 0x04, ULPD_CAM_CLK_CTRL);
1520
1521         /* Enable autoidle for the OCP interface */
1522         if (cpu_is_omap24xx())
1523                 omap_writel(1 << 0, 0x48019010);
1524         if (cpu_is_omap34xx())
1525                 omap_writel(1 << 0, 0x48306814);
1526
1527         return 0;
1528 }
1529
1530 #if defined(CONFIG_ARCH_OMAP16XX) || defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1531 static int omap_gpio_suspend(struct sys_device *dev, pm_message_t mesg)
1532 {
1533         int i;
1534
1535         if (!cpu_class_is_omap2() && !cpu_is_omap16xx())
1536                 return 0;
1537
1538         for (i = 0; i < gpio_bank_count; i++) {
1539                 struct gpio_bank *bank = &gpio_bank[i];
1540                 void __iomem *wake_status;
1541                 void __iomem *wake_clear;
1542                 void __iomem *wake_set;
1543                 unsigned long flags;
1544
1545                 switch (bank->method) {
1546 #ifdef CONFIG_ARCH_OMAP16XX
1547                 case METHOD_GPIO_1610:
1548                         wake_status = bank->base + OMAP1610_GPIO_WAKEUPENABLE;
1549                         wake_clear = bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA;
1550                         wake_set = bank->base + OMAP1610_GPIO_SET_WAKEUPENA;
1551                         break;
1552 #endif
1553 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1554                 case METHOD_GPIO_24XX:
1555                         wake_status = bank->base + OMAP24XX_GPIO_WAKE_EN;
1556                         wake_clear = bank->base + OMAP24XX_GPIO_CLEARWKUENA;
1557                         wake_set = bank->base + OMAP24XX_GPIO_SETWKUENA;
1558                         break;
1559 #endif
1560                 default:
1561                         continue;
1562                 }
1563
1564                 spin_lock_irqsave(&bank->lock, flags);
1565                 bank->saved_wakeup = __raw_readl(wake_status);
1566                 __raw_writel(0xffffffff, wake_clear);
1567                 __raw_writel(bank->suspend_wakeup, wake_set);
1568                 spin_unlock_irqrestore(&bank->lock, flags);
1569         }
1570
1571         return 0;
1572 }
1573
1574 static int omap_gpio_resume(struct sys_device *dev)
1575 {
1576         int i;
1577
1578         if (!cpu_class_is_omap2() && !cpu_is_omap16xx())
1579                 return 0;
1580
1581         for (i = 0; i < gpio_bank_count; i++) {
1582                 struct gpio_bank *bank = &gpio_bank[i];
1583                 void __iomem *wake_clear;
1584                 void __iomem *wake_set;
1585                 unsigned long flags;
1586
1587                 switch (bank->method) {
1588 #ifdef CONFIG_ARCH_OMAP16XX
1589                 case METHOD_GPIO_1610:
1590                         wake_clear = bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA;
1591                         wake_set = bank->base + OMAP1610_GPIO_SET_WAKEUPENA;
1592                         break;
1593 #endif
1594 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1595                 case METHOD_GPIO_24XX:
1596                         wake_clear = bank->base + OMAP24XX_GPIO_CLEARWKUENA;
1597                         wake_set = bank->base + OMAP24XX_GPIO_SETWKUENA;
1598                         break;
1599 #endif
1600                 default:
1601                         continue;
1602                 }
1603
1604                 spin_lock_irqsave(&bank->lock, flags);
1605                 __raw_writel(0xffffffff, wake_clear);
1606                 __raw_writel(bank->saved_wakeup, wake_set);
1607                 spin_unlock_irqrestore(&bank->lock, flags);
1608         }
1609
1610         return 0;
1611 }
1612
1613 static struct sysdev_class omap_gpio_sysclass = {
1614         .name           = "gpio",
1615         .suspend        = omap_gpio_suspend,
1616         .resume         = omap_gpio_resume,
1617 };
1618
1619 static struct sys_device omap_gpio_device = {
1620         .id             = 0,
1621         .cls            = &omap_gpio_sysclass,
1622 };
1623
1624 #endif
1625
1626 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1627
1628 static int workaround_enabled;
1629
1630 void omap2_gpio_prepare_for_retention(void)
1631 {
1632         int i, c = 0;
1633
1634         /* Remove triggering for all non-wakeup GPIOs.  Otherwise spurious
1635          * IRQs will be generated.  See OMAP2420 Errata item 1.101. */
1636         for (i = 0; i < gpio_bank_count; i++) {
1637                 struct gpio_bank *bank = &gpio_bank[i];
1638                 u32 l1, l2;
1639
1640                 if (!(bank->enabled_non_wakeup_gpios))
1641                         continue;
1642 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1643                 bank->saved_datain = __raw_readl(bank->base + OMAP24XX_GPIO_DATAIN);
1644                 l1 = __raw_readl(bank->base + OMAP24XX_GPIO_FALLINGDETECT);
1645                 l2 = __raw_readl(bank->base + OMAP24XX_GPIO_RISINGDETECT);
1646 #endif
1647                 bank->saved_fallingdetect = l1;
1648                 bank->saved_risingdetect = l2;
1649                 l1 &= ~bank->enabled_non_wakeup_gpios;
1650                 l2 &= ~bank->enabled_non_wakeup_gpios;
1651 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1652                 __raw_writel(l1, bank->base + OMAP24XX_GPIO_FALLINGDETECT);
1653                 __raw_writel(l2, bank->base + OMAP24XX_GPIO_RISINGDETECT);
1654 #endif
1655                 c++;
1656         }
1657         if (!c) {
1658                 workaround_enabled = 0;
1659                 return;
1660         }
1661         workaround_enabled = 1;
1662 }
1663
1664 void omap2_gpio_resume_after_retention(void)
1665 {
1666         int i;
1667
1668         if (!workaround_enabled)
1669                 return;
1670         for (i = 0; i < gpio_bank_count; i++) {
1671                 struct gpio_bank *bank = &gpio_bank[i];
1672                 u32 l;
1673
1674                 if (!(bank->enabled_non_wakeup_gpios))
1675                         continue;
1676 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1677                 __raw_writel(bank->saved_fallingdetect,
1678                                  bank->base + OMAP24XX_GPIO_FALLINGDETECT);
1679                 __raw_writel(bank->saved_risingdetect,
1680                                  bank->base + OMAP24XX_GPIO_RISINGDETECT);
1681 #endif
1682                 /* Check if any of the non-wakeup interrupt GPIOs have changed
1683                  * state.  If so, generate an IRQ by software.  This is
1684                  * horribly racy, but it's the best we can do to work around
1685                  * this silicon bug. */
1686 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1687                 l = __raw_readl(bank->base + OMAP24XX_GPIO_DATAIN);
1688 #endif
1689                 l ^= bank->saved_datain;
1690                 l &= bank->non_wakeup_gpios;
1691                 if (l) {
1692                         u32 old0, old1;
1693 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1694                         old0 = __raw_readl(bank->base + OMAP24XX_GPIO_LEVELDETECT0);
1695                         old1 = __raw_readl(bank->base + OMAP24XX_GPIO_LEVELDETECT1);
1696                         __raw_writel(old0 | l, bank->base + OMAP24XX_GPIO_LEVELDETECT0);
1697                         __raw_writel(old1 | l, bank->base + OMAP24XX_GPIO_LEVELDETECT1);
1698                         __raw_writel(old0, bank->base + OMAP24XX_GPIO_LEVELDETECT0);
1699                         __raw_writel(old1, bank->base + OMAP24XX_GPIO_LEVELDETECT1);
1700 #endif
1701                 }
1702         }
1703
1704 }
1705
1706 #endif
1707
1708 /*
1709  * This may get called early from board specific init
1710  * for boards that have interrupts routed via FPGA.
1711  */
1712 int __init omap_gpio_init(void)
1713 {
1714         if (!initialized)
1715                 return _omap_gpio_init();
1716         else
1717                 return 0;
1718 }
1719
1720 static int __init omap_gpio_sysinit(void)
1721 {
1722         int ret = 0;
1723
1724         if (!initialized)
1725                 ret = _omap_gpio_init();
1726
1727         mpuio_init();
1728
1729 #if defined(CONFIG_ARCH_OMAP16XX) || defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1730         if (cpu_is_omap16xx() || cpu_class_is_omap2()) {
1731                 if (ret == 0) {
1732                         ret = sysdev_class_register(&omap_gpio_sysclass);
1733                         if (ret == 0)
1734                                 ret = sysdev_register(&omap_gpio_device);
1735                 }
1736         }
1737 #endif
1738
1739         return ret;
1740 }
1741
1742 EXPORT_SYMBOL(omap_request_gpio);
1743 EXPORT_SYMBOL(omap_free_gpio);
1744 EXPORT_SYMBOL(omap_set_gpio_direction);
1745
1746 arch_initcall(omap_gpio_sysinit);
1747
1748
1749 #ifdef  CONFIG_DEBUG_FS
1750
1751 #include <linux/debugfs.h>
1752 #include <linux/seq_file.h>
1753
1754 static int gpio_is_input(struct gpio_bank *bank, int mask)
1755 {
1756         void __iomem *reg = bank->base;
1757
1758         switch (bank->method) {
1759         case METHOD_MPUIO:
1760                 reg += OMAP_MPUIO_IO_CNTL;
1761                 break;
1762         case METHOD_GPIO_1510:
1763                 reg += OMAP1510_GPIO_DIR_CONTROL;
1764                 break;
1765         case METHOD_GPIO_1610:
1766                 reg += OMAP1610_GPIO_DIRECTION;
1767                 break;
1768         case METHOD_GPIO_730:
1769                 reg += OMAP730_GPIO_DIR_CONTROL;
1770                 break;
1771         case METHOD_GPIO_24XX:
1772                 reg += OMAP24XX_GPIO_OE;
1773                 break;
1774         }
1775         return __raw_readl(reg) & mask;
1776 }
1777
1778
1779 static int dbg_gpio_show(struct seq_file *s, void *unused)
1780 {
1781         unsigned        i, j, gpio;
1782
1783         for (i = 0, gpio = 0; i < gpio_bank_count; i++) {
1784                 struct gpio_bank        *bank = gpio_bank + i;
1785                 unsigned                bankwidth = 16;
1786                 u32                     mask = 1;
1787
1788                 if (bank_is_mpuio(bank))
1789                         gpio = OMAP_MPUIO(0);
1790                 else if (cpu_class_is_omap2() || cpu_is_omap730())
1791                         bankwidth = 32;
1792
1793                 for (j = 0; j < bankwidth; j++, gpio++, mask <<= 1) {
1794                         unsigned        irq, value, is_in, irqstat;
1795                         const char      *label;
1796
1797                         label = gpiochip_is_requested(&bank->chip, j);
1798                         if (!label)
1799                                 continue;
1800
1801                         irq = bank->virtual_irq_start + j;
1802                         value = gpio_get_value(gpio);
1803                         is_in = gpio_is_input(bank, mask);
1804
1805                         if (bank_is_mpuio(bank))
1806                                 seq_printf(s, "MPUIO %2d ", j);
1807                         else
1808                                 seq_printf(s, "GPIO %3d ", gpio);
1809                         seq_printf(s, "(%-20.20s): %s %s",
1810                                         label,
1811                                         is_in ? "in " : "out",
1812                                         value ? "hi"  : "lo");
1813
1814 /* FIXME for at least omap2, show pullup/pulldown state */
1815
1816                         irqstat = irq_desc[irq].status;
1817                         if (is_in && ((bank->suspend_wakeup & mask)
1818                                         || irqstat & IRQ_TYPE_SENSE_MASK)) {
1819                                 char    *trigger = NULL;
1820
1821                                 switch (irqstat & IRQ_TYPE_SENSE_MASK) {
1822                                 case IRQ_TYPE_EDGE_FALLING:
1823                                         trigger = "falling";
1824                                         break;
1825                                 case IRQ_TYPE_EDGE_RISING:
1826                                         trigger = "rising";
1827                                         break;
1828                                 case IRQ_TYPE_EDGE_BOTH:
1829                                         trigger = "bothedge";
1830                                         break;
1831                                 case IRQ_TYPE_LEVEL_LOW:
1832                                         trigger = "low";
1833                                         break;
1834                                 case IRQ_TYPE_LEVEL_HIGH:
1835                                         trigger = "high";
1836                                         break;
1837                                 case IRQ_TYPE_NONE:
1838                                         trigger = "(?)";
1839                                         break;
1840                                 }
1841                                 seq_printf(s, ", irq-%d %-8s%s",
1842                                                 irq, trigger,
1843                                                 (bank->suspend_wakeup & mask)
1844                                                         ? " wakeup" : "");
1845                         }
1846                         seq_printf(s, "\n");
1847                 }
1848
1849                 if (bank_is_mpuio(bank)) {
1850                         seq_printf(s, "\n");
1851                         gpio = 0;
1852                 }
1853         }
1854         return 0;
1855 }
1856
1857 static int dbg_gpio_open(struct inode *inode, struct file *file)
1858 {
1859         return single_open(file, dbg_gpio_show, &inode->i_private);
1860 }
1861
1862 static const struct file_operations debug_fops = {
1863         .open           = dbg_gpio_open,
1864         .read           = seq_read,
1865         .llseek         = seq_lseek,
1866         .release        = single_release,
1867 };
1868
1869 static int __init omap_gpio_debuginit(void)
1870 {
1871         (void) debugfs_create_file("omap_gpio", S_IRUGO,
1872                                         NULL, NULL, &debug_fops);
1873         return 0;
1874 }
1875 late_initcall(omap_gpio_debuginit);
1876 #endif