SAFE public projects git trees. - safe/jmp/linux-2.6/blob - arch/arm/mach-ep93xx/core.c

   1 /*
   2  * arch/arm/mach-ep93xx/core.c
   3  * Core routines for Cirrus EP93xx chips.
   4  *
   5  * Copyright (C) 2006 Lennert Buytenhek <buytenh@wantstofly.org>
   6  * Copyright (C) 2007 Herbert Valerio Riedel <hvr@gnu.org>
   7  *
   8  * Thanks go to Michael Burian and Ray Lehtiniemi for their key
   9  * role in the ep93xx linux community.
  10  *
  11  * This program is free software; you can redistribute it and/or modify
  12  * it under the terms of the GNU General Public License as published by
  13  * the Free Software Foundation; either version 2 of the License, or (at
  14  * your option) any later version.
  15  */
  16
  17 #include <linux/kernel.h>
  18 #include <linux/init.h>
  19 #include <linux/spinlock.h>
  20 #include <linux/sched.h>
  21 #include <linux/interrupt.h>
  22 #include <linux/serial.h>
  23 #include <linux/tty.h>
  24 #include <linux/bitops.h>
  25 #include <linux/serial.h>
  26 #include <linux/serial_8250.h>
  27 #include <linux/serial_core.h>
  28 #include <linux/device.h>
  29 #include <linux/mm.h>
  30 #include <linux/time.h>
  31 #include <linux/timex.h>
  32 #include <linux/delay.h>
  33 #include <linux/termios.h>
  34 #include <linux/amba/bus.h>
  35 #include <linux/amba/serial.h>
  36
  37 #include <asm/types.h>
  38 #include <asm/setup.h>
  39 #include <asm/memory.h>
  40 #include <asm/hardware.h>
  41 #include <asm/irq.h>
  42 #include <asm/system.h>
  43 #include <asm/tlbflush.h>
  44 #include <asm/pgtable.h>
  45 #include <asm/io.h>
  46
  47 #include <asm/mach/map.h>
  48 #include <asm/mach/time.h>
  49 #include <asm/mach/irq.h>
  50 #include <asm/arch/gpio.h>
  51
  52 #include <asm/hardware/vic.h>
  53
  54
  55 /*************************************************************************
  56  * Static I/O mappings that are needed for all EP93xx platforms
  57  *************************************************************************/
  58 static struct map_desc ep93xx_io_desc[] __initdata = {
  59         {
  60                 .virtual        = EP93XX_AHB_VIRT_BASE,
  61                 .pfn            = __phys_to_pfn(EP93XX_AHB_PHYS_BASE),
  62                 .length         = EP93XX_AHB_SIZE,
  63                 .type           = MT_DEVICE,
  64         }, {
  65                 .virtual        = EP93XX_APB_VIRT_BASE,
  66                 .pfn            = __phys_to_pfn(EP93XX_APB_PHYS_BASE),
  67                 .length         = EP93XX_APB_SIZE,
  68                 .type           = MT_DEVICE,
  69         },
  70 };
  71
  72 void __init ep93xx_map_io(void)
  73 {
  74         iotable_init(ep93xx_io_desc, ARRAY_SIZE(ep93xx_io_desc));
  75 }
  76
  77
  78 /*************************************************************************
  79  * Timer handling for EP93xx
  80  *************************************************************************
  81  * The ep93xx has four internal timers.  Timers 1, 2 (both 16 bit) and
  82  * 3 (32 bit) count down at 508 kHz, are self-reloading, and can generate
  83  * an interrupt on underflow.  Timer 4 (40 bit) counts down at 983.04 kHz,
  84  * is free-running, and can't generate interrupts.
  85  *
  86  * The 508 kHz timers are ideal for use for the timer interrupt, as the
  87  * most common values of HZ divide 508 kHz nicely.  We pick one of the 16
  88  * bit timers (timer 1) since we don't need more than 16 bits of reload
  89  * value as long as HZ >= 8.
  90  *
  91  * The higher clock rate of timer 4 makes it a better choice than the
  92  * other timers for use in gettimeoffset(), while the fact that it can't
  93  * generate interrupts means we don't have to worry about not being able
  94  * to use this timer for something else.  We also use timer 4 for keeping
  95  * track of lost jiffies.
  96  */
  97 static unsigned int last_jiffy_time;
  98
  99 #define TIMER4_TICKS_PER_JIFFY          ((CLOCK_TICK_RATE + (HZ/2)) / HZ)
 100
 101 static int ep93xx_timer_interrupt(int irq, void *dev_id)
 102 {
 103         write_seqlock(&xtime_lock);
 104
 105         __raw_writel(1, EP93XX_TIMER1_CLEAR);
 106         while ((signed long)
 107                 (__raw_readl(EP93XX_TIMER4_VALUE_LOW) - last_jiffy_time)
 108                                                 >= TIMER4_TICKS_PER_JIFFY) {
 109                 last_jiffy_time += TIMER4_TICKS_PER_JIFFY;
 110                 timer_tick();
 111         }
 112
 113         write_sequnlock(&xtime_lock);
 114
 115         return IRQ_HANDLED;
 116 }
 117
 118 static struct irqaction ep93xx_timer_irq = {
 119         .name           = "ep93xx timer",
 120         .flags          = IRQF_DISABLED | IRQF_TIMER | IRQF_IRQPOLL,
 121         .handler        = ep93xx_timer_interrupt,
 122 };
 123
 124 static void __init ep93xx_timer_init(void)
 125 {
 126         /* Enable periodic HZ timer.  */
 127         __raw_writel(0x48, EP93XX_TIMER1_CONTROL);
 128         __raw_writel((508469 / HZ) - 1, EP93XX_TIMER1_LOAD);
 129         __raw_writel(0xc8, EP93XX_TIMER1_CONTROL);
 130
 131         /* Enable lost jiffy timer.  */
 132         __raw_writel(0x100, EP93XX_TIMER4_VALUE_HIGH);
 133
 134         setup_irq(IRQ_EP93XX_TIMER1, &ep93xx_timer_irq);
 135 }
 136
 137 static unsigned long ep93xx_gettimeoffset(void)
 138 {
 139         int offset;
 140
 141         offset = __raw_readl(EP93XX_TIMER4_VALUE_LOW) - last_jiffy_time;
 142
 143         /* Calculate (1000000 / 983040) * offset.  */
 144         return offset + (53 * offset / 3072);
 145 }
 146
 147 struct sys_timer ep93xx_timer = {
 148         .init           = ep93xx_timer_init,
 149         .offset         = ep93xx_gettimeoffset,
 150 };
 151
 152
 153 /*************************************************************************
 154  * GPIO handling for EP93xx
 155  *************************************************************************/
 156 static unsigned char gpio_int_unmasked[3];
 157 static unsigned char gpio_int_enabled[3];
 158 static unsigned char gpio_int_type1[3];
 159 static unsigned char gpio_int_type2[3];
 160
 161 /* Port ordering is: A B F */
 162 static const u8 int_type1_register_offset[3]    = { 0x90, 0xac, 0x4c };
 163 static const u8 int_type2_register_offset[3]    = { 0x94, 0xb0, 0x50 };
 164 static const u8 eoi_register_offset[3]          = { 0x98, 0xb4, 0x54 };
 165 static const u8 int_en_register_offset[3]       = { 0x9c, 0xb8, 0x5c };
 166
 167 static void update_gpio_int_params(unsigned port)
 168 {
 169         BUG_ON(port > 2);
 170
 171         __raw_writeb(0, EP93XX_GPIO_REG(int_en_register_offset[port]));
 172
 173         __raw_writeb(gpio_int_type2[port],
 174                 EP93XX_GPIO_REG(int_type2_register_offset[port]));
 175
 176         __raw_writeb(gpio_int_type1[port],
 177                 EP93XX_GPIO_REG(int_type1_register_offset[port]));
 178
 179         __raw_writeb(gpio_int_unmasked[port] & gpio_int_enabled[port],
 180                 EP93XX_GPIO_REG(int_en_register_offset[port]));
 181 }
 182
 183 /* Port ordering is: A B F D E C G H */
 184 static const u8 data_register_offset[8] = {
 185         0x00, 0x04, 0x30, 0x0c, 0x20, 0x08, 0x38, 0x40,
 186 };
 187
 188 static const u8 data_direction_register_offset[8] = {
 189         0x10, 0x14, 0x34, 0x1c, 0x24, 0x18, 0x3c, 0x44,
 190 };
 191
 192 static void ep93xx_gpio_set_direction(unsigned line, int direction)
 193 {
 194         unsigned int data_direction_register;
 195         unsigned long flags;
 196         unsigned char v;
 197
 198         data_direction_register =
 199                 EP93XX_GPIO_REG(data_direction_register_offset[line >> 3]);
 200
 201         local_irq_save(flags);
 202         if (direction == GPIO_OUT) {
 203                 if (line >= 0 && line <= EP93XX_GPIO_LINE_MAX_IRQ) {
 204                         /* Port A/B/F */
 205                         gpio_int_unmasked[line >> 3] &= ~(1 << (line & 7));
 206                         update_gpio_int_params(line >> 3);
 207                 }
 208
 209                 v = __raw_readb(data_direction_register);
 210                 v |= 1 << (line & 7);
 211                 __raw_writeb(v, data_direction_register);
 212         } else if (direction == GPIO_IN) {
 213                 v = __raw_readb(data_direction_register);
 214                 v &= ~(1 << (line & 7));
 215                 __raw_writeb(v, data_direction_register);
 216         }
 217         local_irq_restore(flags);
 218 }
 219
 220 void __deprecated gpio_line_config(int line, int direction)
 221 {
 222         ep93xx_gpio_set_direction(line, direction);
 223 }
 224 EXPORT_SYMBOL(gpio_line_config);
 225
 226 int gpio_direction_input(unsigned gpio)
 227 {
 228         if (gpio > EP93XX_GPIO_LINE_MAX)
 229                 return -EINVAL;
 230
 231         ep93xx_gpio_set_direction(gpio, GPIO_IN);
 232
 233         return 0;
 234 }
 235 EXPORT_SYMBOL(gpio_direction_input);
 236
 237 int gpio_direction_output(unsigned gpio, int value)
 238 {
 239         if (gpio > EP93XX_GPIO_LINE_MAX)
 240                 return -EINVAL;
 241
 242         gpio_set_value(gpio, value);
 243         ep93xx_gpio_set_direction(gpio, GPIO_OUT);
 244
 245         return 0;
 246 }
 247 EXPORT_SYMBOL(gpio_direction_output);
 248
 249 int gpio_get_value(unsigned gpio)
 250 {
 251         unsigned int data_register;
 252
 253         data_register = EP93XX_GPIO_REG(data_register_offset[gpio >> 3]);
 254
 255         return !!(__raw_readb(data_register) & (1 << (gpio & 7)));
 256 }
 257 EXPORT_SYMBOL(gpio_get_value);
 258
 259 void gpio_set_value(unsigned gpio, int value)
 260 {
 261         unsigned int data_register;
 262         unsigned long flags;
 263         unsigned char v;
 264
 265         data_register = EP93XX_GPIO_REG(data_register_offset[gpio >> 3]);
 266
 267         local_irq_save(flags);
 268         v = __raw_readb(data_register);
 269         if (value)
 270                 v |= 1 << (gpio & 7);
 271         else
 272                 v &= ~(1 << (gpio & 7));
 273         __raw_writeb(v, data_register);
 274         local_irq_restore(flags);
 275 }
 276 EXPORT_SYMBOL(gpio_set_value);
 277
 278
 279 /*************************************************************************
 280  * EP93xx IRQ handling
 281  *************************************************************************/
 282 static void ep93xx_gpio_ab_irq_handler(unsigned int irq, struct irq_desc *desc)
 283 {
 284         unsigned char status;
 285         int i;
 286
 287         status = __raw_readb(EP93XX_GPIO_A_INT_STATUS);
 288         for (i = 0; i < 8; i++) {
 289                 if (status & (1 << i)) {
 290                         int gpio_irq = gpio_to_irq(EP93XX_GPIO_LINE_A(0)) + i;
 291                         desc = irq_desc + gpio_irq;
 292                         desc_handle_irq(gpio_irq, desc);
 293                 }
 294         }
 295
 296         status = __raw_readb(EP93XX_GPIO_B_INT_STATUS);
 297         for (i = 0; i < 8; i++) {
 298                 if (status & (1 << i)) {
 299                         int gpio_irq = gpio_to_irq(EP93XX_GPIO_LINE_B(0)) + i;
 300                         desc = irq_desc + gpio_irq;
 301                         desc_handle_irq(gpio_irq, desc);
 302                 }
 303         }
 304 }
 305
 306 static void ep93xx_gpio_f_irq_handler(unsigned int irq, struct irq_desc *desc)
 307 {
 308         /*
 309          * map discontiguous hw irq range to continous sw irq range:
 310          *
 311          *  IRQ_EP93XX_GPIO{0..7}MUX -> gpio_to_irq(EP93XX_GPIO_LINE_F({0..7})
 312          */
 313         int port_f_idx = ((irq + 1) & 7) ^ 4; /* {19..22,47..50} -> {0..7} */
 314         int gpio_irq = gpio_to_irq(EP93XX_GPIO_LINE_F(0)) + port_f_idx;
 315
 316         desc_handle_irq(gpio_irq, irq_desc + gpio_irq);
 317 }
 318
 319 static void ep93xx_gpio_irq_ack(unsigned int irq)
 320 {
 321         int line = irq_to_gpio(irq);
 322         int port = line >> 3;
 323         int port_mask = 1 << (line & 7);
 324
 325         if ((irq_desc[irq].status & IRQ_TYPE_SENSE_MASK) == IRQT_BOTHEDGE) {
 326                 gpio_int_type2[port] ^= port_mask; /* switch edge direction */
 327                 update_gpio_int_params(port);
 328         }
 329
 330         __raw_writeb(port_mask, EP93XX_GPIO_REG(eoi_register_offset[port]));
 331 }
 332
 333 static void ep93xx_gpio_irq_mask_ack(unsigned int irq)
 334 {
 335         int line = irq_to_gpio(irq);
 336         int port = line >> 3;
 337         int port_mask = 1 << (line & 7);
 338
 339         if ((irq_desc[irq].status & IRQ_TYPE_SENSE_MASK) == IRQT_BOTHEDGE)
 340                 gpio_int_type2[port] ^= port_mask; /* switch edge direction */
 341
 342         gpio_int_unmasked[port] &= ~port_mask;
 343         update_gpio_int_params(port);
 344
 345         __raw_writeb(port_mask, EP93XX_GPIO_REG(eoi_register_offset[port]));
 346 }
 347
 348 static void ep93xx_gpio_irq_mask(unsigned int irq)
 349 {
 350         int line = irq_to_gpio(irq);
 351         int port = line >> 3;
 352
 353         gpio_int_unmasked[port] &= ~(1 << (line & 7));
 354         update_gpio_int_params(port);
 355 }
 356
 357 static void ep93xx_gpio_irq_unmask(unsigned int irq)
 358 {
 359         int line = irq_to_gpio(irq);
 360         int port = line >> 3;
 361
 362         gpio_int_unmasked[port] |= 1 << (line & 7);
 363         update_gpio_int_params(port);
 364 }
 365
 366
 367 /*
 368  * gpio_int_type1 controls whether the interrupt is level (0) or
 369  * edge (1) triggered, while gpio_int_type2 controls whether it
 370  * triggers on low/falling (0) or high/rising (1).
 371  */
 372 static int ep93xx_gpio_irq_type(unsigned int irq, unsigned int type)
 373 {
 374         struct irq_desc *desc = irq_desc + irq;
 375         const int gpio = irq_to_gpio(irq);
 376         const int port = gpio >> 3;
 377         const int port_mask = 1 << (gpio & 7);
 378
 379         ep93xx_gpio_set_direction(gpio, GPIO_IN);
 380
 381         switch (type) {
 382         case IRQT_RISING:
 383                 gpio_int_type1[port] |= port_mask;
 384                 gpio_int_type2[port] |= port_mask;
 385                 desc->handle_irq = handle_edge_irq;
 386                 break;
 387         case IRQT_FALLING:
 388                 gpio_int_type1[port] |= port_mask;
 389                 gpio_int_type2[port] &= ~port_mask;
 390                 desc->handle_irq = handle_edge_irq;
 391                 break;
 392         case IRQT_HIGH:
 393                 gpio_int_type1[port] &= ~port_mask;
 394                 gpio_int_type2[port] |= port_mask;
 395                 desc->handle_irq = handle_level_irq;
 396                 break;
 397         case IRQT_LOW:
 398                 gpio_int_type1[port] &= ~port_mask;
 399                 gpio_int_type2[port] &= ~port_mask;
 400                 desc->handle_irq = handle_level_irq;
 401                 break;
 402         case IRQT_BOTHEDGE:
 403                 gpio_int_type1[port] |= port_mask;
 404                 /* set initial polarity based on current input level */
 405                 if (gpio_get_value(gpio))
 406                         gpio_int_type2[port] &= ~port_mask; /* falling */
 407                 else
 408                         gpio_int_type2[port] |= port_mask; /* rising */
 409                 desc->handle_irq = handle_edge_irq;
 410                 break;
 411         default:
 412                 pr_err("ep93xx: failed to set irq type %d for gpio %d\n",
 413                        type, gpio);
 414                 return -EINVAL;
 415         }
 416
 417         gpio_int_enabled[port] |= port_mask;
 418
 419         desc->status &= ~IRQ_TYPE_SENSE_MASK;
 420         desc->status |= type & IRQ_TYPE_SENSE_MASK;
 421
 422         update_gpio_int_params(port);
 423
 424         return 0;
 425 }
 426
 427 static struct irq_chip ep93xx_gpio_irq_chip = {
 428         .name           = "GPIO",
 429         .ack            = ep93xx_gpio_irq_ack,
 430         .mask_ack       = ep93xx_gpio_irq_mask_ack,
 431         .mask           = ep93xx_gpio_irq_mask,
 432         .unmask         = ep93xx_gpio_irq_unmask,
 433         .set_type       = ep93xx_gpio_irq_type,
 434 };
 435
 436
 437 void __init ep93xx_init_irq(void)
 438 {
 439         int gpio_irq;
 440
 441         vic_init((void *)EP93XX_VIC1_BASE, 0, EP93XX_VIC1_VALID_IRQ_MASK);
 442         vic_init((void *)EP93XX_VIC2_BASE, 32, EP93XX_VIC2_VALID_IRQ_MASK);
 443
 444         for (gpio_irq = gpio_to_irq(0);
 445              gpio_irq <= gpio_to_irq(EP93XX_GPIO_LINE_MAX_IRQ); ++gpio_irq) {
 446                 set_irq_chip(gpio_irq, &ep93xx_gpio_irq_chip);
 447                 set_irq_handler(gpio_irq, handle_level_irq);
 448                 set_irq_flags(gpio_irq, IRQF_VALID);
 449         }
 450
 451         set_irq_chained_handler(IRQ_EP93XX_GPIO_AB, ep93xx_gpio_ab_irq_handler);
 452         set_irq_chained_handler(IRQ_EP93XX_GPIO0MUX, ep93xx_gpio_f_irq_handler);
 453         set_irq_chained_handler(IRQ_EP93XX_GPIO1MUX, ep93xx_gpio_f_irq_handler);
 454         set_irq_chained_handler(IRQ_EP93XX_GPIO2MUX, ep93xx_gpio_f_irq_handler);
 455         set_irq_chained_handler(IRQ_EP93XX_GPIO3MUX, ep93xx_gpio_f_irq_handler);
 456         set_irq_chained_handler(IRQ_EP93XX_GPIO4MUX, ep93xx_gpio_f_irq_handler);
 457         set_irq_chained_handler(IRQ_EP93XX_GPIO5MUX, ep93xx_gpio_f_irq_handler);
 458         set_irq_chained_handler(IRQ_EP93XX_GPIO6MUX, ep93xx_gpio_f_irq_handler);
 459         set_irq_chained_handler(IRQ_EP93XX_GPIO7MUX, ep93xx_gpio_f_irq_handler);
 460 }
 461
 462
 463 /*************************************************************************
 464  * EP93xx peripheral handling
 465  *************************************************************************/
 466 #define EP93XX_UART_MCR_OFFSET          (0x0100)
 467
 468 static void ep93xx_uart_set_mctrl(struct amba_device *dev,
 469                                   void __iomem *base, unsigned int mctrl)
 470 {
 471         unsigned int mcr;
 472
 473         mcr = 0;
 474         if (!(mctrl & TIOCM_RTS))
 475                 mcr |= 2;
 476         if (!(mctrl & TIOCM_DTR))
 477                 mcr |= 1;
 478
 479         __raw_writel(mcr, base + EP93XX_UART_MCR_OFFSET);
 480 }
 481
 482 static struct amba_pl010_data ep93xx_uart_data = {
 483         .set_mctrl      = ep93xx_uart_set_mctrl,
 484 };
 485
 486 static struct amba_device uart1_device = {
 487         .dev            = {
 488                 .bus_id         = "apb:uart1",
 489                 .platform_data  = &ep93xx_uart_data,
 490         },
 491         .res            = {
 492                 .start  = EP93XX_UART1_PHYS_BASE,
 493                 .end    = EP93XX_UART1_PHYS_BASE + 0x0fff,
 494                 .flags  = IORESOURCE_MEM,
 495         },
 496         .irq            = { IRQ_EP93XX_UART1, NO_IRQ },
 497         .periphid       = 0x00041010,
 498 };
 499
 500 static struct amba_device uart2_device = {
 501         .dev            = {
 502                 .bus_id         = "apb:uart2",
 503                 .platform_data  = &ep93xx_uart_data,
 504         },
 505         .res            = {
 506                 .start  = EP93XX_UART2_PHYS_BASE,
 507                 .end    = EP93XX_UART2_PHYS_BASE + 0x0fff,
 508                 .flags  = IORESOURCE_MEM,
 509         },
 510         .irq            = { IRQ_EP93XX_UART2, NO_IRQ },
 511         .periphid       = 0x00041010,
 512 };
 513
 514 static struct amba_device uart3_device = {
 515         .dev            = {
 516                 .bus_id         = "apb:uart3",
 517                 .platform_data  = &ep93xx_uart_data,
 518         },
 519         .res            = {
 520                 .start  = EP93XX_UART3_PHYS_BASE,
 521                 .end    = EP93XX_UART3_PHYS_BASE + 0x0fff,
 522                 .flags  = IORESOURCE_MEM,
 523         },
 524         .irq            = { IRQ_EP93XX_UART3, NO_IRQ },
 525         .periphid       = 0x00041010,
 526 };
 527
 528
 529 static struct platform_device ep93xx_rtc_device = {
 530        .name           = "ep93xx-rtc",
 531        .id             = -1,
 532        .num_resources  = 0,
 533 };
 534
 535
 536 static struct resource ep93xx_ohci_resources[] = {
 537         [0] = {
 538                 .start  = EP93XX_USB_PHYS_BASE,
 539                 .end    = EP93XX_USB_PHYS_BASE + 0x0fff,
 540                 .flags  = IORESOURCE_MEM,
 541         },
 542         [1] = {
 543                 .start  = IRQ_EP93XX_USB,
 544                 .end    = IRQ_EP93XX_USB,
 545                 .flags  = IORESOURCE_IRQ,
 546         },
 547 };
 548
 549 static struct platform_device ep93xx_ohci_device = {
 550         .name           = "ep93xx-ohci",
 551         .id             = -1,
 552         .dev            = {
 553                 .dma_mask               = (void *)0xffffffff,
 554                 .coherent_dma_mask      = 0xffffffff,
 555         },
 556         .num_resources  = ARRAY_SIZE(ep93xx_ohci_resources),
 557         .resource       = ep93xx_ohci_resources,
 558 };
 559
 560
 561 void __init ep93xx_init_devices(void)
 562 {
 563         unsigned int v;
 564
 565         /*
 566          * Disallow access to MaverickCrunch initially.
 567          */
 568         v = __raw_readl(EP93XX_SYSCON_DEVICE_CONFIG);
 569         v &= ~EP93XX_SYSCON_DEVICE_CONFIG_CRUNCH_ENABLE;
 570         __raw_writel(0xaa, EP93XX_SYSCON_SWLOCK);
 571         __raw_writel(v, EP93XX_SYSCON_DEVICE_CONFIG);
 572
 573         amba_device_register(&uart1_device, &iomem_resource);
 574         amba_device_register(&uart2_device, &iomem_resource);
 575         amba_device_register(&uart3_device, &iomem_resource);
 576
 577         platform_device_register(&ep93xx_rtc_device);
 578         platform_device_register(&ep93xx_ohci_device);
 579 }